JP2013062555A - 半導体発光素子及び半導体発光装置 - Google Patents

Abstract

【課題】高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光素子及び半導体発光装置を提供する。
【解決手段】実施形態によれば、第１、第２半導体層と、それらの間に設けられた発光層と、を有する積層構造体と、積層構造体の主面側に設けられ、第１、第２半導体層にそれぞれ接続された第１、第２電極と、主面側において、第１、第２電極により覆われていない第１、第２半導体層に設けられ、第１、第２電極の周縁に設けられた部分を有し、屈折率の異なる誘電体膜が積層された誘電体積層膜と、誘電体積層膜に覆われていない第１、第２電極、第１、第２電極の周辺部の誘電体積層膜、並びに、誘電体積層膜の側面に設けられた導電膜と、を備えた半導体発光素子が提供される。
【選択図】図１

Description

本発明は、半導体発光素子及び半導体発光装置に関する。

発光層から生じた光を基板側から取り出すフリップチップ型の半導体発光素子では、電極形成面における反射領域の反射率向上と面積を広げることで、光取り出し効率を向上させることができる。

例えば、オーミック特性と高効率反射特性を両立させたｐ側電極を用いた場合、電極が形成されていない領域の反射率は低く、光取り出し効率低下の原因となっているため、ｐ側電極とｎ側電極の距離を縮めるなどの工夫により、反射領域の面積を増やすことで光取り出し効率を向上させている。

このような光取り出し効率に重点を置いた電極設計を行うと、半導体発光素子をフリップチップマウントする際に、高いマウント精度が求められる。

一方、半導体発光素子を用いた発光ダイオードは、大量生産によるコスト競争力強化が求められているため、１つの素子をマウントするのに要求される時間は通常０．５秒以下であり、マウント精度は非常に低い。

特許文献１には、フリップチップマウント型の半導体発光素子において、金属ハンダを用いてマウントする技術が開示されている。

特開２００７−３２４５８５号公報

本発明は、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光素子及び半導体発光装置を提供する。

本発明の一態様によれば、第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層構造体と、前記積層構造体の主面側に設けられ、前記第１半導体層に接続された第１電極と、前記積層構造体の前記主面側に設けられ、前記第２半導体層に接続された第２電極と、前記主面側において、前記第１電極及び前記第２電極により覆われていない前記第１半導体層及び前記第２半導体層に設けられ、前記第１電極及び前記第２電極の周縁に設けられた部分を有し、屈折率の異なる誘電体膜が積層された誘電体積層膜と、前記誘電体積層膜に覆われていない前記第１電極及び前記第２電極、前記第１電極及び前記第２電極の周辺部の前記誘電体積層膜、並びに、前記誘電体積層膜の側面に設けられた導電膜と、を備えた半導体発光素子が提供される。

本発明の別の一態様によれば、前記第１電極に接続された第１接続部材と、前記第２電極に接続された第２接続部材と、をさらに備えた前記半導体発光素子と、前記半導体発光素子の前記主面に対向して設けられ、前記第１接続部材及び前記第２接続部材とを介して前記第１電極及び前記第２電極と接続された実装部材と、を備えた半導体発光装置が提供される。

本発明によれば、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光素子及び半導体発光装置が提供される。

本発明の第１の実施形態に係る半導体発光装置の製造工程を例示する工程順模式的断面図である。 本発明の第１の実施形態に係る半導体発光装置の製造工程に適用される半導体発光素子の構成を例示する模式図である。 本発明の第１の実施形態に係る半導体発光装置の製造工程によって製造される半導体発光装置の構成を例示する模式的断面図である。 本発明の第１の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。 本発明の第１の実施形態に係る半導体発光装置の製造方法に適用される半導体発光素子の製造工程を例示する工程順模式的工程断面図である。 図５に続く工程順模式的工程断面図である。 本発明の第１の実施形態に係る半導体発光装置の製造方法が適用される半導体発光素子の特性を例示するグラフ図である。 本発明の第１の実施形態に係る半導体発光装置の製造方法が適用される半導体発光素子の特性を例示するグラフ図である。 比較例の半導体発光素子の構造を示す模式断面図である。 本発明の第１の実施形態に係る半導体発光装置の製造工程によって製造される別の半導体発光装置の構成を例示する模式的断面図である。 本発明の第１の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。 本発明の第１の実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子の製造工程を例示する工程順模式的工程断面図である。 図１２に続く工程順模式的工程断面図である。 本発明の第１の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。 本発明の第１の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。 本発明の第２の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。 本発明の第３の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。 本発明の第４の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。 本発明の第５の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。 本発明の実施形態に係る半導体発光装置の製造方法によって製造される別の半導体発光装置の構造を例示する模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施の形態）
図１は、本発明の第１の実施形態に係る半導体発光装置の製造工程を例示する工程順模式的断面図である。
図２は、本発明の第１の実施形態に係る半導体発光装置の製造工程に適用される半導体発光素子の構成を例示する模式図である。
すなわち、同図（ｂ）は平面図であり、同図（ａ）は同図（ｂ）のＡ−Ａ’線断面図である。
図３は、本発明の第１の実施形態に係る半導体発光装置の製造工程によって製造される半導体発光装置の構成を例示する模式的断面図である。
図４は、本発明の第１の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。

まず、図２により、本実施形態の半導体発光装置の製造装置が適用される半導体発光素子１０１の構成について説明する。
図２（ａ）に表したように、本発明の第１の実施形態に係る半導体発光素子１０１においては、例えばサファイアからなる基板１０の上にｎ型半導体層（第１半導体層）１、発光層３及びｐ型半導体層（第２半導体層）２がこの順に積層された積層構造体１ｓが形成されている。

そして、この積層構造体１ｓの同一の主面１ａの上に、ｐ側電極（第２電極）４とｎ側電極（第１電極）７と誘電体積層膜１１とが設けられている。

すなわち、ｐ型半導体層２の上には、ｐ側電極４が設けられる。なお、ｐ側電極４は、後述するように、高効率反射膜となる第２金属膜（第２ｐ側電極膜）４ｂ（図示しない）と、必ずしも高効率反射特性を必要としない金属からなる第１金属膜（第１ｐ側電極膜）４ａ（図示しない）とを有することができる。

そして、ｐ型半導体層２と発光層３の一部は例えばエッチングにより除去され、露出したｎ型半導体層１の上にはｎ側電極７が設けられる。
図２（ｂ）に表した具体例においては、ｎ側電極７は、四角形状の半導体発光素子１０１の一角を占めるが、ｎ側電極７の形状はこれに限定されるない。

そして、主面１ａ上において、ｎ側電極７及びｐ側電極４に覆われていない、ｎ型半導体層１及びｐ型半導体層２の上に、誘電体積層膜１１が設けられている。誘電体積層膜１１は、屈折率の異なる誘電体膜が積層されて構成される。この誘電体積層膜１１は、後述するように、発光層３から出射した光を反射させる機能の他、半導体発光素子１０１を用いた半導体発光装置を製造する際の組み立て時のガイドとして機能する。

上記の誘電体積層膜１１は、ｎ側電極７及びｐ側電極４の少なくともいずれかの周縁の少なくとも一部に設けられれば良い。すなわち、誘電体積層膜１１は、ｎ側電極７及びｐ側電極の少なくともいずれかの周縁を完全に取り囲むように設けられても良く、ｎ側電極７及びｐ側電極の少なくともいずれかの周縁の一部に設けられても良い。
また、誘電体積層膜１１の一部は、ｎ側電極７及びｐ側電極４の少なくとも一部の上に設けられていても良い。

すなわち、半導体発光素子１０１においては、誘電体積層膜１１が設けられているので、ｎ側電極７及びｐ側電極４と、誘電体積層膜１１と、の間に段差が設けられている。すなわち、半導体発光素子１０１において、誘電体積層膜１１は、ｎ側電極７及びｐ側電極４よりも突出した突出部１１ｂを有している。
この突出部１１ｂは、ｎ側電極７及びｐ側電極４の少なくともいずれかの周縁の少なくとも一部に立設される。

そして、この突出部１１ｂによって、突出部１１ｂどうしの間に凹部１１ｃが設けられる。

次に、図３により、このような半導体発光素子１０１を有する半導体発光装置について説明する。なお、図３は、図２に例示した半導体発光素子１０１を上下逆にして、描かれている。

図３に表したように、本実施形態に係る半導体発光装置の製造工程によって製造される半導体発光装置２０１は、上記の半導体発光素子１０１と、半導体発光素子１０１が実装される実装部材１３と、を有する。実装部材１３は、半導体発光素子がマウントされる、例えばサブマウントや、実装基板等である。

実装部材１３と半導体発光素子１０１とは、半導体発光素子１０１の電極（ｎ側電極４及びｐ側電極７）と接続されている接続部材１４によって接合されている。接続部材１４には、導電性があり、金属と溶接できる材料を用いることができる。例えば、室温で固体であり、高温で液体状態となり、導電性を有する材料を用いることができ、例えばハンダを用いることができる。

接続部材１４は、半導体発光素子１０１のｎ側電極４と接続されるｎ側接続部材１４ａ、及び、半導体発光素子１０１のｐ側電極７と接続されるｐ側接続部材１４ｂを有する。なお、接続部材１４（ｎ側接続部材１４ａ及びｐ側接続部材１４ｂ）は、実装部材１３に設けられた図示しない電極の上に設けることができる。なお、ｎ側接続部材１４ａ及びｐ側接続部材１４ｂは、実装部材１３の主面よりも突出している。

これにより、実装部材１３に設けられた図示しない電極と、半導体発光素子１０１の電極（ｎ側電極４及びｐ側電極７）と、を電気的に接続しつつ、半導体発光素子１０１と実装部材１３とが、固定される。

そして、図１に表したように、このような構成を有する半導体発光装置２０１を製造する、本実施形態に係る半導体発光装置の製造方法においては、半導体発光素子１０１と実装部材１３とを対向させ、誘電体積層膜１１の前記突出部１１ｂをガイドとして、前記接続部材１４をｎ側電極７及びｐ側電極４に接触させ接合する。
なお、前記突出部１１ｂは、ｎ側電極７及びｐ側電極７の少なくともいずれかの周縁の少なくとも一部に設けられている。従って、上記の製造方法においては、上記の突出部１１ｂをガイドとして、接続部材１４を、突出部１１ｂが設けられた方のｎ側電極７及びｐ側電極４（すなわち、前記少なくともいずいれか）に接触させ接合する。

以下、より詳しく説明する。
まず、図１（ａ）に表したように、例えば、コレットなどを用いて、半導体発光素子１０１を真空チャックで吸着し、実装部材１３の上方に運び、実装部材１３と半導体発光素子１０１とを概略の位置合わせを行う。

そして、その概略に位置合わせされた状態で、実装部材１３と半導体発光素子１０１とを互いに接触させる。
すなわち、図４に表したように、凹部１１ｃと接続部材１４とを概略に位置合わせした状態で、半導体発光素子１０１と実装部材１３とを接触させる（ステップＳ１１０)。

この時、半導体発光素子１０１に設けられた誘電体積層膜１１は、ｎ側電極７及びｐ側電極４よりも突出しており、それぞれの突出部１１ｂが、ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂとなる。そして、このｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂが、実装部材１３のｎ側接続部材１４ａ及びｐ側接続部材１４ｂと接触し、互いに位置合わせされ、ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂの内部に、ｎ側接続部材１４ａ及びｐ側接続部材１４ｂが挿入され、嵌め合わされるように設計されている。

すなわち、ｎ側接続部材１４ａ及びｐ側接続部材１４ｂの平面形状は、ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂの内部にそれぞれ入り込むように、ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂの凹部の形状よりも小さい形状とされる。
すなわち、主面１ａに平行な面内における接続部材１４の形状は、主面１ａに平行な面内における凹部１１ｃの形状よりも小さい。

そして、ｎ側接続部材１４ａ及びｐ側接続部材１４ｂの高さは、それぞれ、ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂの段差（ｎ側ガイド部１２ａとｎ側電極７との段差、及び、ｐ側ガイド部１２ｂとｐ側電極４との段差）のそれぞれよりも高く設定されている。 すなわち、接続部材１４の高さは、突出部１１ｂの高さ（ｎ側ガイド部１２ａとｎ側電極７との段差、及び、ｐ側ガイド部１２ｂとｐ側電極４との段差）よりも高い。

そして、図１（ｂ）に表したように、例えば、コレットを通じて半導体発光素子１０１に振動（例えば超音波振動）を与えると、半導体発光素子１０１が数十μｍの範囲で瞬時に動き回り、ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂの内部に、ｎ側接続部材１４ａ及びｐ側接続部材１４ｂが挿入され、嵌め合わされ、半導体発光素子１０１は、その位置で固定される。なお、上記において、振動は、半導体発光素子１０１及び実装部材１３の少なくともいずれかに与えられれば良い。なお、上記の振動の周波数に関しては、特に制限はないが、２０ｋＨｚ以上の超音波振動が望ましい。

すなわち、図４に表したように、前記接触させた状態で、半導体発光素子１０１及び実装部材１３の少なくともいずれかに振動を印加して、突出部１１ｂに囲まれた凹部１１ｃに接続部材１４を挿入させ、ｎ側電極７及びｐ側電極７の前記少なくともいずれかに接続部材１４を接触させる（ステップＳ１２０）。

その後、例えば、接続部材１４の融点以上の温度まで昇温して、接続部材１４と、ｐ側電極４及びｎ側電極７と、をそれぞれ溶接する。

すなわち、前記嵌め合わせる工程の後に、接続部材１４と、ｎ側電極７及びｐ側電極４の前記少なくともいずれかと、を溶接する（ステップＳ１３０）。
これにより、光取り出し効率が高い半導体発光素子１０１と実装部材１３とを高精度で、高速に組み立て、半導体発光装置２０１を製造することができる。また、このような製造方法を用いることによって、精度が向上し、半導体発光装置２０１の光取り出し効率が高まる。

なお、上記のステップＳ１３０における加熱は、接続部材１４の性質によって実施すれば良い。例えば、接続部材１４がハンダの場合は、加熱することによって接続部材１４が溶け、接続部材１４と、ｎ側電極７及びｐ側電極４の少なくともいずれかと、が溶接される。

さらに、上記のステップＳ１３０は、接続部材１４の性質、及び、半導体発光装置において必要とされる電気的特性や信頼性によって実施すれば良い。
すなわち、上記のステップＳ１２０における嵌め合わせ工程の後、接続部材１４と、ｎ側電極７及びｐ側電極４の少なくともいずれかと、が実用的に必要とされる接触抵抗と信頼性によって電気的に接続されれば、上記のステップＳ１３０は省略可能である。また、ステップＳ１２０の後に、例えば、半導体発光素子１０１と実装部材１３とが、別のホルダなどの内部に格納され、ホルダからの力によって、接続部材１４と、ｎ側電極７及びｐ側電極４の少なくともいずれかと、が実用的に必要とされる接触抵抗と信頼性によって電気的に接続されれば、ステップＳ１３０は省略可能である。

本実施形態に係る半導体発光装置の製造方法において、半導体発光素子１０１の位置合わせを行うことができる範囲は、コレットによって半導体発光素子１０１を押し付ける（または接触させる）強さ、振動の周波数や強さ、振動振幅を増幅させるためのコレット自身の材質の工夫、などによって調整することができる。

本実施形態に係る半導体発光装置の製造方法によれば、ボールボンダーによる金バンプなどを使う必要がなく、且つ高精度な位置合わせが可能になるため、ｎ側電極７の面積を従来構造よりも小さくすることができる。これにより、ｐ側電極４の面積を増やすことができるため、発光領域と反射領域が広がり、光出力を向上させることができる。

そして、半導体発光素子１０１が形成される基板１０の上に、各電極（ｎ側電極４及びｐ側電極７）に対応する各位置ガイド（ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂ）を高精度に形成することができるため、各電極の設計自由度が向上し、光取り出し効率が高まり、光出力の向上が見込まれる。

さらに、誘電体積層膜１１を、ｐ側電極４及びｎ側電極７の端を覆うように形成することで、半導体層に接続部材（ハンダ）１４が接触することを防ぐことができ、接続部材（ハンダ）１４と半導体層との間に応力やボイドが発生するのを防ぐことができる。

このように、半導体発光素子１０１の誘電体積層膜１１により、電極を形成した半導体層の主面の大部分を反射構造にすることができ、且つ位置ガイドとして使用することで容易に位置合わせ精度の高いマウントが可能となる。これにより、電極設計の自由度が増し、反射領域の増加による光取り出し効率の向上や高速マウントによるコスト低減が見込まれる他、半導体発光装置内における発光点のズレが少ない光源を提供することができる。

以下、本実施形態の半導体製造方法に適用される半導体発光素子１０１について詳しく説明する。
まず、基板１０の上に形成される半導体層の積層構造の具体例について説明する。
本実施形態に係る半導体発光素子１０１は、例えば、サファイアからなる基板１０の上に形成された窒化物半導体から構成される。

すなわち、例えば、有機金属気相成長法を用いて、表面がサファイアｃ面からなる基板１０の上に、高炭素濃度の第１ＡｌＮバッファ層(炭素濃度３×１０^１８ｃｍ^−３〜５×１０^２０ｃｍ^−３）を３ｎｍ〜２０ｎｍ、高純度第２ＡｌＮバッファ層(炭素濃度１×１０^１６ｃｍ^−３〜３×１０^１８ｃｍ^−３)を２μｍ、ノンドープＧａＮバッファ層を３μｍ、Ｓｉドープｎ型ＧａＮコンタクト層(Ｓｉ濃度１×１０^１８ｃｍ^−３〜５×１０^１８ｃｍ^−３)を４μｍ、Ｓｉドープｎ型Ａｌ_０．１０Ｇａ_０．９０Ｎクラッド層（Ｓｉ濃度１×１０^１８ｃｍ^−３）を０．０２μｍ、Ｓｉドープｎ型Ａｌ_０．１１Ｇａ_０．８９Ｎバリア層（Ｓｉ濃度１．１〜１．５×１０^１９ｃｍ^−３）とＧａＩｎＮ発光層（波長３８０ｎｍ）とが交互に３周期積層されてなる多重量子井戸構造の発光層を０．０７５μｍ、多重量子井戸の最終Ａｌ_０．１１Ｇａ_０．８９Ｎバリア層（Ｓｉ濃度１．１〜１．５×１０^１９ｃｍ^−３）を０．０１μｍ、Ｓｉドープｎ型Ａｌ_０．１１Ｇａ_０．８９Ｎ層（Ｓｉ濃度０．８〜１．０×１０^１９ｃｍ^−３）を０．０１μｍ、ノンドープＡｌ_０．１１Ｇａ_０．８９Ｎスペーサ層を０．０２μｍ、Ｍｇドープｐ型Ａｌ_０．２８Ｇａ_０．７２Ｎクラッド層(Ｍｇ濃度１×１０^１９ｃｍ^−３)を０．０２μｍ、Ｍｇドープｐ型ＧａＮコンタクト層(Ｍｇ濃度１×１０^１９ｃｍ^−３)を０．１μｍ、高濃度Ｍｇドープｐ型ＧａＮコンタクト層(Ｍｇ濃度２×１０^２０ｃｍ^−３)を０．０２μｍの厚みで、それぞれ順次積層した構造を採用することができる。

ここで、図２（ａ）に例示したｎ型半導体層１は、上記の高炭素濃度の第１ＡｌＮバッファ層、高純度第２ＡｌＮバッファ層、ノンドープＧａＮバッファ層、Ｓｉドープｎ型ＧａＮコンタクト層、及び、Ｓｉドープｎ型Ａｌ_０．１０Ｇａ_０．９０Ｎクラッド層を含むことができる。

また、図２（ａ）に例示した発光層３は、上記のＳｉドープｎ型Ａｌ_０．１１Ｇａ_０．８９Ｎバリア層）とＧａＩｎＮ発光層（波長３８０ｎｍ）とが交互に３周期積層されてなる多重量子井戸構造の発光層、及び、多重量子井戸の最終Ａｌ_０．１１Ｇａ_０．８９Ｎバリア層を含むことができる。

そして、図２（ａ）に例示したｐ型半導体層２は、上記のＭｇドープｐ型Ａｌ_０．２８Ｇａ_０．７ａＮクラッド層、Ｍｇドープｐ型ＧａＮコンタクト層、及び、高濃度Ｍｇドープｐ型ＧａＮコンタクト層を含むことができる。

Ｍｇドープｐ型ＧａＮコンタクト層のＭｇ濃度を、１×１０^２０ｃｍ^−３台と高めに設定することで、ｐ側電極とのオーミック接触特性を向上させることができる。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、前記コンタクト層と発光層４との距離が短いため、Ｍｇ拡散による特性の劣化が懸念される。そこで、ｐ側電極４と前記コンタクト層の接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなく前記Ｍｇ濃度を１×１０^１９ｃｍ^−３台に抑えることで、Ｍｇの拡散を防ぐことができ、発光特性を改善させることができる。

高炭素濃度の第１ＡｌＮバッファ層は基板との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。
また、高純度第２ＡｌＮバッファ層は、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープＧａＮバッファ層の欠陥が低減されるが、そのためには高純度第２ＡｌＮバッファ層の膜厚は、１μｍよりも厚いことが好ましい。また、歪みによるそり防止のためには、高純度第２ＡｌＮバッファ層の厚みは４μｍ以下であることが望ましい。高純度第２ＡｌＮバッファ層は、ＡｌＮに限定されず、Ａｌ_ｘＧａ_１−ｘＮ(０．８≦ｘ≦１）でも良く、ウェーハのそりを補償することができる。

ノンドープＧａＮバッファ層は、高純度第２ＡｌＮバッファ層上で３次元島状成長をすることにより欠陥低減の役割を果たす。成長表面が平坦化するには、ノンドープＧａＮバッファ層の平均膜厚は、２μｍ以上であることが必要である。再現性とそり低減の観点からノンドープＧａＮバッファ層の総膜厚は、４〜１０μｍが適切である。

これらのバッファ層を採用することで、従来の低温成長ＡｌＮバッファ層と比較して欠陥を約１／１０に低減することができる。この技術によって、ｎ型ＧａＮコンタクト層への高濃度Ｓｉドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。また、バッファ層における結晶欠陥を低減することにより、バッファ層での光の吸収も抑制できる。

次に、半導体発光素子１０１における半導体層上の電極の形成について説明する。
以下では、半導体発光素子１０１のｐ側電極４が、必ずしも高効率反射特性を必要としない金属からなる第１金属膜（第１ｐ側電極膜）４ａと、第１金属膜（第１ｐ側電極膜）４ａとｐ型半導体層２との間に設けられ、高効率反射膜となる第２金属膜（第２ｐ側電極膜）４ｂと、を有する場合として説明する。

図５は、本発明の第１の実施形態に係る半導体発光装置の製造方法に適用される半導体発光素子の製造工程を例示する工程順模式的工程断面図である。
図６は、図５に続く工程順模式的工程断面図である。
まず、図５（ａ）に表したように、ｐ型半導体層２の一部の領域において、ｎ型コンタクト層が表面に露出するまで、マスクを用いたドライエッチングによってｐ型半導体層２と発光層３を取り除く。その際、マスクの形状やドライエッチング条件を最適化することで、p型半導体層２とｎ型半導体層１の段差を任意の角度のテーパ形状に加工することができる。すなわち、半導体層にはテーパ形状部１ｔを設けることができる。なお、ここで、テーパ形状部１ｔの斜面と、半導体層の層面とのなす角度をテーパの角度θ（°）と言うことにする。すなわちテーパの角度θが小さいほど、テーパ形状部１ｔの傾斜が緩やかな斜面となり、テーパの角度θが９０度の時は、ｎ型半導体層１及びｐ型半導体層２の段差部は階段状の側面を有する。

次に、図５（ｂ）に表したように、オーミック特性を有するｎ側電極７の形成を行う。すなわち、図示しないパターニングされたリフトオフ用レジストを、露出したｎ型コンタクト層上に形成し、真空蒸着装置を用いて、オーミックコンタクト領域用のｎ側電極７として、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕの膜を、５００ｎｍの膜厚で形成し、リフトオフ後に５５０℃の窒素雰囲気でシンター処理を行う。

次に、図５（ｃ）に表したように、ｐ側電極４を形成するため、図示しないパターニングされたリフトオフ用レジストをｐ型コンタクト層上に形成し、真空蒸着装置を用いて、第２ｐ側電極膜４ｂとして、例えば、Ａｇ膜を２００ｎｍの膜厚で形成し、リフトオフ後に３５０℃の窒素雰囲気でシンター処理を行う。

次に、図６（ａ）に表したように、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、Ａｇ膜が形成された領域に、第１ｐ側電極膜４ｂとして、例えば、Ｐｔ／Ａｕ膜を５００ｎｍの膜厚で形成する。これにより、ｐ側電極４が形成される。

続いて、図６（ｂ）に表したように、真空蒸着装置を用いて、例えば、ＳｉＯ_２膜とＴｉＯ_２膜の組み合わせを５ペア、合計１０層を半導体上に形成する。

そして、図６（ｃ）に表したように、その上に図示しないパターニングされたレジストを形成し、フッ化アンモン処理でｐ側電極４とｎ側電極７とが露出するように上記の誘電体を除去し、誘電体積層膜１１を形成する。

このように、誘電体積層膜１１を形成することによって、ｎ側電極７及びｐ側電極よりも誘電体積層膜１１が突出し、ｎ側電極７及びｐ側電極４のそれぞれの周縁の少なくとも一部に設けられた突出部１１ｂが、ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂとなる。

次いで、劈開若しくはダイヤモンドブレード等により切断し、個別の発光素子とする。 このようにして図２に例示した半導体発光素子１０１が形成される。

そして、この後、図１で説明したように、半導体発光素子１０１を、実装部材１３にマウントして半導体発光装置２０１が作製される。

さらに、半導体発光素子１０１について説明する。
既に説明したように、誘電体積層膜１１は、屈折率の異なる２種類以上の誘電体として、第１誘電体層（例えば、ＳｉＯ_２）と、第２誘電体層（例えば、ＴｉＯ_２）と、の積層膜の組み合わせを例えば５組み、すなわち、例えば合計１０層の誘電体層からなる積層膜を用いることができる。この時、第１誘電体層及び第２誘電体層のそれぞれの膜厚は、それぞれの屈折率をｎとし、発光層３からの発光波長をλとした時、λ／（４ｎ）の厚さに設定される。

すなわち、誘電体積層膜１１は、第１屈折率ｎ_１を有する第１誘電体層と、前記第１屈折率ｎ_１とは異なる第２屈折率ｎ_２を有する第２誘電体層と、を交互に複数積層してなり、前記発光層３の発光波長をλとした時、前記第１誘電体層のそれぞれの厚さは実質的にλ／（４ｎ_１）であり、前記第２誘電体層のそれぞれの厚さは実質的にλ／（４ｎ_２）である。

誘電体積層膜１１においては、組み合わせた誘電体の屈折率比が大きいほど、また、異なる屈折率を有する層の組み合わせ数（ペア数）が多いほど、反射率が高く、膜厚や波長に対するマージンも広くなる。

図７は、本発明の第１の実施形態に係る半導体発光装置の製造方法が適用される半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、ＧａＮから誘電体積層膜１１へ垂直に入射した発光光の反射率に関するシミュレーション結果を例示しており、同図（ａ）は、反射率の屈折率比依存性を例示しており、同図（ｂ）は、反射率のペア数依存性を例示している。なお、同図（ａ）の横軸は、誘電体積層膜１１における２種類の組み合わせの誘電体の屈折率比を表し、同図（ｂ）の横軸は、誘電体積層膜１１における２種類の組み合わせの誘電体のペア数を表し、同図（ａ）、（ｂ）の縦軸は、反射率を表す。
なお、本シミュレーションにおいては、既に説明した半導体発光素子１０１の誘電体積層膜１１の材料の物性値を用いて、各パラメータを変化させている。

図７（ａ）、（ｂ）に表したように、屈折率比及びペア数のいずれの条件においても、条件を適切に選ぶことにより、反射率は１００％に近い値が得られる。
例えば、図７（ａ）に表したように、反射率が９５％以上とするには、屈折率比は１．４以上が望ましい。
また、図７（ｂ）に表したように、反射率が９５％以上とするには、ペア数は３以上とすることが望ましい。

なお、ＧａＮから誘電体積層膜１１に対する入射角が垂直から傾くほど、反射率は増加し、あるしきい角度で全反射する。

これらの性質から、設計条件を選べば金属反射膜よりも高性能な反射膜として機能する誘電体積層膜１１を採用することにより、光取り出し効率の向上が見込まれる。本具体例の半導体発光素子１０１においては、誘電体積層膜１１の設計反射率は、９９．７％である。

発光層３を挟む半導体層断面に入射した発光光は、半導体層断面に形成された誘電体積層膜１１の法線方向の膜厚の影響を受けるため、テーパの角度が０°ではない限り、設計膜厚よりも薄い方向にずれた誘電体積層膜１１の影響を受けることになる。テーパの角度は緩いほど、半導体層断面における誘電体積層膜は設計どおりに機能する。

図８は、本発明の第１の実施形態に係る半導体発光装置の製造方法が適用される半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、テーパの角度と誘電体積層膜１１の反射率の関係の計算結果を例示しており、横軸はテーパの角度を表し、縦軸は誘電体積層膜１１の反射率を表す。そして、同図は、半導体発光素子１０１に関して既に説明した設計条件を用いた計算結果を例示している。

図８に表したように、テーパの角度θが約４０度以下の場合は、高い反射特性を示しているが、テーパの角度θが４０度よりも大きくなると、誘電体積層膜１１の膜厚が薄すぎるため、設計どおりの高い反射特性を示さなくなる。
なお、このテーパの角度に対する高い反射特性のマージンは、積層する２種類の誘電体の屈折率比が大きいほど広くなる。

また、テーパ形状部１ｔを設けることで、発光層３を挟む半導体層断面における誘電体積層膜１１の段切れを防ぐことができる。また、半導体層内で反射を繰り返して外に取り出されない発光光の角度を変える領域として機能するため、光取り出し効率を向上させる。

テーパ形状部１ｔのテーパの角度θは、半導体発光素子の素子面積や発光特性、加工精度などに基づいて適切に定めることができる。

誘電体積層膜１１には、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、マグネシウム（Ｍｇ）、ハフニウム（Ｈｆ）、セリウム（Ｃｅ）、亜鉛（Ｚｎ）などの酸化物、窒化物又は酸窒化物などを用いることができる。積層する誘電体膜の総膜厚は、絶縁性確保のために５０ｎｍ以上、誘電体膜のクラック抑制のために１０００ｎｍ以下とすることが好ましい。

そして、位置ガイドとしての性能を向上させるには、なるべく誘電体積層膜１１の膜厚は厚いほうが良いことから、１０００ｎｍ以上、１００００ｎｍ以下とすることがさらに好ましい。

また、素子動作時の発熱による異種材料間の応力を押さえるため、誘電体積層膜１１の半導体層側の第１層目は、半導体層に近い線膨張係数を持つ材料が好ましい。例えば、半導体層がＧａＮである場合は、誘電体積層膜１１の半導体層側の第１層目は、例えばＳｉＮを用いることが好ましい。

誘電体積層膜１１は、異なる種類の誘電体を積層することにより、内部に掛かる応力を緩和させることができるため、総膜厚が増加しても、単層の場合と比較すると割れやひびなどの破損は起きにくく、且つ半導体層に対する応力も緩和させることができるため、位置ガイドとしての性能が向上する他、信頼性も向上する。
特に、引っ張り応力と圧縮応力を有する誘電体を積層することにより、応力緩和効果は促進される。

そして、各位置ガイドとなる誘電体積層膜１１が、接続部材１４の周囲に設けられることから、熱処理によるマウント工程時の接続部材（ハンダ）の過度な広がりを防止することができる。これにより、接続部材（ハンダ）１４の面積や膜厚などの設計自由度が広がり、各電極に対する濡れ性の自由度が増しまた、短時間マウントが可能となる。

本実施形態の半導体製造装置の製造方法が適用される半導体発光素子は、少なくとも、ｎ型の半導体層とｐ型の半導体層、及びそれらに挟まれた発光層を含む半導体層からなり、半導体層の材料は、特に限定されるものではないが、例えば、Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）等の窒化ガリウム系化合物半導体が用いられる。これらの半導体層の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法、分子線エピタキシャル成長法等の技術を用いることができる。

また、本実施形態の半導体製造装置の製造方法が適用される半導体発光素子において、基板材料は、特に限定されるものではないが、サファイア、ＳｉＣ、ＧａＮ、ＧａＡｓ、Ｓｉなどの一般的な基板を用いることができる。基板は最終的に取り除いても良い。

また、既に説明したようにｐ側電極４は、少なくとも銀または銀合金を含む第２ｐ側電極膜４ｂと、少なくとも銀または銀合金を含まない金属からなる第１ｐ側電極膜４ａから構成されることができる。第２ｐ側電極膜４ｂの材料は、銀単層でも良いし、銀やアルミニウム以外の金属を含む合金層であっても良い。

通常の金属単層膜の可視光帯域に対する反射効率は、４００ｎｍ以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀は３７０ｎｍ以上４００ｎｍ以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、且つ第２ｐ側電極膜４ｂが銀または銀合金の場合、半導体界面側の第２ｐ側電極膜４ｂは銀の成分比が大きいほうが望ましい。第２ｐ側電極膜４ｂの膜厚は、光に対する反射効率を確保するため、１００ｎｍ以上であることが好ましい。

第２ｐ側電極膜４ｂに銀または銀合金を採用した際、第２ｐ側電極膜４ｂとｎ側電極７の距離は離れるほど、銀または銀合金からのマイグレーションによる絶縁不良、耐圧不良のリスクが減少する。素子の中心付近におけるｎ側電極７に対向したｐ側電極４は、露光精度などのプロセス条件が許す限り、ｐ型コンタクト層の端まで形成したほうが光取り出し効率が高くなる。第２ｐ側電極膜４ｂからｎ側電極７への電流経路を考えた際、第２ｐ側電極膜４ｂとｎ側電極７の距離が最も短い領域に電流が集中する傾向にあるため、電界集中を緩和させるには、第２ｐ側電極膜４ｂとｎ側電極７が対向する領域のうち、上記距離の最も短い領域をなるべく長く設計するほうが好ましい。

また、平面視した際、第２ｐ側電極膜４ｂとｎ側電極７が対向する領域の長さは長ければ長いほど、第２ｐ側電極膜４ｂとｎ側電極７への電流経路が増えるため、電界集中が緩和され、第２ｐ側電極膜４ｂの劣化が抑えられる。これらの効果を考慮して、第２ｐ側電極膜４ｂの面積と形状、第２ｐ側電極膜４ｂとｎ側電極７の距離は適切に決めることができる。

第１ｐ側電極膜４ａは、銀を含まない金属から構成されており、第２ｐ側電極膜４ｂと電気的に接触している。第１ｐ側電極膜４ａの材料は、特に限定されるものではなく、金属の単層膜や多層膜、金属の合金層、導電性酸化物膜の単層膜や多層膜、これらの組み合わせであっても良い。第１ｐ側電極膜４ａの膜厚は、特に限定されるものではなく、例えば１００ｎｍから１０００ｎｍの間で選ぶことができる。

ｎ側電極７の材料は、特に限定されるものではなく、ｎ型半導体のオーミック電極として用いられる導電性の単層膜または多層膜で構成される。ｎ側電極７の膜厚は、特に限定されるものではなく、５ｎｍから１０００ｎｍの間で選ぶことができる。

ｐ側電極４とｎ側電極７とには、別途パッドを設けることができる。パッドの膜厚は、特に限定されるものではなく、例えば１０００ｎｍから１００００ｎｍの間で選ぶことができる。パッドを形成することで、接続部材（例えばハンダ）１４との溶接時の濡れ性改善や、各電極が接続部材（例えばハンダ）１４と過度な合金化反応を起こすリスクを減らすことができる。

また、単結晶ＡｌＮバッファ上の結晶を用いることによって、結晶欠陥低減により通常は効率が低下する４００ｎｍより短波長域でも高い発光効率が実現できる。
また、サファイア基板上での結晶型の差異を緩和するために、非晶質または多結晶のＡｌＮ層を設けた場合には、バッファ層自体が光の吸収体となるため、発光素子としての光の取り出し効率が低下してしまう。これに対して、サファイアからなる基板１０上に、高炭素濃度単結晶ＡｌＮバッファ層、高純度単結晶ＡｌＮバッファ層を介して、ｎ型半導体層１、発光層３及びｐ型半導体層２が形成されることにより、バッファ層は光の吸収体とはなりにくく、結晶欠陥も大幅に減らせることから、結晶内における吸収体を大幅に減らすことができる。この場合、発光した光は結晶内で何度も反射を繰り返すことが可能となり、電極形成面の反射領域を増やした効果が高くなる。これらの効果により、発光強度の向上が見込まれる。

図９は、比較例の半導体発光素子の構造を示す模式断面図である。
図９に表したように、比較例の半導体発光素子９０においては、誘電体積層膜１１が設けられていない。すなわち、誘電体積層膜１１の代わりに、図示されていない単層の誘電体膜として、例えばＳｉＯ_２が４００ｎｍ形成されている。このため、ｎ側電極７及びｐ側電極４との間に段差が設けられず、ガイド部となる突出部がない。

このような構成を有する半導体発光素子９０においては、電極は以下のようにして形成される。
まず、ｎ側電極７を形成するため、パターニングされたリフトオフ用レジストを露出したｎ型コンタクト層上に形成し、真空蒸着装置を用いてオーミックコンタクト領域となる、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなるｎ側電極７を５００ｎｍの膜厚で形成し、５５０℃の窒素雰囲気でシンター処理を行う。

そして、ｐ側電極４を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、ｐ型コンタクト層上に、真空蒸着装置を用いて第２ｐ側電極膜４ｂとなるＡｇ膜を２００ｎｍの膜厚で形成し、リフトオフ後に３５０℃の窒素雰囲気でシンター処理を行う。同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第２ｐ側電極膜４ｂのＡｇ膜が形成された領域を被覆するように、第１ｐ側電極膜４ａのＰｔ／Ａｕ膜を５００ｎｍの膜厚で形成する。

次いで、劈開若しくはダイヤモンドブレード等により切断し個別の発光素子とする。
このようにして、比較例の半導体発光素子９０が作製できる。

このような構成を有する半導体発光素子９０を実装部材１３に実装する方法は以下のようになる。
実装部材１３へのマウント工程は、まず、半導体発光素子１０１を、コレットなどを用いて、実装部材１３の上方に運び、実装部材１３上の接続部材（ハンダ）１４と各電極の位置合わせした後、実装部材１３上に押し付ける。その後、接続部材（ハンダ）１４の融点以上の温度まで実装部材を昇温して、接続部材（ハンダ）１４と、ｐ側電極４及びｎ側電極７と、をそれぞれ溶接する。

この比較例の場合、コレットを移動させる例えばモーターの位置決め精度で、半導体発光素子９０と実装部材１３の相対位置が決まるため、マウントの精度は高くない。また、タクトタイムを上げるため、素子を運ぶ速度を上げると、さらにマウント精度は下がる。この低いマウント精度に対応するため、半導体発光素子１０１の各電極を互いに遠ざけたり、ｎ側電極７の面積を増やしたりすることで、位置決めのマージンを稼ぐ必要がある。その結果、電極設計の自由度が減り、必ずしも光取り出し効率や光出力に対して最適な電極構造を選ぶことができない。

これに対して、本実施形態によれば、誘電体積層膜１１を位置ガイドとして利用することで、高精度なマウントが容易に可能となるため、電極設計の自由度が広がる。同時に、誘電体積層膜１１を高効率反射膜として使うこともできる。これらの効果により、光取り出し効率や光出力を向上させることができる。

このように、本実施形態に係る半導体発光装置の製造方法によれば、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光装置製造方法が提供できる。

図１０は、本発明の第１の実施形態に係る半導体発光装置の製造工程によって製造される別の半導体発光装置の構成を例示する模式的断面図である。
図１０に表したように、半導体発光装置２０２においては、接続部材１４（ｎ側接続部材１４ａ及びｐ側接続部材１４ｂ）が、誘電体積層膜１１の一部を覆っている。

すなわち、本実施形態に係る半導体発光装置２０２は、ｎ型半導体層（第１半導体層）１と、ｐ型半導体層（第２半導体層）２と、前記第１半導体層と前記第２半導体層との間に設けられた発光層３と、を有する積層構造体１ｓと、前記積層構造体１ｓの主面１ａ上に設けられ、前記第１半導体層に接続されたｎ側電極（第１電極）７と、前記積層構造体１ｓの前記主面１ａ上に設けられ、前記第２半導体層２に接続されたｐ側電極（第２電極）４と、前記主面１ａ上において、前記第１電極及び前記第２電極により覆われていない前記第１半導体層及び前記第２半導体層の上に設けられ、屈折率の異なる誘電体膜が複数積層されてなり、前記第１電極及び前記第２電極の少なくともいずれかの周縁の少なくとも一部に立設された突出部１１ｂを有する誘電体積層膜１１と、を有する半導体発光素子１０１と、前記半導体発光素子１０１の前記主面１ａに対向して設けられ、前記第１電極及び前記第２電極の前記少なくともといずれかと溶接され前記突出部１１ｂの一部を被覆する接続部材１４を有する実装部材１３と、を備えている。

このように、誘電体積層膜１１の突出部１１ｂの一部を接続部材１４（例えばハンダ）で覆うことで、誘電体積層膜１１と接続部材１４との間の界面から、例えば水分などが進入し、ｎ側電極７やｐ側電極４に到達して、これらの電極が劣化することを防止できる。

このような半導体発光装置２０２を製造するには、本実施形態に係る半導体発光装置の製造方法において、図４に例示したステップＳ１３０の溶接する工程は、前記誘電体積層膜１１の突出部１１ｂの一部を、前記接続部材１４により被覆する工程を含む。

この時、接続部材１４は、ｎ側電極７とｐ側電極とが電気的に短絡されないように、高精度のパターンによって、半導体発光素子１０１と実装部材１３とを固定することが要求される。

本実施形態に係る半導体発光装置の製造方法のように、誘電体積層膜１１による突出部１１ｂをガイドとして、すなわち、突出部１１ｂによる凹部１１ｃと接続部材１４とを嵌め合わせることで、半導体発光素子１０１と実装部材１３とを組み立てることで、組み立ての精度が高まる。このため、半導体発光素子１０１と実装部材１３とを組み立てて固定した後において、接続部材１４の形状は精度が高い。これにより、誘電体積層膜１１の一部を高精度に、接続部材１４によって被覆することができる。

すなわち、誘電体積層膜１１が設けられない比較例においては、組み立ての精度が低いので、接続部材１４の量が過剰な場合は、ｎ側電極７とｐ側電極とが電気的に短絡してしまう。また、接続部材１４の量が過少ない場合は、電極の劣化の防止ができない。

さらに、誘電体積層膜１１を設けたとしても、これをガイドとして組み立てない比較例の製造方法においては、組み立ての精度が低いので、接続部材１４の量が過剰である場合には、誘電体積層膜１１の上に覆うべき領域以外の部分にも接続部材１４が流れ出して配置され、ｎ側電極７とｐ側電極４とが電気的に短絡されてしまう。一方、接続部材１４の量が過少である場合は、接続部材１４は、誘電体積層膜１１の所定の領域を覆うことができず、上記で説明した電極の劣化の防止効果が得られない。さらに、精度が低く、そして接続部材１４の量が少ない場合には、誘電体積層膜１１によって設けられ凹部１１ｃの内部を接続部材１４によって充分充填することができず、隙間が発生し、電極の劣化の防止ができず、信頼正が悪い。

これに対して、既に説明したように、本実施形態に係る半導体発光装置の製造方法によれば、誘電体積層膜１１を組み立て時の位置ガイドとして用いるので、精度が高く、誘電体積層膜１１の一部の上を所定の形状で精度良く、接続部材１４で被覆することができる。これにより、信頼性の高い半導体発光装置が実現できる。そして、本実施形態に係る半導体発光装置２０２は、接続部材１４によって、被覆する誘電体積層膜１１の一部の上を所定の形状で精度良く被覆しているので信頼性が高い。

図１１は、本発明の第１の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。
図１２は、本発明の第１の実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子の製造工程を例示する工程順模式的工程断面図である。
図１３は、図１２に続く工程順模式的工程断面図である。
図１１に表したように、本実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子１０２においては、誘電体積層膜１１と、ｎ型半導体層１及びｐ型半導体層２と、の間に、誘電体膜１１ａが設けられている。この誘電体膜１１ａは、段差に対しての被覆性が、誘電体積層膜１１よりも高く、これにより、発光層３を挟む半導体層断面が垂直（テーパの角度θが９０°）の場合でも、その断面を誘電体膜１１ａよって良好に被膜することができる。これ以外は、既に説明した半導体発光素子１０１と同様なので説明を省略する。
なお、図１１では省略されているが、ｐ側電極４は、第１ｐ側電極膜４ａと、第１ｐ側電極膜４ａとｐ型半導体層２との間に設けられた第２ｐ側電極膜４ｂと、を有する。

このような半導体発光素子１０２は、以下のようにして作製される。
まず、図１２（ａ）に表したように、ｐ型半導体層２の一部の領域において、ｎ型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってｐ型半導体層２と発光層３を取り除く。

次に、図１２（ｂ）に表したように、半導体層に熱ＣＶＤ装置を用いて誘電体膜１１ａとなるＳｉＯ_２を２００ｎｍの膜厚で形成する。熱ＣＶＤ装置を用いることで、段差に対しての被覆性が良好な膜を形成することができ、垂直な断面に対しても被覆性良く、誘電体膜１１ａを形成することができる。

次に、図１２（ｃ）に表したように、オーミック特性を有するｎ側電極７の形成を行う。すなわち、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、露出したｎ型コンタクト層上のＳｉＯ_２膜の一部をフッ化アンモン処理で取り除く。ＳｉＯ_２膜が取り除かれ、露出したｎ型コンタクト層上に形成し、真空蒸着装置を用いてオーミックコンタクト領域となる、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ膜からなるｎ側電極７を５００ｎｍの膜厚で形成し、５５０℃の窒素雰囲気でシンター処理を行う。

次に、図１３（ａ）に表したように、ｐ側電極４を形成するため、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、ｐ型コンタクト層上のＳｉＯ_２膜の一部をフッ化アンモン処理で取り除く。そして、パターニングされたリフトオフ用レジストをｐ型コンタクト層上に形成し、真空蒸着装置を用いて第２ｐ側電極膜４ｂとして、例えば、Ａｇ膜を２００ｎｍの膜厚で形成し、リフトオフ後に３５０℃の窒素雰囲気でシンター処理を行う。

次に、図１３（ｂ）に表したように、パターニングされたリフトオフ用レジストを半導体層上に形成し、Ａｇ膜が形成された領域に、第１ｐ側電極膜４ａとして、例えば、Ｐｔ／Ａｕ膜を５００ｎｍの膜厚で形成し、ｐ側電極４を形成する。

続いて、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、真空蒸着装置を用いて、例えば、ＳｉＯ_２膜とＴｉＯ_２膜の組み合わせを５ペア、合計１０層を半導体層に形成し、リフトオフによって誘電体積層膜１１を形成する。それぞれの膜厚は、それぞれの屈折率をｎ、発光層３からの発光波長をλとして、λ／（４ｎ）と表される。

このように、誘電体積層膜１１を形成することによって、マウント時に使用するｐ側電極４用のｐ側ガイド部１２ｂと、ｐ側電極７用のｐ側ガイド部１２ａと、を形成することができる。

このように、半導体発光素子１０２では、誘電体積層膜１１よりも段差に対する被覆性の高い、例えば熱ＣＶＤ法によって形成された誘電体膜１１ａを設けているので、発光層３を挟む半導体層断面の段差が急峻でもその上に誘電体膜１１ａが被覆性良く形成できる。このため、発光層３を挟む半導体層断面の段差をテーパ形状に加工する必要がないため、より簡単で工程数の少ない半導体層加工工程を採用することができる。

さらに、ｎ側電極７及びｐ側電極４を形成する前にｐ型コンタクト層及びｎ型コンタクト層の上を誘電体膜１１ａで保護することにより、これらの電極形成工程で電極と半導体層の界面に付着するコンタミネーションを大幅に減らすことができるため、信頼性や歩留り、電気特性、光学特性を向上させることができる。

誘電体膜１１ａを形成することによる、誘電体積層膜１１及び誘電体膜１１ａの反射率への影響はほとんどなく、誘電体積層膜１１において、異なる屈折率の誘電体が複数ペア積層されていれば、設計反射率は十分高められる。本具体例の半導体発光素子１０２においては、誘電体膜１１ａと誘電体積層膜１１とが重ね合わさった領域の設計反射率は９９．５％である。

図１４は、本発明の第１の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。
図１４に表したように、本実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子１０３においては、ｐ側電極４は、第１ｐ側電極膜４ａと、第１ｐ側電極膜４ａとｐ型半導体層２との間に設けられた第２ｐ側電極膜４ｂと、を有し、さらに、第１ｐ側電極膜４ａと第２ｐ側電極膜４ｂの間に、第３ｐ側電極膜４ｃが設けられている。これ以外は、既に説明した半導体発光素子１０１と同様なので説明を省略する。
この第３ｐ側電極膜４ｃは、第１ｐ側電極膜４ａや、マウント時の接続部材１４のハンダなどに含まれる材料が、第２ｐ側電極膜４ｂへ拡散する、または、第１ｐ側電極膜４ａや接続部材１４に含まれる材料と、第２ｐ側電極膜４ｂに含まれる材料と、が反応するのを防ぐ機能を有する。なお、第３ｐ側電極膜４ｃは、第１ｐ側電極膜４ａと第２ｐ側電極膜４ｂと電気的に接続されている。

第３ｐ側電極膜４ｃには、銀と反応しない、または、銀に積極的に拡散しない材料が用いられる。
第３ｐ側電極膜４ｃに用いられる材料としては、拡散防止層として使用可能な高融点金属、例えば、バナジウム（Ｖ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、タンタル（Ｔａ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）などの単層膜または積層膜が挙げられる。

さらに好ましくは、第２ｐ側電極膜４ｂに多少拡散しても問題がないように、仕事関数が高く、ｐ−ＧａＮコンタクト層とのオーミック性が得られやすい金属として、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）が挙げられる。

第３ｐ側電極膜４ｃの膜厚は、単層膜の場合は膜状態を保てる５ｎｍから２００ｎｍの範囲であることが好ましい。積層膜の場合は、特に限定されるものではなく、例えば、１０ｎｍから１００００ｎｍの間で選ぶことができる。

拡散防止層として第３ｐ側電極膜４ｃを設けることで、より高温のマウントが可能になるため、マウント速度を上げることができ、コスト競争力を上げることができる。

なお、半導体発光素子１０３において、半導体発光素子１０２で説明した誘電体膜１１ａを設けても良い。

図１５は、本発明の第１の実施形態に係る半導体発光装置の製造工程に適用される別の半導体発光素子の構成を例示する模式図である。
図１５に表したように、本実施形態に係る半導体発光装置の製造方法に適用される別の半導体発光素子１０４においては、誘電体積層膜１１に覆われていないｐ側電極４及びｎ側電極７の上、ｐ側電極４及びｎ側電極７の周辺部の誘電体積層膜１１の上面（誘電体積層膜１１の半導体層とは反対の側）の上、並びに、誘電体積層膜１１の側面の上、にガイド部導電膜１２ｍが設けられている。これ以外は、既に説明した半導体発光素子１０１と同様なので説明を省略する。
ｎ側電極７の周辺部においては、誘電体積層膜１１とこのガイド部導電膜１２ｍとで、ｎ側ガイド部１２ａが形成される。また、ｐ側電極４の周辺部においては、誘電体積層膜１１とこのガイド部導電膜１２ｍとで、ｐ側ガイド部１２ｂが形成される。すなわち、誘電体積層膜１１の側面に設けられたガイド部導電膜１２ｍにより凹部１１ｃが形成され、この凹部１１ｃと接続部材１４とが嵌め合わされて、半導体発光素子１０４と実装部材１３とが組み立てられる。
このように、誘電体積層膜１１の突出部の一部にガイド部導電膜１２ｍが設けられる場合も、誘電体積層膜１１の突出部１１ｂをガイドとして、接続部材１４を、ｎ側電極７及びｐ側電極４の前記少なくともいずれかに接触させ接合することができる。

このガイド部導電膜１２ｍは、例えば、誘電体積層膜１１を形成した後に、パターニングされたリフトオフ用レジストを半導体層上に形成し、ガイド部導電膜１２ｍとなる、例えば、Ｔｉ／Ｐｔ／Ａｕ膜を５００ｎｍの膜厚で成膜して、形成することができる。

ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂにおいて、誘電体積層膜１１の上面の一部及び側面を覆うように、ガイド部導電膜１２ｍを設けることで、マウント時において、ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂと、接続部材１４（例えばハンダ）と、が接触する際の衝撃や、加えられる振動によって、各ガイド部が破損するのを防ぐことができる。

なお、ガイド部導電膜１２ｍが誘電体積層膜１１の側面に形成し易いように、誘電体積層膜１１の断面はテーパ形状であるほうが好ましい。

ｎ側ガイド部１２ａ及びｐ側ガイド部１２ｂとなる誘電体積層膜１１をガイド部導電膜１２ｍで保護することによって、より強い条件の振動を使うことが可能となり、半導体発光素子１０４がより広い範囲を移動することができるため、マウント速度をさらに上げることができ、コスト競争力をさらに上げることができる。

（第２の実施の形態）
図１６は、本発明の第２の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。
図１６に表したように、本発明の第２の実施形態に係る半導体発光装置の製造方法においては、図４に例示したステップＳ１１０の前に以下の工程をさらに備える。

すなわち、まず、基板１０の上に、第１半導体層（ｎ型半導体層１）、発光層３、及び、第２半導体層（ｐ型半導体層２）を積層する（ステップＳ２１０）。
そして、前記第２半導体層と前記発光層の一部を除去して前記第１半導体層を露出させる（ステップＳ２２０）。
そして、前記露出した前記第１半導体層の上に、第１電極（ｎ側電極７）を形成する（ステップＳ２３０）。
そして、前記第２半導体層の上に、第２金属膜（ｐ側電極４）を形成する（ステップＳ２４０）。
前記第１金属膜及び前記第２金属膜に覆われていない露出した前記第１半導体層及び前記第２半導体層の上に、屈折率の異なる複数種の誘電体膜を交互に積層し、前記誘電体積層膜１１を形成する（ステップＳ２５０）。
上記のステップＳ２１０〜ステップＳ２５０においては、例えば、図５及び図６に関して説明した方法を用いることができる。

このように、本実施形態に係る半導体発光装置の製造方法によれば、ガイド部となる誘電体積層膜１１を形成し、それを利用して半導体発光素子と実装部材１３とを組み立てることができ、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光装置製造方法が提供できる。

なお、上記においてステップＳ２１０〜Ｓ２５０は技術的に可能な限り入れ替えが可能であり、また同時に実施することができる。例えば、ｎ側電極７及びｐ側電極４を形成するステップＳ２３０、Ｓ２４０は入れ替えが可能であり、また、同時に実施することができる。

（第３の実施の形態）
図１７は、本発明の第３の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。
図１７に表したように、本発明の第３の実施形態に係る半導体発光装置の製造方法においては、図４に例示したステップＳ１１０の前に以下の工程をさらに備える。

すなわち、基板１０の上に、第１半導体層（ｎ型半導体層１）、発光層３、及び、第２半導体層（ｐ型半導体層２）を積層する（ステップＳ３１０）。
そして、前記第２半導体層と前記発光層の一部を除去して前記第１半導体層を露出させる（ステップＳ３２０）。
そして、前記露出した前記第１半導体層の一部の上と、前記第２半導体層の一部の上と、に、屈折率の異なる誘電体膜を交互に積層して、前記誘電体積層膜１１を形成する（ステップＳ３３０）。
そして、誘電体積層膜１１に覆われていない前記第１半導体層の上に、前記第１電極（ｎ側電極７）を形成する（ステップＳ３４０）。
そして、誘電体積層膜１１に覆われていない前記第２半導体層の上に、前記第２電極（ｐ側電極４）を形成する（ステップＳ３５０）。
上記のステップＳ３１０〜ステップＳ３５０の各工程においては、例えば、図５及び図６に関して説明した方法を変形して用いることができる。

（第４の実施の形態）
図１８は、本発明の第４の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。
図１８に表したように、本発明の第４の実施形態に係る半導体発光装置の製造方法においては、第１半導体層を露出させた後で、誘電体積層膜１１を形成する前に、既に説明した誘電体膜１１ａを設ける。

すなわち、図１８に表したように、前記第１半導体層を露出させる工程（ステップＳ２２０）と、前記誘電体積層膜を形成する工程（ステップＳ２５０）と、の間に、前記覆われていない前記第１半導体層の一部の上と、前記第２半導体層の一部の上と、に、前記第１半導体層及び前記第２半導体層に対する被覆性が前記誘電体積層膜１１よりも高い誘電体膜１１ａを形成する（ステップＳ２２５）。
本具体例においては、ステップＳ２２５は、第１半導体層を露出させる工程（ステップＳ２２０）と、第１電極を形成する工程（ステップＳ２３０）との間に実施される。この場合、ステップＳ２３０〜ステップＳ２５０の順序は入れ替えが可能であり、また、同時に実施することができる。

上記のステップＳ２１０〜ステップＳ２５０においては、例えば、図１２及び図１３に関して説明した方法を用いることができる。

（第５の実施の形態）
図１９は、本発明の第５の実施形態に係る半導体発光装置の製造工程を例示するフローチャート図である。
図１９に表したように、本発明の第５の実施形態に係る半導体発光装置の製造方法においても、第１半導体層を露出させた後で、誘電体積層膜１１を形成する前に、既に説明した誘電体膜１１ａを設ける。

すなわち、図１９に表したように、前記第１半導体層を露出させる工程（ステップＳ３２０）と、前記誘電体積層膜を形成する工程（ステップＳ３３０）と、の間に、前記露出した前記第１半導体層の一部の上と、前記第２半導体層の一部の上と、に、前記第１半導体層及び前記第２半導体層に対する被覆性が前記誘電体積層膜１１よりも高い誘電体膜１１ａを形成する（ステップＳ３２５）。
なお、上記において、ステップＳ３３０〜ステップＳ３５０の順序は入れ替えが可能であり、また、同時に実施することができる。

上記の第３〜第５の実施形態に係る半導体発光装置の製造方法においても、ガイド部となる突出部１１ｂを有する誘電体積層膜１１を形成し、それを利用して半導体発光素子と実装部材１３とを組み立てることができ、高精度で高速に組み立てることができる、光取り出し効率が高い半導体発光装置製造方法が提供できる。

上記の第２〜第５の実施形態に係る半導体発光装置の製造方法において、第１半導体層を露出させる工程（ステップＳ２２０またはステップＳ３２０）は、前記積層構造体１ｓに、前記積層構造体１ｓの層面に対して傾斜したテーパ形状部１ｔを形成する工程を含むことができる。これにより、この上に形成される誘電体積層膜１１の被覆性が向上し、また、この段差によって誘電体積層膜１１の反射性能を高めることができ、光取り出し効率がより高い半導体発光装置が得られる。

また、第１〜第５の実施形態に係る半導体発光装置の製造方法において、実装基板の上に、前記実装基板の表面に平行な面内における形状が、前記突出部１１ｂに囲まれた前記ｎ側電極７及び前記ｐ側電極４の前記少なくともいずれかの形状よりも小さい接続部材１４を形成する工程をさらに含むことができる。これにより、所定形状の接続部材１４を形成することができ、半導体発光素子と実装部材１３とを精度良く組み立てることが可能となる。この時、接続部材１４の高さは、前記突出部１１ｂの高さよりも高くすることができる。

図２０は、本発明の実施形態に係る半導体発光装置の製造方法によって製造される別の半導体発光装置の構造を例示する模式的断面図である。
本具体例の半導体発光装置３０１は、上記の実施形態に係る半導体発光素子のいずれかと、蛍光体と、を組み合わせた白色ＬＥＤである。すなわち、本実施形態に係る半導体発光装置３０１は、上記のいずれかの半導体発光素子と、前記半導体発光素子で発光された光が照射される蛍光体層と、を備える。
なお、以下では、上記の半導体発光素子１０１と、蛍光体と、を組み合わせた場合として説明する。

図２０に表したように、本実施形態に係る半導体発光装置３０１においては、セラミック等からなる容器２２の内面に反射膜２３が設けられており、反射膜２３は容器２２の内側面と底面に分離して設けられている。反射膜２３は、例えばアルミニウム等からなるものである。このうち容器２２の底部に設けられた反射膜２３の上に、半導体発光素子１０１がサブマウント２４を介して設置されている。このサブマウント２４が実装部材１３である。

既に説明したように、半導体発光素子１０１とサブマウント２４（実装部材１３）とは、接続部材１４（例えばハンダ）によって接続され、固定されている。

これら半導体発光素子１０１、サブマウント２４及び反射膜２３の固定には、接着剤による接着やハンダ等を用いることが可能である。

サブマウント２４の半導体発光素子側の表面には、半導体発光素子１０１のｐ側電極４とｎ側電極７とが絶縁されるようにパターニングされた電極が形成されており、それぞれ容器２２側に設けられた図示しない電極に対してボンディングワイヤ２６により接続されている。この接続は、内側面の反射膜２３と、底面の反射膜２３と、の間の部分において行われている。

また、半導体発光素子１０１やボンディングワイヤ２６を覆うように赤色蛍光体を含む第１蛍光体層２１１が設けられており、この第１蛍光体層２１１の上には青色、緑色或いは黄色の蛍光体を含む第２蛍光体層２１２が形成されている。この蛍光体層の上にはシリコン樹脂からなる蓋部２７が設けられている。

第１蛍光体層２１１は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。
赤色蛍光体としては、例えばＹ₂Ｏ₃、ＹＶＯ₄、Ｙ₂（Ｐ,Ｖ）Ｏ₄等を母材として用いることができ、これに３価のＥｕ（Ｅｕ³⁺）を付活物質として含ませる。すなわち、Ｙ₂Ｏ₃:Ｅｕ³⁺、ＹＶＯ₄:Ｅｕ³⁺等を赤色蛍光体として用いることができる。Ｅｕ³⁺の濃度は、モル濃度で１％〜１０％とすることができる。赤色蛍光体の母材としては、Ｙ₂Ｏ₃、ＹＶＯ₄の他に、ＬａＯＳやＹ₂（Ｐ, Ｖ）Ｏ₄等を用いることができる。また、Ｅｕ³⁺の他にＭｎ⁴⁺等を利用することもできる。特に、ＹＶＯ₄母体に、３価のＥｕと共に少量のＢｉを添加することにより、３８０ｎｍの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコン樹脂等を用いることができる。

また、第２蛍光体層２１２は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。

青色蛍光体としては、例えば（Ｓｒ，Ｃａ）₁₀（ＰＯ₄）₆Ｃｌ₂：Ｅｕ²⁺やＢａＭｇ₂Ａｌ₁₆Ｏ₂₇:Ｅｕ²⁺等を用いることができる。
緑色蛍光体としては、例えば３価のＴｂを発光中心とするＹ₂ＳｉＯ₅:Ｃｅ³⁺，Ｔｂ³⁺を用いることができる。この場合、ＣｅイオンからＴｂイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、Ｓｒ₄Ａｌ₁₄Ｏ₂₅:Ｅｕ²⁺等を用いることができる。
黄色蛍光体としては、例えばＹ₃Ａｌ₅:Ｃｅ³⁺等を用いることができる。
また、樹脂として、例えば、シリコン樹脂等を用いることができる。
特に、３価のＴｂは、視感度が最大となる５５０ｎｍ付近に鋭い発光を示すので、３価のＥｕの鋭い赤色発光と組み合わせると発光効率が著しく向上する。

本実施形態に係る半導体発光装置３０１によれば、半導体発光素子１０１から発生した３８０ｎｍの紫外光は、半導体発光素子１０１の基板１０側に放出され、反射膜２３における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率良く励起することができる。

例えば、第１蛍光体層２１１に含まれる３価のＥｕ等を発光中心とする上記蛍光体は、６２０ｎｍ付近の波長分布の狭い光に変換され、赤色可視光を効率良く得ることが可能である。
また、第２蛍光体層２１２に含まれる青色、緑色、黄色の蛍光体が、効率良く励起され、青色、緑色、黄色の可視光を効率良く得ることができる。
これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。

次に、本実施形態に係る半導体発光装置３０１の製造方法について説明する。
なお、半導体発光素子１０１を作製する工程は、既に説明した方法を用いることができるので、以下では、半導体発光素子１０１が出来上がった後の工程について説明する。

まず、容器２２の内面に反射膜２３となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして容器２２の内側面と底面にそれぞれ反射膜２３を残す。

次に、半導体発光素子１０１を、サブマウント２４（実装部材１３）の上に、第１の実施形態に関して説明した方法によりに固定し、このサブマウント２４を容器２２の底面の反射膜２３上に設置して固定する。これらの固定には接着剤による接着やハンダ等を用いることが可能である。

次に、サブマウント２４上の図示しないｎ側電極及びｐ側電極をそれぞれ容器２２側に設けられた図示しない電極に対してボンディングワイヤ２６により接続する。

さらに、半導体発光素子１０１やボンディングワイヤ２６を覆うように赤色蛍光体を含む第１蛍光体層２１１を形成し、この第１蛍光体層２１１上に青色、緑色或いは黄色の蛍光体を含む第２蛍光体層２１２を形成する。

蛍光体層のそれぞれの形成方法は、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第１、第２蛍光体層２１１、２１２の下層に各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層上に蓋部２７を設け、本実施形態に係る半導体発光装置３０１、すなわち、白色ＬＥＤが作製される。

なお、本明細書において「窒化物半導体」とは、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１−ｘ−ｙ−ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ，ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子を構成する半導体多層膜、金属膜、誘電体膜など各要素の形状、サイズ、材質、配置関係などに関して、また製造方法に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光装置の製造方法及び半導体発光装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光装置の製造方法及び半導体発光装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

１ ｎ型半導体層（第１半導体層）
１ａ 主面
１ｓ 積層構造体
１ｔ テーパ形状部
２ ｐ型半導体層（第２半導体層）
３ 発光層
４ ｐ側電極（第２電極）
４ａ 第１ｐ側電極膜
４ｂ 第２ｐ側電極膜
４ｃ 第３ｐ側電極膜
７ ｎ側電極（第１電極）
１０ 基板
１１ 誘電体積層膜
１１ａ 誘電体膜
１１ｂ 突出部
１１ｃ 凹部
１２ａ ｎ側ガイド部
１２ｂ ｐ側ガイド部
１２ｍ ガイド部導電膜
１３ 実装部材
１４ 接続部材（ハンダ）
１４ａ ｎ側接続部材
１４ｂ ｐ側接続部材
２２ 容器
２３ 反射膜
２４ サブマウント
２６ ボンディングワイヤ
２７ 蓋部
９０、１０１、１０２、１０３、１０４ 半導体発光素子
２０１、２０２、３０１ 半導体発光装置
２１１、２１２ 蛍光体層

Claims (6)

1. 第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する積層構造体と、
   前記積層構造体の主面側に設けられ、前記第１半導体層に接続された第１電極と、
   前記積層構造体の前記主面側に設けられ、前記第２半導体層に接続された第２電極と、
   前記主面側において、前記第１電極及び前記第２電極により覆われていない前記第１半導体層及び前記第２半導体層に設けられ、前記第１電極及び前記第２電極の周縁に設けられた部分を有し、屈折率の異なる誘電体膜が積層された誘電体積層膜と、
   前記誘電体積層膜に覆われていない前記第１電極及び前記第２電極、前記第１電極及び前記第２電極の周辺部の前記誘電体積層膜、並びに、前記誘電体積層膜の側面に設けられた導電膜と、
   を備えた半導体発光素子。
2. 前記誘電体積層膜の前記第１電極及び前記第２電極の前記周縁に設けられた部分は、誘電体の突出部である請求項１記載の半導体発光素子。
3. 前記積層構造体の側面は、テーパ状である請求項１または２に記載の半導体発光素子。
4. 前記第１電極に接続された第１接続部材と、
   前記第２電極に接続された第２接続部材と、
   をさらに備えた請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 前記第１接続部材は、前記第１電極の周辺部の前記誘電体積層膜の少なくとも一部を覆い、
   前記第２接続部材は、前記第２電極の周辺部の前記誘電体積層膜の少なくとも一部を覆う請求項４記載の半導体発光素子。
6. 請求項４または５に記載の半導体発光素子と、
   前記半導体発光素子の前記主面に対向して設けられ、前記第１接続部材及び前記第２接続部材とを介して前記第１電極及び前記第２電極と接続された実装部材と、
   を備えた半導体発光装置。

Images