JP2005116964A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005116964A JP2005116964A JP2003352514A JP2003352514A JP2005116964A JP 2005116964 A JP2005116964 A JP 2005116964A JP 2003352514 A JP2003352514 A JP 2003352514A JP 2003352514 A JP2003352514 A JP 2003352514A JP 2005116964 A JP2005116964 A JP 2005116964A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- film
- impurity diffusion
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 78
- 238000009792 diffusion process Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 39
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 26
- 239000010703 silicon Substances 0.000 abstract description 26
- 230000014759 maintenance of location Effects 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 61
- 229910052814 silicon oxide Inorganic materials 0.000 description 61
- 239000010410 layer Substances 0.000 description 55
- 229910052581 Si3N4 Inorganic materials 0.000 description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 44
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 データ保持特性を向上し、かつメモリセルを微細化することが可能となる半導体記憶装置およびその製造方法を提供する。
【解決手段】 半導体記憶装置は、主表面を有するシリコン基板１と、該主表面に開口するようにシリコン基板１に形成されたトレンチ６と、トレンチ６上に形成されたメモリセルとを備える。メモリセルは、トレンチ６の一方の側壁上に形成された第１記憶保持部７ａと、トレンチ６の他方の側壁上に形成された第２記憶保持部７ｂと、トレンチ６の両側に形成された不純物拡散層２と、第１と第２記憶保持部７ａ，７ｂを覆うようにトレンチ６内から不純物拡散層２上に延在するように形成されたゲート電極５とを有する。
【選択図】 図３
【解決手段】 半導体記憶装置は、主表面を有するシリコン基板１と、該主表面に開口するようにシリコン基板１に形成されたトレンチ６と、トレンチ６上に形成されたメモリセルとを備える。メモリセルは、トレンチ６の一方の側壁上に形成された第１記憶保持部７ａと、トレンチ６の他方の側壁上に形成された第２記憶保持部７ｂと、トレンチ６の両側に形成された不純物拡散層２と、第１と第２記憶保持部７ａ，７ｂを覆うようにトレンチ６内から不純物拡散層２上に延在するように形成されたゲート電極５とを有する。
【選択図】 図３
Description
本発明は、半導体記憶装置およびその製造方法に関し、特に、電荷保持用の絶縁膜への電荷注入によりデータの記憶を行なう半導体記憶装置およびその製造方法に関する。
従来から、電荷保持用の絶縁膜への電荷注入によりデータの記憶を行なう半導体記憶装置は知られている。該半導体記憶装置は、たとえば分離絶縁膜間のシリコン基板上に形成されたシリコン酸化膜、シリコン窒化膜およびシリコン酸化膜の積層構造と、該積層構造上のゲート電極と、上記積層構造の両側にソース／ドレインとなる１組の不純物領域とを含むメモリセルを有する。
メモリセルは、１組の不純物領域の近傍に、上記の積層構造の一部で形成される２つの記憶保持領域を有しており、該記憶保持領域にホットエレクトロンを注入することによりデータの書込を行なう。このとき、１つのメモリセルにおける２つの記憶保持領域にそれぞれホットエレクトロンを注入してデータの記憶を行なうことができるので、１つのメモリセルで２ビット分のデータの記憶を行なうことができる。
しかし、上記のメモリセルでは２つの記憶保持領域がシリコン窒化膜を介して接続されているので、シリコン窒化膜中のホール伝導により、記憶保持領域に蓄積された電荷が打ち消され、データの保持特性が低下するという問題があった。
この問題を解決可能な半導体装置として、たとえば特開２００２−２３７５４０号公報に記載の半導体装置がある。該文献に記載の半導体装置では、ＦＥＴ(Field Effect Transistor)のゲート電極の側面上に形成された３層構造の絶縁膜の中央の層にキャリアをトラップして情報を記憶するので、上述のようなホール伝導によるデータ保持特性の低下を阻止することができる。
特開２００２−２３７５４０号公報
しかし、特開２００２−２３７５４０号公報に記載の半導体装置では、ゲート電極の側面上から基板上に３層構造の絶縁膜を形成し、さらにその上にサイドウォールスペーサを形成しているので、メモリセルの横方向（基板の主表面と平行な方向）の幅が大きくなってしまう。そのため、メモリセルが大型化するという問題があった。
本発明は、上記のような課題を解決するためになされたものであり、データ保持特性を向上し、かつメモリセルを微細化することが容易となる半導体記憶装置およびその製造方法を提供することを目的とする。
本発明に係る半導体記憶装置は、主表面を有する第１導電型の半導体基板（第１導電型のウェルを含む）と、該主表面に開口するように半導体基板に形成されたトレンチと、トレンチ上に形成されたメモリセルとを備える。メモリセルは、トレンチの一方の側壁上に形成された第１記憶保持部と、トレンチの他方の側壁上に形成された第２記憶保持部と、トレンチの両側に形成された第２導電型の第１と第２不純物拡散層と、第１と第２記憶保持部を覆うようにトレンチ内から第１と第２不純物拡散層上に延在するように形成されたゲート電極とを有する。
上記のようにトレンチの一方の側壁上に第１記憶保持部を形成し、トレンチの他方の側壁上に第２記憶保持部を形成しているので、１つのメモリセルに２ビット分のデータを記憶することができる。また記憶保持部をトレンチの一方の側壁上と他方の側壁上とに分離して設けているので、ホール伝導などにより記憶保持部に蓄積された電荷が打ち消されるのを阻止することができる。それにより、良好なデータ保持特性を有する半導体記憶装置が得られる。さらに、トレンチ内に記憶保持部を形成しているので、メモリセルの横方向（基板の主表面と平行な方向）における広がりを抑制することができ、メモリセルを微細化することが可能となる。
以下、図１〜図２３を用いて、本発明の実施の形態における半導体記憶装置およびその製造方法について説明する。
本実施の形態における半導体記憶装置は、たとえばＮＲＯＭ（Nitride Read Only Memory)型メモリなどの不揮発性半導体記憶装置であり、複数のメモリセル（メモリセルトランジスタ）が形成されるメモリセルアレイと、メモリセルの動作制御を行なう周辺回路が形成される周辺回路部とを有する。メモリセルは、電荷保持絶縁膜を有し、該電荷保持絶縁膜への電荷の注入によりデータを記憶する。
（実施の形態１）
図１に、本実施の形態１におけるメモリセルアレイの部分平面図を示し、図２に、図１におけるＩＩ−ＩＩ線断面図を示し、図３に１つのメモリセルの断面図を示す。
図１に、本実施の形態１におけるメモリセルアレイの部分平面図を示し、図２に、図１におけるＩＩ−ＩＩ線断面図を示し、図３に１つのメモリセルの断面図を示す。
図１に示すように、メモリセルのソース／ドレイン領域となる複数の不純物拡散層２が縦方向に延在し、該不純物拡散層２の延在方向と直交する横方向にゲート電極５が延在する。このゲート電極５の直下に記憶保持部となる１対の積層膜３を形成する。該積層膜３は、不純物拡散層２間に形成されるトレンチの側壁上に形成され、ゲート電極５の延在方にも、不純物拡散層２の延在方向（トレンチの延在方向）にも分離絶縁膜を介して断続的に形成される。したがって、各メモリセルは、独立した１組の積層膜３、つまり独立した１組の記憶保持部を有する。
図２に示すように、ｐ型（第１導電型）のシリコン基板（半導体基板）１の主表面に開口するようにトレンチ６を形成する。なお、シリコン基板の主表面にｐ型ウェルを形成し、該ｐ型ウェルの表面に開口するようにトレンチ６を形成してもよい。
トレンチ６の両側に位置するシリコン基板１の表面にｎ型（第２導電型）の不純物拡散層２が形成され、トレンチ６は、該不純物拡散層２と平行な方向に延在する。この不純物拡散層２の導電型は、シリコン基板１またはウェルの導電型と異なるものであればよく、たとえばｎ型のシリコン基板１またはウェルを採用した場合には、ｐ型の不純物拡散層２を形成すればよい。
トレンチ６において互いに対向する１対の側壁上に、積層膜３をそれぞれ形成する。積層膜３は、それぞれ第１シリコン酸化膜（ボトム酸化膜：第１酸化膜）３ａと、シリコン窒化膜３ｂと、第２シリコン酸化膜（トップ酸化膜：第２酸化膜）３ｃとを積層したＯＮＯ膜で形成される。この積層膜３が、電荷保持絶縁膜あるいは電荷捕獲膜（電荷を捕獲するトラップを有する膜）として機能する。
積層膜３間に位置するトレンチ６の底面近傍の領域は、メモリセルのチャネル領域の中央部に対応する。このトレンチ６の底面上に、シリコン酸化膜などで構成されるゲート酸化膜（ゲート絶縁膜）８を形成する。また、不純物拡散層２上にも、ゲート電極５と不純物拡散層２間を電気的に分離するシリコン酸化膜４などの絶縁膜を形成する。このシリコン酸化膜４上と、積層膜３上と、ゲート酸化膜８上とに延在するようにゲート電極５を形成する。
図３に示すように、メモリセルは、トレンチ６上に形成され、トレンチ６の一方の側壁上に形成された第１記憶保持部７ａと、トレンチ６の他方の側壁上に形成された第２記憶保持部７ｂと、トレンチ６の両側に形成された１対の不純物拡散層２と、ゲート酸化膜８およびシリコン酸化膜４と、第１と第２記憶保持部７ａ，７ｂを覆うようにトレンチ６内から不純物拡散層２上に延在するように形成されたゲート電極５とを有する。第１と第２記憶保持部７ａ，７ｂは、それぞれ積層膜３の一部で構成される。より詳しくは、第１と第２記憶保持部７ａ，７ｂは、主にシリコン窒化膜３ｂで構成される。該シリコン窒化膜３ｂによって第１と第２記憶保持部７ａ，７ｂは接続されておらず、第１と第２記憶保持部７ａ，７ｂ内のシリコン窒化膜３ｂはゲート酸化膜８によって分離された状態となっている。
次に、メモリセルへのデータの書込み動作について説明する。
まず、第１記憶保持部７ａにデータを書込むには、該第１記憶保持部７ａ側に位置する不純物拡散層２に３〜５Ｖ程度の電圧を印加し、ゲート電極５に５〜１０Ｖ程度の電圧を印加し、第２記憶保持部７ｂ側に位置する不純物拡散層２と、シリコン基板１またはウェルとを接地レベルとする。それにより、第１記憶保持部７ａ近傍にホットエレクトロンを発生させることができ、該ホットエレクトロンを、第１および第２シリコン酸化膜３ａ，３ｂとシリコン窒化膜３ｂとの界面近傍のトラップ準位に注入して捕獲することができる。
他方、第２記憶保持部７ｂにデータを書込むには、該第２記憶保持部７ｂ側に位置する不純物拡散層２に３〜５Ｖ程度の電圧を印加し、ゲート電極５に５〜１０Ｖ程度の電圧を印加し、第１記憶保持部７ａ側に位置する不純物拡散層２と、シリコン基板１またはウェルとを接地レベルとする。それにより、第２記憶保持部７ｂ近傍にホットエレクトロンを発生させることができ、該ホットエレクトロンを、第１および第２シリコン酸化膜３ａ，３ｂとシリコン窒化膜３ｂとの界面近傍のトラップ準位に注入して捕獲することができる。以上のようにしてメモリセルへのデータの書込みを行なうことができる。
次に、データの読出し動作について説明する。
第１記憶保持部７ａにデータが書込まれているか否か、つまり第１記憶保持部７ａに電子が注入されているか否かを読み出すには、第１記憶保持部７ａ側の不純物拡散層２をソース、第２記憶保持部７ｂ側の不純物拡散層２をドレインとしてデータの読出しを行なう。
第１記憶保持部７ａに電子が注入されている場合には、この電子のためにメモリセルの駆動能力が低下し、メモリセルの閾値電圧が相対的に高くなる。それに対し、第１記憶保持部７ａに電子が注入されていない場合には、メモリセルの駆動能力が低下しないので、メモリセルの閾値電圧が相対的に低くなる。この特性を利用して、第１記憶保持部７ａにデータが書込まれているか否かの判定を行なうことができる。
他方、第２記憶保持部７ｂにデータが書込まれているか否かを読み出すには、第２記憶保持部７ｂ側の不純物拡散層２をソース、第１記憶保持部７ａ側の不純物拡散層２をドレインとしてデータの読出しを行なう。
この場合も、第２記憶保持部７ｂに電子が注入されている場合には、この電子のためにメモリセルの駆動能力が低下し、メモリセルの閾値電圧が相対的に高くなるのに対し、第２記憶保持部７ｂに電子が注入されていない場合には、メモリセルの駆動能力が低下しないので、メモリセルの閾値電圧が相対的に低くなる。この特性を利用して、第２記憶保持部７ｂにデータが書込まれているか否かの判定を行なうことができる。
メモリセルに記憶したデータを消去するには、不純物拡散層２に３〜７Ｖ程度の電圧を印加し、ゲート電極５に−５〜−１０Ｖ程度の負電圧を印加する。それにより、記憶保持部に捕獲されていた電子の引抜きあるいは記憶保持部へのホールの注入を行なうことができ、メモリセルに記憶したデータを消去することができる。
以上のように、１つのメモリセルに２つの独立（たとえば分離）した記憶保持部を設けることで、１つのメモリセルで２ビット分のデータを記憶することができる。また記憶保持部を互いに独立させることで、記憶保持部におけるホール伝導などにり、蓄積された電荷が相互に打消し合うのを抑制することができる。それにより、良好なデータ保持特性を有する半導体記憶装置が得られる。
さらに、トレンチ内に記憶保持部を形成しているので、メモリセルの横方向（基板の主表面と平行な方向）における広がりを抑制することができ、メモリセルを微細化することが可能となる。また、トレンチに沿って３次元的にメモリセルのチャネルを形成することができるので、パンチスルー耐性を向上しながらメモリセルの微細化を行なうことができる。
次に、図４〜図８を用いて、本実施の形態１における半導体記憶装置の製造方法について説明する。
図４に示すように、ｐ型シリコン基板１（またはｐ型ウェル）の主表面上に、熱酸化法などにより、不純物導入時のダメージおよび汚染防止用のシリコン酸化膜９を５〜３０ｎｍ程度の厚さで形成する。その後、イオン注入法などにより、ｎ型の不純物を０．１〜５×１０１５／ｃｍ２程度メモリセルアレイ内のシリコン基板全面に導入する。それにより、不純物拡散層２を形成する。
次に、図５に示すように、シリコン酸化膜９上に写真製版技術を用いてレジストパターン１０を形成し、該レジストパターン１０をマスクとしてシリコン酸化膜９とシリコン基板１とをエッチングする。それにより、不純物拡散層２を貫通してシリコン基板１の主表面に開口するように複数のトレンチ６を形成しながら、トレンチ６の両側に自己整合的に不純物拡散層２を残すことができる。
レジストパターン１０を除去した後、図６に示すように、熱酸化法などにより、トレンチ６の表面および不純物拡散層２の表面上に１〜５ｎｍ程度の厚みの第１シリコン酸化膜３ａを形成し、該第１シリコン酸化膜３ａ上に、ＣＶＤ（Chemical Vapor Deposition）法などにより、３〜１０ｎｍ程度の厚みのシリコン窒化膜３ｂを堆積する。続いて、シリコン窒化膜３ｂの表面を熱酸化することでシリコン窒化膜３ｂ表面上に０．５〜５ｎｍ程度の厚みの熱酸化膜を形成するか、ＣＶＤ法などにより２〜８ｎｍ程度の厚みの酸化膜をシリコン窒化膜３ｂ表面上に堆積する。それにより、シリコン窒化膜３ｂ表面上に第２シリコン酸化膜３ｃを形成することができ、該第２シリコン酸化膜３ｃ、シリコン窒化膜３ｂおよび第１シリコン酸化膜３ａで構成されるＯＮＯ膜を形成することができる。
次に、図７に示すように、異方性ドライエッチングによりＯＮＯ膜をエッチバックすることにより、不純物拡散層２の表面上およびトレンチ６底部のＯＮＯ膜を除去してトレンチ６の底面の一部および不純物拡散層２を露出させ、トレンチ６の側壁上にＯＮＯ膜を残余させる。それにより、トレンチ６において互いに対向する側壁上にＯＮＯ膜で構成される１組の積層膜３を形成することができる。
次に、熱酸化法などにより、シリコン基板１の主表面（不純物拡散層２の表面）上とトレンチ６の底部とにシリコン酸化膜を形成する。それにより、図８に示すように、シリコン酸化膜４とゲート酸化膜８とを形成することができる。このとき、不純物拡散層２には比較的高濃度の不純物が導入されているので、シリコン酸化膜４の厚みがゲート酸化膜８の厚みよりも厚くなっている。
次に、シリコン酸化膜４上、ゲート酸化膜８上および積層膜３上に、ＣＶＤ法などによりゲート電極材料となるポリシリコンなどの導電膜を堆積する。該導電膜をエッチングすることにより、不純物拡散層２と直交する方向に延びる短冊状の導電膜パターンを形成する。それにより、ゲート電極５を形成することができる。その後、ゲート電極５間にｐ型不純物を導入することにより、素子分離領域を形成する。
上記のようにしてゲート電極５を形成した後も、トレンチ６の側壁に沿ってシリコン窒化膜３ｂが連続的に残存するので、隣り合うゲート電極５下のＯＮＯ膜（積層膜）は、シリコン窒化膜３ｂを介して互いに接続された状態となっている。
そこで、ゲート電極５の形成後に、ゲート電極５間のシリコン窒化膜３ｂを、高温ウェット酸化（たとえばＩＳＳＧ（In-situ Stream Generation））などによって酸化し、シリコン酸化膜化する。それにより、各メモリセルの記憶保持部間がシリコン窒化膜３ｂによって接続されるのを回避することができ、ホール伝導による蓄積電荷の消失を阻止することができる。なお、シリコン窒化膜３ｂをトレンチ６の側壁に沿う方向に選択的に酸化する工程は、ゲート電極５の形成前に行なってもよい。
その後、ＣＶＤ法などによりゲート電極５を覆うように層間絶縁膜を堆積し、該層間絶縁膜にコンタクトホールを形成し、該コンタクトホール内および／または層間絶縁膜上にＣＶＤ法などにより導電膜を堆積し、エッチングなどにより導電膜をパターニングすることにより配線パターンを形成する。必要に応じてこれらの工程を繰り返し、多層配線構造を形成する。そして、最終的にデバイスの表面に保護膜を形成し、該保護膜に外部接続端子部を開口することにより、前工程処理が完了する。
上述のように、本実施の形態１における半導体記憶装置の製造方法では、トレンチ６の両側壁に選択的に電荷保持膜となる積層膜（ＯＮＯ膜）３を形成することができるので、データ保持特性の良好な半導体記憶装置が得られる。また、ソース／ドレイン領域となる不純物拡散層２に対し自己整合的に積層膜３を形成することができるので、メモリセルの微細化も可能となる。
（実施の形態２）
次に、本発明の実施の形態２について図９〜図１２を用いて説明する。
次に、本発明の実施の形態２について図９〜図１２を用いて説明する。
本実施の形態２における半導体記憶装置の構造は、実施の形態１の場合とほぼ同様であるので、実施の形態１の場合と同様の効果が得られる。
次に、本実施の形態２における半導体記憶装置の製造方法について説明する。
上述の実施の形態１では、メモリセルアレイ全面に形成した不純物拡散層２を貫通するようにシリコン基板１をエッチングすることによりトレンチ６を形成したが、本実施の形態２では、シリコン基板１の主表面に選択的に不純物拡散層２を形成した後にトレンチ６を形成する。本実施の形態２の場合も、実施の形態１の場合と同様の効果を期待できる。
以下、本実施の形態２における半導体記憶装置の製造方法について図を参照しながら説明する。
まず図９に示すように、ｐ型シリコン基板１（またはｐ型ウェル）の主表面上に、熱酸化法などにより、不純物導入時のダメージおよび汚染防止用のシリコン酸化膜９を５〜３０ｎｍ程度の厚さで形成する。その後、シリコン酸化膜９上に写真製版技術を用いてレジストパターン１１を形成し、該レジストパターン１１をマスクとして、イオン注入法などにより、ｎ型の不純物を０．１〜５×１０１５／ｃｍ２程度シリコン基板１の主表面に導入する。それにより、不純物拡散層２を形成する。
レジストパターン１１を除去した後、７５０℃〜９５０℃程度の比較的低温で熱酸化処理を行なう。それにより、図１０に示すように、メモリセルアレイ内のシリコン基板１の主表面全面上にシリコン酸化膜（絶縁膜）４ａを形成する。このとき、不純物拡散層２の表面は増速酸化されるので、不純物拡散層２間に位置するシリコン基板１の主表面上の酸化膜と比較して、不純物拡散層２の表面上に厚い酸化膜が自己整合的に形成される。つまり、不純物拡散層２上に相対的に厚い酸化膜（第１酸化膜）を形成し、不純物拡散層２間に位置するシリコン基板１の主表面上に相対的に薄い酸化膜（第２酸化膜）を形成することができる。
次に、ウェットエッチング法またはドライエッチング法により、不純物拡散層２間に位置するシリコン基板１の主表面上のシリコン酸化膜４ａを除去する。それにより、図１１に示すように、不純物拡散層２間に位置するシリコン基板１の主表面が露出させながら、不純物拡散層２の表面上にシリコン酸化膜４ａを残すことができる。
次に、図１２に示すように、不純物拡散層２の表面上のシリコン酸化膜４ａをマスクとして、不純物拡散層２間に位置するシリコン基板１をドライエッチング法によりエッチングする。それにより、不純物拡散層２に対し自己整合的に複数のトレンチ６を形成するとともにトレンチ６の両側に不純物拡散層２を残すことができる。
次に、図１３に示すように、熱酸化法などにより、トレンチ６の表面上およびシリコン酸化膜４ａ上に１〜５ｎｍ程度の厚みの第１シリコン酸化膜３ａを形成し、該第１シリコン酸化膜３ａ上に、ＣＶＤ法などにより、３〜１０ｎｍ程度の厚みのシリコン窒化膜３ｂを堆積する。続いて、シリコン窒化膜３ｂの表面を熱酸化することでシリコン窒化膜３ｂ表面上に０．５〜５ｎｍ程度の厚みの熱酸化膜を形成するか、ＣＶＤ法などにより２〜８ｎｍ程度の厚みの酸化膜をシリコン窒化膜３ｂ表面上に堆積する。それにより、シリコン窒化膜３ｂ表面上に第２シリコン酸化膜３ｃを形成することができ、該第２シリコン酸化膜３ｃ、シリコン窒化膜３ｂおよび第１シリコン酸化膜３ａで構成されるＯＮＯ膜を形成することができる。
次に、図１４に示すように、異方性ドライエッチングによりＯＮＯ膜をエッチバックすることにより、シリコン酸化膜４ａの表面上およびトレンチ６底部のＯＮＯ膜を除去してトレンチ６の底面の一部およびシリコン酸化膜４ａを露出させ、トレンチ６の側壁上にＯＮＯ膜を残余させる。それにより、トレンチ６において互いに対向する側壁上にＯＮＯ膜で構成される１組の積層膜３を形成することができる。
これ以降は、実施の形態１の場合と同様の工程を経て本実施の形態における半導体記憶装置を製造することができる。
（実施の形態３）
次に、本発明の実施の形態３について、図１５〜図１９を用いて説明する。
次に、本発明の実施の形態３について、図１５〜図１９を用いて説明する。
図１５に、本実施の形態３における半導体記憶装置の部分断面図を示す。図１５に示すように、積層膜３をトレンチ６の側壁上から底面上に延在させている。つまり、第１と第２記憶保持部を、トレンチ６の側壁上から底面上に延在させている。それにより、メモリセルのチャネルに占める電荷保持膜（記憶保持部）の面積が増大するので、メモリセルの電流値のＯＮ／ＯＦＦ比が大きくなり、データの読出しが容易となる。
次に、本実施の形態３における半導体記憶装置の製造方法について図１６〜図１９を用いて説明する。
実施の形態１と同様の工程を経てシリコン窒化膜３ｂまでを形成する。このシリコン窒化膜３ｂ上に、図１６に示すように、ＣＶＤ法などにより２０〜２００ｎｍ程度の厚みの第２シリコン酸化膜３ｃ１を堆積する。該第２シリコン酸化膜３ｃ１の厚みは、第１シリコン酸化膜３ａやシリコン窒化膜３ｂの厚みよりも厚い（たとえば１０倍以上程度）。
次に、異方性ドライエッチングにより、第２シリコン酸化膜３ｃ１、シリコン窒化膜３ｂおよび第１シリコン酸化膜３ａで構成されるＯＮＯ膜をエッチバックする。それにより、図１７に示すように、不純物拡散層２の表面およびトレンチ６の底面の一部を露出させる。このとき、第２シリコン酸化膜３ｃ１を厚く形成しているので、シリコン窒化膜３ｂ上に第２シリコン酸化膜３ｃ１で構成されるサイドウォールスペーサを形成することができる。また、サイドウォールスペーサ下に屈曲形状の第１シリコン酸化膜３ａおよびシリコン窒化膜３ｂを残余させることができ、トレンチ６の底面上に第１シリコン酸化膜３ａおよびシリコン窒化膜３ｂを延在させることができる。
次に、図１８に示すように、弗酸系水溶液を用いたウェットエッチングによってサイドウォールスペーサを除去する。その後、熱酸化法などにより、トレンチ６の底面上、シリコン窒化膜３ｂ上および不純物拡散層２上に酸化膜を形成する。それにより、図１９に示すように、トレンチ６の底面上のゲート酸化膜８、シリコン窒化膜３ｂ上の第２シリコン酸化膜３ｃおよび不純物拡散層２上のシリコン酸化膜４を同時に形成することができる。その結果、トレンチ６において互いに対向する側壁上からトレンチ６の底面上に延在するようにＯＮＯ膜で構成される１組の積層膜３を形成することができる。
これ以降は、実施の形態１の場合と同様の工程を経て本実施の形態における半導体記憶装置を製造することができる。
（実施の形態４）
次に、図２０〜図２３を用いて、本発明の実施の形態４について説明する。
次に、図２０〜図２３を用いて、本発明の実施の形態４について説明する。
本実施の形態４は、実施の形態２の製造方法と実施の形態３の製造方法とを組合せたものである。本実施の形態４における半導体記憶装置の構造は、実施の形態３の場合とほぼ同様であるので、本実施の形態４における半導体記憶装置によれば実施の形態３の場合と同様の効果が得られる。
次に、本実施の形態４における半導体記憶装置の製造方法について説明する。
まず、実施の形態２と同様の工程を経てシリコン窒化膜３ｂまでを形成する。このシリコン窒化膜３ｂ上に、図２０に示すように、ＣＶＤ法などにより２０〜２００ｎｍ程度の厚みの第２シリコン酸化膜３ｃ１を堆積する。該第２シリコン酸化膜３ｃ１の厚みは、第１シリコン酸化膜３ａやシリコン窒化膜３ｂの厚みよりも厚い。
次に、異方性ドライエッチングにより、第２シリコン酸化膜３ｃ１、シリコン窒化膜３ｂおよび第１シリコン酸化膜３ａで構成されるＯＮＯ膜をエッチバックする。それにより、図２１に示すように、シリコン酸化膜４ａの表面およびトレンチ６の底面の一部を露出させる。このとき、第２シリコン酸化膜３ｃ１を厚く形成しているので、シリコン窒化膜３ｂ上に第２シリコン酸化膜３ｃ１で構成されるサイドウォールスペーサを形成することができる。また、サイドウォールスペーサ下に屈曲形状の第１シリコン酸化膜３ａおよびシリコン窒化膜３ｂを残余させることができ、トレンチ６の底面上に第１シリコン酸化膜３ａおよびシリコン窒化膜３ｂを延在させることができる。
次に、図２２に示すように、弗酸系水溶液を用いたウェットエッチングによってサイドウォールスペーサを除去する。その後、図２３に示すように、熱酸化法などにより、トレンチ６の底面上にゲート酸化膜（ゲート絶縁膜）８と、シリコン窒化膜３ｂ上に第２シリコン酸化膜３ｃとを同時に形成することができる。その結果、トレンチ６において互いに対向する側壁上からトレンチ６の底面上に延在するようにＯＮＯ膜で構成される１組の積層膜３を形成することができる。
これ以降は、実施の形態１〜３の場合と同様の工程を経て本実施の形態における半導体記憶装置を製造することができる。
以上のように本発明の実施の形態について説明を行なったが、本発明は上記の実施の形態に限定されるものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれる。
本発明は、電荷保持用の絶縁膜への電荷注入によりデータの記憶を行なう半導体記憶装置に適用される。
１ シリコン基板、２ 不純物拡散層、３ 積層膜、３ａ 第１シリコン酸化膜、３ｂ シリコン窒化膜、３ｃ，３ｃ１ 第２シリコン酸化膜、４，４ａ，９ シリコン酸化膜、５ ゲート電極、６ トレンチ、７ａ 第１記憶保持部、７ｂ 第２記憶保持部、８ ゲート酸化膜、１０，１１ レジストパターン。
Claims (8)
- 主表面を有する第１導電型の半導体基板と、
前記主表面に開口するように前記半導体基板に形成されたトレンチと、
前記トレンチ上に形成されたメモリセルとを備え、
前記メモリセルは、
前記トレンチの一方の側壁上に形成された第１記憶保持部と、
前記トレンチの他方の側壁上に形成された第２記憶保持部と、
前記トレンチの両側に形成された第２導電型の第１と第２不純物拡散層と、
前記第１と第２記憶保持部を覆うように前記トレンチ内から前記第１と第２不純物拡散層上に延在するように形成されたゲート電極とを有する、半導体記憶装置。 - 前記第１と第２記憶保持部は、前記トレンチの側壁上から底面上に延在する、請求項１に記載の半導体記憶装置。
- 主表面を有する第１導電型の半導体基板と、
前記主表面に開口するように前記半導体基板に形成されたトレンチと、
前記トレンチ上に間隔をあけて形成された第１と第２メモリセルとを備え、
前記第１メモリセルは、
前記トレンチの一方の側壁上に形成された第１記憶保持部と、
前記トレンチの他方の側壁上に形成された第２記憶保持部と、
前記第１と第２記憶保持部の両側に形成された第２導電型の第１と第２不純物拡散層と、
前記第１と第２記憶保持部を覆うように前記トレンチ内から前記第１と第２不純物拡散層上に延在するように形成された第１ゲート電極とを有し、
前記第２メモリセルは、
前記トレンチの一方の側壁上に前記第１記憶保持部との間に分離絶縁膜を介在して形成された第３記憶保持部と、
前記トレンチの他方の側壁上に前記第２記憶保持部との間に分離絶縁膜を介在して形成された第４記憶保持部と、
前記第３と第４記憶保持部の両側に形成された第２導電型の第３と第４不純物拡散層と、
前記第３と第４記憶保持部を覆うように前記トレンチ内から前記第３と第４不純物拡散層上に延在するように形成された第２ゲート電極とを有する、半導体記憶装置。 - 第１導電型の半導体基板の主表面に第２導電型の不純物拡散層を形成する工程と、
前記不純物拡散層を貫通し、前記主表面に開口するように前記半導体基板にトレンチを形成する工程と、
前記トレンチ内から前記不純物拡散層上に延在するように第１酸化膜、窒化膜、第２酸化膜を順に形成する工程と、
前記第２酸化膜、前記窒化膜および前記第１酸化膜を選択的にエッチングすることにより、前記トレンチの底面の一部および前記不純物拡散層を露出させる一方で、前記トレンチの側壁上に前記第１酸化膜、前記窒化膜および前記第２酸化膜の積層膜を残す工程と、
露出した前記トレンチの底面の一部および前記不純物拡散層上に絶縁膜を形成する工程と、
前記絶縁膜上および前記積層膜上にゲート電極を形成する工程と、
を備えた、半導体記憶装置の製造方法。 - 前記第２酸化膜を、前記第１酸化膜および前記窒化膜よりも厚く形成し、
前記第２酸化膜、前記窒化膜および前記第１酸化膜をエッチングする工程は、前記窒化膜および前記第１酸化膜を前記トレンチの底面上に延在させるとともに、前記窒化膜上に前記第２酸化膜で構成されるサイドウォールスペーサを形成する工程を含み、
前記サイドウォールスペーサを除去する工程をさらに備えた、請求項４に記載の半導体記憶装置の製造方法。 - 第１導電型の半導体基板の主表面に複数の第２導電型の不純物拡散層を選択的に形成する工程と、
前記主表面全面を酸化することにより、前記不純物拡散層上に相対的に厚い第１酸化膜を形成し、前記不純物拡散層間に位置する前記主表面上に相対的に薄い第２酸化膜を形成する工程と、
前記第２酸化膜を除去することにより、前記不純物拡散層間に位置する前記主表面を露出させる工程と、
前記第１酸化膜をマスクとして前記不純物拡散層間に位置する前記主表面をエッチングすることにより、トレンチを形成する工程と、
前記トレンチ内および前記第１酸化膜上に第３酸化膜、窒化膜、第４酸化膜を順に形成する工程と、
前記第４酸化膜、前記窒化膜および前記第３酸化膜を選択的にエッチングすることにより、前記トレンチの底面の一部および前記第１酸化膜を露出させる一方で、前記トレンチの側壁上に前記第３酸化膜、前記窒化膜および前記第４酸化膜の積層膜を残す工程と、
前記トレンチの底面の一部上に絶縁膜を形成する工程と、
前記絶縁膜上、前記積層膜上および前記第１酸化膜上にゲート電極を形成する工程と、
を備えた、半導体記憶装置の製造方法。 - 前記第４酸化膜を、前記第３酸化膜および前記窒化膜よりも厚く形成し、
前記第４酸化膜、前記窒化膜および前記第３酸化膜をエッチングする工程は、前記窒化膜および前記第３酸化膜を前記トレンチの底面上に延在させるとともに、前記窒化膜上に前記第４酸化膜で構成されるサイドウォールスペーサを形成する工程を含み、
前記サイドウォールスペーサを除去する工程をさらに備えた、請求項６に記載の半導体記憶装置の製造方法。 - 前記窒化膜を選択的に酸化することにより、前記トレンチの側壁に沿って断続的に前記積層膜を残す工程をさらに備えた、請求項４から請求項７のいずれかに記載の半導体記憶装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003352514A JP4334315B2 (ja) | 2003-10-10 | 2003-10-10 | 半導体記憶装置の製造方法 |
| TW093129201A TWI240407B (en) | 2003-10-10 | 2004-09-27 | Semiconductor memory device and method of fabricating the same |
| US10/957,961 US7138679B2 (en) | 2003-10-10 | 2004-10-05 | Semiconductor memory device |
| KR1020040079383A KR100702102B1 (ko) | 2003-10-10 | 2004-10-06 | 반도체 기억 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003352514A JP4334315B2 (ja) | 2003-10-10 | 2003-10-10 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005116964A true JP2005116964A (ja) | 2005-04-28 |
| JP4334315B2 JP4334315B2 (ja) | 2009-09-30 |
Family
ID=34419855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003352514A Expired - Fee Related JP4334315B2 (ja) | 2003-10-10 | 2003-10-10 | 半導体記憶装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7138679B2 (ja) |
| JP (1) | JP4334315B2 (ja) |
| KR (1) | KR100702102B1 (ja) |
| TW (1) | TWI240407B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008150032A1 (ja) * | 2007-06-07 | 2008-12-11 | Tokyo Electron Limited | 半導体メモリ装置およびその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070057318A1 (en) * | 2005-09-15 | 2007-03-15 | Lars Bach | Semiconductor memory device and method of production |
| JP5405737B2 (ja) * | 2007-12-20 | 2014-02-05 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| CN113471285B (zh) * | 2020-03-30 | 2022-08-02 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386132A (en) * | 1992-11-02 | 1995-01-31 | Wong; Chun C. D. | Multimedia storage system with highly compact memory device |
| US5460988A (en) * | 1994-04-25 | 1995-10-24 | United Microelectronics Corporation | Process for high density flash EPROM cell |
| US5554550A (en) * | 1994-09-14 | 1996-09-10 | United Microelectronics Corporation | Method of fabricating electrically eraseable read only memory cell having a trench |
| US6093606A (en) * | 1998-03-05 | 2000-07-25 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of vertical stacked gate flash memory device |
| JP3930256B2 (ja) | 2001-02-07 | 2007-06-13 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| DE10129958B4 (de) * | 2001-06-21 | 2006-07-13 | Infineon Technologies Ag | Speicherzellenanordnung und Herstellungsverfahren |
| US6486028B1 (en) * | 2001-11-20 | 2002-11-26 | Macronix International Co., Ltd. | Method of fabricating a nitride read-only-memory cell vertical structure |
| DE10204868B4 (de) * | 2002-02-06 | 2007-08-23 | Infineon Technologies Ag | Speicherzelle mit Grabenspeichertransistor und Oxid-Nitrid-Oxid-Dielektrikum |
| KR100487523B1 (ko) * | 2002-04-15 | 2005-05-03 | 삼성전자주식회사 | 부유트랩형 비휘발성 메모리 소자 및 그 제조방법 |
| US20030235076A1 (en) * | 2002-06-21 | 2003-12-25 | Micron Technology, Inc. | Multistate NROM having a storage density much greater than 1 Bit per 1F2 |
| US20040041214A1 (en) * | 2002-08-29 | 2004-03-04 | Prall Kirk D. | One F2 memory cell, memory array, related devices and methods |
| AU2003263748A1 (en) * | 2002-06-21 | 2004-01-06 | Micron Technology, Inc. | Nrom memory cell, memory array, related devices and methods |
| JP4412903B2 (ja) | 2002-06-24 | 2010-02-10 | 株式会社ルネサステクノロジ | 半導体装置 |
| DE10229065A1 (de) * | 2002-06-28 | 2004-01-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines NROM-Speicherzellenfeldes |
| TW583755B (en) * | 2002-11-18 | 2004-04-11 | Nanya Technology Corp | Method for fabricating a vertical nitride read-only memory (NROM) cell |
| US7241654B2 (en) * | 2003-12-17 | 2007-07-10 | Micron Technology, Inc. | Vertical NROM NAND flash memory array |
| KR100513751B1 (ko) * | 2004-08-25 | 2005-09-13 | 현대엔지니어링 주식회사 | 친환경적인 하천법면 보호공 설치구조 |
-
2003
- 2003-10-10 JP JP2003352514A patent/JP4334315B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-27 TW TW093129201A patent/TWI240407B/zh not_active IP Right Cessation
- 2004-10-05 US US10/957,961 patent/US7138679B2/en active Active
- 2004-10-06 KR KR1020040079383A patent/KR100702102B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008150032A1 (ja) * | 2007-06-07 | 2008-12-11 | Tokyo Electron Limited | 半導体メモリ装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050035080A (ko) | 2005-04-15 |
| TW200518319A (en) | 2005-06-01 |
| US20050077565A1 (en) | 2005-04-14 |
| JP4334315B2 (ja) | 2009-09-30 |
| US7138679B2 (en) | 2006-11-21 |
| TWI240407B (en) | 2005-09-21 |
| KR100702102B1 (ko) | 2007-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3922341B2 (ja) | 不揮発性メモリトランジスタを有する半導体装置の製造方法 | |
| KR100650369B1 (ko) | 폴리실리콘부유측벽을 갖는 비휘발성메모리장치 및 그제조 방법 | |
| JP3726760B2 (ja) | 半導体装置の製造方法 | |
| WO2008059768A1 (fr) | Dispositif à semi-conducteur | |
| JP3664161B2 (ja) | 半導体装置およびその製造方法 | |
| JP5486884B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
| JP3958899B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP3664159B2 (ja) | 半導体装置およびその製造方法 | |
| US6953967B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2007335787A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
| JP3975349B2 (ja) | 半導体装置およびその製造方法 | |
| JP4334315B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0548113A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7220651B2 (en) | Transistor and method for manufacturing the same | |
| JP2008166528A (ja) | 半導体装置およびその製造方法 | |
| JP2009152556A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2003258132A (ja) | 不揮発性記憶装置の製造方法 | |
| JP3975350B2 (ja) | 半導体装置の製造方法 | |
| JP2009194221A (ja) | 半導体装置およびその製造方法 | |
| JP3743514B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006210706A (ja) | 不揮発性半導体記憶装置、その製造方法およびその駆動方法 | |
| JP2011210777A (ja) | 半導体装置およびその製造方法 | |
| JP5434594B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP2009272545A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP5363004B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4334315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |