JP2005108213A - 共通プラットホームを有する通信装置と通信方法 - Google Patents

Abstract

【課題】 共通プラットホームを有する通信装置と通信方法とを提供する。
【解決手段】 無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器（モデム）と、共通バスを介してモデムと通信するインターフェースを含む複数の周辺装置を制御するためのＣＰＵとマスターコントローラとを備えるアプリケーションプロセッサとを備える通信装置である。モデムとＡＰとによって共有されたメモリはインターフェースを介して制御される。複数の周辺装置は映像撮影モジュール、ディスプレイ及びフラッシュメモリのうち少なくとも一つを含む。マスターコントローラは共通バスを介して複数の周辺装置によって共通に受信されうるパケット化された命令を出力して複数の周辺装置を制御し、パケット化された命令は複数の周辺装置のうち一つを選択するのに使われるモジュール装置選択信号を含む。
【選択図】 図３

Description

本発明は通信装置と通信方法とに係り、さらに詳細には共通プラットホームの制御の下で動作する多数のプロセッサとアプリケーションとを備える通信装置と通信方法とに関する。

最近の半導体技術、無線技術及びソフトウェア技術の発展によって移動電話機やＰＤＡのような移動通信装置で多様なアプリケーションが利用できるようになってきた。例えば、無線通信を使用するハンドヘルド電話機はＰＤＡ、カメラ、ゲーム装置などとして使うことができる。以前にこのようなアプリケーションは分離され独立した装置として使用された。このような多重アプリケーション通信装置は一つまたはそれ以上の処理装置を備える、一般的に、少なくとも２つの集積回路チップで構成されていた。

２つのチップのうち１つのチップは変調器／復調器（「モデム」）として動作する。このモデムチップは、基地局または他の通信装置と無線通信を行うための信号処理用のデジタル信号プロセッサ（ＤＳＰ：Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を備える。
２つのチップのうち他の１つのチップは、多様な機能を行うＣＰＵと、カメラ、映像取得装置、ディスプレイ（装置）、２Ｄ／３Ｄエンジン、メモリ、データベースのような周辺装置とを備えるアプリケーションプロセッサ（ＡＰ：Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）である。

各アプリケーションまたは各周辺装置は異なるプラットホームで動作するので、前記ＣＰＵは各アプリケーション及び各周辺装置それぞれと各アプリケーションに独特の、そして特別のインターフェースを介して通信する。これらの相異なるインターフェースは一般的にＡＰチップ内に具現される。通信装置でＡＰチップとモデムチップそれぞれは対応する各プロセッサによって制御され、データとプログラムとを保存するためのローカルメモリ装置（例えば、ＲＡＭやＲＯＭなど）それぞれを備える。前記ＡＰチップと前記モデムチップそれぞれは、専用の運営システムまたはプラットホームで稼動する。前記ＡＰチップと前記モデムチップとの間での通信は共有されたインターフェースメモリと各インターフェースとを介してなされる。

図１は従来の通信装置の簡略化されたブロック図を示す。図１を参照すれば、通信装置はカメラ、ＬＣＤ、ローカルメモリ（ＲＡＭとＲＯＭ）のようなアプリケーションまたは周辺装置を動作させるためのモデム（チップ）とＡＰ（チップ）とを備える。デュアルポート（または共有２ポート）ＳＲＡＭはＡＰチップとモデムチップとの間の通信を容易にするための共有されたインターフェースメモリとして使われる。
各チップはローカルメモリ（ＲＡＭとＲＯＭ）と前記共有されたインターフェースメモリとを制御するための専用のメモリコントローラを備える。

図２は図１の従来の通信装置の詳細なブロック図を示す。図に示すように、ＡＰチップ１１０はＬＣＤモジュール１２０、カメラモジュール１３０及びメモリモジュール１４０のような周辺装置を制御するためのＣＰＵ １１１を備える。各周辺装置／アプリケーションは専用の運営システムを備えるので、ＬＣＤモジュール１２０を制御するためのＬＣＤモジュールコントローラ（ＬＣＤＣ）１１３、カメラモジュール１３０を制御するためのカメラモジュールコントローラ（ＣＡＭＣ）１１５及びメモリモジュール１４０を制御するためのメモリコントローラ（ＭＥＭ ＣＮＴＲＬ）１１７のような各アプリケーションのための分離されたインターフェースまたは制御ユニットがなければならない。

また、各アプリケーションはＡＰチップ１１０の相異なるピンアウトの相異なるバスを介してＡＰチップ１１０に接続される。例えば、ＬＣＤモジュール１２０は、ＬＣＤモジュールコントローラ１１３と接続するための３０ピンバス接続手段を要求し、カメラモジュール１３０は、カメラモジュールコントローラ１１５と接続するための２０ピンバス接続手段を要求し、メモリモジュール１４０は、メモリコントローラ１１７と接続するための５０ピンバス接続手段を要求する。

モデムチップ１５０は無線通信を行うためのＤＳＰ １５５とコプロセッサ１５１とを備える。ＤＳＰ １５５は内部インターフェース（ＩＦ）１５３を介してコプロセッサ１５１と通信する。モデムチップ１５０はメモリコントローラ１５７を介して外部メモリモジュール１６０と接続される。ＡＰチップ１１０とモデムチップ１５０との間の通信は共有メモリ（図示せず）を介してインターフェースライン１７０によって行われる。
個別的なメモリコントローラ（ＥＸ＿ＩＦ）１１９，１５９はデュアルポート共有インターフェースメモリの各ポートを介して独立的にアクセスするために各ＡＰチップ１１０とモデムチップ１５０内に具現される。

図１と図２とに示したような多様なアプリケーションを有する移動電話機のような移動通信装置では、かなり多数のピンアウトと異なるバスと異なるインターフェースとに対する要求のためにＡＰチップ１１０の物理的な大きさは非常に大きい。
また、異なるプラットホームを有する多様なアプリケーションの動作はＣＰＵ １１１によって一定のプロセシングを要求する。従って、電力消費は相対的に大きい。

よって、本発明が解決しようとする技術的な課題は、物理的な大きさと電力消耗とを最小化できる多重アプリケーションを備える移動通信装置と移動通信方法とを提供することである。

前記技術的課題を解決するための通信装置は、無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器（モデム）と、共通バスを介して前記モデムと通信するインターフェースを含む複数の周辺装置を制御するためのＣＰＵとマスターコントローラとを備えるＡＰとを備える。

前記モデムと前記ＡＰとによって共有されたメモリは、前記インターフェースを介して制御される。前記共有されたメモリはＳＤＲＡＭである。前記複数の周辺装置は、映像撮影モジュール、ディスプレイ及びフラッシュメモリのうち少なくとも一つを含む。
前記マスターコントローラは、前記共通バスを介して前記複数の周辺装置によって共通に受信されうるパケット化された命令を出力して前記複数の周辺装置を制御し、前記パケット化された命令は、前記複数の周辺装置のうちの一つを選択するのに使われるモジュール装置選択信号を含む。

前記複数の周辺装置のうち選択された１つの装置は、前記パケット化された命令の受信を確認する信号を前記マスターコントローラに配信する。前記パケット化された命令は、前記モデムと前記ＡＰとによって共有されたメモリに対する書込み／読出し命令を含む。前記共有されたメモリから読み出されたデータは、ストローブ信号と共に前記ＡＰに伝送され、前記ストローブ信号は、前記読み出されたデータを前記マスターコントローラのレジスタにストローブする。

前記ＳＤＲＡＭは、複数のデータバンクと、前記マスターコントローラとインターフェーシングするインターフェースとを備える。前記ＳＤＲＡＭは、前記ＡＰと前記モデムとから出力されたアドレスデータを受信し、前記モデムと前記ＡＰとから出力されたアドレスに応答して保護信号を発生するための保護信号発生器を備える。

前記技術的課題を達成するための通信装置は、無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器（モデム）と、第１バスを介して少なくとも１つの周辺装置と第２バスを介して前記モデム自体が共有したメモリとを制御するためのＣＰＵとマスターコントローラとを備えるＡＰとを備える。前記マスターコントローラは、前記第２バスを介してフラッシュメモリを制御する。前記少なくとも１つの周辺装置は、映像撮影モジュールである。

前記マスターコントローラは、前記第１バスと第２バスのうち少なくとも一つを介して前記少なくとも１つの周辺装置と前記メモリとによって受信されうるパケット化された命令を出力して前記少なくとも１つの周辺装置と前記メモリのうち少なくとも一つとを制御し、前記パケット化された命令は、前記少なくとも１つの周辺装置のうち一つを選択するのに使われるモジュール装置選択信号を含む。

前記少なくとも１つの周辺装置のうち選択された周辺装置は、命令の受信を確認する信号を前記マスターコントローラに配信する。前記パケット化された命令は、前記モデムと前記ＡＰとによって共有されたメモリに対する書込み／読出し命令を含む。

前記共有されたメモリから読み出されたデータは、ストローブ信号と共に前記マスターコントローラに伝送され、前記ストローブ信号は、前記読み出されたデータを前記マスターコントローラのレジスタにストローブする。前記メモリは、ＳＤＲＡＭである。前記ＳＤＲＡＭは、複数のデータバンクと、前記マスターコントローラとインターフェーシングするインターフェースとを備える。

前記ＳＤＲＡＭは、前記ＡＰと前記モデムとから出力されたアドレスデータを受信し、前記モデムと前記ＡＰとから出力されたアドレスに応答して保護信号を発生するための保護信号発生器を備える。
前記技術的課題を達成するための通信装置に使用するためのＡＰは、複数の周辺装置から受信されたデータを処理するためのＣＰＵと、共通バスを介して前記複数の周辺装置を制御して前記共通バスを介して信号変調器／復調器（モデム）とインターフェースするマスターコントローラとを備える。

前記ＡＰは、メモリをさらに備え、前記メモリは前記モデムと前記ＡＰとによって共有される。前記モデムと前記ＡＰとによって共有されるメモリは、ＳＤＲＡＭである。前記複数の周辺装置は、映像撮影モジュール、ディスプレイ及びフラッシュメモリのうち少なくとも一つを含む。

前記マスターコントローラは、前記共通バスを介して前記複数の周辺装置によって共通に受信されうるパケット化された命令を出力して前記複数の周辺装置を制御し、前記パケット化された命令は、前記複数の周辺装置のうち一つを選択するのに使われるモジュール装置選択信号を含む。

前記周辺装置のうち選択された１つの周辺装置は、前記パケット化された命令の受信を確認する信号を前記マスターコントローラに配信する。前記パケット化された命令は、前記モデムと前記ＡＰとによって共有されたメモリに対する書込み／読出し命令を含む。
前記共有されたメモリから読み出されたデータは、ストローブ信号と共に前記ＡＰに伝送され、前記ストローブ信号は、前記読み出されたデータを前記マスターコントローラにストローブする。前記ＳＤＲＡＭは、多数のデータバンクと、前記マスターコントローラとインターフェーシングするためのインターフェースとを備える。

前記ＳＤＲＡＭは、前記ＡＰと前記モデムとから出力されたアドレスデータを受信し、前記モデムと前記ＡＰとから同じアドレスデータを受信すると保護信号を発生する保護信号発生器を備える。
前記技術的課題を達成するための通信装置に使われるＡＰは、複数の周辺装置から受信されたデータを処理するためのＣＰＵと、第１バスを介して前記複数の周辺装置を制御し、第２バスを介して信号変調器／復調器（モデム）とインターフェースするマスターコントローラとを備える。
前記ＡＰは、メモリをさらに備え、前記メモリは前記モデムと前記ＡＰとによって共有される。前記共有されたメモリはＳＤＲＡＭである。

前記技術的課題を達成するための無線通信を行う信号変調器／復調器（モデム）及びＣＰＵとマスターコントローラとを備えるＡＰを備える通信装置を制御する方法は、前記マスターコントローラの共通バスを介して複数の周辺装置を制御する段階と、前記共通バスを介して前記信号変調器／復調器とインターフェースする段階とを備える。
前記インターフェースする段階は、前記モデムと前記ＡＰとによって共有されたメモリをインターフェースする段階である。前記共有されたメモリはＳＤＲＡＭである。

本発明の移動通信装置に使われる通信装置と通信方法とは、物理的な大きさと電力消耗とを最小化できる。

本発明と、本発明の動作上の利点、及び本発明の実施によって達成される目的を十分に理解するためには本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。

図３は本発明の望ましい実施例による通信装置のブロック図を示す。図３に示す通信装置は２つのＩＣチップ（すなわち、ＡＰチップ３１０とモデムチップ３５０）と、２つのＩＣチップ３１０，３５０の外部に位置する多数のアプリケーションモジュール３３０，３３５，３２０，３４０及び３７５とを備える。

モデムチップ３５０は基地局または他の互換性ある通信装置と無線通信をなすための信号を処理するＤＳＰ ３９５と変調器／復調器回路（図示せず）とを備える。
ＡＰチップ３１０はＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）３１２、ブリッジ３１３及び周辺装置３１４，３１５及び３１６のようなＣＰＵに関連した内部機能を制御するＣＰＵ ３１１を備える。

ＤＭＡ ３１２はＣＰＵ ３１１とは独立して、書込み／読出しのためにメモリ装置（共有メモリ３７５を含む）にアクセスできる。周辺装置３１４，３１５及び３１６はタイマ、パルス幅変調器、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）装置、Ｉ２Ｃ装置及びＩ２Ｓ装置で具現されうる。

ＣＰＵ ３１１は共通バス３０５を介してカメラモジュール３３０、２Ｄ／３Ｄエンジン３３５、ディスプレイ３２０、メモリモジュール３４０及び共有メモリ３７５のような多重外部アプリケーションを操作する。バスマスターコントローラ３８０は共通バス３０５を介して外部アプリケーションモジュール３３０，３３５，３２０，３４０及び３７５の動作を制御する。

共通命令構造を有する共通作動システムプラットホームが使われる。望ましくは、共通命令はパケット化され、各命令は制御下に多重モジュールのうちいずれか一つを選択するためのモジュール選択信号を含む。前記命令とモジュール選択プロセスとについては次に詳細に説明する。
共有メモリ３７５はモデムチップ３５０とＡＰチップ３１０との間でデータ通信のために使われる。共有メモリ３７５はモデムチップ３５０またはＡＰ３１０内にあるメモリコントローラ（図示せず）によって制御されるデュアルポートＳＲＡＭでもある。

本発明の実施例では、共有メモリ３７５はシンクロナスＳＤＲＡＭであることが望ましく、モデムチップ３５０は共有メモリ３７５を制御するためにバスマスターコントローラ３９０を使用する。
バスマスターコントローラ３８０，３９０は共有メモリ３７５と通信するために共通命令構造を共有する。ＡＰチップ３１０またはモデムチップ３５０に／から共有メモリ３７５から／へのインターフェースは同一である。

図４は図３の通信装置で使用可能なバスマスターコントローラのブロック図を示す。バスマスターコントローラ３８０はＣＰＵ ３１１とのデータ、制御及び信号用のバスインターフェース（Ｂｕｓ Ｉ／Ｆ）４０２を備える。

プロトコル変換器４０６とプロトコル信号コントローラ４１０とは現在のプロトコルによってデータと制御信号フローとを管理する。クロック処理装置４０４は外部アプリケーションモジュールを含む通信装置と同期を合わせるためのクロック信号を受信して分配する。アドレス翻訳器４０８はＣＰＵからアドレスデータを受信してアクセスするアプリケーションモジュールに基づいてアドレスを翻訳する。翻訳されたアドレスはアドレスを命令にパケット化するパケット発生器４１６に伝送される。

パケット発生器４１６はプロトコル信号コントローラ４１０から出力される制御信号を受信してプロトコルによってデータを出力する。送信及び受信バッファ４１４はバスインターフェース４０２を介してＣＰＵからデータを受信する。ステートマシンバッファ制御器４１２は前記現在のプロトコルによって送信及び受信バッファ４１４のデータ送受信タイミングと状態とを制御する。

データパック／アンパック装置４１８は共通データ構造の特別の幅によってデータを整列するのに使われる。マルチプレクサ４２０は双方向バス（ＤＩＯ［ｎ：０］）３０５を介してアドレスまたはデータ信号を出力するためにマルチプレックスする。データは双方向バスＤＩＯ［ｎ：０］を介して外部アプリケーションモジュールから読み出される。プロトコル信号コントローラ４１０は制御信号ｎＣＳ［ｘ：０］，ＣｎＤ，ｎＲＷを送って制御信号ＲＥＳＰ，ＳＴＡＴ［１：０］を受信する。

データと制御信号とは共通双方向３０５を介して伝送されて受信される。
動作中に、バスマスターコントローラ３８０は双方向バス３０５に接続されたアプリケーションモジュール（スレーブ）を制御するためのマスタとして動作する。バスマスターコントローラ３８０によって発生した集中化された命令は多数の外部スレーブ装置によって受信される。

プロトコル信号制御器４１０によって出力された制御信号は、スレーブ選択信号ｎＣＳ［ｘ：０］、命令信号ＣｎＤ及び書込み／読出し信号ｎＲＷを含む。データ信号はデータまたはアドレス信号を出力するのに使われる双方向バスＤＩＯ［ｎ：０］を介して出力される。

バスマスターコントローラ３８０はバスマスターコントローラ３８０から出力された命令（信号）受信の確認を示すための、そしてストローブ信号ＲＥＳＰと共にストローブ制御下で双方向バスＤＩＯ［ｎ：０］を介してデータを入力するための多数の外部スレーブ装置のうち選択された１つの装置から出力されたプロトコル信号制御認識信号ＳＴＡＴ［１：０］とストローブ信号ＲＥＳＰとを受信する。制御信号とデータ信号とはパケット発生器４１６によってパケットになる。

図７は共通バス３０５の制御信号を説明した目録である。チップ選択信号ｎＣＳは共通バス３０５に接続された外部スレーブ装置のうち一つを選択するために使われる。命令信号ＣｎＤはパケットが命令パケットであるか否か、またはデータパケットであるか否かを意味するのに使われる。書込み／読出し信号ｎＲＷは読出し動作または書込み動作を示すのに使われる。この書込み／読出し信号ｎＲＷはデータラインＤＩＯ［ｎ：０］上でデータが流れる方向を制御するために使われる。

例えば、書込み動作が外部スレーブ装置のうち選択されたいずれか一つに書き込まれることを示す場合、データラインＤＩＯ［ｎ：０］は前記バスマスターコントローラ３８０から外に行くことを示す。書込み／読出し信号ｎＲＷが読出し動作を示す場合、信号は共通バス３０５に接続された外部スレーブのうち選択された一つから読出され、データラインＤＩＯ［ｎ：０］はバスマスターコントローラ３８０に入力されることを示す。

命令またはデータパケットは外部スレーブ装置を同期化させるのに使用される同期化クロックＣＬＫを使用して同期化される。読出し動作時、選択された外部スレーブ装置から読み出されたデータは前記バスマスターコントローラ３８０に入力される。ストローブ信号ＲＥＳＰは外部スレーブ装置から読み出されたデータを前記バスマスターコントローラ３８０にストローブするために使われる。
選択された外部スレーブ装置が命令パケットを受信する場合、選択された外部スレーブ装置は自己が命令パケットを受信したことを示す認識信号ＳＴＡＴをバスマスターコントローラ３８０に送る。

図８はバスマスターコントローラから出力された命令の命令パケット構造を示し、図９は命令パケットフィールドに関わる説明を示す。本発明の実施例により、パケット構造は４ビット幅を有し、パケットの最初の３つの位置（０，１，２）はフィールド定義と書込み／読出し動作とを一つ一つ列挙するために使われる。パケットでアドレスまたはデータは位置（３）から始まる。

マスタはスレーブ装置の内部レジスタ（図示せず）またはスレーブ装置によって供給される実際データをアクセスできる。例えば、フィールドＲが０である場合にマスタは実際データをアクセスし、フィールドＲが１である場合にマスタはスレーブ装置の内部レジスタをアクセスする。
フィールドＴＹは現在伝送される形態を示し、フィールドＴＹは２ビットより構成される。例えば、００は読出し伝送を示し、０１は留保を示し、１０は書込み伝送を示し、１１は留保を示す。

フィールドＣＬは命令パケットの長さを示し、フィールドＣＬは２ビットより構成される。００は４×４ビットを示し、０１は８×４ビットを示し、１０は１２×４ビットを示し、１１は１６×４ビットを示す。
フィールドＤＬはデータパケットの長さ（または大きさ）を示し、データパケットの大きさは２（ＤＬ）バイトである。従って、データパケットの大きさは１（ＤＬ＝０）バイトないし３２，７６８（ＤＬ＝１５）バイトになりうる。フィールドＡ_０〜Ａ_ｉは要求された伝送の開始アドレスより構成される。

バスマスターコントローラ３８０によって選択された外部スレーブ装置は認識信号ＳＴＡＴをハイに上昇させて命令に応答する。
スレーブ装置は必須なレジスタまたはユーザ定義レジスタを含むレジスタを有する。レジスタから出力されたデータは読出し命令によってバスマスターコントローラによって読出すことができる。

選択された外部装置から読み出されたデータは、ストローブ信号ＲＥＳＰの立上がりエッジまたは立下がりエッジに応答してバスマスターコントローラ３８０のレジスタ（図示せず）に書き込まれる。図１０はスレーブ装置の代表的な内部レジスタとそのデータマップとを示す。図１１は選択されたアプリケーションモジュールからデータを読み出す動作を示すタイミング図である。図に示すように、バスマスターコントローラはクロック信号ＣＬＫ、ハイである命令信号ＣｎＤ、読出し動作を示す信号ｎＲＷを出力する。アプリケーションモジュールはｎＣＳ（図示せず）によって選択される。

命令はデータラインＤＩＯ［ｎ：０］を介して伝送される。前述の通り、あらゆる制御信号、アドレス信号、またはデータ信号は共通バス３０５を介して伝送される。選択された外部スレーブ装置が前記命令を受信すれば、スレーブ装置は活性化された認識信号ＳＴＡＴをバスマスターコントローラに伝送する。データはストローブ信号ＲＥＳＰと共に選択された外部装置から読み出されてデータラインＤＩＯ［ｎ：０］に載せられる。データラインＤＯＩ［ｎ：０］からのデータはストローブ信号を使用してバスマスターコントローラ３８０にストローブ（書込み）される。

バスマスターコントローラ３８０はデータ伝送動作の全面的な制御を行う。例えば、バスマスターコントローラ３８０は動作途中に新しい命令または他の伝送命令を出力して読出し動作を取り消すことができる。

図１２はＡＰチップ３１０から選択されたアプリケーションモジュールにデータを書き込む動作を示すタイミング図である。
図に示すように、クロック信号ＣＬＫに同期され、バスマスターコントローラ３８０は命令信号ＣｎＤと伝送信号ｎＲＷとを出力する。命令とアドレス情報とは伝送信号ｎＲＷがハイを保持する間にデータラインＤＩＯ［ｎ：０］上に位置する。

共通バス３０５に接続された目標外部アプリケーションモジュールはｎＣＳ（図示せず）によって選択され、書込み信号と受信された命令とをデコードする。命令は書込み信号とアドレスデータとを含む。現在のプロトコルでは、例えば４命令パケット後に、データはバスマスターコントローラ３８０から共通バス３０５とデータラインＤＩＯ［ｎ：０］とを介してスレーブ装置の内部レジスタに伝送される。選択されたスレーブ装置は認識信号ＳＴＡＴをハイに上昇させてデータパケットの受信を示す。

本発明の望ましい実施例によれば、ＡＰチップ３１０とモデムチップ３５０との間にデータ通信のために使われた共有メモリ３７５は、バスマスターコントローラ３８０によって制御される。
図１３は本発明の実施例で使用可能な共有メモリ３７５を示す。共有メモリ３７５は多数のメモリセルのバンクＡ，Ｂ，Ｃ及びＤを備えるＳＤＲＡＭであることが望ましい。各バンクは次に詳述する関連したアドレスデコーダ、保護信号発生器及びバンクマックスを備える。

共有メモリ３７５は２つのポートＡ，Ｂを備える。Ａポートはメモリインターフェースを介してＡＰチップ３１０のバスマスターコントローラ３８０に接続され、Ｂポートは共有メモリインターフェースを介してモデムチップ３５０のバスマスターコントローラ３９０と接続される。

図１４は関連したアドレスデコーダ、保護信号発生器及びバンクマックス（ＭＵＸ）を有するバンクＡとバンクＢの詳細図を示す。
アドレスラインは全ての関連した回路に共通に接続される。例えば、アクセスされるメモリセルのバンクＡとバンクＢとを確認するためのバンクマックスによって読み出された信号は、アドレスラインに伝送される。各保護信号発生器はポートＡとポートＢのアドレスラインを監視して、同じバンクのポートＡとポートＢとで同じアドレスが検出される場合に、保護信号ｎＰＲＯＴは衝突状況を示すためにハイに上昇する。
メモリアクセスは保護信号ｎＰＲＯＴがハイを保持する間は、同じメモリセルが同時にアクセスすることを防止するために停止する。

図１５は本発明の望ましい実施例による共有メモリアクセス動作を示すタイミング図である。ローアドレス選択信号ＲＡＳ、カラム選択信号ＣＡＳ、アドレス、データ及びアクセス衝突信号ｎＰｒｏｔを含む（メモリインターフェースから出力された）メモリ制御信号がポートＡとポートＢとについて図示されている。また、ＡＰチップ３１０のバスマスターコントローラ３８０とモデムチップ３５０のバスマスターコントローラ３９０とから出力されたデコードされたメモリアクセス信号も図示されている。

タイミング図は、共通バス３０５のデータラインＤＩＯ［ｎ：０］を介して伝送されたアクセスされたメモリのアドレスを含むパケット化された命令と共に読出し動作時、制御信号ＣｎＤ，ｎＲＷがメモリアクセスを示すために上昇することを示す。
モジュール選択信号ｎＣＳ（図示せず）は共有メモリ３７５で目標アプリケーションモジュールを設定する。すなわち、共有メモリ３７５は同じプラットホームと命令構造とを使用して制御され、異なる外部アプリケーションモジュールが接続された同じ共通バスを介して制御される。

ポートＡとポートＢのためのメモリインターフェースは、共有メモリ３７５がアクセスする選択されたアプリケーションモジュールを示すモジュール選択信号ｎＣＳを受信する。ポートＡのためのメモリインターフェースは、共通バス３０５を介してＡＰチップ３１０のバスマスターコントローラから受信されたパケット化された命令からアドレス情報を抽出する。前述のような同じ過程がモデムチップ３５０のバスマスターコントローラ３９０とポートＢのためのメモリインターフェースとで行われる。

抽出されたアドレスは、メモリバンク、バンクマックス及び共有メモリ３７５の保護信号発生器のアドレスデコーダによって受信される。図１５を再び参照すれば、アドレス情報はローアドレスとコラムアドレスとしてデコードされる。ここで、ポートＡとポートＢとで２つのローアドレス選択信号が活性化（例えば、ローレベル）されれば、ローアドレスは２つのポートＡとポートＢとで同一である。

ポートＡとポートＢとで同じアドレスがぶつかれば、メモリアクセスがモデムチップ３５０と衝突を起こしているということを示すために保護信号発生器はポートＢで保護信号ｎＰｒｏｔ、例えばハイからローに遷移する保護信号を発生する。
ポートＢで保護信号ｎＰｒｏｔはメモリアクセス命令の受信を認識するための認識信号ＳＴＡＴ［０］をモデムチップ３５０で発生することを妨害し、ストローブ信号ＲＥＳＰを非活性レベルに保持させる役割を行う。

ポートＡとポートＢとで同時にＲＡＳ信号が存在しないか、あるいはコラムアドレス選択信号ＣＡＳが同時に存在しない時、保護信号発生器は保護信号ｎＰｒｏｔを下げ、データは共有メモリ３７５から読み出される。
ポートＢで認識信号ＳＴＡＴ［０］はモデムチップ３５０にアクセス命令の受信を示すために上昇する。共有メモリ３７５から読み出されたデータは活性化されたストローブ信号ＲＥＳＰ［０］と共に前記モデムチップ３５０に伝送される。ＳＤＲＡＭ、保護信号発生器及びポートＡとポートＢのためのインターフェースは１つのチップで具現されることが望ましい。

マスタ／スレーブの使用により、パケット化された命令構造、多重アプリケーションは共通バスを介して集中化されたコントローラ（マスタ）によって動作させることができる。
相異なるアプリケーションモジュールのための専用インターフェースと専用バスは除去される。ＡＰチップ３１０のピン総数はかなり減少し、従ってＡＰチップ３１０の物理的な大きさも小さくなる。専用インターフェース／コントローラが除去されることによりＡＰチップ３１０のＣＰＵのプロセスオーバーヘッドは減少する。
さらに、モデムチップ３５０で共通プラットホームの使用により、共有メモリ３７５の同期的なアクセスが容易である。

図５は本発明の望ましい他の実施例による通信装置のブロック図を示す。図３と図５とを参照すれば、共通バス３０５は２つの共通バス３０５Ａ，３０５Ｂに代替される。共通バス３０５Ａはカメラやディスプレイのような外部アプリケーションモジュールをアクセスするために使われ、共通バス３０５Ｂはフラッシュメモリと共有メモリと同じ外部メモリを接続するために使われる。

図５に示された通信装置の構造は、前述のように共通バスを介してメモリ以外に外部アプリケーションモジュールを共通に制御するのを容易にする。
メモリのための専用共通バス３０５Ｂはさらに柔軟なメモリ制御、またはさらに徹底した（集中的な）メモリ動作を許容する。共有メモリは前述のように動作するデュアルポートＳＤＲＡＭより具現することができる。共有メモリはＡＰチップ３１０と前記モデムチップ３５０との間で通信する従来の方法で動作するデュアルポートＳＤＲＡＭより具現することができる。
２つの共通バスを使用するカメラのような外部アプリケーションが制御されている間に、フラッシュメモリへのようなメモリのアクセスを容易にすることができる。

図６は本発明の望ましいさらに他の実施例による通信装置のブロック図を示す。図６の通信装置は２つの共通バス３０５Ａ，３０５Ｂを備え、共通バス３０５Ａはカメラモジュールのようなプロセス集中的なアプリケーションのために排他的に使われる。
メモリモジュールと共通メモリを含む他のあらゆるモジュールとは共通バス３０５Ｂに接続される。選択的に、フラッシュメモリと共に前記カメラモジュールは共通バス３０５Ａに接続されうる。このような構造で、共通バス３０５Ａはカメラモジュールとフラッシュメモリとの間で直接的に映像データの伝送を含むカメラアプリケーションのための専用バスとして使われる。

本発明は図面に図示された一実施例を参考に説明されたが、これは例示的なものに過ぎず、本技術分野の当業者ならばこれから多様な変形及び均等な他実施例が可能であるという点が理解されるであろう。従って、本発明の真の技術的保護範囲は請求範囲の技術的思想により決まるものである。

本発明は共通プラットホームの制御下に作動する多数のプロセッサとアプリケーションとを備える移動通信装置に適用できる。

従来の通信装置の簡略化されたブロック図を示す。 図１の従来の通信装置の詳細なブロック図を示す。 本発明の望ましい実施例による通信装置のブロック図を示す。 図３に示したバスマスターコントローラのブロック図を示す。 本発明の望ましい他の実施例による通信装置のブロック図を示す。 本発明の望ましいさらに他の実施例による通信装置のブロック図を示す。 図４に示したバスマスターコントローラによって使われる信号の定義目録を示す。 図４に示したバスマスターコントローラから出てくる命令パケットの構造を示す。 命令パケットフィールドの定義目録を示す。 スレーブ装置の内部レジスタの定義を示す。 スレーブ装置からバスマスターコントローラにデータを読み出す読出し動作のタイミング図を示す。 データ記入命令動作のタイミング図を示す。 本発明の実施例による通信装置内で使用できる共有メモリの構造を示す。 保護回路を有する共有メモリのメモリセルのバンクを示す。 本発明の実施例による共有メモリの書込み動作と読出し動作のタイミング図を示す。

符号の説明

３０５ 共通バス
３１０ ＡＰチップ
３１１ ＣＰＵ
３１２ ＤＭＡ
３１３ ブリッジ
３１４，３１５，３１６ 周辺装置
３２０ ディスプレイ
３３０ カメラモジュール
３３５ ２Ｄ／３Ｄエンジン
３４０ メモリモジュール
３５０ モデムチップ
３７５ 共有モデム
３８０，３９０ バスマスターコントローラ
３９５ ＤＳＰ

Claims (48)

1. 無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器（モデム）と、
   共通バスを介して前記モデムと通信するインターフェースを含む複数の周辺装置を制御するためのＣＰＵとマスターコントローラとを備えるアプリケーションプロセッサ（ＡＰ）とを備えることを特徴とする通信装置。
2. 前記モデムと前記ＡＰとによって共有されたメモリは、前記インターフェースを介して制御されることを特徴とする請求項１に記載の通信装置。
3. 前記共有されたメモリは、ＳＤＲＡＭであることを特徴とする請求項２に記載の通信装置。
4. 前記複数の周辺装置は、映像撮影モジュール、ディスプレイ及びフラッシュメモリのうち少なくとも一つを含むことを特徴とする請求項１に記載の通信装置。
5. 前記マスターコントローラは、前記共通バスを介して前記複数の周辺装置によって共通に受信されうるパケット化された命令を出力して前記複数の周辺装置を制御し、前記パケット化された命令は、前記複数の周辺装置のうちの一つを選択するのに使われるモジュール装置選択信号を含むことを特徴とする請求項１に記載の通信装置。
6. 前記複数の周辺装置のうち選択された１つの装置は、前記パケット化された命令の受信を確認する信号を前記マスターコントローラに配信することを特徴とする請求項５に記載の通信装置。
7. 前記パケット化された命令は、前記モデムと前記ＡＰとによって共有されたメモリに対する書込み／読出し命令を含むことを特徴とする請求項５に記載の通信装置。
8. 前記共有されたメモリから読み出されたデータは、ストローブ信号と共に前記ＡＰに伝送され、前記ストローブ信号は、前記読み出されたデータを前記マスターコントローラのレジスタにストロービングすることを特徴とする請求項７に記載の通信装置。
9. 前記ＳＤＲＡＭは、複数のデータバンクと、前記マスターコントローラとインターフェーシングするインターフェースとを備えることを特徴とする請求項３に記載の通信装置。
10. 前記ＳＤＲＡＭは、前記ＡＰと前記モデムとから出力されたアドレスデータを受信し、前記モデムと前記ＡＰとから出力されたアドレスに応答して保護信号を発生するための保護信号発生器を備えることを特徴とする請求項３に記載の通信装置。
11. 無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器（モデム）と、
    第１バスを介した少なくとも１つの周辺装置と第２バスを介した前記モデム自体が共有したメモリとを制御するためのＣＰＵと、マスターコントローラとを備えるアプリケーションプロセッサ（ＡＰ）とを備えることを特徴とする通信装置。
12. 前記マスターコントローラは、前記第２バスを介してフラッシュメモリを制御することを特徴とする請求項１１に記載の通信装置。
13. 前記少なくとも１つの周辺装置は、映像撮影モジュールであることを特徴とする請求項１１に記載の通信装置。
14. 前記マスターコントローラは、前記第１バスと第２バスのうち少なくとも一つを介して前記少なくとも１つの周辺装置と前記メモリとによって受信されうるパケット化された命令を出力して前記少なくとも１つの周辺装置と前記メモリのうち少なくとも一つとを制御し、前記パケット化された命令は、前記少なくとも１つの周辺装置のうち一つを選択するのに使われるモジュール装置選択信号を含むことを特徴とする請求項１１に記載の通信装置。
15. 前記少なくとも１つの周辺装置のうち選択された周辺装置は、命令の受信を確認する信号を前記マスターコントローラに配信することを特徴とする請求項１４に記載の通信装置。
16. 前記パケット化された命令は、前記モデムと前記ＡＰとによって共有されたメモリに対する書込み／読出し命令を含むことを特徴とする請求項１４に記載の通信装置。
17. 前記共有されたメモリから読み出されたデータは、ストローブ信号と共に前記マスターコントローラに伝送され、前記ストローブ信号は、前記読み出されたデータを前記マスターコントローラのレジスタにストロービングすることを特徴とする請求項１６に記載の通信装置。
18. 前記メモリは、ＳＤＲＡＭであることを特徴とする請求項１１に記載の通信装置。
19. 前記ＳＤＲＡＭは、複数のデータバンクと、前記マスターコントローラとインターフェーシングするインターフェースとを備えることを特徴とする請求項１８に記載の通信装置。
20. 前記ＳＤＲＡＭは、前記ＡＰと前記モデムとから出力されたアドレスデータを受信し、前記モデムと前記ＡＰとから出力されたアドレスに応答して保護信号を発生させるための保護信号発生器を備えることを特徴とする請求項１８に記載の通信装置。
21. 通信装置に使用するためのＡＰにおいて、
    複数の周辺装置から受信されたデータを処理するためのＣＰＵと、
    共通バスを介して前記複数の周辺装置を制御して前記共通バスを介して信号変調器／復調器（モデム）とインターフェースするマスターコントローラとを備えることを特徴とするＡＰ。
22. 前記ＡＰは、メモリをさらに備え、前記メモリは前記モデムと前記ＡＰとによって共有されることを特徴とする請求項２１に記載のＡＰ。
23. 前記モデムと前記ＡＰとによって共有されるメモリは、ＳＤＲＡＭであることを特徴とする請求項２２に記載のＡＰ。
24. 前記複数の周辺装置は、映像撮影モジュール、ディスプレイ及びフラッシュメモリのうち少なくとも一つを含むことを特徴とする請求項２１に記載のＡＰ。
25. 前記マスターコントローラは、前記共通バスを介して前記複数の周辺装置によって共通に受信されうるパケット化された命令を出力して前記複数の周辺装置を制御し、前記パケット化された命令は、前記複数の周辺装置のうち一つを選択するのに使われるモジュール装置選択信号を含むことを特徴とする請求項２１に記載のＡＰ。
26. 前記周辺装置のうち選択された１つの周辺装置は、前記パケット化された命令の受信を確認する信号を前記マスターコントローラに配信することを特徴とする請求項２５に記載のＡＰ。
27. 前記パケット化された命令は、前記モデムと前記ＡＰとによって共有されたメモリに対する書込み／読出し命令を含むことを特徴とする請求項２５に記載のＡＰ。
28. 前記共有されたメモリから読み出されたデータは、ストローブ信号と共に前記ＡＰに伝送され、前記ストローブ信号は、前記読み出されたデータを前記マスターコントローラにストロービングすることを特徴とする請求項２７に記載のＡＰ。
29. 前記ＳＤＲＡＭは、多数のデータバンクと、前記マスターコントローラとインターフェーシングするためのインターフェースとを備えることを特徴とする請求項２３に記載のＡＰ。
30. 前記ＳＤＲＡＭは、前記ＡＰと前記モデムとから出力されたアドレスデータを受信し、前記モデムと前記ＡＰとから同じアドレスデータを受信すると保護信号を発生させる保護信号発生器を備えることを特徴とする請求項２３に記載のＡＰ。
31. 通信装置に使われるＡＰにおいて、
    複数の周辺装置から受信されたデータを処理するためのＣＰＵと、
    第１バスを介して前記複数の周辺装置を制御し、第２バスを介して信号変調器／復調器（モデム）とインターフェースするマスターコントローラとを備えることを特徴とするＡＰ。
32. 前記ＡＰは、メモリをさらに備え、前記メモリは前記モデムと前記ＡＰとによって共有されることを特徴とする請求項３１に記載のＡＰ。
33. 前記共有されたメモリは、ＳＤＲＡＭであることを特徴とする請求項３２に記載のＡＰ。
34. 前記複数の周辺装置は、映像撮影装置、ディスプレイ及びフラッシュメモリのうち少なくとも一つを備えることを特徴とする請求項３１に記載のＡＰ。
35. 前記マスターコントローラは、前記共通バスを介して前記複数の周辺装置によって共通に受信されうるパケット化された命令を出力して前記複数の周辺装置を制御し、前記パケット化された命令は、前記複数の周辺装置のうち一つを選択するのに使われるモジュール装置選択信号を含むことを特徴とする請求項３１に記載のＡＰ。
36. 前記複数の周辺装置のうち選択された１つの装置は、前記パケット化された命令の受信を確認する信号を前記マスターコントローラに配信することを特徴とする請求項３５に記載のＡＰ。
37. 前記パケット化された命令は、前記モデムと前記ＡＰとによって共有されたメモリに対する書込み／読出し命令を含むことを特徴とする請求項３５に記載のＡＰ。
38. 前記共有されたメモリから読み出されたデータは、ストローブ信号と共に前記ＡＰに伝送され、前記ストローブ信号は、前記読み出されたデータを前記マスターコントローラのレジスタにストローブすることを特徴とする請求項３７に記載のＡＰ。
39. 前記ＳＤＲＡＭは、多数のデータバンクと、前記マスターコントローラとインターフェーシングするためのインターフェースとを備えることを特徴とする請求項３３に記載のＡＰ。
40. 無線通信を行う信号変調器／復調器（モデム）及びＣＰＵとマスターコントローラとを備えるＡＰを備える通信装置を制御する方法において、
    前記マスターコントローラの共通バスを介して複数の周辺装置を制御する段階と、
    前記共通バスを介して前記信号変調器／復調器とインターフェースする段階とを備えることを特徴とする通信装置の制御方法。
41. 前記インターフェースする段階は、前記モデムと前記ＡＰとによって共有されたメモリをインターフェースする段階であることを特徴とする請求項４０に記載の通信装置の制御方法。
42. 前記共有されたメモリは、ＳＤＲＡＭであることを特徴とする特徴とする請求項４０に記載の通信装置の制御方法。
43. 前記制御する段階は、映像撮影装置、ディスプレイ及びフラッシュメモリのうち少なくとも一つを制御する段階であることを特徴とする請求項４０に記載の通信装置の制御方法。
44. 前記制御する段階は、前記共通バスを前記複数の周辺装置によって共通的に受信できるパケット化された命令を出力する段階であり、前記パケット化された命令は、前記複数の周辺装置のうち一つを選択するためのモジュール装置選択信号を備えることを特徴とする請求項４０に記載の通信装置の制御方法。
45. 前記周辺装置のうち選択された一つは、前記パケット化された命令を受信認識する信号を前記マスターコントローラに配信することを特徴とする請求項４４に記載の通信装置の制御方法。
46. 前記パケット化された命令は、前記モデムと前記ＡＰとによって共有されたメモリに対する書込み／読出し命令を含むことを特徴とする請求項４０に記載の通信装置の制御方法。
47. 前記共有されたメモリから読み出されたデータは、ストローブ信号と共に前記ＡＰに伝送され、前記ストローブ信号は前記読み出されたデータを前記マスターコントローラのレジスタ内にストローブするために使われることを特徴とする請求項４０に記載の通信装置の制御方法。
48. 前記通信装置の制御方法は、前記共有されたメモリで前記ＡＰと前記モデムとから出力されたアドレスデータを受信し、前記モデムと前記ＡＰとから同じアドレスデータを受信する場合に保護信号を発生させる段階をさらに備えることを特徴とする請求項４１に記載の通信装置の制御方法。

Images