CN1619523B - 具有公共平台的通信设备和方法 - Google Patents

具有公共平台的通信设备和方法 Download PDF

Info

Publication number
CN1619523B
CN1619523B CN2004100959842A CN200410095984A CN1619523B CN 1619523 B CN1619523 B CN 1619523B CN 2004100959842 A CN2004100959842 A CN 2004100959842A CN 200410095984 A CN200410095984 A CN 200410095984A CN 1619523 B CN1619523 B CN 1619523B
Authority
CN
China
Prior art keywords
signal
data
master controller
address
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100959842A
Other languages
English (en)
Other versions
CN1619523A (zh
Inventor
徐云植
林田泽
李珍彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1619523A publication Critical patent/CN1619523A/zh
Application granted granted Critical
Publication of CN1619523B publication Critical patent/CN1619523B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)
  • Telephone Function (AREA)
  • Computer And Data Communications (AREA)
  • Dram (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Abstract

提供一种通信设备和方法，包括：具有用于实现无线电通信的数字信号处理器的信号调制器/解调器；和具有中央处理单元和通过公共总线控制多个外围设备的主控制器的应用处理器(AP)，所述外围设备包括与信号调制器/解调器的接口，其中由调制解调器和AP共享的存储器通过该接口被控制。多个外围设备至少包括图像获取模块、显示装置和闪速存储器之一。主控制器通过经公共总线发出可以被多个外围设备共同接收的打包命令来控制多个外围设备，该打包命令包括用于选择外围设备之一的模块设备选择信号。

Description

具有公共平台的通信设备和方法
技术领域
本发明涉及一种通信设备和方法；特别地，涉及一种具有在公共平台下操作的多个处理器和应用的通信设备和方法。
背景技术
近来，在半导体、无线、和软件技术中的进步使得移动通信设备例如蜂窝电话和PDA的大量应用变得可以实施。例如，用于无线通信的手持电话同样可以当作PDA、照相机、游戏播放设备等等来使用。先前的这些应用都是分离的独立设备。在这些多个应用通信设备中，通常至少都会有两个集成电路芯片，每个具有一个或多个处理器。其中的一个芯片可以当作调制器/解调器(“调制解调器”)使用。该调制解调器芯片包括用于信号处理的数字信号处理器(“DSP”)，以实现与基站或其它通信设备的无线通信。另一个芯片是应用处理器(“AP”)，它具有中央处理单元(“CPU”)，用于运行各功能和外围设备，例如照相机或图像获取装置、显示装置、2D(维)/3D(维)引擎/存储器、数据存储体等等。因为每个应用和外围设备以不同的平台操作，所以CPU利用截然不同的、专用于各应用的接口和每一个应用和外围设备通信。不同的接口通常被嵌入到AP芯片中。通信设备中的每一个AP和调制解调器芯片都具有相应的本地存储器，用于数据和程序存储，并且被各自的处理器控制。而且每一个AP和调制解调器芯片运行它们各自的操作系统和平台。AP和调制解调器芯片之间的通信通过共享的存储器和各自的接口来实现。
图1示出了具有上面描述结构传统的通信设备的简单框图，它具有用于运行应用程序和外围设备例如照相机、LCD显示器、RAM和ROM的调制解调器芯片和应用处理器芯片。双端口SRAM被用作共享存储器，用于促进AP和调制解调器芯片之间的通信。每一个芯片都具有相应的存储控制器，用以控制本地RAM和ROM以及共享存储器。
图2示出了图1中的传统通信设备的更详细的框图。如图所示，AP芯片110包括用于控制外围设备如LCD模块120、照相机模块130、和存储器模块140的CPU111。由于每一个应用/外围设备具有其自己的操作系统，因此，就必须给不同的应用分别分配相应的接口或控制单元，例如用于控制LCD模块120的LCDC113，控制照相机模块130的CAM控制器115，和控制存储模块140的存储控制器117。进一步，每个应用在芯片的不同插脚、通过不同的总线连接到AP芯片110。举例说明，LCD模块120需要一个30针总线来连接到LCDC113，照相机模块130需要一个20针总线来连接到照相机控制单元115，以及存储器模块140需要一个50针总线来连接到存储器控制器117。
调制解调器芯片150包括用于实施无线电通信功能的DSP155和协处理器151。DSP155通过内部接口153与协处理器151通信。调制解调器芯片150经过存储器控制器157和外部存储模块160连接。AP芯片110和调制解调器芯片150之间的通信是利用接口线170经过共享存储器(未示出)实现的。单独存储器控制器119和159布置在相应的AP芯片110和调制解调器芯片150中，以通过双端口共享存储器的各个端口独立地进行访问。
在移动设备例如图1和2中所示的具有多个应用的蜂窝电话中，由于需要大量的插脚和不同的总线以及接口，使得AP芯片110的物理体积相当大。同样，具有不同平台的多个应用的进行需要CPU111持续不断地进行处理，因此，功率的消耗就会相当高。
因此，就需要有一种具有最小化物理尺寸和功耗的、具有多个应用的移动通信设备和方法。
发明内容
根据本发明的一个方面，提供一种通信设备，包括：具有用于实现无线电通信的数字信号处理器的信号调制器/解调器；和具有中央处理单元和用于通过公共总线控制多个外围设备的主控制器的应用处理器(AP)，该多个外围设备包括与信号调制器/解调器所接口，其中由调制解调器和AP共享的存储器通过接口被控制。共享存储器最好是SDRAM。多个外围设备中至少包括图像获取模块、显示装置、和闪速存储器之一。
最好是，主控制器通过经由公共总线发送可以被多个外围设备共同接收的打包命令来控制多个外围设备，该打包命令包括用于选择外围设备之一的模块设备选择信号，其中被选择的设备之一返回信号给主控制器，以确认接收到打包命令，其中打包命令包括对调制解调器和AP共享的存储器的读/写命令，以及将从共享存储器读出的数据与选通信号一起发送到AP，选通信号用于选通读到主控制器中的寄存器中的信号。
SDRAM包括多个数据存储体和用于连接主控制器的接口。SDRAM还包括保护电路，用于接收来自AP和调制解调器的地址数据，并用于在从AP和调制解调器接收到相同地址时产生保护信号。
根据本发明的另一个实施例，提供一个通信设备，包括：具有用于实现无线电通信的数字信号处理器的信号调制器/解调器；和具有中央处理单元以及通过第一总线控制至少一个外围设备、并通过第二总线控制由调制解调器和AP共享的存储器的主控制器的应用处理器(AP)，其中主控制器还通过第二总线控制闪速存储器。根据可选的实施例，至少一个外围设备是图像获取模块。
根据本发明的又一个实施例，提供一种用于通信设备中的应用处理器(AP)，该应用处理器包括：用于处理从多个外围设备接收的数据的中央处理单元；和用于通过公共总线控制多个外围设备、并通过公共总线连接信号调制器/解调器(调制解调器)的主控制器。
最好是，所述通信设备还包括存储器，该存储器被调制解调器和AP共享，其中共享存储器是SDRAM。多个外围设备至少包括图像获取模块、显示器、和闪速存储器之一。主控制器通过经公共总线发出可被多个外围设备共同接收的打包命令来控制多个外围设备，该打包命令包括用于选择一个外围设备的模块设备选择信号，其中被选择的设备返回信号给主控制器，以确认接收到打包命令。
根据本发明的又一个方面，提供一种用于通信设备中的应用处理器(AP)，该应用处理器包括：用于处理从多个外围设备接收到的数据的中央处理单元；和用于通过第一总线控制多个外围设备和通过第二总线连接信号调制器/解调器(调制解调器)的主控制器。
所述通信设备进一步包括存储器，该存储器被调制解调器和AP共享，其中共享存储器是SDRAM，其中外围设备至少包括图像获取模块、显示器、和闪速存储器之一。最好是，主控制器通过经公共总线发送可被多个外围设备共同接收的打包命令来控制多个外围设备，该打包命令包括用于选择一个外围设备的模块设备选择信号。
还提供一种控制通信设备的方法，该通信设备具有用于实现无线电通信的信号调制器/解调器(调制解调器)和具有中央处理单元以及主控制器的应用处理器(AP)，包括：在主控制器中，通过公共总线控制多个外围设备；和通过公共总线连接信号调制器/解调器(调制解调器)，其中连接步骤包括：连接被调制解调器和AP共享的存储器，其中控制步骤包括：控制图像获取模块、显示器、和闪速存储器中的至少一个，以及共享存储器是SDRAM。
最好是，控制步骤包括：经公共总线发送可被多个外围设备共同接收的打包命令，该打包命令包括用于选择一个外围设备的模块设备选择信号，其中被选择的一个设备返回信号给主控制器，以确认接收到打包命令。
附图说明
图1示出了传统的通信设备的简单框图；
图2示出了图1中的传统通信设备的更详细的框图；
图3示出了根据本发明的优选实施例的通信设备的框图；
图4示出了图1中的总线主控制器的框图；
图5示出了根据本发明的另一个优选实施例的通信设备的框图；
图6示出了根据本发明的又一个优选实施例的通信设备的框图；
图7示出了图4的总线主控制器使用的信号的定义清单；
图8示出了由图4的总线主控制器发送的命令包(packet)的说明性结构；
图9示出了命令包字段的定义清单；
图10示出了从属设备(slave device)的说明性内部寄存器定义；
图11示出了从从属设备向总线主控制器读取数据的读取操作定时图；
图12示出了数据写入命令操作的时钟框图；
图13示出了根据本发明在通信设备中使用的共享存储器的结构；
图14示出了具有保护电路的共享存储器的存储单元的存储体(bank)；和
图15示出了根据本发明的共享存储器的读写操作的定时图。
具体实施方式
根据本发明的实施例，移动通信设备的多个应用通过公共总线由AP芯片来运行。对连接到公共总线的多个应用的控制可以利用由公共主总线控制器通过公共总线发布的打包命令、通过公共平台来实现。所述的公共主总线控制器替代了独立的接口/控制器和它们专用的总线。AP芯片实现了减少其芯片包装中的插脚引线的数量，从而可以减小AP芯片的物理尺寸。通过公共控制器、使用公共平台可以减小CPU的处理，因此也减小了功率消耗。图3示出了根据本发明的优选实施例的通信设备的框图。所说明的通信设备包括两个IC芯片-应用处理器芯片310和调制解调器(MODEM)芯片350-和布置在两个IC芯片外部的多个应用处理器模块。调制解调器模块350包括DSP395和调制器/解调器电路(未示出)，用于处理信号来实现与其它兼容的通信设备或基站进行无线或无线电通信。AP芯片310包括用于控制CPU相关的内部功能例如DMA312、桥313和外围设备314、315和316的CPU311。DMA312可以访问存储器设备(包括共享存储器375)，用于CPU311的独立读取和/或写入。外围设备314、315和316可以是定时器、脉冲宽度调节器、USB(通用串行总线)设备、I2C设备和I2S设备。
所述CPU311通过公共总线305操作多种外部应用，例如照相机模块330，2D(维)/3D(维)引擎335，显示器320，存储器模块340，和共享存储器375。总线主控制器380通过公共总线305控制外部应用模块的操作。使用包括公共命令结构的公共操作系统平台。最好是，所述公共命令被打包，并且每个命令包括用于在控制下选择多种模块之一的模块选择器信号。所述的命令和模块选择处理在下面会进一步描述。共享存储器375被用于调制解调器芯片350和AP芯片310之间的数据通信。该共享存储器可以是被调制解调器芯片350或应用处理器310中的存储器控制器(未示出)控制的双端口SRAM。根据本发明的实施例，共享存储器375最好是同步SDRAM，而且调制解调器芯片350使用总线主控制器390来控制共享存储器375。所述总线主控制器380和390在与共享存储器375的通信中共享公共命令结构。共享存储器375连接到/自AP芯片310或调制解调器芯片350的接口是相同的。
图4示出了图3中的通信设备使用的总线主控制器的详细框图。所述总线主控制器包括用于与CPU进行数据、控制和信号通信的总线接口402。协议转换器406和协议信号控制器410根据预置的协议管理数据和控制信号流。时钟管理器404接收和分配用于同步包括外部应用模块的通信设备的时钟信号。地址翻译器408从CPU接收地址数据，并依靠将要被访问的应用模块来翻译地址。翻译的地址被转发给包产生器416，在其中地址被打包到命令中。包产生器416还接收来自协议信号控制器410的控制信号，用于依照协议输出数据。发送和接收缓冲器414通过总线接口402接收来自CPU的数据。状态机缓冲器控制器412依照预置的协议，控制发送和接收缓冲器414的数据发送和接收的状态和定时。数据打包/解包装置418用于根据公共数据结构的特定宽度安排数据。多路复用器420多路复用地址或数据信号，用于通过双向总线DIO[n:0]输出。数据还通过双向总线DIO[n:0]从外部应用模块读取。协议信号控制器410发出控制信号nCS[x:0]、CnD和nRW，并接收控制信号RESP和STAT。数据和控制信号通过公共双向总线305被发送和接收。
在操作中，总线主控制器380像主机一样控制连接到双向总线305的应用模块(从属的)。由主控制器发布的集中命令被多个外部从属设备接收。协议信号控制器410输出的控制信号包括从属选择nCS、命令CnD、读/写nRW。数据信号通过可以被用于输出数据或地址信号的DIO[n:0]输出。主控制器在协议信号控制器410处、从多个外部从属设备中所选择的一个外部从属设备接收确认的(STAT)和选通(RESP)信号，用于表明来自主控制器380的命令已被接收的确认，和用于通过DIO[n:0]、在用选通信号(RESP)的选通控制下输入数据。所述控制和数据信号由包产生器416打包。
图7进一步列出了公共总线305的控制信号的描述。芯片选择信号nCS被用于选择一个连接到公共总线305上的外部从属设备。命令信号CnD被用于表明该包是命令包还是数据包。读/写信号nRW用于表明读操作或写操作。该信号同样被用于控制数据流在数据线DIO[n:0]上的方向。例如，写入操作表明数据将要被写入到一个选择的外部从属单元，以及数据线DIO直接从主控制器向外输出。当nRW表明读操作时，信号就会被从与公共总线305连接的被选择的一个外部从属设备读取，以及数据线DIO直接输入到主控制器380。所述命令或数据包使用同步时钟CLK来同步，该时钟也被用于同步外部从属单元。在读操作中，被选择的从其中读出数据的外部从属单元输入选通信号RESP到主控制器380，该信号被用于选通从外部从属设备读入主控制器380的数据。在通过选定的外部从属设备接收到命令包时，被选择的外部从属设备发出确认信号STAT到主控制器，用于表明它已经接收到了命令包。
图8示出了由总线主控制器发布的命令的说明性命令包结构，和图9示出了命令包字段的描述。根据本发明的说明性实施例，包结构最好是4比特宽，并且包的前三个位置0、1、2被用于指定字段定义和读/写操作。地址或数据被包括在包开始的3个位置。如图9所示，字段R被当作用于指定当前事务处理的字段。主机可以访问从属设备的内部寄存器或将由从属设备提供的实际数据。在此，0-访问正常数据；1-访问从属设备的内部寄存器。字段TY是用于指明当前传送的类型的字段。00-读取传送；01-保留；10-写入传送；11保留。字段CL指明CMD包的长度。00-4×4比特；01-8×4比特；10-12×4比特和11-16×4比特。字段DL是指明数据包的大小。数据包大小＝2DL字节(1，2，～32768字节)。字段A0～Ai指明所请求的传送的开始地址。
由主控制器380选择的外部从属设备通过产生确认信号行STAT来响应该命令。从属设备具有包括强制寄存器或用户定义寄存器的内部寄存器。寄存器中的数据可以被主控制器利用读取命令读取。从选定的外部设备读取的数据在选通信号RESP的上升沿或下降沿、被选通到主控制器380的寄存器中(未示出)。图10示出了具有代表性的从属设备内部寄存器和它的数据图。
图11是用于说明从选择的应用模块中读取数据的操作的具有代表性的定时图。如图所示，总线主控制器发出时钟信号CLK、高CnD、表明命令(COMMANDS))，和高传送信号nRW，表明(signaling)读取操作。应用模块被nCS(未示出)选择。命令通过数据线DIO[n:0]发送。根据上述描述，所有的控制、地址、或数据信号都通过公共总线305发送。在通过选定的外部从属设备接收到命令时，该从属设备发出主动确认信号STAT到总线主控制器。数据从被选择的外部设备读出并和选通信号RESP一起放置到数据线DIO[n:0]上。来自于数据线DIO[n:0]的数据利用选通信号被选通到总线主控制器380。所述总线主控制器380进行数据传送操作的全部控制。例如，总线主控制器380可以在进行中通过产生新的命令或不同的传送命令来取消读取操作。
图12是用于说明将来自AP芯片310的数据写入到被选择的应用模块中的写入操作的具有代表性的定时图。如图所示，在被时钟信号CLK同步下，总线主控制器380发出命令信号CnD并传送信号nRW。当传送信号nRW保持为高时，命令和地址信息都被放置在数据线DIO[n:0]上。连接到公共总线305的目标外部应用模块通过nCS(未示出)被选择，并解码接收到的、包括写入信号和地址数据的命令。依照预置的协议，例如在四个命令包之后，从总线主控制器380通过公共总线305、要被读取的数据线DIO[n:0]，将数据发送到从属设备的内部寄存器中。被选择的从属设备通过产生确认行STAT来表明数据包的接收。
根据本发明的优选实施例，用于在AP芯片310和调制解调器芯片350之间的数据通信的共享存储器375也可以被总线主控制器380控制。图13示出了应用于本发明的实施例中的共享存储器375。共享存储器375最好是包括有多个存储器单元的存储体(存储体A、B、C和D)的SDRAM。每一个存储体包括相关地址解码器、保护产生器、和存储体MUX，在下面会进一步描述。所述的共享存储器375包括两个端口A和B。端口A通过存储器接口连接到AP芯片310的总线主控制器380，端口B通过第二存储器接口连接到调制解调器芯片350的总线主控制器390。图14示出了具有相关地址解码器、存储体MUX、和各自的保护产生器的存储体A和B的更详细的框图。地址线被所有相关的电路共同地连接和读取，例如，通过存储体MUX来识别存储器单元的存储体A和B哪一个要被访问。每一个保护产生器监控各端口A和B的地址线，以及一旦在两个端口A和B的相同存储体检测到相同地址，就产生保护信号NPROT，以表明冲突情况。在出现NPROT情况期间，存储器访问被中断，以防止同时访问相同的存储器单元。
图15示出了根据本发明的优选实施例的共享存储器访问操作的定时图。示出了端口A和端口B的存储器控制信号(来自存储器接口A和B)，其包括行地址选择信号RAS、列选择信号CAS、地址、数据、和访问冲突信号nPort。还示出了来自AP芯片310的总线主控制器380和调制解调器芯片350的总线主控制器390的已解码的存储器访问信号。该定时图示出了用于信号存储器访问的控制信号CnD和nRW，在这种情况下，与包括要被访问的存储器地址的打包命令一起、通过公共总线305的数据线DIO[n:0]发送读操作。模块选择信号nCS(未示出)在被设置在当作目标应用模块设置的共享存储器375中。因此，对于任何其它连接于公共总线305的外部应用模块，使用相同的平台、命令结构、并通过相同的公共总线305来控制共享存储器375。
用于端口A和B的存储器接口接收表明共享存储器375是将要被访问的被选择应用模块的模块选择信号nCS。存储器接口A从通过公共总线305、从AP芯片310的总线主控制器380接收的打包命令中提取地址信息。调制解调器芯片350的总线主控制器390和存储器接口B(未示出)也进行相同的处理。提取的地址由存储器存储体的地址解码器、存储体复用器(mux)、和共享存储器375的保护产生器来接收。再次参考图15，地址信息被解码为行地址和列地址。在此，在端口A和B行地址选择信号都被激活(例如，在低电平)，而且端口A和B的行地址都相同。在端口A和B遇到相同的地址RA时，保护产生器在端口B产生nProt信号(例如高到低的转换)，表明与调制解调器芯片350的存储器访问冲突。在端口B的nProt信号阻止调制解调器芯片350发出用来确认存储器访问命令被接收的确认信号STAT[0]，以及保持选通信号RESP[0]在非激活电平。当RAS信号不再出现在相同时间时，或列地址选择信号CAS不再在端口A和B同时出现时，保护产生器降低保护信号nProt，并且数据从共享存储器375中读出。在存储器接口B产生表明到调制解调器芯片350的访问命令被接收的确认信号STAT[0]。从共享存储器375读出的数据伴随激活的选通信号RESP[0]一起被发送到调制解调器芯片350。所述SDRAM、保护产生器、和端口A和B的接口最好被嵌入到单一芯片集成存储器设备上。
通过利用主要-从属、打包命令体系结构，多种应用可以由集中控制器(主设备)通过公共总线来操作。不同应用模块的专用接口和总线被消除了。AP芯片310的针数总量被彻底减少了，因此也减少了AP芯片310的物理尺寸。由于专用接口/控制器的消除，使得AP芯片310的CPU也实现了处理开销的减少。进一步，在调制解调器芯片350中使用公共平台促进了共享存储器375的同步访问。
图5示出了本发明的另一个实施例，其中的公共总线305被两个公共总线305A和305B代替。305A用于访问外部应用模块如照相机和显示器，而305B用于连接到外部存储器如闪速存储器和共享存储器。根据这个实施例的结构有利于通过公共总线共同控制除了存储器以外的外部应用模块，如上所述。专用于存储器的分离的公共总线305B允许更灵活的存储器控制、或更多的存储器集中操作。根据本实施例，共享存储器可以是如上所述进行操作的双端口SDRAM。共享存储器也可以是用于AP芯片310和调制解调器芯片350之间的通信中、采用传统方式操作的双端口SDRAM。通过使用两个公共总线也可以促进在控制外部应用(例如照相机)时，对存储器(如闪速存储器)的访问。
图6示出了根据本发明的又一个优选实施例，其中具有两个公共总线，公共总线305A被专用于处理集中的应用，例如照相机模块。包括存储器模块和共享存储器的所有其它的外部模块都连接到另一个公共总线305B上。选择性地，照相机模块与闪速存储器一起连接到公共总线305A。在这样的结构中，公共总线305A专用于照相机应用，包括在照相机模块和闪速存储器之间直接发送图像数据。
尽管本发明的说明性实施例在此已经参考附图进行了描述，可以理解本发明是不局限于这些准确实施例的，并且本领域技术人员可以进行不脱离本发明的精神和范围的各种其它改变和修正。

Claims (34)

1.一种通信设备，包括：
信号调制器/解调器，具有用于实现无线电通信的数字信号处理器；
共享存储器，连接到该调制解调器；和
应用处理器(AP)，具有中央处理单元以及用于经由公共总线控制多个外部外围设备的总线主控制器；
其中总线主控制器通过使用经公共总线发出可以被多个外部外围设备共同接收的包的包产生器来控制多个外部外围设备和所述共享存储器，该包包括用于选择多个外部外围设备之一和所述共享存储器的模块设备选择信号；
其中，所述总线主控制器包括：
用于与中央处理单元进行数据、控制和信号通信的总线接口；
协议转换器和协议信号控制器，用于通过所述总线接口从中央处理单元接收控制信号并根据预置的协议管理控制信号流；
地址翻译器，用于通过所述总线接口从中央处理单元接收地址数据，并依靠将要被访问的应用模块来翻译该地址；
包产生器，用于接收来自协议转换器和协议信号控制器的控制信号以及来自地址翻译器的被翻译的地址，以及将所述控制信号和被翻译的地址打包在命令包中；
接收缓冲器，用于通过总线接口接收来自中央处理单元的数据；
数据打包/解包装置，用于根据公共数据结构的特定宽度安排数据；以及
多路复用器，用于接收来自包产生器的命令包以及来自数据打包/解包装置的数据包，以及向公共总线输出该命令包或该数据包之一。
2.如权利要求1的设备，其中共享存储器是SDRAM。
3.如权利要求1的设备，其中多个外围设备至少包括图像获取模块、显示器和闪速存储器之一。
4.如权利要求1的设备，其中多个外围设备中被选择的一个返回信号给主控制器，以确认接收到包。
5.如权利要求1的设备，其中包包括指向由调制解调器和AP共享的共享存储器的读/写命令。
6.如权利要求5的设备，其中将从共享存储器读出的数据和一选通信号一起发送到AP，该选通信号用于选通读入到第二主控制器中的寄存器中的数据。
7.如权利要求2的设备，其中SDRAM包括多个数据存储体和经由第二公共总线连接第二主控制器的接口。
8.如权利要求2的设备，其中SDRAM包括第一保护电路以及第二保护电路，第一保护电路用于接收来自AP的地址数据和第二保护电路用于接收来自调制解调器的地址数据，并且第一保护电路和第二保护电路中的每一个在从所述AP和所述调制解调器接收到相同的地址时产生保护信号，其中所述保护信号被产生以便暂停所述AP和所述调制解调器的存储器访问，以便防止同时访问相同的存储器单元。
9.一种通信设备，包括：
信号调制解调器，具有用于实现无线电通信的数字信号处理器；
共享存储器，连接到该调制解调器；和
应用处理器(AP)，具有中央处理单元、用于经由第一公共总线连接到多个外部外围设备的第一总线主控制器、以及用于经由第二公共总线控制连接到所述共享存储器的第二总线主控制器；
其中第一总线主控制器被配置成用于经由所述第一公共总线控制所述多个外部外围设备；
其中第二总线主控制器被配置成用于经由第二公共总线控制连接到调制解调器；
其中第一总线主控制器通过经第一公共总线发出的、可以被多个外围设备共同接收的包来控制与第一公共总线操作地连接的多个外部外围设备；以及
其中该包包括用于选择所述多个外部外围设备之一的模块设备选择信号；并且
其中，所述第一总线主控制器包括：
用于与中央处理单元进行数据、控制和信号通信的总线接口；
协议转换器和协议信号控制器，用于通过所述总线接口从中央处理单元接收控制信号并根据预置的协议管理控制信号流；
地址翻译器，用于通过所述总线接口从中央处理单元接收地址数据，并依靠将要被访问的应用模块来翻译该地址；
包产生器，用于接收来自协议转换器和协议信号控制器的控制信号以及来自地址翻译器的被翻译的地址，以及将所述控制信号和被翻译的地址打包在命令包中；
接收缓冲器，用于通过总线接口接收来自中央处理单元的数据；
数据打包/解包装置，用于根据公共数据结构的特定宽度安排数据；以及
多路复用器，用于接收来自包产生器的命令包以及来自数据打包/解包装置的数据包，以及向公共总线输出该命令包或该数据包之一。
10.如权利要求9的设备，其中所述多个外部外围设备的至少一个外围设备是图像获取模块。
11.如权利要求9的设备，其中所述多个外部外围设备中的被选择的一个外围设备通过第一公共总线返回信号给所述AP中的第一总线主控制器，以确认接收到打包命令。
12.如权利要求11的设备，其中从共享存储器读出的数据与一选通信号一起经由第二公共总线发送到所述AP中的第二总线主控制器，其中该选通信号用于选通读入到第二总线主控制器中的寄存器中的数据。
13.如权利要求9的设备，其中共享存储器是SDRAM。
14.如权利要求13的设备，其中SDRAM包括多个数据存储体和用于连接第二主控制器的接口。
15.如权利要求13的设备，其中SDRAM包括第一保护电路以及第二保护电路，第一保护电路用于接收来自AP的地址数据和第二保护电路用于接收来自调制解调器的地址数据，并且第一保护电路和第二保护电路中的每一个在从所述AP和所述调制解调器接收到相同的地址时产生保护信号。
16.一种用于通信设备中的应用处理器(AP)，该应用处理器包括：
用于处理从多个外部外围设备和从共享存储器接收的数据的中央处理单元；
用于通过公共总线控制多个外部外围设备和共享存储器的总线主控制器；
其中该共享存储器连接到信号调制解调器；
其中总线主控制器通过经由公共总线发出可以被所述多个外部外围设备共同接收的包来控制所述多个外部外围设备和共享存储器，并且
其中，该包包括用于选择所述多个外部外围设备之一和共享存储器的模块设备选择信号；
其中，所述总线主控制器包括：
用于与中央处理单元进行数据、控制和信号通信的总线接口；
协议转换器和协议信号控制器，用于通过所述总线接口从中央处理单元接收控制信号并根据预置的协议管理控制信号流；
地址翻译器，用于通过所述总线接口从中央处理单元接收地址数据，并依靠将要被访问的应用模块来翻译该地址；
包产生器，用于接收来自协议转换器和协议信号控制器的控制信号以及来自地址翻译器的被翻译的地址，以及将所述控制信号和被翻译的地址打包在命令包中；
接收缓冲器，用于通过总线接口接收来自中央处理单元的数据；
数据打包/解包装置，用于根据公共数据结构的特定宽度安排数据；以及
多路复用器，用于接收来自包产生器的命令包以及来自数据打包/解包装置的数据包，以及向公共总线输出该命令包或该数据包之一。
17.如权利要求16的设备，其中共享存储器是SDRAM。
18.如权利要求16的设备，其中所述多个外围设备至少包括图像获取模块、显示器和闪速存储器至少之一。
19.如权利要求16的设备，其中所述多个外围设备中的被选择的外围设备经过第一公共总线返回信号给第一总线主控制器，以确认接收到命令包。
20.如权利要求19的设备，其中从共享存储器读出的数据与一选通信号一起经由第二公共总线发送到所述AP中的第二总线主控制器，其中该选通信号用于选通读入到第二总线主控制器中的寄存器中的数据。
21.如权利要求17的设备，其中SDRAM包括多个数据存储体和连接第二总线主控制器的接口。
22.如权利要求17的设备，其中所述SDRAM包括第一保护电路以及第二保护电路，第一保护电路用于经由第二公共总线接收来自AP的地址数据和第二保护电路用于接收来自调制解调器的地址数据，并且第一保护电路和第二保护电路中的每一个在从所述AP和所述调制解调器接收到相同的地址时产生保护信号。
23.一种用于通信设备中的应用处理器，该应用处理器包括：
用于处理从多个外部外围设备经由第一公共总线接收的和从共享存储器经由第二公共总线接收的数据的中央处理单元；
用于通过第一公共总线控制多个外部外围设备的第一总线主控制器；和
经由第二公共总线与共享存储器接口的第二总线主控制器，其中该共享存储器连接到信号调制解调器；
其中第一总线主控制器经第一公共总线发出可以被所述多个外部外围设备共同接收的包来控制多个外部外围设备，以及
其中，该包包括用于选择所述多个外部外围设备之一的模块设备选择信号；以及
其中，所述第一总线主控制器包括：
用于与中央处理单元进行数据、控制和信号通信的总线接口；
协议转换器和协议信号控制器，用于通过所述总线接口从中央处理单元接收控制信号并根据预置的协议管理控制信号流；
地址翻译器，用于通过所述总线接口从中央处理单元接收地址数据，并依靠将要被访问的应用模块来翻译该地址；
包产生器，用于接收来自协议转换器和协议信号控制器的控制信号以及来自地址翻译器的被翻译的地址，以及将所述控制信号和被翻译的地址打包在命令包中；
接收缓冲器，用于通过总线接口接收来自中央处理单元的数据；
数据打包/解包装置，用于根据公共数据结构的特定宽度安排数据；以及
多路复用器，用于接收来自包产生器的命令包以及来自数据打包/解包装置的数据包，以及向公共总线输出该命令包或该数据包之一。
24.如权利要求23的设备，其中共享存储器是SDRAM。
25.如权利要求23的设备，其中所述多个外围设备至少包括图像获取模块、显示器和闪速存储器中的至少之一。
26.如权利要求23的设备，其中所述多个外围设备中的被选择的外围设备经过第一公共总线返回信号给第一总线主控制器，以确认接收到命令包。
27.如权利要求26的设备，其中从共享存储器读出的数据与一选通信号一起经由第二公共总线发送到所述AP中的第二总线主控制器，其中该选通信号用于选通读入到第二总线主控制器中的寄存器中的数据。
28.如权利要求24的设备，其中SDRAM包括多个数据存储体和通过第二公共总线与第二总线主控制器接口的接口。
29.一种控制通信设备的方法，该通信设备具有用于实现无线电通信的信号调制解调器、具有中央处理单元和主控制器的应用处理器(AP)、总线主控制器，该方法包括：
通过公共总线使用总线主控制器控制多个外部外围设备；和
通过共享存储器以及公共总线使用总线主控制器与信号调制解调器接口；
其中，所述控制多个外部外围设备的步骤包括：
通过使用协议转换器和协议信号控制器，从中央处理单元接收控制信号并根据预置的协议管理控制信号流；
通过使用地址翻译器，从中央处理单元接收地址数据，并依靠将要被访问的外部外围设备来翻译该地址；
通过使用包产生器，从协议转换器和协议信号控制器接收控制信号以及从地址翻译器的被翻译接收地址，以及将所述控制信号和被翻译的地址打包在命令包中；
通过使用接收缓冲器，从中央处理单元接收数据；
通过使用数据打包/解包装置，根据公共数据结构的特定宽度安排数据；以及
通过使用多路复用器，接收来自包产生器的命令包以及来自数据打包/解包装置的数据包，以及向公共总线输出该命令包或该数据包之一。
30.如权利要求29的方法，其中共享存储器是SDRAM。
31.如权利要求29的方法，其中控制步骤包括：控制图像获取模块、显示器和包含在所述多个外部外围设备中的闪速存储器中的至少一个。
32.如权利要求29的方法，其中所述多个外围设备中的被选择的外围设备经过第一公共总线返回信号给第一总线主控制器，以确认接收到命令包。
33.如权利要求32的方法，其中从共享存储器读出的数据与一选通信号一起经由第二公共总线发送到所述AP中的第二总线主控制器，其中该选通信号用于选通读入到第二总线主控制器中的寄存器中的数据
34.如权利要求32的方法，进一步包括在共享存储器中接收经由第二公共总线来自AP和来自调制解调器的地址数据，并在接收到来自调制解调器和AP的相同地址时产生保护信号。
CN2004100959842A 2003-09-20 2004-09-20 具有公共平台的通信设备和方法 Expired - Fee Related CN1619523B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020030065412 2003-09-20
KR65412/2003 2003-09-20
KR65412/03 2003-09-20
US10/813,327 2004-03-30
US10/813,327 US7610061B2 (en) 2003-09-20 2004-03-30 Communication device and method having a common platform

Publications (2)

Publication Number Publication Date
CN1619523A CN1619523A (zh) 2005-05-25
CN1619523B true CN1619523B (zh) 2012-05-30

Family

ID=34309474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100959842A Expired - Fee Related CN1619523B (zh) 2003-09-20 2004-09-20 具有公共平台的通信设备和方法

Country Status (7)

Country Link
US (1) US7610061B2 (zh)
JP (1) JP4917746B2 (zh)
KR (1) KR100618834B1 (zh)
CN (1) CN1619523B (zh)
DE (1) DE102004046612B4 (zh)
GB (1) GB2406410B (zh)
TW (1) TWI250744B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652747B1 (ko) * 2005-07-16 2006-12-01 엘지전자 주식회사 공유버스를 구비한 이동 통신 단말기 및 그 공유 방법
TWI322354B (en) * 2005-10-18 2010-03-21 Via Tech Inc Method and system for deferred command issuing in a computer system
JP2007122310A (ja) * 2005-10-27 2007-05-17 Hitachi Kokusai Electric Inc データ処理装置
DE102006015789B4 (de) * 2006-04-04 2011-06-01 Infineon Technologies Ag Prozessor-Anordnung, Verfahren zum Austauschen von Konfigurationsdaten und/oder Kommunikationsdaten zwischen einem ersten Prozessor und mehreren zweiten Prozessoren und Computerprogrammelement
KR20070112950A (ko) * 2006-05-24 2007-11-28 삼성전자주식회사 멀티-포트 메모리 장치, 멀티-포트 메모리 장치를 포함하는멀티-프로세서 시스템, 및 멀티-프로세서 시스템의 데이터전달 방법
KR100793632B1 (ko) * 2006-08-23 2008-01-10 전자부품연구원 모듈 기반의 자동차 미디어 서버 장치 및 이를 이용한자동차용 미디어 시스템
US7983646B2 (en) * 2006-12-07 2011-07-19 Hewlett-Packard Development Company, L.P. Techniques to reduce radio frequency noise
KR100859600B1 (ko) * 2007-01-05 2008-09-23 전자부품연구원 멀티프로세서 시스템
WO2009100612A1 (zh) * 2008-01-31 2009-08-20 Mediatek Inc. 无线通讯接收机、无线通讯接收方法与电视接收机
KR20100020220A (ko) * 2008-08-12 2010-02-22 한국전자통신연구원 메모리 공유 제어장치 및 메모리 공유 제어방법, 그리고 공유 메모리 접근방법
KR100991489B1 (ko) * 2010-03-19 2010-11-04 주식회사 텔레칩스 스택 메모리 구조의 무선통신 단말기
CN102202431B (zh) * 2010-03-25 2015-11-25 中兴通讯股份有限公司 增加3g通讯模块与应用处理器接口灵活性的装置和方法
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
US9996894B2 (en) * 2016-05-18 2018-06-12 Realtek Singapore Pte Ltd Image processing device, video subsystem and video pipeline
US10254974B2 (en) * 2016-11-15 2019-04-09 Samsung Electronics Co., Ltd. Storage device, computing device including the same, and operation method of the computing device
CN106791152B (zh) * 2016-12-30 2019-08-27 Oppo广东移动通信有限公司 一种通信方法及移动终端
US11294641B2 (en) * 2017-05-30 2022-04-05 Dimitris Lyras Microprocessor including a model of an enterprise
US10939261B2 (en) * 2018-09-28 2021-03-02 Qualcomm Incorporated Techniques to interface and route packets in C-V2X devices
CN111565255B (zh) * 2020-04-27 2021-12-21 展讯通信（上海）有限公司 通信装置及调制解调器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1171577A (zh) * 1996-04-01 1998-01-28 摩托罗拉公司 可编程读/写访问信号及其方法
US6026119A (en) * 1994-06-15 2000-02-15 Motorola, Inc. Wireless packet data communications modem and method of use therein
US6353863B1 (en) * 1995-10-09 2002-03-05 Hitachi, Ltd. Terminal
US6378102B1 (en) * 1996-04-22 2002-04-23 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device with multi-bank configuration

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010331A (en) * 1988-03-02 1991-04-23 Dallas Semiconductor Corporation Time-key integrated circuit
JPH06276205A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd ネットワークシステム
US20020082043A1 (en) * 1994-05-19 2002-06-27 Kari-Pekka Wilska Device for personal communications, data collection and data processing, and a circuit card
JP3169523B2 (ja) * 1995-01-27 2001-05-28 三菱電機株式会社 パーソナル通信装置
JPH09204392A (ja) * 1996-01-24 1997-08-05 Fujitsu Ltd バス変換制御装置
JPH10210165A (ja) 1997-01-23 1998-08-07 Olympus Optical Co Ltd 情報通信機器
US6101566A (en) * 1998-03-13 2000-08-08 Compaq Computer Corporation Computer system with bridge logic that includes an internal modular expansion bus and a common target interface for internal target devices
DE69814182T2 (de) * 1998-08-10 2004-04-01 Micron Technology, Inc. Prozessor oder zentraleinheit mit internem register für peripheriezustand
US6119179A (en) * 1998-08-28 2000-09-12 Pda Peripherals Inc. Telecommunications adapter providing non-repudiable communications log and supplemental power for a portable programmable device
JP3708729B2 (ja) * 1998-11-18 2005-10-19 富士通株式会社 半導体記憶装置
US6404231B1 (en) * 1999-02-16 2002-06-11 Ericsson Inc. Method and apparatus for electrically coupling digital devices
US6738845B1 (en) * 1999-11-05 2004-05-18 Analog Devices, Inc. Bus architecture and shared bus arbitration method for a communication device
WO2001058191A2 (en) * 2000-02-04 2001-08-09 Qualcomm Incorporated Interface between modem and subscriber interface module (sim)
JP2001282704A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd データ処理装置及びデータ処理方法とデータ処理システム
JP2002002975A (ja) * 2000-06-16 2002-01-09 Sharp Corp 画像形成機の給紙装置
US6785556B2 (en) * 2000-08-11 2004-08-31 Novatel Wireless, Inc. Method and apparatus for a software configurable wireless modem adaptable for multiple modes of operation
US7376769B1 (en) * 2000-09-14 2008-05-20 Intel Corporation Wireless computing device having an application and wireless subsystem and method therefore
JP2002197052A (ja) * 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd バスモード切替え可能な通信装置
US6968453B2 (en) * 2001-01-17 2005-11-22 International Business Machines Corporation Secure integrated device with secure, dynamically-selectable capabilities
US6801755B2 (en) * 2001-03-29 2004-10-05 Intol Corporation Method and apparatus for providing a radio module for a computer system
JP2002297529A (ja) * 2001-03-30 2002-10-11 Sony Corp データ処理装置
JP2001339489A (ja) 2001-04-02 2001-12-07 Konica Corp 情報伝送装置
JP2002328845A (ja) * 2001-05-07 2002-11-15 Fujitsu Ltd 半導体集積回路及びｉｃカードのセキュリティー保護方法
US6915142B1 (en) * 2001-09-21 2005-07-05 Novatel Wireless, Inc. Systems and methods for multi-mode wireless communication
US7502817B2 (en) * 2001-10-26 2009-03-10 Qualcomm Incorporated Method and apparatus for partitioning memory in a telecommunication device
US20030114152A1 (en) * 2001-12-18 2003-06-19 Gibbs Benjamin K. Wireless trickle SYNC device
US7290080B2 (en) 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
US6874054B2 (en) * 2002-12-19 2005-03-29 Emulex Design & Manufacturing Corporation Direct memory access controller system with message-based programming
US7574233B2 (en) * 2002-12-30 2009-08-11 Intel Corporation Sharing a radio frequency interface resource
US20040203976A1 (en) * 2002-12-30 2004-10-14 Gupta Vivek G. Power management for nodes coupled to a communication link
KR100630071B1 (ko) * 2003-11-05 2006-09-27 삼성전자주식회사 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치
US7917673B2 (en) * 2003-09-20 2011-03-29 Samsung Electronics Co., Ltd. Communication device and method having a shared local memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026119A (en) * 1994-06-15 2000-02-15 Motorola, Inc. Wireless packet data communications modem and method of use therein
US6353863B1 (en) * 1995-10-09 2002-03-05 Hitachi, Ltd. Terminal
CN1171577A (zh) * 1996-04-01 1998-01-28 摩托罗拉公司 可编程读/写访问信号及其方法
US6378102B1 (en) * 1996-04-22 2002-04-23 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device with multi-bank configuration

Also Published As

Publication number Publication date
GB0420876D0 (en) 2004-10-20
US20050066074A1 (en) 2005-03-24
KR20050029257A (ko) 2005-03-24
CN1619523A (zh) 2005-05-25
TWI250744B (en) 2006-03-01
JP2005108213A (ja) 2005-04-21
US7610061B2 (en) 2009-10-27
GB2406410A (en) 2005-03-30
GB2406410B (en) 2006-08-02
TW200513074A (en) 2005-04-01
DE102004046612B4 (de) 2010-12-30
JP4917746B2 (ja) 2012-04-18
DE102004046612A1 (de) 2005-04-28
KR100618834B1 (ko) 2006-08-31

Similar Documents

Publication Publication Date Title
CN1619523B (zh) 具有公共平台的通信设备和方法
CN100550000C (zh) 具有共享本地存储器的通信装置和方法
CN100498747C (zh) 一种数据处理主控设备、从设备、系统及方法
CN103559152B (zh) 基于pcie协议的cpu访问本地总线的装置及方法
CN105573951B (zh) 一种针对数据流传输的ahb总线接口系统
CN108536642A (zh) 大数据运算加速系统和芯片
CN101866328A (zh) 一种自动访问的串行总线读写控制方法
EP0017988B1 (en) Multiplex interface circuit connecting a processor to a synchronous transmission means
WO2004010308A3 (en) Improved inter-processor communication system for communication between processors
CN112965926A (zh) 一种spi接口安全芯片及spi接口电子装置
CN103389880A (zh) 整合无线通讯元件的存储器模块、装置与运作方法
CN103914427B (zh) 基于三根物理互连线的集成电路片上通讯方法及装置
CN105786741A (zh) 一种soc高速低功耗总线及转换方法
US6965952B2 (en) Bus framer
CN103399839B (zh) 媒介外围接口、电子装置及通信方法
KR100388342B1 (ko) 비동기 및 동기 프로토콜을 갖는 멀티 포트 메모리
EP0473455B1 (en) Work station having burst mode data transfer
WO2001084330A3 (en) A method and system for multi-channel transfer of data and control information
CN101321119B (zh) 实现数据比特交换的系统及方法
CN112199312A (zh) 通信设备的接口转换装置及通信系统
CN104518998B (zh) 一种两个芯片之间进行数据交换的方法
US20020174290A1 (en) Memory accelerator, acceleration method and associated interface card and motherboard
JPS59229663A (ja) 平行処理マルチｃｐｕシステム
JP2002094576A (ja) シリアル通信制御装置
JP2538644B2 (ja) インタ―フェイス変換装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20140920

EXPY Termination of patent right or utility model