发明内容
有鉴于此,本发明的第一个主要目的在于提供一种用于数据处理的主控设备,以实现数据处理系统中主控设备对至少一个从设备的同时操作,提高数据处理系统的容量、速度和功能。
本发明的第二个主要目的在于提供一种用于数据处理的从设备,以实现数据处理系统中主控设备对至少一个从设备的同时操作,提高数据处理系统的容量、速度和功能。
本发明的第三个主要目的在于提供一种数据处理系统,以实现主控设备对至少一个从设备的同时操作,提高数据处理系统的容量、速度和功能。
本发明的第四个主要目的在于提供一种数据处理方法,以实现数据处理系统中主控设备对至少一个从设备的同时操作,提高数据处理系统的容量、速度和功能。
为达到上述目的,本发明的技术方案具体是这样实现的:
一种用于数据处理的主控设备,包括接口模块、检测认证模块、时钟产生模块和操作命令模块,该主控设备还包括:时隙分配模块;
所述检测认证模块,用于对挂接在所述主控设备上的从设备进行电压识别及认证,获取从设备的数量、工作频率以及所述每个从设备的操作类型信息,并将所获取的信息发送给所述时隙分配模块;
所述时隙分配模块,用于根据所述从设备的信息将主时钟划分为读子帧和写子帧,并根据所述从设备的数量和所述每个从设备的操作类型将所述读子帧和写子帧进一步划分为时隙、将所述时隙分配给所述每一个从设备,将所述总线资源的分配结果发送给所述时钟产生模块,并通过所述接口模块向所述从设备发送包含所述总线资源的分配结果的配置命令;
所述时钟产生模块,用于根据所述总线资源的分配结果产生从时钟信号,并通过所述接口模块发出主时钟信号和所述从时钟信号。
其中,所述时钟产生模块所产生的从时钟信号可以同步于所述主时钟信号。
其中,在所述主控设备对所述从设备进行电压识别、认证及配置时,所述主时钟信号用于主控设备与从设备之间进行命令交换的同步时钟;在所述主控设备完成所述电压识别、认证及配置之后,所述主时钟信号用于所述主控设备与所述从设备之间数据和命令传输方向的判断依据;
所述从时钟信号在所述主控设备完成对所述从设备的电压识别、认证及配置之后有效。
其中,所述从设备的操作类型可以包括:读、写、命令或命令响应。
进一步地,所述时隙分配模块可以包括:时隙划分模块和工作频率选择模块;
所述检测认证模块,可以用于将所述从设备的数量和所述每个从设备的操作类型信息发送给所述时隙划分模块,并将所述每个从设备的工作频率发送给所述工作频率选择模块;
所述时隙划分模块,可以用于将所述主时钟划分为读子帧和写子帧,并根据所述从设备的数量和所述每个从设备的操作类型将所述读子帧和写子帧进一步划分为时隙、将所述时隙分配给所述每一个从设备,并将所述时隙分配的结果发送给所述时钟产生模块;
所述工作频率选择模块,可以用于将所述从设备中工作频率最低的从设备的工作频率确定为所述从时钟的工作频率发送给所述时钟产生模块;
所述时钟产生模块,可以用于根据所述时隙分配的结果以及所述从时钟的工作频率产生所述从时钟。
进一步地,所述时隙划分模块,可以用于判断本次总线资源分配所涉及的所有从设备的本次操作是否已完成,在所述本次操作已完成时,继续根据下一次操作的类型进行总线资源分配。
一种用于数据处理的从设备,包括接口模块、上电检测模块、控制模块、寄存器组和存储体模块,该从设备还包括:时钟分配模式选择模块;
所述接口模块,用于接收来自于所述从设备所挂接主控设备的主时钟信号和从时钟信号,以及包含总线资源分配结果的配置命令;
所述上电检测模块,用于在所述从设备上电时,检测所述从设备的工作模式,并将所述工作模式通知所述时钟分配模式选择模块;
所述时钟分配模式选择模块,用于根据来自于所述接口模块的主时钟信号和从时钟信号,以及所述上电检测模块通知的工作模式,完成所述从设备在各种工作模式下的时钟定义和信号选择功能,并将时钟定义和信号选择的结果通知所述控制模块;
所述控制模块,用于根据所述配置命令中的总线资源分配结果对所述寄存器组进行配置,并根据所述时钟定义和信号选择的结果对所述存储体模块进行访问与控制;
所述寄存器组,用于配置总线资源的分配结果。
进一步地,所述控制模块可以包括:数据接口控制子模块、命令接口控制子模块和存储体接口控制子模块;
所述数据接口控制子模块,可以与所述接口模块中的数据总线、所述存储体接口控制子模块相连,用于根据所述时钟分配模式选择模块通知的时钟定义和时钟同步信号,完成不同工作模式下数据总线的电路切换,并完成所述数据总线与所述存储体接口控制子模块之间数据的传输;
所述命令接口控制子模块,可以与所述接口模块中的命令线、所述寄存器组以及所述存储体接口控制子模块相连,用于接收来自于所述时钟分配模式选择模块的命令时钟,并向所述时钟分配模式选择模块发送时钟选择控制信号,实现所述从设备中各种命令的状态积;
所述存储体接口控制子模块,可以与所述数据接口控制子模块、所述命令接口控制子模块以及所述存储体模块相连,用于根据来自于所述命令接口控制子模块的命令,将来自于所述数据接口控制子模块的数据输入所述存储体模块,或将所述存储体模块中的数据输出到所述数据接口控制子模块。
进一步地,所述上电检测模块可以划分为上电检测模块和上电模式检测模块;
所述上电检测模块,可以用于根据所述电源信号地信号启动所述数据接口控制子模块、命令接口控制子模块、存储体接口控制子模块和上电模式检测模块开始工作;
所述上电模式检测模块,可以用于根据所述从时钟信号的电平高低,在上电时检测所述从设备的工作模式,并将所述工作模式通知所述时钟分配模式选择模块。
进一步地,所述从设备中可以包括安全加解密模块;
所述安全加解密模块,可以用于根据来自于所述命令接口控制子模块的命令,对来自于所述数据接口控制子模块的数据实现加密或解密。
其中,所述寄存器组中可以设置有用于配置所述总线资源的分配结果的寄存器,所述寄存器包含的字段可以有:
最小时钟单元字段,用于存储计算时隙时的最小时间单位,所述字段所存储的值包含至少一个从时钟周期,;
发送时钟基数字段,用于存储所述从设备发送数据时、时隙计算的起始时钟位置,所述字段所存储的值的单位为所述最小时间单位;
发送时钟个数字段,用于存储所述从设备发送数据进行时隙计算时,从起始时钟位置开始占用的最小时钟单位的个数;
接收时钟基数字段,用于存储所述从设备接收数据时、时隙计算的起始时钟位置,所述字段所存储的值的单位为所述最小时间单位;
接收时钟个数字段,用于存储所述从设备接收数据进行时隙计算时,从起始时钟位置开始占用的最小时钟单位的个数;
一帧读时钟单元数字段,用于存储所述从设备所挂接的主控设备中、一帧中读操作所占的长度;
一帧写时钟单元数字段,用于存储所述从设备所挂接的主控设备中、一帧中写操作所占的长度。
其中,所述寄存器的长度可以为196位;
所述最小时钟单元字段的长度可以为8位,其取值范围为从1至256的整数;
所述发送时钟基数字段的长度可以为16位,其取值范围为从1至65536的整数;
所述发送时钟个数字段的长度可以为16位,其取值范围为从1至65536的整数;
所述接收时钟基数字段的长度可以为16位,其取值范围为从1至65536的整数;
所述接收时钟个数字段的长度可以为16位,其取值范围为从1至65536的整数;
所述一帧读时钟单元数字段的长度为56位;
所述一帧写时钟单元数字段的长度为56位。
较佳地,所述发送时钟基数字段所存储的值与所述发送时钟个数字段所存储的值之和小于等于所述一帧读时钟单元数字段所存储的值;
所述接收时钟基数字段所存储的值与所述接收时钟个数字段所存储的值之和小于等于所述一帧写时钟单元数字段所存储的值。
其中,所述从设备的工作模式可以包括:时分双工多模式通信TDMMC卡模式、多模式通信MMC卡模式、安全数据SD卡模式和同步外设接口SPI卡模式中的一种或多种的组合。
其中,所述从设备中各接口信号对应于工作模式为TDMMC卡模式、MMC卡模式、SD卡模式和SPI卡模式时的信号定义为:
当工作模式为TDMMC卡模式时,对应的接口信号线包括:2根时钟信号线、1根电源信号线、1根地信号线、1根命令线和16根数据线;
当工作模式为MMC卡模式时,对应的接口信号线包括:1根时钟信号线、1根电源信号线、1根地信号线、1根命令线和8根数据线;
当工作模式为SD卡模式时,对应的接口信号线包括:1根时钟信号线、1根电源信号线、1根地信号线、1根命令线和4根数据线;
当工作模式为SPI卡模式时,对应的接口信号线包括:1根时钟信号线、1根电源信号线、1根地信号线、1根输入信号线和1根输出信号线。
一种数据处理系统,包括主控设备、主控设备与从设备之间的接口总线、挂接在总线上的至少一个支持所述总线接口协议的从设备、以及供电设备;
所述主控设备,用于对挂接在所述主控设备上的从设备进行电压识别及认证,获取从设备的数量、工作频率以及所述每个从设备的操作类型信息,并用于根据所述获取的从设备的信息将主时钟划分为读子帧和写子帧,并根据所述从设备的数量和所述每个从设备的操作类型将所述读子帧和写子帧进一步划分为时隙、将所述时隙分配给所述每一个从设备,并根据所述总线资源的分配结果产生从时钟信号,通过所述主控设备与从设备之间的接口总线向所述从设备发出主时钟信号、所述从时钟信号以及包含所述总线资源分配结果的配置命令;
所述从设备,用于通过所述主控设备与从设备之间的接口总线接收所述主控设备发出的所述主时钟信号和从时钟信号,以及所述包含总线资源分配结果的配置命令,并用于根据所述主时钟信号和从时钟信号、以及所述从设备上电检测时检测到的工作模式,完成所述从设备在各种工作模式下的时钟定义和信号选择功能;
所述主控设备与从设备之间的接口总线用于传输所述主时钟信号和从时钟信号,以及所述包含总线资源分配结果的配置命令。
较佳地,所述主控设备所发出的从时钟信号同步于所述主时钟信号。
其中,所述从设备可以包括:数据存储卡和输入/输出设备。
一种数据处理方法,该方法包括以下步骤:
A、主控设备对挂接在所述主控设备上的从设备进行电压识别及认证,获取所述从设备的数量、工作频率以及所述每个从设备的操作类型信息;
B、主控设备根据所述从设备的信息将主时钟划分为读子帧和写子帧,并根据所述从设备的数量和所述每个从设备的操作类型将所述读子帧和写子帧进一步划分为时隙、将所述时隙分配给所述每一个从设备,并根据总线资源的分配结果对所述从设备进行配置、确定从时钟信号的工作频率和每帧包含的时隙数量;
C、主控设备根据所确定的从时钟信号的工作频率发出从时钟信号,与所述从设备进行数据或信息的交互。
较佳地,步骤A所述进行电压识别及认证可以包括以下步骤:
A1、所述主控设备检测所述从设备上从时钟信号引脚的电平,若所述从时钟信号引脚的电平为逻辑低电平,则启动MMC/SD卡检测程序,并结束本方法;否则,继续执行步骤A2;
A2、所述主控设备使用主时钟信号作为时钟同步信号向所述从设备发送电压查询命令,所述命令中包含当前总线支持的最小电压;
A3、所述主控设备读取所述从设备返回的响应信息,并判断所述从设备是否支持此电压操作,若不支持,则继续执行步骤A4;否则,继续执行步骤A6;
A4、所述主控设备对所述从设备返回的所支持的最小电压进行判断,检查是否超过所述主控设备可向所述从设备施加的最大操作电压,如果所述从设备支持的最小电压超过所述主控设备可以向所述从设备施加的电压,则所述主控设备判断所述从设备没有通过电压检测,结束本方法;否则,继续执行步骤A5;
A5、所述主控设备调整操作电压,重新向所述从设备发送电压查询命令,并继续执行步骤A3;
A6、所述主控设备在确定可以向所述从设备施加的最小电压之后,向所述从设备发出认证命令;
A7、所述主控设备判断是否存在未经认证的从设备,如果不存在未经认证的从设备,则主控设备将调整操作电压,继续执行步骤A3;如果存在未经认证的从设备,继续执行步骤A8。
A8、对当前从设备进行认证;
A9、从设备认证结束后,所述主控设备重新发送认证命令,继续执行步骤A6。
其中,所述从设备的操作类型可以包括:读、写、命令或命令响应。
由上述技术方案可见,本发明通过在数据处理系统中增加一条时钟信号线作为基本的位单元载体,并将现有数据处理系统中的时钟同步信号用于同步帧信息,然后根据主控设备上所挂接从设备的信息,分配总线资源,将现有时钟同步信号划分为时隙,由各从设备根据所分配的时隙完成读写操作,从而构建出了一种简单、高效的数据处理系统,实现了数据处理系统中主控设备对至少一个从设备的同时操作,提高了数据处理系统的容量、速度和功能。
能。
本发明数据处理主控设备、从设备、系统和方法将为移动数据处理带来以下优点:
1、可以同时进行读写操作。
由于本发明数据处理系统中,一帧可以分为读时隙和写时隙,因此,在本发明数据处理系统中,主控设备可以在同一时间对至少一个从设备、或同一从设备内的不同模块进行操作,例如,对从设备1进行读操作、对从设备2进行写操作;对某个从设备的模块1进行读操作、模块2进行写操作。同时,为了更好的利用总线的资源,读时隙和写时隙可以动态分配,如此,主控设备就可以根据任务量的要求对从设备进行灵活的配置。
这种功能上的提高对于目前的一些影像设备使用移动数据存储卡存储影像内容,需要进行本机编辑的情况可以提高效率,因为编辑的时候涉及到大量的数据读写操作情况,所以支持同时读写的数据处理系统的效率性能指标将高出许多。
2、容量扩充非常方便,并且在容量扩充的同时可以提高处理速度,而且易于实现流水操作,便于提高设备数据传输速率。
最简单的容量扩充方法就是构建多卡系统。对于现有数据处理系统,在增加从设备、扩充容量的同时,还需要增加相当的接口转换设备;而采用本发明数据处理系统扩充容量仅需要增加从设备,例如,可以采取将多张微型卡插入适配器中的方式扩充卡的容量因为本发明数据处理系统本身就是针对至少一个从设备进行操作的数据处理系统。
并且,本发明数据处理系统在扩充容量的同时,还可以提高处理速度。这是因为:在本发明数据处理系统中,主控设备可以同时向挂接在总线上的从设备发送操作命令,各个从设备在接到操作指令后,就可以进行相应的处理。而对于现有数据处理系统而言,由于同时只能对一个从设备进行操作,因此,只是容量的扩充,而对速度没有提高。
此外,由于移动存储设备都是基于非易失存储器组成,所以除了接口速度外,决定移动存储设备数据传输速率的主要因素就是非易失存储器的速率。因为成本问题使得移动存储设备生产厂家大都采用存储密度高的非易失存储器,但是这种存储器的速度又相对较低,所以造成现在移动存储设备市场上出现的产品大都指标不高。虽然有提高速度的办法,就是采用移动存储设备内部并行对多片非易失存储器操作的办法提高速度,但是这样需要重构相关的存储器控制器结构和改进存储设备的流程。而如果采用本发明数据处理结构,那么采用多片数据存储卡的方案就可以提高数据传输速度。最简单的生产一个卡套,内部放进两个MICRO型的本发明从设备,就达到了容量和速度双重扩充的目的。并且,因为本发明数据处理系统本身提供了实现流水并行的方便条件,所以提高速度和扩充容量上控制器实现起来也将相对简单。
3、对于单一设备实现多种功能提供了便利。
将来从设备的发展趋势是将多种功能模块集成在一个从设备中。目前的数据处理系统主要是针对非易失性存储器架构设计,所以并不适合实现I/O功能,即便现在有几个标准如SDIO标准以及SONY的记忆棒I/O都有相应的I/O设备标准,但是目前推广的并不理想。主要原因是因为其标准本身就是按照存储功能制定的,为适应扩充I/O功能的需要,才扩展了命令集和数据存储卡内部的地址空间划分,换句话说,就是建立原来存储的映像空间和相应的“I/O执行信息”之间的映射关系,这样处理后使得虽然存储和I/O功能可以集于一身,但是不能同时使用;并且,I/O功能必须以中断的工作方式来适应实时性工作的要求。
而本发明数据处理系统体系上就是支持多设备,同时又可以适配于不同的通信协议,并且,一旦时隙指定完毕之后各个从设备的传输就是完全不相关的,这样就为多种协议适配TDMMC提供了便利条件。所以基于本发明的思想构建功能设备,如输入法,存储,收音等功能集于一身的从设备就容易得多。例如,收音功能接收的数据数字化之后,送到主端变换成模拟音频由扬声器送出,这个中间的传输过程数据量不会很大,但是必须保证传送数据“均匀性”,就是每毫秒的数据流量要有保证。在工作时,本发明数据处理系统将在收音I/O模块和主控设备之间分配一个固定的时隙,用于收音信息数据的输出,而且一旦这个时隙分配完毕,在没有撤销之前一直有效,就相当于在主设备和收音I/O模块之间建立了一个暂时的连接,微观上虽然不连续,但是数据传输确实均匀有序的,所以可以很好的解决这个问题。
4、方便了安全管理。
因为在本发明数据存储系统架构中,从设备可以实现至少一个子功能,而主控设备对从设备的访问可以分时并行进行,这样就可以在一个母从设备端设置至少一个子体,在母从设备中集中设置各个子体的安全认证管理级别或版权保护级别,不同的子体可以根据自己采用的安全级别,通过各自分离的信道与主控设备进行信息和数据的交换,从而可以针对不同的信道进行不同级别的安全认证设置或版权保护设置。
5、对文件系统的兼容性得以提高。
由于本发明从设备可以实现多存储子体,每个存储子体操作完全独立,所以文件系统的管理可以在物理上分成存储子体管理,并在同一母体上实现统一存储设备管理,例如设备表和文件系统格式表,这样主控设备通过查看设备表和文件系统表,就可以了解到包含子体的数量和各个子体的文件格式,从而有针对性的根据主控设备兼容的文件系统格式,选择相应的子体工作。这样数据处理系统的文件系统类型便于管理,而且可以方便的实现一个存储设备上至少一个文件系统的共存。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
在通信领域中,时分多址是一种非常普遍、成熟的通信方式。传输用的主时钟就是数据载体,在反复传输的帧结构中将主时钟封装成时隙,每一个或几个时隙对应一次数据传输,如此,使一条物理线路可以传输多对数据通信流,从而解决了多目标占用同一线路时的相互数据挤占问题。
本发明的主要思想就是将通信系统中的时分多址技术借鉴到数据处理系统,在数据处理系统中增加一条时钟信号线作为基本的位单元载体,并将现有数据处理系统中的时钟同步信号用于同步帧信息,即:首先根据主控设备上所挂接从设备的信息,分配总线资源,并将现有时钟同步信号划分为时隙,然后由各从设备根据所分配的时隙完成读写操作,从而构建出一种简单、高效的数据处理系统,实现主控设备对至少一个从设备的同时操作,达到提高数据处理系统的容量、速度和功能的目的。
由于本发明在引入了时分多址技术的同时,也保留了MMC协议中命令和数据相分离的概念,因此,将本发明数据处理主控设备、从设备、系统及方法称为时分多模式(TDMMC:Time Division Multi Mode Communication)主控设备、从设备、系统和方法。
图3为本发明TDMMC数据处理系统的组成结构示意图。参见图3,该系统包括:主控设备、主控设备与从设备之间的接口总线、挂接在总线上的至少一个支持该总线接口协议的从设备、以及系统的供电设备。这里,将主控设备与从设备之间的接口总线称为TDMMC总线。
图3所示本发明TDMMC数据处理系统中,TDMMC总线为一主多从总线,挂接在总线上的主控设备可以管理至少一个挂接在总线的从设备,TDMMC总线上的接口信号包括:电源信号、地信号、时钟同步信号、命令信号以及数据信号;
TDMMC总线上的从设备可以包括:TDMMC数据存储卡和输入/输出(I/O)设备,其中,TDMMC数据存储卡可以根据其存储介质的不同,具体分为:TDMMC只读存储器(ROM)、TDMMC一次可编程存储器(OTP)、TDMMC多次可编程存储器(MTP)和TDMMC闪速存储器(FLASH)等。
本发明TDMMC总线上存在两个时钟同步信号,分别为主时钟信号和从时钟信号,其中,主时钟信号对应于现有技术中的时钟同步信号,从时钟信号是本发明新增的时钟同步信号。
本发明中,主时钟信号在数据处理系统工作的不同阶段有着不同的作用。具体而言,在主控设备对从设备进行初始化认证和配置的阶段,主时钟信号主要用作主控设备与从设备之间进行命令交换的同步时钟,在该阶段中,主控设备完成对从设备的初始认证,包括对至少一个从设备的认证、电压识别、以及对从设备的配置等;当主控设备完成对从设备的认证和配置之后,主时钟信号用作主控设备与从设备之间数据和命令传输方向的判断依据,例如,可以规定在帧的前半个周期主控设备发送数据或命令,在帧的后半个周期主控设备接收数据或命令响应等;这里,一个主时钟周期是指一个主时钟中、两个相邻上升沿之间的一段时间,每个帧对应一个主时钟周期。
从时钟信号在主控设备完成对从设备的认证和配置之后才有效,当主控设备对从设备的认证结束后,主控设备通过命令和已经分配的地址获取每个从设备的信息,进行总线资源分配,即将主时钟划分时隙,并为各从设备分配相应的时隙,然后将时隙的分配结果分别通知各个从设备,此后,主控设备发出从时钟信号,与主时钟信号一起,同步主控设备与从设备之间的数据和命令交互,完成对从设备的各种读/写操作。
本发明从时钟信号严格同步于主时钟信号,并由主时钟来标志帧的周期。下面通过一个示例说明本发明TDMMC系统中的时序关系。
图4为本发明TDMMC系统中示例性的时序关系示意图。参见图4,其中M_CLK表示主时钟信号、S_CLK表示从时钟信号、CMD表示命令信号、Data[0:n]表示数据信号、sub1_receive_clk表示从设备1的工作时钟信号、sub2_receive_clk表示从设备2的工作时钟信号。
图4所示示例中,将一个主时钟周期的前半个周期作为读子帧,在读子帧中主控设备接收来自于从设备的数据或命令响应;后半个周期作为写子帧,在写子帧中主控设备向从设备发送数据或命令;
将每一个读子帧/写子帧进一步均匀划分为4个时隙,并将所得到的信号作为从时钟信号;
将每一个读子帧/写子帧中的第1个时隙分配给从设备1,将每一个读子帧/写子帧中的第2个时隙分配给从设备2。
如此,主控设备即可在读子帧的第1个时隙读取从设备1中的数据、或接收来自于从设备1的命令响应;
在读子帧的第2个时隙读取从设备2中的数据、或接收来自于从设备2的命令响应;
在写子帧的第1个时隙向从设备1发送数据或命令;
在写子帧的第2个时隙向从设备2发送数据或命令。
上述主时钟信号和从时钟信号均由TDMMC数据处理系统中的主控设备控制、发出。图5为本发明TDMMC主控设备的组成结构示意图。参见图5,该主控设备可以用于图3所示系统中,该主控设备包括:接口模块501、检测认证模块502、时隙分配模块503、时钟产生模块504和操作命令模块505。
其中,接口模块501是主控设备与从设备之间的通信接口,用于通过TDMMC总线向从设备发出电源信号、地信号、时钟同步信号以及命令信号,并接收来自于从设备的命令响应和数据信号;本发明TDMMC主控设备发出的时钟同步信号有两个,分别为:主时钟信号和从时钟信号,并且,本发明TDMMC主控设备的接口模块501还用于向从设备发出包含总线资源分配结果的配置命令;
检测认证模块502,用于通过接口模块对挂接在主控设备上的从设备进行电压识别和初始化认证等操作,获取挂接在主控设备上的从设备的信息,并将该信息发送给时隙分配模块503;这里,从设备的信息包括:挂接在主控设备上的从设备的数量、工作频率以及每个从设备的操作类型等信息,操作类型包括:读、写、命令或命令响应等,在进行电压识别时,检测认证模块502可以对一次性对至少一个同类从设备的电压进行识别;
时隙分配模块503,用于根据挂接在主控设备上的从设备的信息进行总线资源分配,将总线资源的分配结果通知时钟产生模块504,并通过接口模块以总线资源的分配结果对各从设备进行配置;进行总线资源分配之后,只有当本次总线资源分配所涉及的所有从设备的本次操作完成之后,主控设备才能够根据下一次操作的类型进行新一轮的总线资源分配,因此,时隙分配模块503进一步用于判断本次总线资源分配所涉及的所有从设备的本次操作是否完成,如果已完成,则根据下一步的操作进行新一轮的总线资源分配,否则,不重新进行总线资源分配;
时钟产生模块504,用于在主控设备上电之后产生主时钟信号通过接口模块501发出,并进一步用于根据总线资源的分配结果产生从时钟信号通过接口模块501发出;
操作命令模块505,用于通过接口模块501向从设备发出各种操作命令、接收从设备返回的各种命令响应,以及通过接口模块501向从设备发送数据、接收来自于从设备的数据等。
图5所示本发明TDMMC主控设备中的时隙分配模块可以进一步包括:时隙划分模块和工作频率选择模块。该时隙分配模块进行总线资源分配的过程为:
首先,由检测认证模块将从设备的数量和每个从设备的操作类型信息发送给时隙划分模块,并将每个从设备的工作频率发送给工作频率选择模块;
然后,由时隙划分模块将主时钟划分为读子帧和写子帧,并根据从设备的数量和每个从设备的操作类型将读子帧和写子帧进一步划分为时隙、将时隙分配给每一个从设备,并将时隙分配的结果发送给时钟产生模块;
再由工作频率选择模块将从设备中工作频率最低的从设备的工作频率确定为从时钟的工作频率发送给时钟产生模块;
最后,由时钟产生模块根据时隙分配的结果以及从时钟的工作频率产生从时钟。
图6为本发明TDMMC从设备的组成结构示意图。参见图6,该TDMMC从设备可以用于图3所示系统中,该TDMMC从设备包括:接口模块601、上电检测模块602、时钟分配模式选择模块603、控制模块604、寄存器组605和存储体模块606。
本发明TDMMC从设备既能工作在本发明TDMMC总线下,也能够兼容现有多种总线协议,因此,与图2所示现有从设备相比,图6所示本发明从设备中新增了时钟分配模式选择模块603,并对图2所示接口模块和寄存器组进行了相应的改进,得到如图6所示的接口模块601和寄存器组605。
其中,接口模块601是从设备与主控设备之间的通信接口,用于接收来自于主控设备的时钟同步信号、电源信号、地信号、命令信号和数据信号,并向主控设备发出命令响应和数据信号;本发明TDMMC从设备接收的时钟同步信号有两个,分别为:主时钟信号和从时钟信号,并且,本发明TDMMC从设备的接口模块601还用于接收来自于主控设备的包含总线资源分配结果的配置命令;
上电检测模块602,用于根据电源信号和地信号启动从设备中各模块开始工作,并进一步用于在上电时检测和确认本发明TDMMC从设备的工作模式、将所确认的工作模式通知时钟分配模式选择模块603;
时钟分配模式选择模块603,用于根据来自于接口模块601的主时钟信号和从时钟信号,以及上电检测模块602通知的工作模式,完成本发明TDMMC从设备在各种工作模式下的时钟定义和信号选择功能,并将时钟定义和信号选择的结果通知控制模块604;
控制模块604,用于根据命令信号中的总线资源分配结果对寄存器组605进行配置,并根据所述时钟定义和信号选择的结果实现对存储体模块606的访问与控制;
寄存器组605,用于存储从设备的相关状态和信息,是主控设备与从设备进行信息或数据交换的窗口;主控设备可以通过寄存器组获取从设备的相关状态和信息,并通过对寄存器组中相关寄存器的设置,对从设备的操作条件进行相关的配置,使从设备按照一定的步骤进行操作,以实现对从设备的控制;
寄存器组605中除包括现有从设备中的操作条件寄存器(OCR)、认证寄存器(CID)、记录所分配地址的寄存器(RCA)、驱动能力寄存器(DSR)和相关操作信息寄存器(CSD)之外,还包括本发明新增的TDMMC寄存器(DCR);DCR用于在TDMMC从设备正常工作之前,根据来自于控制模块的时隙分配结果进行相关的配置;
存储体模块606,用于存储数据;目前,通常采用FLASH存储器芯片作为存储器单元,但是也可以使用ROM或者电可擦除可编程只读存储器(E2PROM)等采用其它半导体工艺制成的存储器芯片作为存储器单元。存储器单元可以由至少一个存储器子单元组成,存储器子单元仍然由存储器芯片构成。
上述寄存器组605中的DCR寄存器是主控设备对TDMMC从设备进行操作之前进行时隙分配的寄存器。下面通过一个示例说明如何定义该DCR寄存器中的各个字段。该示例中,DCR寄存器为196位,对于主控设备而言,此寄存器为可读写(RW)操作类型。该DCR寄存器中可以包含如表1所示的字段:
保留 | Reserved | 16 | [184:195] |
一帧写时钟单元数 | Write Numbers of MCU per Frame(WRNMpF) | 56 | [183:128] |
最小时钟单元 | Min Clock Unit(MCU) | 8 | [127:120] |
发送时钟基数 | Transmit Clock Numbers of MCU Base(TCNMB) | 16 | [119:104] |
发送时钟个数 | Transmit Clock Numbers of MCU(TCNM) | 16 | [103:88] |
接收时钟基数 | Receive Clock Numbers of MCU Base(RCNMB) | 16 | [87:72] |
接收时钟个数 | Receive Clock Numbers of MCU(RCNMB) | 16 | [71:56] |
一帧读时钟单元数 | Read Numbers of MCU per Frame(RNMpF) | 56 | [55:0] |
表1
表1中各个字段的含义描述如下:
最小时钟单元字段(MCU):用于存储在计算接收或发送数据时隙时的最小时间单位,该字段所存储的值定义了一个时钟单位,包含至少一个从时钟周期,其取值范围可以是从1至256的整数;
发送时钟基数字段(TCNMB):用于存储从设备发送数据时、时隙计算的起始时钟位置,该字段所存储的值的单位为MCU,取值范围可以是从1至65536的整数;
发送时钟个数字段(TCNM):用于存储从设备发送数据进行时隙计算时,从起始时钟位置开始占用的最小时钟单位的个数,其取值范围可以是从1至65536的整数;
接收时钟基数字段(RCNMB):用于存储从设备接收数据时、时隙计算的起始时钟位置,该字段所存储的值的单位为MCU,取值范围可以是从1至65536的整数;
接收时钟个数字段(RCNM):用于存储从设备接收数据进行时隙计算时,从起始时钟位置开始占用的最小时钟单位的个数,其取值范围可以是从1至65536的整数;
一帧读时钟单元数字段(RNMpF):该字段针对主控设备,用于存储TDMMC从设备所挂接的主控设备中、一帧中读操作所占的长度,其值表示最小时钟单位的个数,该字段的宽度为56位;
一帧写时钟单元数字段(WNMpF):该字段针对主控设备,用于存储TDMMC从设备所挂接的主控设备中、一帧中写操作所占的长度,其值表示最小时钟单位的个数,该字段的宽度为56位;
16位保留位,供将来功能扩展使用。
在DCR寄存器的设置过程中,TCNMB+TCNM的值应小于等于RNMpF的值;RCNMB+RCNM的值应小于等于WNMpF的值。
表1所包含的字段仅用于提供一个示例,在实际应用中,可以根据需要对表1所示字段的宽度、取值范围等进行修改或扩展。
本发明从设备可以是数据存储卡,也可以是I/O设备,为了进一步说明本发明TDMMC从设备的具体实施方式,下面提供一个本发明TDMMC数据存储卡的较佳实施例。
将图6所示控制模块604根据其控制功能的具体分工,进一步划分为数据接口控制子模块、命令接口控制子模块和存储体接口控制子模块;并将所示上电检测模块602进一步划分出上电模式检测模块,用于在上电时检测和确认本发明TDMMC从设备的工作模式;此外,为了增强安全性,在图6所示本发明TDMMC从设备中加入安全加解密模块,实现加密或解密。按照上述思路,即可得到如图7所示的本发明TDMMC数据存储卡的较佳组成结构示意图。
参见图7,该TDMMC数据存储卡包括如图6所示的接口模块601、上电检测模块602、时钟分配模式选择模块603、寄存器组605和存储体模块606,还包括数据接口控制子模块710、命令接口控制子模块720、存储体接口控制子模块730、上电模式检测模块740和安全加解密模块750。
其中,上电检测模块602,用于根据电源信号、地信号启动数据接口控制子模块710、命令接口控制子模块720、存储体接口控制子模块730和上电模式检测模块740开始工作;
上电模式检测模块740,用于根据从时钟信号引脚的电平高低,在上电时检测和确认本发明TDMMC数据存储卡的工作模式,并通知时钟分配模式选择模块603;
数据接口控制子模块710,与接口模块701中的数据总线、存储体接口控制子模块730以及安全加解密模块750相连,用于根据时钟分配模式选择模块603通知的时钟定义、时钟同步信号,完成不同工作模式下数据总线的电路切换,并完成数据总线与存储体接口控制子模块730以及安全加解密模块750之间数据的传输;
命令接口控制子模块720,与接口模块中的命令线、寄存器组605、安全加解密模块750以及存储体接口控制子模块730相连,用于接收来自于时钟分配模式选择模块603的命令时钟,并向时钟分配模式选择模块603发送时钟选择控制信号,实现TDMMC数据存储卡中各种命令的状态积;
存储体接口控制子模块730,与数据接口控制子模块710、命令接口控制子模块720以及存储体模块606相连,是存储体模块606的访问接口,用于根据来自于命令接口控制子模块720的命令,将来自于数据接口控制子模块710的数据输入存储体模块606,或将存储体模块606中的数据输出到数据接口控制子模块710;
安全加解密模块750,用于根据来自于命令接口控制子模块720的命令,对来自于数据接口控制子模块710的数据实现加密或解密;其中,加密/解密可以使用DES、RSA等对称或非对称加解密算法。
图7所示TDMMC数据存储卡中,接口模块601包括的接口信号线有:2根时钟信号线、1根电源信号线、1根地信号线、1根命令线和16根数据线。
2根时钟同步信号线分别记为M_CLK和S_CLK,其中,M_CLK用于传输主时钟信号,S_CLK为复用线,当该数据存储卡工作在MMC或SD模式下时,S_CLK用作地信号线,传输地信号;当该数据存储卡工作在本发明TDMMC模式下时,S_CLK用作从时钟信号线,传输本发明从时钟信号。关于本发明主时钟信号和从时钟信号的关系及用途请参见本说明书中关于本发明时钟同步信号的描述,在此不再赘述。
命令线用于传输主控设备与该TDMMC数据存储卡之间的命令和响应;数据总线用于传输主控设备与该TDMMC数据存储卡之间的数据,数据总线的宽度可以为1位、4位、8位或16位。
如前所述,本发明TDMMC从设备可以根据所挂接总线协议的类型确定其自身的工作模式,针对不同的工作模式,图7所示本发明TDMMC数据存储卡中各接口信号线所代表的物理意义也不尽相同。表2示出了本发明TDMMC数据存储卡中各接口信号线对应于工作模式为TDMMC卡模式、MMC卡模式、SD卡模式和SPI卡模式时的信号定义。
表2
本发明TDMMC数据存储卡内的各控制模块可以根据卡的工作模式进行相应的电路切换与控制,使本发明TDMMC数据存储卡根据所挂接总线协议的类型工作于不同的模式之下。
基于本发明上述数据处理系统、主控设备和从设备,本发明实现数据处理的方法为:首先,主控设备对从设备进行电压识别及认证,获取从设备的相关信息,然后根据挂接在总线上的从设备的相关信息进行总线资源的分配,并根据总线资源的分配结果对从设备进行配置、确定从时钟信号的工作频率和每帧包含的时隙数量,之后发出从时钟信号,并向从设备发送相关的操作命令及数据,进行对从设备的访问,以及数据或信息的交互。在整个操作过程中,只有主控设备可以对总线资源进行调整,从设备只能按照主控设备发出的总线资源分配信息进行相关的配置。下面通过一个详细的流程说明本发明数据处理方法的具体实施方式。
图8为本发明TDMMC数据处理方法的流程示意图。参见图8,该方法包括以下步骤:
步骤801:将从设备插入TDMMC系统中主控设备的读卡器上。
步骤802:主控设备对从设备进行电压识别。
步骤803:主控设备对从设备进行认证。
步骤804:完成电压识别及认证之后,主控设备收集到挂接在总线上的从设备的信息;该信息包括:挂接在总线上的从设备的数量、工作频率以及每个从设备的操作类型等信息。
步骤805:主控设备根据挂接在总线上的从设备的信息,进行总线资源的分配,即对从设备进行时隙分配。
本步骤中,主控设备可以根据挂接在总线上的从设备的数量以及每个从设备的操作类型,先确定每个从设备占有的时隙,然后再根据从设备的工作频率确定从时钟的工作频率以及每帧中所包含的时隙数量。通常,主控设备可以将同时操作的从设备中、频率最低的从设备的工作频率作为从时钟的工作频率。
步骤806:主控设备判断对从设备的时隙分配是否完成,若未完成,则继续执行步骤805,否则,继续执行步骤807。
步骤807:主控设备向从设备发送操作命令。
这里,操作命令可以包括对从设备的读操作和写操作。
步骤808:主控设备与从设备之间进行数据的发送或接收、命令及响应的发送与接收,数据或信息的交互等。
步骤809:主控设备判断本次操作是否完成,若未完成,则继续执行步骤808,继续进行与从设备之间的数据或信息交互;否则,继续执行步骤806,重新判断是否进行时隙分配。
至此,结束本发明TDMMC数据处理方法流程。
上述步骤802和803中主控设备对从设备进行电压识别和认证的方法如图9所示。图9为本发明主控设备对从设备进行电压识别和认证的方法流程示意图。参见图9,图中涉及从设备的部分以本发明TDMMC数据存储卡为例进行说明,对于其他符合本发明TDMMC总线标准的从设备也可适用于该方法。图9所示方法包括以下步骤:
步骤901:主控设备检测数据存储卡上S_CLK引脚的电平,如果S_CLK引脚的电平为逻辑低电平,则继续执行步骤902,启动MMC/SD卡检测程序;如果S_CLK引脚的电平为逻辑高电平,则继续执行步骤904。
本步骤中,若S_CLK引脚的电平为逻辑高电平,则表明所挂接的数据存储卡中设置有S_CLK引脚,是符合本发明TDMMC总线标准的数据存储卡,应当使用本发明TDMMC工作模式下的电压识别和认证方式进行电压识别和认证;反之,若S_CLK引脚的电平为逻辑低电平,则表明所挂接的数据存储卡是符合现有其他总线协议标准的设备,应当启动相应的检测程序对其进行检测。
步骤902:启动MMC/SD卡检测程序。
本步骤中,MMC/SD卡检测程序的具体实施方式请参见MMC/SD卡的相关标准,在此不再赘述。进行MMC/SD卡检测之后,将检测出两种工作模式,分别为MMC/SD模式或SPI模式,模式的选择对主控设备来说是透明的。
步骤903:主控设备使用M_CLK作为时钟同步信号向数据存储卡发送电压查询命令,命令中包含当前TDMMC总线支持的最小电压。
步骤904:主控设备读取数据存储卡返回的响应信息,并判断此电压范围内的数据存储卡是否存在,若存在,则继续执行步骤905;否则,继续执行步骤907。
本步骤中,如果数据存储卡不支持此电压操作,将在响应信息中返回卡电压+最小递增量给主控设备,因此,主控设备可以通过数据存储卡返回的响应信息判断该数据存储卡是否支持此电压操作。
步骤905:主控设备对数据存储卡返回的卡支持的最小电压进行判断,检查是否超过主控设备可向数据存储卡施加的最大操作电压,如果数据存储卡支持的最小电压超过主控设备可以向数据存储卡施加的电压,则主控设备判断当前插入在读卡器上的数据存储卡没有通过电压检测,结束本检测认证流程;否则,继续执行步骤906。
步骤906:主控设备调整卡操作电压,重新向数据存储卡发送电压查询命令,并继续执行步骤904。
本步骤中,主控设备在上一个电压查询命令中电压的基础上,增加最小递增量,并重新向数据存储卡发送电压查询命令,则主控设备可以通过重复步骤904至906的操作,确定向数据存储卡可以施加的最小电压。
通过步骤904至步骤906的操作,主控设备可以一次性对至少一个同类从设备的电压进行识别。
步骤907:主控设备在确定可以向数据存储卡施加的最小电压之后,向数据存储卡发出认证命令。
步骤908:主控设备判断是否存在未经认证的数据存储卡,如果不存在未经认证的数据存储卡,则主控设备将调整数据存储卡的操作电压,重新向总线发送电压查询命令以及认证命令,即调整操作电压之后,继续执行步骤904;如果存在未经认证的数据存储卡,继续执行步骤909。
本步骤中,判断是否存在未经认证的数据存储卡的依据是:在数据存储卡接收到来自于主控设备的认证命令时,将其自身CID寄存器的值逐位发送到命令线上,所有的数据存储卡的命令线进行“线与”,“线与”的结果反馈给主控设备,如果主控设备接收的响应全为“FF”,则可以判定不存在需要认证的数据存储卡,否则判定还存在需要认证的数据存储卡。
步骤909:对当前数据存储卡进行认证。
步骤910:在主控设备发出认证命令后,此时总线上所有的卡将从低位开始逐位向命令线上发送CID寄存器的值,并逐位读取命令线上的值,然后与先前发送的值进行比对,如果相同,则继续发送,直到发送完为止,则此卡的认证结束,系统将重新发卡认证命令,继续执行步骤907。
至此,结束本发明主控设备对从设备进行电压识别和认证过程。运用上述方法可以实现对至少一个同类卡的电压识别。
上述步骤805中主控设备进行总线资源分配的过程是:主控设备在完成对至少一个从设备的认证和电压识别后,可以确定TDMMC总线上所挂接从设备的数量及工作频率,并能够确定对挂接在总线上从设备的操作类型,例如:读或写,命令或响应等,然后根据挂接在总线上的从设备的数量、工作频率、操作类型、数据量大小等信息,确定每个从设备在主时钟上的占有时隙,最后分配从时钟的工作频率和每帧包含的时隙数量,从而确定主时钟频率。在确定每个从设备的占有时隙之后,将总线资源的分配结果发送给从设备,使从设备做相应的配置,配置完成之后就能够确定,哪个从时钟到达的数据是其自身要接收的数据,哪个从时钟到来时应该向主控设备返回数据或响应。从时钟工作频率的大小由主控设备确定,主控设备根据获得的卡的信息,来设置从时钟的频率。一般取同时操作的卡中,频率最低的卡的频率来设置。
下面通过一个示例进一步说明本发明是如何进行总线资源分配的。在多从设备系统中,主控设备通常连接有至少一个从设备,本示例中以标识为卡1和卡2的两个数据存储卡为例进行说明。
假设,主控设备在时间段1内,需要对卡1进行大量的数据读写操作,对卡2的读写操作相对于卡1来说业务量小得多;而在时间段内2,卡1和卡2的业务量要求相同。
在现有系统,如MMC/SD系统中,必须等待一张卡的操作完成之后,才可以对另一张卡进行操作。而在本发明TDMMC系统中,就可以灵活地进行配置,同时对卡1和卡2进行操作,并可以通过设置时隙,调节卡1和卡2对TDMMC总线资源的占用率。
主控设备针对需求进行资源的分配,具体来说,就是对卡1和卡2的DCR寄存器进行设置。假设一帧包含100个时隙,这里,时隙是最小时钟单元。主控设备可以在时间段1内,将一帧中的90个时隙分配给业务需求大的卡1,10个时隙分配给业务需求小的卡2;而在时间段2内,主控设备可以将一帧中的100个时隙平均分配给卡1和卡2。上述两个时间段内,总线资源的分配结果如图10所示。图10为本发明示例中总线资源的分配示意图。这里,在分配过程中具体如何进行设置DCR寄存器的相关字段,请参见表1。
由上述具体实施方式可见,本发明通过在数据处理系统中增加一条时钟信号线作为基本的位单元载体,并将现有数据处理系统中的时钟同步信号用于同步帧信息,然后根据主控设备上所挂接从设备的信息,分配总线资源,将现有时钟同步信号划分为时隙,由各从设备根据所分配的时隙完成读写操作,从而构建出了一种简单、高效的数据处理系统,实现了数据处理系统中主控设备对至少一个从设备的同时操作,提高了数据处理系统的容量、速度和功能。
本发明数据处理主控设备、从设备、系统和方法将为移动数据处理带来以下优点:
1、可以同时进行读写操作。
由于本发明数据处理系统中,一帧可以分为读时隙和写时隙,因此,在本发明数据处理系统中,主控设备可以在同一时间对至少一个从设备、或同一从设备内的不同模块进行操作,例如,对从设备1进行读操作、对从设备2进行写操作;对某个从设备的模块1进行读操作、模块2进行写操作。同时,为了更好的利用总线的资源,读时隙和写时隙可以动态分配,如此,主控设备就可以根据任务量的要求对从设备进行灵活的配置。
这种功能上的提高对于目前的一些影像设备使用移动数据存储卡存储影像内容,需要进行本机编辑的情况可以提高效率,因为编辑的时候涉及到大量的数据读写操作情况,所以支持同时读写的数据处理系统的效率性能指标将高出许多。
2、容量扩充非常方便,并且在容量扩充的同时可以提高处理速度,而且易于实现流水操作,便于提高设备数据传输速率。
最简单的容量扩充方法就是构建多卡系统。对于现有数据处理系统,在增加从设备、扩充容量的同时,还需要增加相当的接口转换设备;而采用本发明数据处理系统扩充容量仅需要增加从设备,例如,可以采取将多张微型卡插入适配器中的方式扩充卡的容量因为本发明数据处理系统本身就是针对至少一个从设备进行操作的数据处理系统。
并且,本发明数据处理系统在扩充容量的同时,还可以提高处理速度。这是因为:在本发明数据处理系统中,主控设备可以同时向挂接在总线上的从设备发送操作命令,各个从设备在接到操作指令后,就可以进行相应的处理。而对于现有数据处理系统而言,由于同时只能对一个从设备进行操作,因此,只是容量的扩充,而对速度没有提高。
此外,由于移动存储设备都是基于非易失存储器组成,所以除了接口速度外,决定移动存储设备数据传输速率的主要因素就是非易失存储器的速率。因为成本问题使得移动存储设备生产厂家大都采用存储密度高的非易失存储器,但是这种存储器的速度又相对较低,所以造成现在移动存储设备市场上出现的产品大都指标不高。虽然有提高速度的办法,就是采用移动存储设备内部并行对多片非易失存储器操作的办法提高速度,但是这样需要重构相关的存储器控制器结构和改进存储设备的流程。而如果采用本发明数据处理结构,那么采用多片数据存储卡的方案就可以提高数据传输速度。最简单的生产一个卡套,内部放进两个MICRO型的本发明从设备,就达到了容量和速度双重扩充的目的。并且,因为本发明数据处理系统本身提供了实现流水并行的方便条件,所以提高速度和扩充容量上控制器实现起来也将相对简单。
3、对于单一设备实现多种功能提供了便利。
将来从设备的发展趋势是将多种功能模块集成在一个从设备中。目前的数据处理系统主要是针对非易失性存储器架构设计,所以并不适合实现I/O功能,即便现在有几个标准如SDIO标准以及SONY的记忆棒I/O都有相应的I/O设备标准,但是目前推广的并不理想。主要原因是因为其标准本身就是按照存储功能制定的,为适应扩充I/O功能的需要,才扩展了命令集和数据存储卡内部的地址空间划分,换句话说,就是建立原来存储的映像空间和相应的“I/O执行信息”之间的映射关系,这样处理后使得虽然存储和I/O功能可以集于一身,但是不能同时使用;并且,I/O功能必须以中断的工作方式来适应实时性工作的要求。
而本发明数据处理系统体系上就是支持多设备,同时又可以适配于不同的通信协议,并且,一旦时隙指定完毕之后各个从设备的传输就是完全不相关的,这样就为多种协议适配TDMMC提供了便利条件。所以基于本发明的思想构建功能设备,如输入法,存储,收音等功能集于一身的从设备就容易得多。例如,收音功能接收的数据数字化之后,送到主端变换成模拟音频由扬声器送出,这个中间的传输过程数据量不会很大,但是必须保证传送数据“均匀性”,就是每毫秒的数据流量要有保证。在工作时,本发明数据处理系统将在收音I/O模块和主控设备之间分配一个固定的时隙,用于收音信息数据的输出,而且一旦这个时隙分配完毕,在没有撤销之前一直有效,就相当于在主设备和收音I/O模块之间建立了一个暂时的连接,微观上虽然不连续,但是数据传输确实均匀有序的,所以可以很好的解决这个问题。
4、方便了安全管理。
因为在本发明数据存储系统架构中,从设备可以实现至少一个子功能,而主控设备对从设备的访问可以分时并行进行,这样就可以在一个母从设备端设置至少一个子体,在母从设备中集中设置各个子体的安全认证管理级别或版权保护级别,不同的子体可以根据自己采用的安全级别,通过各自分离的信道与主控设备进行信息和数据的交换,从而可以针对不同的信道进行不同级别的安全认证设置或版权保护设置。
5、对文件系统的兼容性得以提高。
由于本发明从设备可以实现多存储子体,每个存储子体操作完全独立,所以文件系统的管理可以在物理上分成存储子体管理,并在同一母体上实现统一存储设备管理,例如设备表和文件系统格式表,这样主控设备通过查看设备表和文件系统表,就可以了解到包含子体的数量和各个子体的文件格式,从而有针对性的根据主控设备兼容的文件系统格式,选择相应的子体工作。这样数据处理系统的文件系统类型便于管理,而且可以方便的实现一个存储设备上至少一个文件系统的共存。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。