CN103838295A - 一种低速外设模组集成方法及装置 - Google Patents

一种低速外设模组集成方法及装置 Download PDF

Info

Publication number
CN103838295A
CN103838295A CN201210490737.7A CN201210490737A CN103838295A CN 103838295 A CN103838295 A CN 103838295A CN 201210490737 A CN201210490737 A CN 201210490737A CN 103838295 A CN103838295 A CN 103838295A
Authority
CN
China
Prior art keywords
module
low speed
speed peripheral
clock
needs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210490737.7A
Other languages
English (en)
Inventor
高崇兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201210490737.7A priority Critical patent/CN103838295A/zh
Priority to PCT/CN2013/085708 priority patent/WO2014082507A1/zh
Publication of CN103838295A publication Critical patent/CN103838295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Abstract

本发明公开了一种低速外设模组集成方法，确定需要使用的低速外设模块的数量及依据需要使用的低速外设模块的数量，对相应数量的低速外设模块进行描述；对需要使用的低速外设模块的模块时钟进行例化；本发明同时还公开了一种低速外设模组集成装置；本发明将模组时钟从统一时钟管理单元中分离出来，利用本发明的SoC系统，可避免系统时钟与模组时钟的干扰；同时可提高SoC系统的处理效率。

Description

一种低速外设模组集成方法及装置
技术领域
本发明涉及外设集成技术，具体涉及一种低速外设模组集成方法及装置。
背景技术
系统级芯片(SoC，System on Chip)实质上为一集成电路，可实现信号的处理如运算存储等功能，SoC技术可广泛应用于嵌入式系统。
从狭义角度上看，SoC被称之为系统级芯片，因为它可嵌入于有关系统如嵌入式系统中进行使用；
从广义角度上看，SoC被称之为SoC系统，如图1所示，系统内信号经过SoC处理芯片10进行处理，再与低速外设模组12进行交互，进而与其它系统配合来完成信号的完整传输。
其中，所述SoC处理芯片10工作时钟为系统时钟，系统时钟速率高，而低速外设模组12的工作时钟为模组时钟，模组时钟速率低，为了完成系统时钟与模组时钟的适配，所述SoC系统还包括有统一时钟管理单元11，也就是说，在现有SoC系统中，系统时钟与模组时钟是一同放在所述统一时钟管理单元11中的，所述统一时钟管理单元11可利用内置的时钟分频模块将系统时钟进行分频后输出给所述低速外设模组12。但是系统时钟与模组时钟存在有非整数倍的关系，这时，所述统一时钟管理单元11内置的时钟分频模块需要对系统时钟进行小数或分数分频操作，小数或分数分频操作将对系统时钟产生干扰，令所述SoC处理芯片10不能够实时地使用准确的系统时钟进行工作。
上述方案中，所述低速外设模组12包括通用异步收发传输器(UART，Universal Asynchronous Receiver/Transmitter)、同步串行接口控制器(SSP，Synchronous Serial Port)、存储卡(SD/MMC，Secure Digital Memory Card/Multimedia Card)、串行总线(I2C/I2S，Inter-Integrated Circuit)等多种低速外设模块；其中，UART工作时钟称为UART模块时钟，SSP工作时钟称为SSP模块时钟，SD/MMC工作时钟称为SD/MMC模块时钟，I2C/I2S工作时钟称为I2C/I2S模块时钟，模块时钟的集合统称为模组时钟。在低速外设模组12进行电路集成时，不管SoC系统是否使用UART、SSP、SD/MMC I2C/I2S这些低速外设模块中的部分模块及相应模块时钟，均对所有的低速外设模块进行模块定义及模块时钟进行接口连线集成，所述接口连线集成即例化，这样阻碍了SoC系统处理效率。
发明内容
有鉴于此，本发明的主要目的在于提供一种低速外设模组集成方法及装置，可解决系统时钟与模组时钟之间的干扰，提高SoC系统的处理效率。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种低速外设模组集成方法，该方法包括：
确定需要使用的低速外设模块的数量及依据需要使用的低速外设模块的数量，对相应数量的低速外设模块进行描述；
对需要使用的低速外设模块的模块时钟进行例化。
上述方案中，所述确定需要使用的低速外设模块的数量，包括：
利用generate方式确定需要使用的低速外设模块的数量。
上述方案中，所述对低速外设模块进行描述，包括：
利用define方式对低速外设模块进行描述。
上述方案中，所述对需要使用的低速外设模块的模块时钟进行例化，包括：
利用宏对需要使用的低速外设模块的模块时钟进行例化。
上述方案中，所述对相应数量的低速外设模块进行描述，还包括：
对外围设备总线APB桥进行接口描述及例化。
上述方案中，所述对APB桥进行接口描述及例化，包括：
利用define方式对APB桥进行接口描述；利用宏对APB桥进行接口例化。
本发明还提供了一种低速外设模组集成装置，该装置包括：低速外设模组单元、模组时钟单元和接口单元；其中，
所述低速外设模组单元，用于确定需要使用的低速外设模块的数量及依据需要使用的低速外设模块的数量，对相应数量的低速外设模块进行描述；
所述模组时钟单元，用于对需要使用的低速外设模块的模块时钟进行例化；
所述接口单元，用于为所述低速外设模组单元、所述模组时钟单元与SoC处理芯片提供连接接口。
上述方案中，所述低速外设模组单元，具体用于：
利用generate方式确定需要使用的低速外设模块的数量；
依据需要使用的低速外设模块的数量，利用define方式对相应数量的低速外设模块进行描述。
上述方案中，所述模组时钟单元，具体用于：
利用宏对需要使用的低速外设模块的模块时钟进行例化。
上述方案中，所述接口单元进一步用于对APB桥进行接口描述及例化。
上述方案中，所述接口单元具体用于：利用define方式对APB桥进行接口描述，利用宏对APB桥进行接口例化。
本发明提供的低速外设模组集成方法及装置，低速外设模组单元利用generate方式来确定需要使用的低速外设模块的数量；依据需要使用的低速外设模块的数量，低速外设模组单元利用define方式对相应数量的低速外设模块进行描述；模组时钟单元利用ifdef...endif语句对需要使用的低速外设模块的模块时钟进行例化；本发明将模组时钟从统一时钟管理单元中分离出来，避免了系统时钟与模块时钟之间的干扰；利用本发明的Soc系统，可提高Soc系统的处理效率。
附图说明
图1为SoC系统结构组成示意图；
图2为本发明低速外设模组集成方法实现流程示意图；
图3为本发明一具体实施例的示意图；
图4为本发明低速外设模组集成装置组成结构示意图；
图5为本发明时钟管理寄存器分配示意图。
具体实施方式
本发明中，确定需要使用的低速外设模块的数量及依据需要使用的低速外设模块的数量，对相应数量的低速外设模块进行描述；对需要使用的低速外设模块的模块时钟进行例化。
本发明提供了一种低速外设模组集成方法，如图2所示，该方法包括：
步骤201：利用generate方式来确定需要使用的低速外设模块的数量；
步骤202：依据需要使用的低速外设模块的数量，利用define方式实现对相应数量的低速外设模块进行描述；
步骤203：利用宏对需要使用的低速外设模块的模块时钟进行例化。
下面结合一具体实施例，对本发明的低速外设模组集成方法做进一步阐述。
首先加载电路集成环境，在plat_cfg(一电路集成环境应用平台)中，利用generate...endgenerate语句来确定需要使用的低速外设模块的数量；
generate
for(i＝0；i＜MODULE_NUM；i＝i+1)//确定需要使用的低速外设模块的数量
begin:module_gen
module instance
end
endgenerate
通过修改上述generate...endgenerate语句中的MODULE_NUM的值来确定需要使用的模块数量。
例如，当前时刻需要使用UART、SSP、SD/MMC、I2C/I2S等低速外设模块各一个，即上述的module instance分别以MODULE_UART、MODULE_SSP、MODULE_SD/MMC和MODULE_I2C/I2S代替，MODULE_NUM均取值为1。
然后，利用define方式对需要使用的每一个低速外设模块进行描述；低速外设模块UART描述方法如下所示：
define  MODULE_UART；
低速外设模块SSP描述方法如下所示：
define  MODULE_SSP；
低速外设模块SD/MMC描述方法如下所示：
define  MODULE_SD/MMC；
低速外设模块I2C/I2S描述方法如下所示：
define  MODULE_I2C/I2S；
在进行低速外设模块描述的同时，需要对连接低速外设模组与SoC处理芯片的接口——外围设备总线(APB，Advanced Peripheral Bus)桥进行描述及例化，描述及例化方法如下：
define  LSP_APB_BRIDGE 1_EN
//描述APB桥LSP_APB_BRIDGE 1_EN使能
ifdef  LSP_APB_BRIDGE1_EN
//描述APB桥LSP_APB_BRIDGE1_EN
apb_bridge apb_bridge
(
LSP_APB_BRIDGE1_EN instance  //APB桥LSP_APB_BRIDGE1_EN
例化
)
else
LSP_APB_BRIDGE1_EN instance//APB桥LSP_APB_BRIDGE1_EN连接SOC处理芯片
endif
通常，低速外设模组与SoC处理芯片之间的接口协议是利用了高性能总线(AHB，Advanced High-performance Bus)协议或者嵌入式技术协议之一的AXI(Advanced Extensible Interface)协议。
这里，上述APB桥，可看作是利用了AHB/AXI协议的APB桥，如图3所示为一具体实施例的示意图。
接下来，利用ifdef...endif语句对当前时刻需要使用到的UART、SSP、SD/MMC、I2C/I2S每一个低速外设模块的模块时钟进行例化；这里，主要以UART的模块时钟例化为例，SSP、SD/MMC、I2C/I2S的模块时钟例化与UART的模块时钟例化过程类似，只需把UART出现的地方替换为相应的低速外设模块即可。
ifdef MODULE_UART
Crm_clk_div  Crm_clk_div_UART//低速外设模块UART时钟分频
(
UART Interface  //UART接口
)
Crm_rst_sync Crm_rst_sync_UART//低速外设模块UART复位同步
(
UART Interface  //UART接口
)
Crm_clk_mux  Crm_clk_mux_UART  //时钟选择
(
UART Interface  //低速外设模块时钟与低速外设模块接口
)
endif
这里，UART时钟分频，用于将系统时钟进行分频形成UART模块时钟；UART复位同步，用于同步UART模块时钟与复位；时钟选择，用于选择当前时刻需要使用的低速外设模块的模组时钟，这里选择了UART模组时钟；即所述时钟选择，用于切换低速外设模块之间的模块时钟。
基于上述低速外设模组集成方法，本发明还提供了一种低速外设模组集成装置，如图4所示，该装置包括：低速外设模组单元30、模组时钟单元31和接口单元32；其中，
所述低速外设模组单元30，用于确定需要使用的低速外设模块的数量及依据需要使用的低速外设模块的数量，对相应数量的低速外设模块进行描述；
所述模组时钟单元31，用于对需要使用的低速外设模块的模块时钟进行例化；
所述接口单元32，用于为所述低速外设模组单元30、所述模组时钟单元31与SoC处理芯片提供连接接口。
进一步的，所述低速外设模组单元30，利用generate方式来确定需要使用的低速外设模块的数量，依据需要使用的低速外设模块的数量，所述低速外设模组单元30，利用define方式对相应数量的低速外设模块进行描述；
所述模组时钟单元31，利用宏对需要使用的低速外设模块的模块时钟进行例化；
所述接口单元32利用了AHB协议或者AXI协议，具体可以为AHB/AXI协议的APB桥。所述接口单元32进一步用于对APB桥进行接口描述及例化，具体地，利用define方式对APB桥进行接口描述；利用宏对APB桥进行接口例化。
结合一具体实施例，对本发明的低速外设模组集成装置做进一步说明。
首先加载电路集成环境，以plat_cfg平台为例，所述低速外设模组单元30利用generate...endgenerate语句来确定需要使用的低速外设模块的数量；例如，所述低速外设模组单元30将使用低速外设模块为UART、SSP、SD/MMC、I2C/I2S各一个，以UART为例，MODULE_NUM均取值为1，SSP、SD/MMC、I2C/I2S低速外设模块的数量确定过程与UART数量确定过程相似。
generate
for(i＝0；i＜MODULE_NUM；i＝i+1)
begin:module_gen
MODULE_UART
end
endgenerate
可通过改变MODULE_NUM的取值来改变使用相应低速外设模块的数量；
依据需要使用的低速外设模块的数量，因为这里需要使用的低速外设模块的数量均取值为1，所述低速外设模组单元30利用define语句对UART、SSP、SD/MMC、I2C/I2S分别进行描述，以对低速外设模块UART进行描述方法为例：
define  MODULE_UART；
这里，SSP、SD/MMC、I2C/I2S等低速外设模块的描述方法与UART相似。
在所述低速外设模组单元30进行低速外设模块描述的同时，所述接口单元32将进行接口描述及例化。
通常，所述低速外设模组单元30与所述接口单元32之间的连接利用了AHB或AXI协议；所述接口单元32具体可以为AHB/AXI协议的APB桥，APB桥描述及例化方法如下：
define  LSP_APB_BRIDGE1_EN//描述APB桥LSP_APB_BRIDGE1_EN使能
ifdef  LSP_APB_BRIDGE 1_EN  //描述APB桥LSP_APB_BRIDGE 1_EN
apb_brige apb_bridge
(
LSP_APB_BRIDGE1_EN instance//APB桥LSP_APB_BRIDGE1_EN
例化
)
else
LSP_APB_BRIDGE1_EN instance//APB桥LSP_APB_BRIDGE1_EN连接SOC处理芯片
endif
因所述低速外设模组单元30将使用UART、SSP、SD/MMC、I2C/I2S低速外设模块，所以，所述模组时钟单元31利用ifdef...endif语句对UART、SSP、SD/MMC、I2C/I2S每一个低速外设模块的模块时钟进行例化；这里，主要以UART模块时钟例化为例，SSP、SD/MMC、I2C/I2S等模块时钟例化与UART模块时钟例化过程类似。
ifdef MODULE_UART
Crm_clk_div Crm_clk_div_UART//低速外设模块UART时钟分频
(
UART Interface  //UART接口
)
Crm_rst_sync Crm_rst_sync_UART//低速外设模块UART复位同步
(
UART Interface  //UART接口
)
Crm_clk_mux Crm_clk_mux_UART  //时钟选择
(
UART Interface  //低速外设模块时钟与低速外设模块接口
)
endif
这里，UART时钟分频，用于将SOC处理芯片的系统时钟进行分频形成UART模块时钟；UART复位同步，用于同步UART模块时钟与复位；时钟选择，用于选择当前时刻需要使用的低速外设模块的模组时钟，这里选择了UART模组时钟；即所述时钟选择，用于切换低速外设模块之间的模块时钟；
所述模组时钟单元31进一步包括时钟管理寄存器，如图5所示，所述时钟管理寄存器用于管理时钟分频、时钟复位同步、时钟切换、时钟关断等；
当系统时钟通过所述接口单元32至所述模组时钟单元31时，所述时钟管理寄存器分配时钟分频进行将系统时钟进行分频，形成低速外设模块时钟；
当需要进行低速外设模块时钟之间的转换时，所述时钟管理寄存器分配时钟切换进行低速外设模块时钟的切换；
当SoC系统出现运行错误时，所述时钟管理寄存器分配时钟复位同步进行所述模组时钟单元31的重新复位；
当低速外设模块需要进行低功耗运行时，所述时钟管理寄存器分配时钟关断进行当前低速外设模块时钟的关断。
本发明提供的低速外设模组集成方法及装置，低速外设模组单元利用generate方式来确定需要使用的低速外设模块的数量；依据需要使用的低速外设模块的数量，低速外设模组单元利用define方式对相应数量的低速外设模块进行描述；模组时钟单元利用ifdef...endif语句对需要使用的低速外设模块的模块时钟进行例化，模组时钟单元将现有技术中的统一时钟管理单元中的模组时钟分离出来，将模组时钟作为模组时钟单元进行例化，避免了系统时钟与模组时钟之间的干扰；利用本发明的Soc系统只需对使用的低速外设模块进行描述，对相应的模块时钟进行例化，缩短了时延，提高了Soc系统的处理效率。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (11)

1.一种低速外设模组集成方法，其特征在于，该方法包括：
确定需要使用的低速外设模块的数量及依据需要使用的低速外设模块的数量，对相应数量的低速外设模块进行描述；
对需要使用的低速外设模块的模块时钟进行例化。
2.根据权利要求1所述的低速外设模组集成方法，其特征在于，所述确定需要使用的低速外设模块的数量，包括：
利用generate方式确定需要使用的低速外设模块的数量。
3.根据权利要求1所述的低速外设模组集成方法，其特征在于，所述对低速外设模块进行描述，包括：
利用define方式对低速外设模块进行描述。
4.根据权利要求1所述的低速外设模组集成方法，其特征在于，所述对需要使用的低速外设模块的模块时钟进行例化，包括：
利用宏对需要使用的低速外设模块的模块时钟进行例化。
5.根据权利要求1至4任一所述的低速外设模组集成方法，其特征在于，所述对相应数量的低速外设模块进行描述，还包括：
对外围设备总线APB桥进行接口描述及例化。
6.根据权利要求5所述的低速外设模组集成方法，其特征在于，所述对APB桥进行接口描述及例化，包括：
利用define方式对APB桥进行接口描述；利用宏对APB桥进行接口例化。
7.一种低速外设模组集成装置，其特征在于，该装置包括：低速外设模组单元、模组时钟单元和接口单元；其中，
所述低速外设模组单元，用于确定需要使用的低速外设模块的数量及依据需要使用的低速外设模块的数量，对相应数量的低速外设模块进行描述；
所述模组时钟单元，用于对需要使用的低速外设模块的模块时钟进行例化；
所述接口单元，用于为所述低速外设模组单元、所述模组时钟单元与SoC处理芯片提供连接接口。
8.根据权利要求7所述的低速外设模组集成装置，其特征在于，所述低速外设模组单元，具体用于：
利用generate方式确定需要使用的低速外设模块的数量；
依据需要使用的低速外设模块的数量，利用define方式对相应数量的低速外设模块进行描述。
9.根据权利要求7所述的低速外设模组集成装置，其特征在于，所述模组时钟单元，具体用于：
利用宏对需要使用的低速外设模块的模块时钟进行例化。
10.根据权利要求7、8或9所述的低速外设模组集成装置，其特征在于，所述接口单元进一步用于对APB桥进行接口描述及例化。
11.根据权利要求10所述的低速外设模组集成装置，其特征在于，所述接口单元具体用于：利用define方式对APB桥进行接口描述，利用宏对APB桥进行接口例化。
CN201210490737.7A 2012-11-27 2012-11-27 一种低速外设模组集成方法及装置 Pending CN103838295A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210490737.7A CN103838295A (zh) 2012-11-27 2012-11-27 一种低速外设模组集成方法及装置
PCT/CN2013/085708 WO2014082507A1 (zh) 2012-11-27 2013-10-22 一种低速外设模组集成方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210490737.7A CN103838295A (zh) 2012-11-27 2012-11-27 一种低速外设模组集成方法及装置

Publications (1)

Publication Number Publication Date
CN103838295A true CN103838295A (zh) 2014-06-04

Family

ID=50801918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210490737.7A Pending CN103838295A (zh) 2012-11-27 2012-11-27 一种低速外设模组集成方法及装置

Country Status (2)

Country Link
CN (1) CN103838295A (zh)
WO (1) WO2014082507A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502311A (zh) * 2016-10-18 2017-03-15 惠州Tcl移动通信有限公司 一种防止存在倍数关系的时钟间相互干扰的方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661576A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 Soc架构下的高速总线动态变频装置和处理器核接口
CN1752894A (zh) * 2005-08-18 2006-03-29 复旦大学 信息安全SoC中基于门控时钟的动态功耗管理方法
CN1936778A (zh) * 2006-10-27 2007-03-28 北京中星微电子有限公司 切换内存时钟频率的方法和装置以及切换时钟频率的系统
CN101078950A (zh) * 2006-05-26 2007-11-28 中国科学院计算技术研究所 用于片上系统中知识产权核和功能模块的功耗降低方法
US20110060931A1 (en) * 2009-09-10 2011-03-10 Sivakumar Radhakrishnan Power measurement techniques of a system-on-chip (soc)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457974B2 (en) * 2005-09-08 2008-11-25 International Business Machines Corporation Dynamically changing PCI clocks
CN100498747C (zh) * 2006-12-22 2009-06-10 普天信息技术研究院 一种数据处理主控设备、从设备、系统及方法
CN100587652C (zh) * 2007-10-16 2010-02-03 北京天碁科技有限公司 时钟切换方法以及时钟切换装置
CN102467097B (zh) * 2010-11-16 2013-10-16 安凯(广州)微电子技术有限公司 一种外设控制器和外设控制电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661576A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 Soc架构下的高速总线动态变频装置和处理器核接口
CN1752894A (zh) * 2005-08-18 2006-03-29 复旦大学 信息安全SoC中基于门控时钟的动态功耗管理方法
CN101078950A (zh) * 2006-05-26 2007-11-28 中国科学院计算技术研究所 用于片上系统中知识产权核和功能模块的功耗降低方法
CN1936778A (zh) * 2006-10-27 2007-03-28 北京中星微电子有限公司 切换内存时钟频率的方法和装置以及切换时钟频率的系统
US20110060931A1 (en) * 2009-09-10 2011-03-10 Sivakumar Radhakrishnan Power measurement techniques of a system-on-chip (soc)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106502311A (zh) * 2016-10-18 2017-03-15 惠州Tcl移动通信有限公司 一种防止存在倍数关系的时钟间相互干扰的方法及系统

Also Published As

Publication number Publication date
WO2014082507A1 (zh) 2014-06-05

Similar Documents

Publication Publication Date Title
CN104809094A (zh) Spi控制器及其通信方法
US9684583B2 (en) Trace data export to remote memory using memory mapped write transactions
US9639447B2 (en) Trace data export to remote memory using remotely generated reads
CN104850524A (zh) 一种跨时钟域的ahb总线桥接方法和装置
CN103870421A (zh) 一种基于fpga的串行接口和pwm组合应用ip核
CN104714907A (zh) 一种pci总线转换为isa和apb总线设计方法
US9367488B1 (en) System on a chip (SoC) RHBD structured ASIC
Shingare et al. SPI implementation on FPGA
CN109359082B (zh) 一种基于fpga的usb数据实时监听系统及方法
CN103838295A (zh) 一种低速外设模组集成方法及装置
CN105068962A (zh) I2c控制器访问方法及系统
RU173335U1 (ru) Процессорный модуль (МВЕ8С-РС)
CN106802781B (zh) 一种基于arm的多通道声音信号采集系统
CN104008076A (zh) 一种支持dvfs的总线数据信号传输的方法及装置
EP3173895B1 (en) Clock tree implementation method, system-on-chip and computer storage medium
CN102662886A (zh) SoC地址映像的优化方法
CN114371876A (zh) 一种寄存器的配置电路以及一种集成电路芯片
CN103064461B (zh) 一种时钟使能信号的产生方法及装置
Guo et al. A SPI interface module verification method based on UVM
CN205540687U (zh) 一种支持同步三显、板载ddr超低功耗主板
CN202650547U (zh) 寄存器电路模块
CN211653638U (zh) 数字pcie接口测试装置
US20230289320A1 (en) Device for decoding the data communication under universal serial bus standard
Wu et al. An OCP-AHB bus wrapper with built-in ICE support for SOC integration
CN106802609A (zh) 基于pc/104总线与cpld产生svpwm的装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140604

RJ01 Rejection of invention patent application after publication