CN1936778A - 切换内存时钟频率的方法和装置以及切换时钟频率的系统 - Google Patents

切换内存时钟频率的方法和装置以及切换时钟频率的系统 Download PDF

Info

Publication number
CN1936778A
CN1936778A CN 200610142658 CN200610142658A CN1936778A CN 1936778 A CN1936778 A CN 1936778A CN 200610142658 CN200610142658 CN 200610142658 CN 200610142658 A CN200610142658 A CN 200610142658A CN 1936778 A CN1936778 A CN 1936778A
Authority
CN
China
Prior art keywords
bus
memory
internal memory
access
control module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610142658
Other languages
English (en)
Other versions
CN100419639C (zh
Inventor
李晓强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vimicro Corp
Original Assignee
Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vimicro Corp filed Critical Vimicro Corp
Priority to CNB2006101426581A priority Critical patent/CN100419639C/zh
Publication of CN1936778A publication Critical patent/CN1936778A/zh
Application granted granted Critical
Publication of CN100419639C publication Critical patent/CN100419639C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System (AREA)

Abstract

本发明公开了一种动态切换内存时钟频率的方法，包括如下步骤：A.结束对内存的访问操作，并关闭内存时钟；B.使切换后的时钟频率作为内存的工作频率，并将内存恢复为工作状态。本发明还公开了一种动态切换内存时钟频率的装置以及一种动态切换时钟频率的系统。本发明方案便于实现，可以使不支持直接切换时钟频率的内存在不损坏数据的情况下动态切换时钟频率，从而达到节省功耗的目的。

Description

切换内存时钟频率的方法和装置以及切换时钟频率的系统
技术领域
本发明涉及内存控制技术领域，特别涉及切换内存时钟频率的方法和装置以及切换时钟频率的系统。
背景技术
随着片上系统(System on Chip，SOC)芯片技术的发展，一颗芯片上集成的模块，包括中央处理器(CPU)、数字信号处理器(Digital SignalProcessor，DSP)、专用硬件电路等越来越多，因此低功耗也成了SOC一个非常重要的指标。为了达到低功耗的目的，主要采用以下几种方式：
1)  采用更新的工艺，降低芯片核心电压；
2)  降低或关闭非工作区域的电压；
3)  动态关闭时钟；
4)  动态切换时钟频率。
这里对前三种方式不做过多介绍，仅介绍其中第四种方式。动态切换时钟频率，也就是在任务不繁忙的时候，降低芯片工作模块的时钟频率，以达到降低动态功耗的目的。由于芯片中会有多个硬件模块同时工作，通过多条总线访问内存，因此一般来说降低时钟频率，除了降低硬件模块的时钟频率外，还需要同时降低总线、内存控制模块和内存的时钟频率。
图1示出了多路总线访问内存时进行动态时钟频率切换的系统的示意图。总线1到总线n表示访问内存101的各路总线，分别通过各自的总线接口向内存访问仲裁模块203发出读写请求。内存访问仲裁模块203从这些读写请求中选择出一个读写请求允许其访问内存，以保证同一时刻只有一个读写请求访问内存。内存访问仲裁模块203将其选择结果发送到总线选择模块102。总线选择模块102允许所述选择结果对应的总线访问内存进行读写操作。其中总线选择模块102和内存访问仲裁模块203可以合称为内存控制模块。
当要改变时钟频率时，外部控制模块向内存101以及各路总线发送频率切换信号，内存101随之改变时钟频率，此时对内存101执行读写操作的那一路总线也跟着改变时钟频率；之后再访问内存101的总线都按照改变后的时钟频率进行读写操作。
对于有些种类的内存，如动态随机存储器，可以支持动态切换时钟频率，因此可以直接应用上述方法来降低功耗；但有些内存不能直接切换时钟频率，否则数据可能会被破坏。对于采用这些内存的芯片来说，采用现有技术就无法通过动态切换时钟频率的方式来降低功耗。
发明内容
有鉴于此，本发明的目的在于，提出一种切换内存的时钟频率的方法、装置以及切换时钟频率的系统，可以使不支持直接切换时钟频率的内存也能够动态切换时钟频率。
所述切换内存时钟频率的方法包括如下步骤：
A、结束对内存的访问操作，并关闭内存时钟；
B、将切换后的时钟频率作为内存的工作频率，并将内存恢复为工作状态。
所述步骤A包括：
禁止新的内存访问请求，等待当前正在访问内存的总线结束访问内存的操作后，使内存处于等待状态，并关闭内存时钟。
所述切换内存时钟频率的装置包括：
总线选择模块和用于根据来自各路总线的内存请求信号，选择当前允许访问内存的总线通道，并将选择结果通过总线允许信号发送至总线选择模块的内存访问仲裁模块；
内存状态控制模块，用于根据所收到的切换控制信号，向内存访问仲裁模块发送禁止新请求信号；当收到内存访问仲裁模块的所有访问结束信号后，向外部返回准备切换状态信号；
内存访问仲裁模块还用于在接收到禁止新请求信号后，停止产生总线允许信号，等待当前正在访问内存的总线结束访问内存的操作后，向内存状态控制模块返回所有访问结束信号。
所述切换时钟频率的系统包括：
内存控制模块，用于收到外部控制模块的切换控制信号后，停止响应总线接口的内存访问请求，等待当前正在访问内存的总线完成访问内存操作后，向外部控制模块返回准备切换状态信号；
外部控制模块，用于向内存控制模块发送切换控制信号，当内存控制模块返回准备切换状态信号后，向内存以及各路总线发送切换后的时钟频率；
内存以及一路以上的总线和总线接口。
所述内存控制模块进一步包括：
内存访问仲裁模块，用于接收各路总线接口产生的内存请求信号，选择当前允许访问内存的总线通道，并将选择结果通过总线允许信号发送至总线选择模块；当收到内存状态控制模块的禁止新请求信号后，停止产生总线允许信号，等待当前正在读写内存的总线操作完成后，向内存状态控制模块返回所有访问结束信号；
总线选择模块，用于根据所收到的总线允许信号，允许相应的总线接口访问内存；
内存状态控制模块，用于根据所收到来自外部控制模块的切换控制信号，向内存访问仲裁模块发送禁止新请求信号；当收到内存访问仲裁模块的所有访问结束信号后，向外部控制模块返回准备切换状态信号。
从以上技术方案可以看出，在切换内存的时钟频率前，首先停止总线对内存的访问操作，在所有访问操作都结束以后，先使内存处于等待状态，再关闭内存时钟，然后再将内存恢复到新的时钟频率下的工作状态。这样可以使不支持直接切换时钟频率的内存在不损坏数据的情况下动态切换时钟频率，从而达到节省SOC功耗的目的。并且本发明方案的实现相当简单。
附图说明
图1为现有技术中多路总线访问内存时进行动态时钟频率切换的系统示意图；
图2为本发明实施例多路总线访问内存时进行动态时钟频率切换的系统示意图；
图3为本发明实施例进行时钟频率切换的时序流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细阐述。
本发明的核心思想是：当要切换内存的时钟频率时，首先让内存从工作模式进入等待模式，并关闭内存的时钟；在内存时钟已关闭的情况下，切换总线和内存的工作频率，然后再将内存恢复到正常的工作模式。
基于这样的设计思想，本发明实施例给出了实现多路总线访问内存时进行动态时钟频率切换的系统，如图2所示：
总线1到总线n表示访问内存201的各路总线，总线接口用于处理总线访问内存的时序，生成内存请求信号发送至内存访问仲裁模块203；将数据/地址/控制信号发送至总线选择模块202；接收从总线选择模块202返回的从内存201中读取的数据，并将所述数据传递回总线。
内存201用于根据总线接口的内存访问请求执行相应的读写操作，还用于根据外部控制模块205的切换后的时钟频率进行时钟频率的切换。
总线选择模块202根据所收到的总线允许信号，允许相应的总线接口访问内存201。
内存访问仲裁模块203用于接收各路总线接口产生的内存请求信号，选择当前允许访问内存的总线通道，并将选择结果通过总线允许信号发送至总线选择模块202；当收到内存状态控制模块204的禁止新请求信号后，停止产生总线允许信号，等待当前正在读写内存的总线操作完成后，向内存状态控制模块返回所有访问结束信号。
内存状态控制模块204用于根据所收到来自外部控制模块205的切换控制信号，向内存访问仲裁模块203发送禁止新请求信号；当收到内存访问仲裁模块203的所有访问结束信号后，向外部控制模块205返回准备切换状态信号。
外部控制模块205不对应具体的模块，而是内存控制模块之外的，所有与内存时钟频率切换有关的控制模块的总称。外部控制模块205用于向内存状态控制模块204发送切换控制信号，当收到来自内存状态控制模块204的准备切换状态信号时，向内存201发送切换后的时钟频率。
上述模块中，总线选择模块202、内存访问仲裁模块203和内存状态控制模块204合称为内存控制模块。
为了使时钟频率切换这一过程更加清楚，下面参照图3所示的时序交互流程进行说明，包括如下步骤：
步骤301：外部控制模块向内存状态控制模块发送切换控制信号。
步骤302：内存状态控制模块收到切换控制信号后，向内存访问仲裁模块发送禁止新请求信号。内存访问仲裁模块收到禁止新请求信号后，停止向总线选择模块发送总线允许信号，这样当前访问内存的总线访问完内存后，不会有新的总线访问内存，内存进入等待状态，并关闭内存时钟。
步骤303：当前访问内存的总线访问完内存后，内存访问仲裁模块向内存状态控制模块发送所有访问结束信号，通知内存状态模块所有总线已停止对内存的访问。
步骤304：内存状态控制模块收到所有访问将结束信号后，向外部控制模块发送准备切换状态信号，通知外部控制模块内存已经进入准备切换的状态。
步骤305：外部控制模块向内存发送切换后的时钟频率，内存收到该信号后，将切换后的时钟频率作为工作频率并恢复正常工作状态。同时，外部控制模块还将切换后的时钟频率作为各路总线的工作频率。
步骤305之后，内存访问仲裁模块根据内存接口的访问请求产生新的总线选择信号发送至总线选择模块，这样内存完成了时钟频率的切换并继续进行工作。
以上所述实施例均为多路总线访问内存的情况下的动态切换内存时钟频率。单路总线访问内存的情况是多路总线访问内存的简化特例，因此，本领域技术人员可以很容易地将本发明技术方案应用于单路总线访问内存的情况。
本发明提供了一种非常简单的动态切换内存时钟频率的方案，使得不能直接切换时钟频率的内存也能够动态切换时钟频率。本发明方案特别适用于多路总线访问内存的情况下动态切换内存时钟频率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1、一种切换内存时钟频率的方法，其特征在于，该方法包括如下步骤：
A、结束对内存的访问操作，并关闭内存时钟；
B、将切换后的时钟频率作为内存的工作频率，并将内存恢复为工作状态。
2、根据权利要求1所述的方法，其特征在于，所述步骤A包括：
禁止新的内存访问请求，等待当前正在访问内存的总线结束访问内存的操作后，使内存处于等待状态，并关闭内存时钟。
3、一种切换内存时钟频率的装置，包括总线选择模块和用于根据来自各路总线的内存请求信号，选择当前允许访问内存的总线通道，并将选择结果通过总线允许信号发送至总线选择模块的内存访问仲裁模块，其特征在于，
该装置还包括内存状态控制模块，用于根据所收到的切换控制信号，向内存访问仲裁模块发送禁止新请求信号；当收到内存访问仲裁模块的所有访问结束信号后，向外部返回准备切换状态信号；
内存访问仲裁模块还用于在接收到禁止新请求信号后，停止产生总线允许信号，等待当前正在访问内存的总线结束访问内存的操作后，向内存状态控制模块返回所有访问结束信号。
4、一种切换时钟频率的系统，包括一路以上的总线以及总线接口、内存，其特征在于，该系统还包括：
内存控制模块，用于收到外部控制模块的切换控制信号后，停止响应总线接口的内存访问请求，等待当前正在访问内存的总线完成访问内存操作后，向外部控制模块返回准备切换状态信号；
外部控制模块，用于向内存控制模块发送切换控制信号，当内存控制模块返回准备切换状态信号后，向内存以及各路总线发送切换后的时钟频率。
5、根据权利要求4所述的系统，其特征在于，所述内存控制模块进一步包括：
内存访问仲裁模块，用于接收各路总线接口产生的内存请求信号，选择当前允许访问内存的总线通道，并将选择结果通过总线允许信号发送至总线选择模块；当收到内存状态控制模块的禁止新请求信号后，停止产生总线允许信号，等待当前正在读写内存的总线操作完成后，向内存状态控制模块返回所有访问结束信号；
总线选择模块，用于根据所收到的总线允许信号，允许相应的总线接口访问内存；
内存状态控制模块，用于根据所收到来自外部控制模块的切换控制信号，向内存访问仲裁模块发送禁止新请求信号；当收到内存访问仲裁模块的所有访问结束信号后，向外部控制模块返回准备切换状态信号。
CNB2006101426581A 2006-10-27 2006-10-27 切换内存时钟频率的方法和装置以及切换时钟频率的系统 Expired - Fee Related CN100419639C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101426581A CN100419639C (zh) 2006-10-27 2006-10-27 切换内存时钟频率的方法和装置以及切换时钟频率的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101426581A CN100419639C (zh) 2006-10-27 2006-10-27 切换内存时钟频率的方法和装置以及切换时钟频率的系统

Publications (2)

Publication Number Publication Date
CN1936778A true CN1936778A (zh) 2007-03-28
CN100419639C CN100419639C (zh) 2008-09-17

Family

ID=37954318

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101426581A Expired - Fee Related CN100419639C (zh) 2006-10-27 2006-10-27 切换内存时钟频率的方法和装置以及切换时钟频率的系统

Country Status (1)

Country Link
CN (1) CN100419639C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100458663C (zh) * 2007-04-24 2009-02-04 北京中星微电子有限公司 一种低功耗内存控制方法和内存控制模块
CN101788847A (zh) * 2010-02-11 2010-07-28 华硕电脑股份有限公司 系统内存性能调整方法与计算机系统
WO2012031540A1 (zh) * 2010-09-10 2012-03-15 联想(北京)有限公司 一种调节内存运行频率的方法及电子设备
CN102662894A (zh) * 2012-03-23 2012-09-12 中国航天科技集团公司第九研究院第七七一研究所 总线从单元通用接口
CN103838295A (zh) * 2012-11-27 2014-06-04 中兴通讯股份有限公司 一种低速外设模组集成方法及装置
CN104699638A (zh) * 2013-12-05 2015-06-10 华为技术有限公司 内存访问方法和内存访问装置
CN110008171A (zh) * 2019-03-05 2019-07-12 浙江大学 一种片上系统的总线时钟频率动态切换装置
CN113868172A (zh) * 2021-09-28 2021-12-31 上海兆芯集成电路有限公司 互连接口

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302519B1 (en) * 2009-09-09 2013-01-16 ST-Ericsson SA Dynamic frequency memory control

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630591B2 (ja) * 1999-08-30 2005-03-16 沖電気工業株式会社 クロック乗せ換え方法及び回路
JP2003256073A (ja) * 2002-03-04 2003-09-10 Sony Corp 情報処理装置および方法、並びにプログラム
CN100361040C (zh) * 2004-02-24 2008-01-09 中国科学院计算技术研究所 一种soc架构下的处理器核动态变频装置和方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100458663C (zh) * 2007-04-24 2009-02-04 北京中星微电子有限公司 一种低功耗内存控制方法和内存控制模块
CN101788847A (zh) * 2010-02-11 2010-07-28 华硕电脑股份有限公司 系统内存性能调整方法与计算机系统
CN101788847B (zh) * 2010-02-11 2012-07-04 华硕电脑股份有限公司 系统内存性能调整方法与装置
WO2012031540A1 (zh) * 2010-09-10 2012-03-15 联想(北京)有限公司 一种调节内存运行频率的方法及电子设备
US9740642B2 (en) 2010-09-10 2017-08-22 Lenovo (Beijing) Limited Methods and electronic devices for adjusting the operating frequency of a memory
CN102662894A (zh) * 2012-03-23 2012-09-12 中国航天科技集团公司第九研究院第七七一研究所 总线从单元通用接口
CN103838295A (zh) * 2012-11-27 2014-06-04 中兴通讯股份有限公司 一种低速外设模组集成方法及装置
CN104699638A (zh) * 2013-12-05 2015-06-10 华为技术有限公司 内存访问方法和内存访问装置
CN104699638B (zh) * 2013-12-05 2017-11-17 华为技术有限公司 内存访问方法和内存访问装置
CN110008171A (zh) * 2019-03-05 2019-07-12 浙江大学 一种片上系统的总线时钟频率动态切换装置
CN113868172A (zh) * 2021-09-28 2021-12-31 上海兆芯集成电路有限公司 互连接口

Also Published As

Publication number Publication date
CN100419639C (zh) 2008-09-17

Similar Documents

Publication Publication Date Title
CN100419639C (zh) 切换内存时钟频率的方法和装置以及切换时钟频率的系统
CN1866230B (zh) 一种存储器仲裁器、处理器系统及存储器仲裁方法
CN100585538C (zh) 集成电路及其减少电源消耗的方法
KR100255551B1 (ko) 프로세서가전용버스또는공유버스를통해외부구성요소를액세스할수있도록해주는방법및장치
US6260151B1 (en) Computer system capable of controlling the power supplied to specific modules
RU2592415C2 (ru) Устройство формирования изображения и способ управления им
KR100915260B1 (ko) 오토믹 세마포어 연산을 수행하기 위한 방법 및 장치
US20030088743A1 (en) Mobile wireless communication device architectures and methods therefor
TW200422819A (en) Method and apparatus for controlling a data processing system during debug
CN100481041C (zh) 控制时钟信号的输出的装置和方法和包括该装置的系统
US9557802B2 (en) Method of controlling SDIO device and related SDIO system and SDIO device
US20190265778A1 (en) Dynamic memory power management
CN112416823B (zh) 一种突发模式下的传感器数据读写控制方法、系统及芯片
US7725621B2 (en) Semiconductor device and data transfer method
US6782486B1 (en) Apparatus for stopping and starting a clock in a clock forwarded I/O system depending on the presence of valid data in a receive buffer
US20100313003A1 (en) Automatic Save and Restore Configuration Mechanism
CN114490460A (zh) 一种用于asic的flash控制器及其控制方法
CN104615386B (zh) 一种核外高速缓存装置
KR100839593B1 (ko) 온칩 네트워크의 병렬성을 높이기 위한 슬레이브 네트워크인터페이스 회로 및 그 시스템
JP5007337B2 (ja) データ処理装置における電力消費の制御
KR100591524B1 (ko) 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
US6959376B1 (en) Integrated circuit containing multiple digital signal processors
JP3623379B2 (ja) マイクロプロセッサ
CN101415270A (zh) 移动终端及其处理模块的通讯方法
US20150177816A1 (en) Semiconductor integrated circuit apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20121027