CN108055186B - 一种主从处理器通信方法及装置 - Google Patents

一种主从处理器通信方法及装置 Download PDF

Info

Publication number
CN108055186B
CN108055186B CN201810088744.1A CN201810088744A CN108055186B CN 108055186 B CN108055186 B CN 108055186B CN 201810088744 A CN201810088744 A CN 201810088744A CN 108055186 B CN108055186 B CN 108055186B
Authority
CN
China
Prior art keywords
data
spi
slave processor
spi bus
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810088744.1A
Other languages
English (en)
Other versions
CN108055186A (zh
Inventor
何军强
刘沾林
陈文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHEJIANG HONGQUAN ELECTRONIC TECHNOLOGY Co.,Ltd.
Original Assignee
Zhejiang Hongquan Vehicle Network Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Hongquan Vehicle Network Co ltd filed Critical Zhejiang Hongquan Vehicle Network Co ltd
Priority to CN201810088744.1A priority Critical patent/CN108055186B/zh
Publication of CN108055186A publication Critical patent/CN108055186A/zh
Application granted granted Critical
Publication of CN108055186B publication Critical patent/CN108055186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H04L12/4015—Bus networks involving priority mechanisms by scheduling the transmission of messages at the communication node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供一种主从处理器通信方法及装置，所述方法包括：根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中，所述SPI总线数据帧包含多个子帧，每个子帧对应一个SPI设备，所述SPI设备通过SPI总线与从处理器连接；将装载有所述待发送数据的SPI总线数据帧，通过SPI总线发送到所述从处理器。本发明提供的主从处理器通信方法及装置，通过在主从处理器驱动层均实现一个SPI传输控制器，负责传输控制层协议的处理以及逻辑总线数据的交换，提高了通信效率和总线利用率。

Description

一种主从处理器通信方法及装置
技术领域
本发明涉及计算机技术领域，尤其涉及一种主从处理器通信方法及装置。
背景技术
特定需求的嵌入式产品由一个以上的微处理器构成，通常分为主从关系，通过串行外设接口(Serial Peripheral Interface，SPI)总线互联，主处理器负责复杂业务逻辑处理，而从处理器负责单一的简单的逻辑处理和外设能力扩展。
现有技术中，通信线路只有一条，而双方需要参与通讯的物理单元或者逻辑单元随产品复杂程度不同可能多大十几个或几十个，由于只有一个通道，所以只能有一个进程来负责读写SPI设备，其他通信单元，例如，应用层进程、驱动层等，必须通过透过该进程进行执行，这样造成进程间依赖关系；并且内核驱动参与SPI通信的数据必须先绕到用户层空间进程，再绕回内核操作SPI，通信效率低；通常是Request/Response式的半双工方式，不能充分利用总线。
发明内容
(一)要解决的技术问题
本发明的目的是提供一种主从处理器通信方法及装置，解决了现有技术中的通信方法通信效率低和总线利用率低的技术问题。
(二)技术方案
为了解决上述技术问题，一方面，本发明提供一种主从处理器通信方法，包括：
根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中，所述SPI总线数据帧包含多个子帧，每个子帧对应一个SPI设备，所述SPI设备通过SPI总线与从处理器连接；
将装载有所述待发送数据的SPI总线数据帧，通过SPI总线发送到所述从处理器。
进一步地，所述根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中之前，还包括：
接收设备驱动发送的所述发送请求信息；
从发送队列中获取所述待发送数据。
进一步地，所述接收设备驱动发送的所述发送请求信息之前，还包括：
获取所述SPI设备的设备信息；
根据所述设备信息创建所述设备驱动。
进一步地，所述通过SPI总线发送到所述从处理器之后，还包括：
接收所述从处理器发送的装载有待接收数据的SPI总线数据帧；
将所述待接收数据写入接收队列，并向设备驱动发送接收指令。
进一步地，所述接收指令用于指示所述设备驱动从所述接收队列中读取所述待接收数据，并指示所述设备驱动将所述待接收数据发送到应用应用程序进程。
进一步地，所述发送请求信息由应用程序进程产生；
所述待发送数据由应用程序进程产生，并由所述设备驱动写入到所述发送队列中。
进一步地，所述SPI总线数据帧还包括校验码。
另一方面，本发明提供一种主从处理器通信装置，包括：
装载模块，用于根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中，所述SPI总线数据帧包含多个子帧，每个子帧对应一个SPI设备，所述SPI设备通过SPI总线与从处理器连接；
发送模块，用于将装载有所述待发送数据的SPI总线数据帧，通过SPI总线发送到所述从处理器。
(三)有益效果
本发明提供的主从处理器通信方法及装置，通过在主从处理器驱动层均实现一个SPI传输控制器，负责传输控制层协议的处理以及逻辑总线数据的交换，支持通信单元的枚举，逻辑总线支持优先级、不同带宽；适应响应速度和带宽的不同需求，全双工的工作方式，主从处理器通信双方任何一个时间点均可发起通信，二者逻辑上是对等的，从而提高了通信效率和总线利用率。
附图说明
图1为依照本发明实施例的主从处理器通信方法示意图；
图2为依照本发明实施例的SPI总线数据帧结构示意图；
图3为依照本发明实施例的主从处理器通信系统初始化流程图；
图4为依照本发明实施例的主处理器向从处理器发送数据的逻辑流程图；
图5为依照本发明实施例的主处理器接收从处理器发送的数据的逻辑流程图；
图6为依照本发明实施例的主从处理器通信装置示意图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：
图1为依照本发明实施例的，如图1所示，本发明实施例提供一种主从处理器通信方法，包括：
步骤S10、根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中，所述SPI总线数据帧包含多个子帧，每个子帧对应一个SPI设备，所述SPI设备通过SPI总线与从处理器连接；
步骤S20、将装载有所述待发送数据的SPI总线数据帧，通过SPI总线发送到所述从处理器。
进一步地，所述根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中之前，还包括：
接收设备驱动发送的所述发送请求信息；
从发送队列中获取所述待发送数据。
进一步地，所述接收设备驱动发送的所述发送请求信息之前，还包括：
获取所述SPI设备的设备信息；
根据所述设备信息创建所述设备驱动。
进一步地，所述通过SPI总线发送到所述从处理器之后，还包括：
接收所述从处理器发送的装载有待接收数据的SPI总线数据帧；
将所述待接收数据写入接收队列，并向设备驱动发送接收指令。
进一步地，所述接收指令用于指示所述设备驱动从所述接收队列中读取所述待接收数据，并指示所述设备驱动将所述待接收数据发送到应用应用程序进程。
进一步地，所述发送请求信息由应用程序进程产生；
所述待发送数据由应用程序进程产生，并由所述设备驱动写入到所述发送队列中。
进一步地，所述SPI总线数据帧还包括校验码。
具体的，本发明实施例提供的主从处理器通信方法中，将主处理器和每个从处理器，根据功能分为物理链路层、传输控制层、设备驱动层和应用层。
应用层通常为不同类型的各种进程、脚本等可执行程序，应用层运行的各种可执行程序通过设备驱动实现对从处理器的端各种硬件资源或者逻辑资源的访问。
设备驱动层为负责特定系统驱动模型的各类驱动程序，对应用层提供抽象的统一的设备操作接口；比如网卡驱动、显示屏驱动等。通过为从处理器端不同的硬件资源提供相应的驱动，完成对资源的控制。
传输控制层负责总线数据的收发，总线资源的分配；确保对上层驱动提供公平的总线使用仲裁。通过直接控制SPI总线，向设备驱动层提供分时总线传输服务。
本发明实施例中的物理链路层为SPI总线，简称为总线。
由于总线不可避免遇到电磁干扰，对总线上所传输的数据位造成错位的情况，需对总线上传输的数据通过协议进行封包、校验处理，与载荷数据组成一个通讯帧，通信双方都以帧为单位进行数据的交互、校验、处理。总线协议为传输控制层协议，只对数据的无差错传输负责，对上一层透明。
主处理器根据对从处理器枚举得到的硬件资源清单，将物理总线划分为多个逻辑通道。图2为依照本发明实施例的SPI总线数据帧结构示意图，如图2所示，SPI总线数据帧包含四个子帧，分别为C1、C2、C3和C4，每个子帧对应一个逻辑通道，一个逻辑通道对应一个SPI设备，SPI设备通过SPI总线与从处理器连接。
SPI总线数据帧中还包括校验码，便于对数据的校验。
传输控制层遍历设备驱动层的发送数据队列，根据为其分配的逻辑通道属性从其队列中取一部分数据装载到SPI总线数据帧的载荷中，直至载荷达到预设的载荷尺寸上限为止，加帧序号、校验码、帧尾后发送到总线；主从处理装箱过程一致。
与装箱过程相反，接收端从总线接收到一个有效的(校验通过)数据帧，根据数据帧携带的装箱信息，从载荷中卸载出不同逻辑通道的数据，并送往设备驱动层的接收队列；并给予总线数据帧的发送方一个确认帧；确认该帧(携带个逻辑通道的接收区水位信息，用于发送端做流量控制)已经正确接收。
主从处理器通信系统上电后，首先进行初始化，图3为依照本发明实施例的主从处理器通信系统初始化流程图，如图3所示，由主处理器中的传输控制层通过SPI总线与从处理器进行交互完成，初始化阶段完成主从处理器之间的硬件资源的同步，在初始化之前主处理器不知道从处理器各种硬件资源情况(比如有几个串口、有无LCD屏、有无CAN总线等等)，通过这个阶段，主处理器获得相应的SPI设备的设备信息，设备信息包括设备资源类型以及数量。并根据设备信息创建设备驱动，与从处理器连接的每个外部设备都有相应的设备驱动，例如，与从处理器连接有五个外部设备，则为这五个外部设备分别创建对应的驱动。
在对从处理器的资源进行枚举过程中，由于主处理器启动后对从处理器侧的资源配置一无所知，必须经过一个枚举的过程，询问从处理器，从而获得当前从处理器的资源清单，清单中每一项表示一个具体的物理设备或者逻辑设备，清单项包含但不局限于如下属性：资源名称、资源类型、通信速率和最低时延。
图4为依照本发明实施例的主处理器向从处理器发送数据的逻辑流程图，如图4所示，当主处理器的应用层中的应用程序进程需要发送数据时，将产生一个发送请求信息和待发送数据。
设备驱动层中的设备驱动接收应用程序进程发送的发送请求信息和待发送数据，并将发送请求信息以信号量的形式发送给传输控制层中的传输控制器。同时，设备驱动将接收到的待发送数据通过读写操作存入发送队列中。
传输控制器接收到设备驱动发送的发送请求信息后，准备SPI总线数据帧。并从发送队列中获取待发送数据，将待发送数据装载到SPI总线数据帧中。
然后，将装载有待发送数据的SPI总线数据帧，通过SPI总线发送到从处理器。
需要说明的是，图4中数据发送请求由进程A发起，进程A发送的数据通过A设备驱动，最终发送到与从处理器相连接的A设备(图4未示出)。应用层可以运行多个应用程序进程，在进程A发起数据发送请求的同时，进程B(图4未示出)也可以通过B设备驱动，将待发送数据最终发送到与从处理器相连接的B设备(图4未示出)。发送给A设备的数据和发送给B设备的数据可以同时装载在一个SPI总线数据帧中的不同逻辑通道中。从而实现多个进程同时控制不同的SPI设备。
传输控制器当前无传输任务时总是等待在一个发送信号量上，等待发送方唤醒，一旦唤醒总是会将各逻辑通道的数据传输完毕才会继续进入等待信号状态。
图5为依照本发明实施例的主处理器接收从处理器发送的数据的逻辑流程图，如图5所示，当从处理器有数据发送需求时，会将装载有待接收数据的SPI总线数据帧通过SPI总线发送到主处理器。主处理器中的传输控制层中的传输控制器总是在不停的检测总线数据状态，判断从处理器是否有数据发送，物理总线双方不停的交换着对方的发送请求状态，一旦主处理器检测到从处理器有数据需要发送时，立即开启帧接收过程。
传输控制器接收到从处理器发送的装载有待接收数据的SPI总线数据帧后，将数据帧进行拆箱，并将待接收数据分发至相应的接收队列，并向设备驱动发送接收指令，该接收指令同样以信号量的形式发送。
设备驱动接收到接收指令后，从接收队列中读取待接收数据，并将待接收数据发送到应用程序进程。
需要说明的是，图5中待接收数据最终发送到应用程序进程A。应用层可以运行多个应用程序进程，在进程A接收待接收数据的同时，进程B(图4为示出)也可以通过B设备驱动，接收待接收数据。发送给进程A的数据和发送给进程B的数据可以同时装载在一个SPI总线数据帧中的不同逻辑通道中。从而实现多个进程同时控制不同的SPI设备。
本发明实施例提供的主从处理器通信方法，通过在主从处理器驱动层均实现一个SPI传输控制器，负责传输控制层协议的处理以及逻辑总线数据的交换，支持通信单元的枚举，逻辑总线支持优先级、不同带宽；适应响应速度和带宽的不同需求，全双工的工作方式，主从处理器通信双方任何一个时间点均可发起通信，二者逻辑上是对等的，从而提高了通信效率和总线利用率。
实施例2：
图6为依照本发明实施例的主从处理器通信装置示意图，如图6所示，本发明实施例提供一种主从处理器通信装置，包括装载模块和发送模块，其中，装载模块10用于根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中，所述SPI总线数据帧包含多个子帧，每个子帧对应一个SPI设备，所述SPI设备通过SPI总线与从处理器连接；
发送模块20用于将装载有所述待发送数据的SPI总线数据帧，通过SPI总线发送到所述从处理器。
本发明实施例提供的主从处理器通信装置，用于完成上述实施例中所述的方法，通过本实施例提供的主从处理器通信装置完成上述实施例中所述的方法的具体步骤与上述实施例相同，此处不再赘述。
本发明实施例提供的主从处理器通信装置，通过在主从处理器驱动层均实现一个SPI传输控制器，负责传输控制层协议的处理以及逻辑总线数据的交换，支持通信单元的枚举，逻辑总线支持优先级、不同带宽；适应响应速度和带宽的不同需求，全双工的工作方式，主从处理器通信双方任何一个时间点均可发起通信，二者逻辑上是对等的，从而提高了通信效率和总线利用率。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种主从处理器通信方法，其特征在于，包括：
根据接收到的发送请求信息，将待发送数据装载到串行外设接口SPI总线数据帧中，所述SPI总线数据帧包含多个子帧，每个子帧对应一个SPI设备，所述SPI设备通过SPI总线与从处理器连接；
将装载有所述待发送数据的SPI总线数据帧，通过SPI总线发送到所述从处理器。
2.根据权利要求1所述的方法，其特征在于，所述根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中之前，还包括：
接收设备驱动发送的所述发送请求信息；
从发送队列中获取所述待发送数据。
3.根据权利要求2所述的方法，其特征在于，所述接收设备驱动发送的所述发送请求信息之前，还包括：
获取所述SPI设备的设备信息；
根据所述设备信息创建所述设备驱动。
4.根据权利要求1所述的方法，其特征在于，所述通过SPI总线发送到所述从处理器之后，还包括：
接收所述从处理器发送的装载有待接收数据的SPI总线数据帧；
将所述待接收数据写入接收队列，并向设备驱动发送接收指令。
5.根据权利要求4所述的方法，其特征在于，所述接收指令用于指示所述设备驱动从所述接收队列中读取所述待接收数据，并指示所述设备驱动将所述待接收数据发送到应用应用程序进程。
6.根据权利要求2所述的方法，其特征在于，所述发送请求信息由应用程序进程产生；
所述待发送数据由应用程序进程产生，并由所述设备驱动写入到所述发送队列中。
7.根据权利要求1所述的方法，其特征在于，所述SPI总线数据帧还包括校验码。
8.一种主从处理器通信装置，其特征在于，包括：
装载模块，用于根据接收到的发送请求信息，将待发送数据装载到SPI总线数据帧中，所述SPI总线数据帧包含多个子帧，每个子帧对应一个SPI设备，所述SPI设备通过SPI总线与从处理器连接；
发送模块，用于将装载有所述待发送数据的SPI总线数据帧，通过SPI总线发送到所述从处理器。
CN201810088744.1A 2018-01-30 2018-01-30 一种主从处理器通信方法及装置 Active CN108055186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810088744.1A CN108055186B (zh) 2018-01-30 2018-01-30 一种主从处理器通信方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810088744.1A CN108055186B (zh) 2018-01-30 2018-01-30 一种主从处理器通信方法及装置

Publications (2)

Publication Number Publication Date
CN108055186A CN108055186A (zh) 2018-05-18
CN108055186B true CN108055186B (zh) 2020-08-25

Family

ID=62125127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810088744.1A Active CN108055186B (zh) 2018-01-30 2018-01-30 一种主从处理器通信方法及装置

Country Status (1)

Country Link
CN (1) CN108055186B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109739795A (zh) * 2018-12-29 2019-05-10 百度在线网络技术（北京）有限公司 通信方法、处理器、主辅系统、计算机可读介质
CN110233707A (zh) * 2019-06-24 2019-09-13 北京智慧远景科技产业有限公司 一种网关及其数据传输方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552733A (zh) * 2009-05-15 2009-10-07 深圳华为通信技术有限公司 一种基于spi实现数据传输的方法和系统
CN102508812A (zh) * 2011-11-30 2012-06-20 上海大学 一种基于spi总线的双处理器通信方法
CN102819512A (zh) * 2012-06-28 2012-12-12 惠州市德赛西威汽车电子有限公司 一种基于spi的全双工通信装置及其方法
CN107562666A (zh) * 2017-09-26 2018-01-09 威创集团股份有限公司 基于spi总线的设备间通信的方法、系统及相关装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132427B (zh) * 2006-08-22 2010-05-12 中国科学院声学研究所 一种用单DSP实现的VoIP模拟电话适配器
CN100498747C (zh) * 2006-12-22 2009-06-10 普天信息技术研究院 一种数据处理主控设备、从设备、系统及方法
CN101355790B (zh) * 2007-07-27 2011-07-13 中兴通讯股份有限公司 一种高速下行共享信道要求的功率的测量方法
CN102014299B (zh) * 2010-11-05 2014-07-16 中兴通讯股份有限公司 一种实现多路数据多频点复用的方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552733A (zh) * 2009-05-15 2009-10-07 深圳华为通信技术有限公司 一种基于spi实现数据传输的方法和系统
CN102508812A (zh) * 2011-11-30 2012-06-20 上海大学 一种基于spi总线的双处理器通信方法
CN102819512A (zh) * 2012-06-28 2012-12-12 惠州市德赛西威汽车电子有限公司 一种基于spi的全双工通信装置及其方法
CN107562666A (zh) * 2017-09-26 2018-01-09 威创集团股份有限公司 基于spi总线的设备间通信的方法、系统及相关装置

Also Published As

Publication number Publication date
CN108055186A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
CN109976925B (zh) 一种基于混合多系统核间实时通信的方法和系统
CN108628684B (zh) 一种基于dpdk的报文处理方法及计算机设备
CN101957808B (zh) 多cpu间的通信方法、系统及cpu
CN114553635B (zh) Dpu网络设备中的数据处理方法、数据交互方法及产品
CN113312143B (zh) 云计算系统、命令处理方法及虚拟化仿真装置
CN114253740A (zh) 基于Linux内核的协议栈数据传输方法及装置
US11948021B2 (en) Method for inter-core communication, processor, inter-core communication system and computer readable storage medium
CN108055186B (zh) 一种主从处理器通信方法及装置
WO2022143714A1 (zh) 服务器系统、虚拟机创建方法及装置
CN116243853A (zh) 数据传输方法、装置、电子设备及非易失性存储介质
CN110781014B (zh) 基于Android设备的录音数据的多进程分发方法与系统
CN105487403A (zh) 一种基于can的运动控制系统建立及其仿真建模方法
CN116594951B (zh) 一种基于fpga的数据传输系统及方法
CN109426643A (zh) Usb接口请求调度方法、装置及设备
CN111427806A (zh) 一种双核amp系统共用串口的方法、存储介质及智能终端
CN108874699B (zh) 多系统使用mtp功能的方法、装置及电子设备
CN116743524A (zh) 一种用于传输数据的方法及系统、主模块
US8301817B1 (en) Ring bus for sharing resources among multiple engines
CN115616984A (zh) 基于多核处理器的任务处理方法、数控机和存储介质
CN111274184B (zh) 串行接口设备驱动器、嵌入式处理器和视频控制器
US20130198548A1 (en) Apparatus and method for saving power of usb device
CN108804362A (zh) 串口批量数据传输方法、装置及存储介质
CN118509398B (zh) 一种基于rdma的虚拟机通信方法、系统、装置、设备及存储介质
CN113204438B (zh) 一种amp系统核间通讯方法及系统
CN113721995B (zh) 一种智能子卡的加载方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210923

Address after: No.508, tianzihu Avenue, tianzihu Town, Anji County, Huzhou City, Zhejiang Province

Patentee after: ZHEJIANG HONGQUAN ELECTRONIC TECHNOLOGY Co.,Ltd.

Address before: 310000 5 / F, building 1, No.3, Xiyuan 6th Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Patentee before: ZHEJIANG HONGQUAN VEHICLE NETWORK Co.,Ltd.