DE102004046612B4 - Kommunikationseinheit sowie Applikationsprozessor und Steuerverfahren hierfür - Google Patents

Kommunikationseinheit sowie Applikationsprozessor und Steuerverfahren hierfür Download PDF

Info

Publication number
DE102004046612B4
DE102004046612B4 DE102004046612A DE102004046612A DE102004046612B4 DE 102004046612 B4 DE102004046612 B4 DE 102004046612B4 DE 102004046612 A DE102004046612 A DE 102004046612A DE 102004046612 A DE102004046612 A DE 102004046612A DE 102004046612 B4 DE102004046612 B4 DE 102004046612B4
Authority
DE
Germany
Prior art keywords
unit
signal
bus
data
application processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004046612A
Other languages
English (en)
Other versions
DE102004046612A1 (de
Inventor
Woon-Sik Suh
Jeon-Taek Im
Jin-Eon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004046612A1 publication Critical patent/DE102004046612A1/de
Application granted granted Critical
Publication of DE102004046612B4 publication Critical patent/DE102004046612B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Telephone Function (AREA)
  • Dram (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)

Abstract

Applikationsprozessor für eine Kommunikationseinheit, mit
– einer Zentralprozessoreinheit (311), die Daten von einer Mehrzahl von Peripheriekomponenten verarbeitet, wobei die Mehrzahl von Peripheriekomponenten eine Mehrzahl von Applikationsmodulen (320, 330, 335, 340) und einen mit einem Signalmodulator/-demodulator (350) verbundenen, gemeinsam genutzten Speicher (375) beinhaltet, und
– einer Bus-Mastersteuereinheit (380) zur Steuerung der Peripheriekomponenten über einen gemeinsamen Bus (305), wobei die Bus-Mastersteuereinheit über eine Busschnittstelle (402) mit der Zentralprozessoreinheit (311) verbunden ist und die Peripheriekomponenten durch Abgeben eines von diesen gemeinsam empfangbaren Befehls in Paketform über den gemeinsamen Bus steuert, wobei der Befehl ein Modulauswahlsignal zum Auswählen einer der Peripheriekomponenten umfasst,
– wobei die Bus-Mastersteuereinheit (380) umfasst:
– eine Busschnittstelle (402) zur Daten-, Adressen- und Steuersignalkommunikation mit der Zentralprozessoreinheit,
– einen Protokollwandler (406) und eine Protokollsignalsteuereinheit (410), die Steuersignale von der Zentralprozessoreinheit über die Busschnittstelle empfangen und einen Steuersignalfluss protokollabhängig handhaben,
– eine Adressenübersetzungseinheit (408), die Adressen...

Description

  • Die Erfindung bezieht sich auf eine Kommunikationseinheit mit einem Signalmodem, d. h. einem Signalmodulator/-demodulator, der einen digitalen Signalprozessor umfasst, um Hochfrequenzkommunikationsvorgänge auszuführen, sowie mit einem Applikationsprozessor, der eine Zentralprozessoreinheit aufweist, auf einen in einer solchen Kommunikationseinheit verwendbaren Applikationsprozessor auf ein Verfahren zur Steuerung einer solchen Kommunikationseinheit.
  • Jüngere Fortschritte in der Halbleiter-, Drahtloskommunikations- und Software-Technologie machen eine Menge von Anwendungen verfügbar, die mit mobilen Kommunikationseinheiten betrieben werden können, wie Mobiltelefone und persönliche digitale Assistenten (PDAs). So sind beispielsweise Telefonhandapparate, die zur drahtlosen bzw. schnurlosen Kommunikation benutzt werden, auch für PDAs, Kameras, Spieleanwendungen etc. nutzbar. Diese Applikationen waren zuvor nur als separate Einzelgeräte verfügbar. In diesen Multiapplikations-Kommunikationseinheiten befinden sich üblicherweise wenigstens zwei integrierte Schaltkreischips mit je einem oder mehreren Verarbeitungs einheiten. Einer der beiden Chips dient als Modulator/Demodulator, d. h. Modem. Der Modemchip umfasst einen Digitalsignalprozessor (DSP) für Signalverarbeitungszwecke, um drahtlose Kommunikationsvorgänge mit Basisstationen oder anderen Kommunikationsgeräten zu bewirken. Der andere Chip ist ein Applikations- bzw. Anwendungsprozessor (AP) mit einer Zentralprozessoreinheit (CPU), um Funktionen auszuführen und Peripheriekomponenten zu betreiben, wie Kamera- oder Bildaufnahme, Anzeige, 2D/3D-Maschine/Speicher, Datenbank etc.
  • Da jede Anwendung oder Peripheriekomponente üblicherweise mit einer anderen Plattform arbeitet, kommuniziert die CPU mit jeder der Anwendungen und Peripheriekomponenten über verschiedene Schnittstellen, die für die jeweilige Anwendung spezifisch sind. Die unterschiedlichen Schnittstellen sind üblicherweise im AP-Chip eingebettet. Der AP-Chip und der Modem-Chip der Kommunikationseinheit weisen jeweils lokale Speicherbauelemente in Form von Direktzugriffsspeichern (RAMs) und/oder Festwertspeichern (ROMs) zur Daten- und Programmspeicherung auf, die von ihrem jeweiligen Prozessor gesteuert werden. Der AP-Chip und der Modemchip werden außerdem jeweils mit ihrem eigenen Betriebssystem oder ihrer eigenen Plattform betrieben. Kommunikationsvorgänge zwischen dem AP-Chip und dem Modemchip werden über einen gemeinsam genutzten Schnittstellenspeicher und jeweilige Schnittstellen bewirkt.
  • 1 zeigt ein vereinfachtes Blockschaltbild einer herkömmlichen Kommunikationseinheit mit der oben beschriebenen Konfiguration, d. h. mit einem Modemchip und einem Applikationsprozessorchip zum Betreiben von Anwendungen und/oder Peripheriekomponenten, wie eine Kamera, eine Flüssigkristallanzeige (LCD) und lokale Speicher RAM, ROM. Ein Dualport-SRAM dient als gemeinsam genutzter Schnittstellenspeicher zur Unterstützung von Kommunikationsvorgängen zwischen dem AP-Chip und dem Modemchip. Jeder der beiden Chips hat seine eigene Speichersteuereinheit zur Steuerung der lokalen Speicher RAM, ROM und des gemeinsam genutzten Schnittstellenspeichers.
  • 2 zeigt ein detaillierteres Blockschaltbild der herkömmlichen Kommunikationseinheit von 1. Wie aus 2 ersichtlich, umfasst der AP-Chip 110 eine CPU 111 zur Steuerung von Peripherieeinheiten, wie eines LCD-Moduls 120, eines Kameramoduls 130 und eines Speichermoduls 140. Da jede Anwendung und Peripheriekomponente ihr eigenes Betriebssystem hat, sind separate Schnittstellen oder Steuereinheiten für die einzelnen Anwendungen erforderlich, wie eine LCD-Steuerung 113 für das LCD-Modul 120, eine CAM-Steuerung 115 für das Kameramodul 130 und eine Speichersteuereinheit 117 für das Speichermodul 140. Außerdem ist jede Anwendung mit dem AP-Chip 110 über je einen eigenen Bus mit verschiedenen Ausgangsanschlüssen des Chips 110 verbunden. Beispielsweise benötigt das LCD-Modul 120 eine 30-Pin-Busverbindung zur LCD-Steuerung 113, das Kameramodul 130 benötigt eine 20-Pin-Busverbindung zur Kamerasteuereinheit 115, und das Speichermodul 140 benötigt eine 50-Pin-Busverbindung zur Speichersteuereinheit 117.
  • Der Modemchip 150 umfasst einen DSP 155 und einen Coprozessor 151 zur Ausführung von Hochfrequenzkommunikationsfunktionen. Der DSP 155 kommuniziert mit dem Coprozessor 151 über eine interne Schnittstelle 153. Der Modemchip 150 ist über eine Speichersteuereinheit 157 an ein externes Speichermodul 160 angeschlossen. Die Kommunikation zwischen dem AP-Chip 110 und dem Modemchip 150 Läuft mittels einer Schnittstellenverbindung 170 über einen nicht gezeigten, gemeinsam genutzten Schnittstellenspeicher. Innerhalb des AP-Chips 110 und des Modemchips 150 sind individuelle Speichersteuereinheiten 117, 157 für einen unabhängigen Zugriff über jeweilige Anschlüsse des gemeinsam genutzten Dualport-Schnittstellenspeichers vorgesehen.
  • In mobilen Geräten, wie Mobiltelefonen, mit Mehrfachanwendungen, wie in den 1 und 2 gezeigt, ist die physikalische Abmessung des AP-Chips 110 wegen der benötigten großen Anzahl von Ausgangsanschlüssen und den unterschiedlichen Bussen und Schnittstellen vergleichsweise groß. Ein Betrieb von mehreren Anwendungen mit unterschiedlichen Plattformen benötigt zudem eine konstante Verarbeitungsaktivität der CPU 111, was einen relativ hohen Stromverbrauch bedeutet.
  • In der nachveröffentlichten Offenlegungsschrift EP 1 516 259 A1 ist eine Kommunikationseinheit mit einem Applikationsprozessor offenbart, an den eine Speicheranordnung mit mehreren Speichereinheiten angeschlossen ist und dem ein Basisbandprozessor vorgeschaltet ist, wobei dem Basisbandprozessor eine weitere Speicheranordnung parallel zum Applikationsprozessor zugeordnet sein kann oder der Basisbandprozessor über den Applikationsprozessor indirekt Zugriff auf wenigstens einen Teil der an den Applikationsprozessor angekoppelten Speicheranordnung hat.
  • Die Patentschrift US 6.026.119 A offenbart eine Kommunikationseinheit mit einem drahtlosen Paketdatenkommunikationsmodem, einem Computer und einer zwischengeschalteten Schnittstelleneinheit. Der Computer beinhaltet einen Prozessor sowie daran angekoppelt eine Speichereinheit und eine Bedienschnittstelleneinheit. Die Modem-Einheit umfasst eine mit der Schnittstelleneinheit in Kommunikationsverbindung stehende Logikeinheit, die ihrerseits eine Zentralprozessoreinheit und daran angekoppelte Speicher-, Schnittstellen- und Steuereinheiten aufweist.
  • Die Offenlegungsschrift US 2003/0159044 A1 offenbart ein Computersystem mit dynamisch wählbaren Sicherheitsfunktionen.
  • Die Offenlegungsschriften DE 101 96 621 T1 und DE 102 96 594 T5 offenbaren spezielle Kommunikationssysteme für Funkmodule.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Kommunikationseinheit der eingangs genannten Art sowie eines hierfür verwendbaren Applikationsprozessors und Steuerverfahrens zugrunde, die auch bei Auslegung auf die Ausführung mehrerer Anwendungen vergleichsweise geringe physikalische Abmessungen und einen geringen Leistungsverbrauch erlauben.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Applikationsprozessors mit den Merkmalen des Anspruchs 1, einer Kommunikationseinheit mit den Merkmalen des Anspruchs 9 sowie eines Steuerverfahrens mit den Merkmalen des Anspruchs 11.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 ein schematisches Blockschaltbild einer herkömmlichen Kommunikationseinheit,
  • 2 ein detaillierteres Blockschaltbild der herkömmlichen Kommunikationseinheit von 1,
  • 3 ein Blockschaltbild einer erfindungsgemäßen Kommunikationseinheit,
  • 4 ein Blockschaltbild einer Busmaster-Steuereinheit für die Kommunikationseinheit von 1,
  • 5 ein Blockschaltbild einer weiteren erfindungsgemäßen Kommunikationseinheit,
  • 6 ein Blockschaltbild einer weiteren erfindungsgemäßen Kommunikationseinheit,
  • 7 eine Definitionsliste für von der Busmaster-Steuereinheit von 4 verwendete Signale,
  • 8 eine illustrative Struktur eines von der Busmaster-Steuereinheit der 4 abgegebenen Befehlspakets,
  • 9 eine Definitionsliste eines Befehlspaketfeldes,
  • 10 eine illustrative interne Registerdefinition einer Slave-Einheit,
  • 11 ein Zeitablaufdiagramm eines Lesevorgangs für Daten, die aus einer Slave-Einheit für eine Busmaster-Steuereinheit gelesen werden,
  • 12 ein Zeitablaufdiagramm eines Datenschreibbefehlsvorgangs,
  • 13 ein Blockdiagramm einer Struktur eines in einer erfindungsgemäßen Kommunikationseinheit verwendbaren, gemeinsam genutzten Speichers,
  • 14 ein Blockschaltbild einer Bank von Speicherzellen des gemeinsam genutzten Speichers von 13 mit Schutzschaltung und
  • 15 ein Zeitablaufdiagramm von Lese- und Schreibvorgängen eines gemeinsam genutzten Speichers gemäß der Erfindung.
  • Erfindungsgemäß können mehrere Anwendungen eines mobilen Kommunikationsgerätes von einem Applikationsprozessor(AP)-Chip über einen gemeinsamen Bus ausgeführt werden. Die Steuerung der mehreren, an den gemeinsamen Bus angeschlossenen Anwendungen kann durch eine gemeinsame Plattform mit Befehlen in Paketform bewirkt werden, die von einer gemeinsamen Master-Bussteuerung über den gemeinsamen Bus abgegeben werden. Die gemeinsame Master-Bussteuereinheit ersetzt die bekannten individuellen Schnittstellen und Steuereinheiten und deren zugewiesene Busse. Der AP-Chip ist in der Lage, eine vergleichsweise geringe Anzahl von Ausgangsanschlüssen in seiner Chippackung zu realisieren, so dass die physikalische Abmessung des AP-Chips vergleichsweise klein gehalten werden kann. Die Verarbeitung durch die CPU unter Verwendung einer gemeinsamen Plattform über eine gemeinsame Steuereinheit kann ebenfalls reduziert werden, was den Leistungsverbrauch verringert.
  • 3 zeigt im Blockschaltbild eine erfindungsgemäße Kommunikationseinheit mit zwei integrierten Schaltkreischips (IC-Chips), und zwar einem Applikationsprozessor-Chip 310 und einem Modemchip 350, sowie einer Mehrzahl von Applikationsmodulen, die extern von den beiden IC-Chips angeordnet sind. Der Modemchip umfasst einen DSP 395 und eine nicht gezeigte Modulator/Demodulator-Schaltung zur Verarbeitung von Signalen, um drahtlose oder Hochfrequenzkommunikationsvorgänge mit anderen kompatiblen Kommunikationseinheiten oder einer Basisstation auszuführen. Der AP-Chip 310 umfasst eine CPU 311, die CPU- bezogene interne Funktionen steuert, wie DMA 312, Bridge 313 und Peripheriekomponenten 314, 315, 316. Die DMA 312 kann auf Speicherbauelemente einschließlich einen gemeinsam genutzten Speicher 375 zum Lesen und/oder Schreiben unabhängig von der CPU 311 zugreifen. Die Peripheriekomponenten 314, 315, 316 können z. B. ein Zeitgeber, ein Pulsbreitenmodulator, eine USB-Einheit (universelle serielle Buseinheit), eine I2C-Einheit und/oder eine I2S-Einheit sein.
  • Die CPU 311 betreibt mehrere externe Anwendungen, wie ein Kameramodul 330, eine 2D/3D-Maschine 335, eine Anzeige 320, ein Speichermodul 340 und den gemeinsam genutzten Speicher 375 über einen gemeinsamen Bus 305. Eine Busmaster-Steuereinheit 380 steuert die Vorgänge der externen Anwendungsmodule über den gemeinsamen Bus 305. Es wird eine gemeinsame Betriebssystemplattform mit einer gemeinsamen Befehlsstruktur benutzt. Vorzugsweise hat die gemeinsame Befehlsstruktur Paketform, und jeder Befehl umfasst ein Modulauswahlsignal, um eines der mehreren gesteuerten Module auszuwählen. Der Befehls- und Modulauswahlprozess wird weiter unten näher erläutert. Der gemeinsam genutzte Speicher 375 wird zur Datenkommunikation zwischen dem Modemchip 350 und dem AP-Chip 310 benutzt. Er kann z. B. ein Dualport-SRAM sein, der von einer nicht gezeigten Speichersteuereinheit in dem Modemchip 350 oder in dem AP-Chip 310 gesteuert wird. Im gezeigten Beispiel ist der gemeinsam genutzte Speicher 375 vorzugsweise ein synchroner dynamischer Direktzugriffsspeicher (SDRAM), und der Modemchip 350 benutzt eine Busmaster-Steuereinheit 390 zur Steuerung des gemeinsam genutzten Speichers 375. Die Busmaster-Steuereinheiten 380 und 390 teilen sich eine gemeinsame Befehlsstruktur für die Kommunikation mit dem gemeinsam genutzten Speicher 375. Es sind gleiche Schnittstellen für den gemeinsam genutzten Speicher 375 zu bzw. vom AP-Chip 310 und zu bzw. vom Modemchip 350 vorgesehen.
  • 4 zeigt in einem detaillierteren Blockschaltbild eine vorteilhafte Realisierung einer in der Kommunikationseinheit von 3 verwendbaren Busmaster-Steuereinheit. Diese Busmaster-Steuereinheit 380 umfasst eine Busschnittstelle 402 zur Daten-, Steuer- und Signalkommunikation mit der CPU. Ein Protokollwandler 406 und eine Protokollsignalsteuereinheit 410 handhaben den Daten- und Steuersignalfluss gemäß dem vorgegebenen Protokoll. Eine Taktverwaltungseinheit 404 empfängt und verteilt Taktsignale zur Synchronisierung der Kommunikationseinheit einschließlich der externen Applikationsmodule. Eine Adressenübersetzungseinheit 408 empfängt Adressdaten von der CPU und übersetzt die Adresse abhängig vom Applikationsmodul, auf das zugegriffen werden soll. Die übersetzte Adresse wird an einen Paketgenerator 416 weitergeleitet, wo die Adresse in einem Befehl in Paketform gebracht wird. Der Paketgenerator 416 empfängt außerdem Steuersignale von der Protokollsignalsteuereinheit 410, um Daten gemäß dem Protokoll abzugeben. Ein Sende- und Empfangspuffer 414 empfängt Daten von der CPU über die Busschnittstelle 402. Eine Zustandsmaschinen-Puffersteuereinheit 412 steuert den Zustand und das Timing von Datensende- und Datenempfangsvorgängen des Sende- und Empfangspuffers 414 gemäß dem vorgegebenen Protokoll. Eine Datenpackungs-/Datenentpackungseinheit 418 wird dazu benutzt, die Daten gemäß einer spezifizierten Breite der gemeinsamen Datenstruktur anzuordnen. Ein Multiplexer 420 multiplext Adressen- oder Datensignale zum Abgeben über einen bidirektionalen Bus DIO[n:0]. Über den bidirektionalen Bus DIO[n:0] werden außerdem Daten von externen Anwendungsmodulen gelesen. Die Protokollsignalsteuereinheit 410 sendet Steuersignale nCS[x:0], CnD und nRW und empfängt Steuersignale RESP und STAT[1:0]. Die Daten- und Steuersignale werden über den gemeinsamen bidirektionalen Bus 305 gesendet und empfangen.
  • Im Betrieb fungiert die Busmaster-Steuereinheit 380 als Master-Einheit zur Steuerung der als Slave-Einheiten fungierenden Applikationsmodule, die mit dem bidirektionalen Bus 305 verbunden sind. Von der Master-Steuereinheit 380 abgegebene, zentrale Befehle werden von den mehreren externen Slave-Einheiten empfangen. Von der Protokollsignalsteuereinheit 410 abgegebene Steuersignale beinhalten ein Slave-Auswahlsignal nCS, ein Befehlssignal CnD und ein Lese-/Schreibsignal nRW. Datensignale werden über den bidirektionalen Bus DIO[n:0] abgegeben, der zum Abgeben von Daten- oder Adresssignalen benutzt werden kann. Die Master-Steuereinheit 380 empfängt an der Protokollsignalsteuereinheit 410 Quittierungssignale STAT und Abtastsignale RESP von einer ausgewählten der mehreren externen Slave-Einheiten, um eine Quittierung des Empfangs eines Befehls von der Master-Steuereinheit 380 zu signalisieren und Daten über den bidirektionalen Bus DIO[n:0] unter der Abtaststeuerung durch das Abtastsignal RESP zuzuführen. Die Steuer- und Datensignale werden vom Paketgenerator 416 in Paketform gebracht.
  • 7 listet weitere Beschreibungsdetails der Steuersignale des gemeinsamen Busses 305 auf. Wie daraus ersichtlich, wird das Chipauswahlsignal nCS zum Auswählen einer der mit dem gemeinsamen Bus 305 verbundenen, externen Slave-Einheiten benutzt. Das Befehlssignal CnD wird dafür verwendet, anzuzeigen, ob das Paket ein Befehlspaket oder ein Datenpaket ist. Das Lese-/Schreibsignal nRW wird dazu benutzt, einen Lesevorgang oder einen Schreibvorgang zu signalisieren. Dieses Signal wird außerdem zur Steuerung der Richtung des Datenflusses auf dem Datenleitungsbus DIO[n:0] herangezogen. Beispielsweise signalisiert ein Schreibvorgang, dass Daten in eine ausgewählte der externen Slave-Einheiten zu schreiben sind, und der Datenleitungsbus DIO ist von der Master-Steuereinheit abgehend gerichtet. Wenn das Signal nRW einen Lesevorgang anzeigt, wird es von der ausgewählten der externen Slave-Einheiten, die mit dem gemeinsamen Bus 305 verbunden sind, gelesen, und der Datenleitungsbus DIO ist in die Master-Steuereinheit 380 hineinführend ausgerichtet. Die Befehls- oder Datenpakete werden unter Verwendung des synchronisierten Taktes CLK synchronisiert, der auch zur Synchronisierung der externen Slave-Einheiten benutzt wird. In einem Lesevorgang führt die ausgewählte externe Slave-Einheit, von der Daten zu lesen sind, der Master-Steuereinheit 380 das Abtastsignal RESP zu, das zum Abtasten der von der externen Slave-Einheit gelesenen und der Master-Steuereinheit 380 zugeführten Daten dient. Auf den Empfang eines Befehlspaketes durch die ausgewählte externe Slave-Einheit hin sendet diese ein Quittierungssignal STAT an die Master-Steuereinheit, um anzuzeigen, dass sie das Befehlspaket empfangen hat.
  • 8 veranschaulicht eine illustrative Befehlspaketstruktur von Befehlen, die von der Busmaster-Steuereinheit gemäß 4 abgegeben werden, und 9 veranschaulicht weitere Beschreibungsdetails für ein zugehöriges Befehlspaketfeld. In einem Ausführungsbeispiel besitzt die Paketstruktur eine Breite von vier Bit, und die ersten drei Stellen 0, 1, 2 des Pakets werden zur Spezifikation von Felddefinitionen und Lese-/Schreibvorgängen benutzt. Adressen oder Daten sind in dem Paket beginnend mit der Stelle 3 enthalten. Wie aus 9 ersichtlich, stellt ein Feld R dasjenige Feld dar, welches das Ziel der momentanen Transaktion spezifiziert. Die Master-Einheit kann auf die internen Register der Slave-Einheiten oder auf die aktuellen Daten zugreifen, die von der Slave-Einheit zuzuführen sind. Hierbei bezeichnen ”0” einen Zugriff auf normale Daten und ”1” einen Zugriff auf das interne Register der Slave-Einheit. Ein Feld TV ist dasjenige, das den Typ des momentanen Transfers spezifiziert. Dabei bezeichen ”00” einen Lesetransfer, ”01” ist reserviert, ”10” einen Schreibtransfer, und ”1” ist reserviert. Ein Feld CL spezifiziert die Länge des Befehlspakets (CMD-Paket). Dabei bezeichnen ”00” 4×4-Bit, ”01” 8×4-Bit, ”10” 12×4-Bit und ”11” 16×4-Bit. Ein Feld DL spezifiziert die Größe des Datenpakets, wie Datenpaketgröße=2×DL-Byte(1, 2 bis 32.786 Byte). Ein Feldbereich A0 bis Ai spezifiziert die Startadresse des benötigten Transfers.
  • Die von der Master-Steuereinheit 380 ausgewählte externe Slave-Einheit antwortet auf den Befehl durch Aktivierung einer Quittierungssignalleitung STAT. Die Slave-Einheit weist interne Register auf, die vorgeschriebene Register oder nutzerdefinierte Register umfassen. Daten können von der Master-Steuereinheit durch einen Lesebefehl aus den Registern gelesen werden. Von der ausgewählten externen Slave-Einheit gelesene Daten werden durch Abtastung in ein nicht gezeigtes Register der Master-Steuereinheit 380 an den ansteigenden oder fallenden Flanken des Abtastsignals RESP geladen. 10 veranschaulicht ein repräsentatives internes Register einer Slave-Einheit mit seiner Datenzuteilung.
  • 11 veranschaulicht in einem Zeitablaufdiagramm einen repräsentativen Lesevorgang für Daten von einem ausgewählten Anwendungsmodul. Wie gezeigt, gibt die Busmaster-Steuereinheit das Taktsignal CLK, das Signal CnD auf hohem Pegel, was Befehle anzeigt, und das Transfersignal nRW mit hohem Pegel ab, was einen Lesevorgang anzeigt. Das Anwendungsmodul wird durch das nicht gezeigte Signal nCS ausgewählt. Befehle werden über die Datenleitung DIO[n:0] gesendet. Wie vorstehend erläutert, werden alle Steuer-, Adressen- und Datensignale über den gemeinsamen Bus 305 gesendet. Nach Empfang der Befehle durch die ausgewählte externe Slave-Einheit sendet diese ein aktives Quittierungssignal STAT an die Busmaster-Steuereinheit. Daten werden aus der ausgewählten externen Slave-Einheit gelesen und zusammen mit dem Abtastsignal RESP auf die Datenleitung DIO[n:0] gegeben. Die Daten vom Datenleitungsbus DIO[n:0] werden unter Verwendung der Abtastsignale in die Busmaster-Steuereinheit 380 abgetastet. Die Busmaster-Steuereinheit 380 übt die vollständige Steuerung von Datentransfervorgängen aus. Beispielsweise kann die Busmaster-Steuereinheit 380 einen laufenden Lesevorgang abbrechen, indem sie einen neuen Befehl oder einen anderen Transferbefehl abgibt.
  • 12 veranschaulicht im Zeitablaufdiagramm einen repräsentativen Schreibvorgang für Daten vom AP-Chip 310 zu einem ausgewählten Anwendungsmodul. Wie gezeigt, gibt die Busmaster-Steuereinheit 380 in Synchronisation zum Taktsignal CLK das Befehlssignal CnD und das Transfersignal nRW ab. Die Befehls- und Adresseninformationen werden auf die Datenleitungen DIO[n:0] gegeben, während das Transfersignal nRW auf hohem Pegel gehalten wird. Das externe Zielanwendungsmodul, das mit dem gemeinsamen Bus 305 verbunden ist, wird durch das nicht gezeigte Signal nCS ausgewählt und decodiert die empfangenen Befehle, einschließlich des Schreibsignals und von Adressdaten. Gemäß dem vorgegebenen Protokoll, z. B. nach vier Befehlspaketen, werden Daten von der Busmaster-Steuereinheit 380 über den gemeinsamen Bus 305 gesendet, wobei Daten auf den Datenleitungen DIO[n:0] in das interne Register der Slave-Einheit zu lesen sind. Die ausgewählte Slave-Einheit signalisiert den Empfang der Datenpakete durch Aktivieren der Quittierungsleitung STAT.
  • In einem vorteilhaften Ausführungsbeispiel der Erfindung wird auch der gemeinsam genutzte Speicher 375, der zur Datenkommunikation zwischen dem AP-Chip 310 und dem Modemchip 350 verwendet wird, durch die Busmaster-Steuereinheit 380 gesteuert. 13 veranschaulicht eine Auslegung des gemeinsam genutzten Speichers 375, wie sie hierzu verwendbar ist. Der gemeinsam genutzte Speicher 375 ist z. B. vorzugsweise ein SDRAM mit einer Mehrzahl von Speicherzellenbänken A, B, C und D. Jede Speicherbank umfasst einen zugehörigen Adress decoder, einen Schutzgenerator und einen Bank-Multiplexer, wie nachstehend näher erläutert. Der gemeinsam genutzte Speicher 375 weist zwei Anschlüsse A und B auf. Ein Anschlussport A ist mit der Busmaster-Steuereinheit 380 des AP-Chips 310 über eine Speicherschnittstelle verbunden, und ein Anschlussport B stellt eine Verbindung mit der Busmaster-Steuereinheit 390 des Modemchips 350 über eine zweite Speicherschnittstelle her. 14 zeigt in einem detaillierteren Blockschaltbild die Speicherbänke A und B mit den zugehörigen Komponenten Adressdecoder, Bank-Multiplexer und Schutzgenerator. Die Adressleitung ist gemeinsam an alle zugehörigen Schaltkreise angeschlossen und wird von diesen gelesen, beispielsweise vom Bank-Multiplexer, um festzustellen, auf welche der Speicherzellenbänke A und B zugegriffen werden soll. Jeder Schutzgenerator überwacht die Adressleitungen der jeweiligen Anschlüsse A und B, und bei Detektion der gleichen Adresse an der gleichen Bank bei beiden Anschlüssen A und B wird ein Schutzsignal NPROT aktiviert, um eine Konfliktsituation anzuzeigen. Der Speicherzugriff wird während einer solchen aktivierten NPROT-Bedingung angehalten, um einen gleichzeitigen Zugriff auf die gleichen Speicherzellen zu vermeiden.
  • 15 veranschaulicht im Zeitablaufdiagramm eine vorteilhafte Betriebsweise für den Zugriff auf den gemeinsam genutzten Speicher. Hierzu sind für die Anschlüsse A und B die Speichersteuersignale von entsprechenden Speicherschnittstellen A und B gezeigt, einschließlich einem Zeilenadressenauswahlsignal RAS, einem Spaltenadressenauswahlsignal CAS, Adresssignalen, Datensignalen und einem Zugriffskonfliktsignal nProt. Des weiteren sind decodierte Speicherzugriffssignale von der Busmaster-Steuereinheit 380 des AP-Chips 310 und der Busmaster-Steuereinheit 390 des Modemchips 350 dargestellt. Das Zeitablaufdiagramm zeigt die Steuersignale CnD und nRW in einem angehobenen, d. h. aktivierten Zustand, um einen Speicherzugriff anzuzeigen, hier speziell für einen Lesevorgang. Hierzu werden außer dem Befehle in Paketform, einschließlich Adressen von Speicherplätzen, auf die zugegriffen werden soll, über die Datenleitungen DIO[n:0] des gemeinsamen Buses 305 gesendet. Das nicht gezeigte Modulauswahlsignal nCS wird auf den gemeinsam genutzten Speicher 375 als Zielanwendungsmodul gesetzt. Somit wird der gemeinsam genutzte Speicher 375 unter Verwendung der gleichen Plattform und der gleichen Befehlsstruktur und über den gleichen gemeinsamen Bus 305 gesteuert, wie alle anderen externen Anwendungsmodule, die an den gemeinsamen Bus 305 angeschlossen sind.
  • Die Speicherschnittstellen für die Anschlüsse A und B empfangen das Modulauswahlsignal nCS, welches anzeigt, dass der gemeinsam genutzte Speicher 375 das ausgewählte Anwendungsmodul ist, auf das zugegriffen werden soll. Die Speicherschnittstelle A extrahiert die Adressinformation aus den Befehlen in Paketform, die von der Busmaster-Steuereinheit 380 des AP-Chips 310 über den gemeinsamen Bus 305 empfangen werden. Der gleiche Prozess wird von der Busmaster-Steuereinheit 390 des Modemchips 350 und der Schnittstelle B ausgeführt, wie hier nicht explizit gezeigt. Die extrahierten Adressen werden von Adressendecodern der Speicherbänke, des Bank-Multiplexers und der Schutzgeneratoren des gemeinsam genutzten Speichers 375 empfangen.
  • Wie weiter aus 15 ersichtlich, wird die Adressinformation als Zeilenadressen und Spaltenadressen decodiert. Hierbei sind beide Zeilenadressenauswahlsignale an den Anschlüssen A und B aktiv, z. B. auf niedrigem Pegel, und die Zeilenadresse ist für die beiden Anschlüsse A und B gleich. Nach Feststellen der gleichen Adresse RA an beiden Anschlüssen A und B aktiviert der Schutzgenerator das Signal nProt, z. B. durch einen Übergang von hohem auf niedrigen Pegel, am Anschluss B, was anzeigt, dass ein Speicherzugriffskonflikt beim Modemchip 350 vorliegt. Das Signal nPort am Anschluss B bewirkt, dass eine Abgabe eines Quittierungssignals STAT[0] zum Quittieren des Empfangs des Speicherzugriffsbefehls durch den Modemchip 350 blockiert wird, und hält das Abtastsignal RESP[0] auf inaktivem Pegel. Sobald keine gleichzeitigen Signale RAS mehr vorhanden sind, oder wenn keine gleichzeitigen Spaltenadressenauswahlsignale CAS an den Anschlüssen A und B vorhanden sind, deaktiviert der Schutzgenerator das Schutzsignal nProt z. B. auf niedrigen Pegel, und Daten werden vom gemeinsam genutzten Speicher 375 gelesen. Das Quittierungssignal STAT[0] wird an der Speicherschnittstelle B angehoben, d. h. aktiviert, um den Empfang des Zugriffsbefehls für den Modemchip 350 zu signalisieren. Die vom gemeinsam genutzten Speicher 375 gelesenen Daten werden zusammen mit aktiven Abtastsignalen RESP[0] zum Modemchip 350 gesendet. Bevorzugt sind der SDRAM, der Schutzgenerator und die Schnittstellen für die Anschlüsse A und B in einem integrierten Einzelchip-Speicherbauelement eingebettet.
  • Durch Verwendung der Master-Slave-Architektur mit Befehlen in Paketform können mehrere Anwendungen durch eine zentrale Steuereinheit (Master) über einen gemeinsamen Bus betrieben werden. Separat zugewiesene Schnittstellen und Busse für verschiedene Anwendungsmodule können entfallen. Die Anschlussanzahl ist für den AP-Chip 310 signifikant reduziert, was eine entsprechende Verringerung der physikalischen Größe des AP-Chips 310 ermöglicht. Die CPU des AP-Chips 310 realisiert zudem einen reduzierten Gesamtverarbeitungsaufwand durch die Elimination von eigens zugewiesenen Schnittstellen bzw. Steuereinheiten. Des weiteren erleichtert die Benutzung einer gemeinsamen Plattform für den Modemchip 350 einen synchronen Zugriff auf den gemeinsam genutzten Speicher 375.
  • 5 veranschaulicht ein weiteres Ausführungsbeispiel der Erfindung, wobei der gemeinsame Bus 305 durch zwei gemeinsame Busse 305A und 305B ersetzt ist. Der Bus 305A dient dem Zugriff auf externe An wendungsmodule, wie Kameras und Anzeigeeinheiten, während der Bus 305B dem Anschluss externer Speicher dient, wie eines Flash-Speichers und eines gemeinsam genutzten Speichers. Die Konfiguration dieses Ausführungsbeispiels erleichtert eine gemeinsame Steuerung der externen Anwendungsmodule ohne die Speicher über den gemeinsamen Bus 305A. Der separate gemeinsame Bus 305B ist den Speichern zugewiesen und erlaubt eine flexiblere Speichersteuerung oder intensivere Speichervorgänge. Bei diesem Ausführungsbeispiel kann der gemeinsam genutzte Speicher z. B. ein Dualport-SDRAM sein, der wie oben beschrieben betrieben wird. Der gemeinsam genutzte Speicher kann auch ein Dualport-SRAM sein, der in herkömmlicher Weise in Kommunikationsverbindung zwischen dem AP-Chip 310 und dem Modemchip 350 angeordnet ist und betrieben wird. Die Verwendung von zwei gemeinsamen Bussen erleichtert zudem den Zugriff auf Speicher, wie einen Flash-Speicher, während eine externe Anwendung, wie eine Kamera, gesteuert wird.
  • 6 zeigt ein weiteres Ausführungsbeispiel der Erfindung mit zwei gemeinsamen Bussen, wobei der eine gemeinsame Bus 305A ausschließlich für eine verarbeitungsintensive Anwendung genutzt wird, wie ein Kameramodul. Alle anderen externen Module einschließlich Speichermodule und der gemeinsam genutzte Speicher sind mit dem anderen gemeinsamen Bus 305 verbunden. In einer weiteren alternativen Realisierung der Erfindung sind das Kameramodul und ein Flash-Speicher mit dem einen Bus 305A der beiden gemeinsamen Busse 305A, 305B verbunden. In einer solchen Konfiguration ist der eine der beiden gemeinsamen Busse Kameraanwendungen zugewiesen, einschließlich einem direkten Bilddatentransfer zwischen dem Kameramodul und dem Flash-Speicher.

Claims (11)

  1. Applikationsprozessor für eine Kommunikationseinheit, mit – einer Zentralprozessoreinheit (311), die Daten von einer Mehrzahl von Peripheriekomponenten verarbeitet, wobei die Mehrzahl von Peripheriekomponenten eine Mehrzahl von Applikationsmodulen (320, 330, 335, 340) und einen mit einem Signalmodulator/-demodulator (350) verbundenen, gemeinsam genutzten Speicher (375) beinhaltet, und – einer Bus-Mastersteuereinheit (380) zur Steuerung der Peripheriekomponenten über einen gemeinsamen Bus (305), wobei die Bus-Mastersteuereinheit über eine Busschnittstelle (402) mit der Zentralprozessoreinheit (311) verbunden ist und die Peripheriekomponenten durch Abgeben eines von diesen gemeinsam empfangbaren Befehls in Paketform über den gemeinsamen Bus steuert, wobei der Befehl ein Modulauswahlsignal zum Auswählen einer der Peripheriekomponenten umfasst, – wobei die Bus-Mastersteuereinheit (380) umfasst: – eine Busschnittstelle (402) zur Daten-, Adressen- und Steuersignalkommunikation mit der Zentralprozessoreinheit, – einen Protokollwandler (406) und eine Protokollsignalsteuereinheit (410), die Steuersignale von der Zentralprozessoreinheit über die Busschnittstelle empfangen und einen Steuersignalfluss protokollabhängig handhaben, – eine Adressenübersetzungseinheit (408), die Adressen von der Zentralprozessoreinheit über die Busschnittstelle empfängt und abhängig vom betroffenen Applikationsmodul übersetzt, – einen Paketgenerator (416), der Steuersignale von der Protokollsignalsteuereinheit und eine übersetzte Adresse von der Adressenübersetzungseinheit empfängt und die Steuersignale und die übersetzte Adresse in ein Befehlspaket verpackt, – einen Empfangspuffer (414), der Daten von der Zentralprozessoreinheit über die Busschnittstelle empfängt, – eine Datenpackungseinheit (418), welche die empfangenen Daten abhängig von einer spezifizierten Breite einer gemeinsamen Datenstruktur anordnet, und – einen Multiplexer (420), der das Befehlspaket vom Paketgenerator und das Datenpaket von der Datenpackungseinheit empfängt und jeweils eines der beiden Pakete auf den gemeinsamen Bus (305) ausgibt.
  2. Applikationsprozessor nach Anspruch 1, weiter dadurch gekennzeichnet, dass der gemeinsam genutzte Speicher ein synchroner dynamischer Direktzugriffsspeicher (SDRAM) ist.
  3. Applikationsprozessor nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Peripheriekomponenten wenigstens eine von den Komponenten Bildaufnahmemodul, Anzeigeeinheit und Flash-Speicher umfassen.
  4. Applikationsprozessor nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass eine jeweils ausgewählte der Peripheriekomponenten ein Signal an die Master-Steuereinheit (380) zurückleitet, welches den Empfang des Befehls in Paketform quittiert.
  5. Applikationsprozessor nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass der Befehl in Paketform einen Lese-/Schreibbefehl für den vom Applikationsprozessor und dem Signalmodulator/-demodulator gemeinsam genutzten Speicher umfasst.
  6. Applikationsprozessor nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass aus dem gemeinsam genutzten Speicher gelesene Daten zum Applikationsprozessor oder der Master-Steuereinheit (380) mit einem Abtastsignal gesendet werden, das zum Abtasten der gelesenen Daten in ein Register der Master-Steuereinheit (380) dient.
  7. Applikationsprozessor nach einem der Ansprüche 2 bis 6, weiter dadurch gekennzeichnet, dass der synchrone dynamische Direktzugriffsspeicher eine Mehrzahl von Datenbänken und eine Schnittstellenverbindung zur Master-Steuereinheit (380) aufweist.
  8. Applikationsprozessor nach einem der Ansprüche 2 bis 7, weiter dadurch gekennzeichnet, dass der synchrone dynamische Direktzugriffsspeicher eine Schutzschaltung zum Empfangen von Adressdaten vom Applikationsprozessor und vom Signalmodulator/-demodulator sowie zum Erzeugen eines Schutzsignals bei Empfang der gleichen Adresse vom Applikationsprozessor und vom Signalmodulator/-demodulator aufweist.
  9. Kommunikationseinheit mit – einem Signalmodulator/-demodulator (350) mit einem digitalen Signalprozessor (395) zur Ausführung von Hochfrequenzkommunikationsvorgängen, – einem Applikationsprozessor (310) und – einem mit dem Signalmodulator/-demodulator und dem Applikationsprozessor verbundenen, gemeinsam genutzten Speicher (375), dadurch gekennzeichnet, dass – der Applikationsprozessor (310) ein solcher nach einem der Ansprüche 1 bis 8 ist.
  10. Kommunikationseinheit nach Anspruch 9, weiter dadurch gekennzeichnet, dass die Master-Steuereinheit (380) über den gemeinsamen Bus, über den die Schnittstellenverbindung mit dem Signalmodulator/-demodulator besteht, einen Flash-Speicher (340) steuert.
  11. Verfahren zur Steuerung einer Kommunikationseinheit nach Anspruch 9 oder 10, mit folgenden Schritten: – Steuern der Peripheriekomponenten über den gemeinsamen Bus (305) in der Master-Steuereinheit (380) und – Herstellen einer Schnittstellenverbindung mit dem Signalmodulator/-demodulator über den gemeinsamen Bus.
DE102004046612A 2003-09-20 2004-09-20 Kommunikationseinheit sowie Applikationsprozessor und Steuerverfahren hierfür Expired - Fee Related DE102004046612B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2003-0065412 2003-09-20
KR1020030065412 2003-09-20
US10/813,327 2004-03-30
US10/813,327 US7610061B2 (en) 2003-09-20 2004-03-30 Communication device and method having a common platform

Publications (2)

Publication Number Publication Date
DE102004046612A1 DE102004046612A1 (de) 2005-04-28
DE102004046612B4 true DE102004046612B4 (de) 2010-12-30

Family

ID=34309474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004046612A Expired - Fee Related DE102004046612B4 (de) 2003-09-20 2004-09-20 Kommunikationseinheit sowie Applikationsprozessor und Steuerverfahren hierfür

Country Status (7)

Country Link
US (1) US7610061B2 (de)
JP (1) JP4917746B2 (de)
KR (1) KR100618834B1 (de)
CN (1) CN1619523B (de)
DE (1) DE102004046612B4 (de)
GB (1) GB2406410B (de)
TW (1) TWI250744B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652747B1 (ko) * 2005-07-16 2006-12-01 엘지전자 주식회사 공유버스를 구비한 이동 통신 단말기 및 그 공유 방법
TWI322354B (en) * 2005-10-18 2010-03-21 Via Tech Inc Method and system for deferred command issuing in a computer system
JP2007122310A (ja) * 2005-10-27 2007-05-17 Hitachi Kokusai Electric Inc データ処理装置
DE102006015789B4 (de) * 2006-04-04 2011-06-01 Infineon Technologies Ag Prozessor-Anordnung, Verfahren zum Austauschen von Konfigurationsdaten und/oder Kommunikationsdaten zwischen einem ersten Prozessor und mehreren zweiten Prozessoren und Computerprogrammelement
KR20070112950A (ko) * 2006-05-24 2007-11-28 삼성전자주식회사 멀티-포트 메모리 장치, 멀티-포트 메모리 장치를 포함하는멀티-프로세서 시스템, 및 멀티-프로세서 시스템의 데이터전달 방법
KR100793632B1 (ko) * 2006-08-23 2008-01-10 전자부품연구원 모듈 기반의 자동차 미디어 서버 장치 및 이를 이용한자동차용 미디어 시스템
US7983646B2 (en) * 2006-12-07 2011-07-19 Hewlett-Packard Development Company, L.P. Techniques to reduce radio frequency noise
KR100859600B1 (ko) * 2007-01-05 2008-09-23 전자부품연구원 멀티프로세서 시스템
EP2242265B1 (de) * 2008-01-31 2013-04-24 Mediatek Inc. Drahtloser kommunikationsempfänger, drahtloses kommunikationsempfangsverfahren und fernsehempfänger
KR20100020220A (ko) * 2008-08-12 2010-02-22 한국전자통신연구원 메모리 공유 제어장치 및 메모리 공유 제어방법, 그리고 공유 메모리 접근방법
KR100991489B1 (ko) * 2010-03-19 2010-11-04 주식회사 텔레칩스 스택 메모리 구조의 무선통신 단말기
CN102202431B (zh) * 2010-03-25 2015-11-25 中兴通讯股份有限公司 增加3g通讯模块与应用处理器接口灵活性的装置和方法
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
US9996894B2 (en) * 2016-05-18 2018-06-12 Realtek Singapore Pte Ltd Image processing device, video subsystem and video pipeline
US10254974B2 (en) * 2016-11-15 2019-04-09 Samsung Electronics Co., Ltd. Storage device, computing device including the same, and operation method of the computing device
CN106791152B (zh) 2016-12-30 2019-08-27 Oppo广东移动通信有限公司 一种通信方法及移动终端
US11294641B2 (en) * 2017-05-30 2022-04-05 Dimitris Lyras Microprocessor including a model of an enterprise
US10939261B2 (en) * 2018-09-28 2021-03-02 Qualcomm Incorporated Techniques to interface and route packets in C-V2X devices
CN111565255B (zh) * 2020-04-27 2021-12-21 展讯通信(上海)有限公司 通信装置及调制解调器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855643A1 (de) * 1995-10-09 1998-07-29 Hitachi, Ltd. Terminal
US6026119A (en) * 1994-06-15 2000-02-15 Motorola, Inc. Wireless packet data communications modem and method of use therein
DE10196621T1 (de) * 2000-09-14 2003-07-17 Intel Corp Drahtlos-Recheneinrichtung und Verfahren dafür
US20030159044A1 (en) * 2001-01-17 2003-08-21 International Business Machines Corporation Secure integrated device with secure, dynamically-selectable capabilities
WO2004003759A1 (en) * 2002-06-27 2004-01-08 Nazomi Communicatons, Inc. Application processors and memory architecture for wireless applications
DE10296594T5 (de) * 2001-03-29 2004-04-22 Intel Corporation, Santa Clara Verfahren und Einrichtung zum Bereitstellen eines Funkmoduls für ein Computersystem

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010331A (en) * 1988-03-02 1991-04-23 Dallas Semiconductor Corporation Time-key integrated circuit
JPH06276205A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd ネットワークシステム
US20020082043A1 (en) * 1994-05-19 2002-06-27 Kari-Pekka Wilska Device for personal communications, data collection and data processing, and a circuit card
JP3169523B2 (ja) * 1995-01-27 2001-05-28 三菱電機株式会社 パーソナル通信装置
JPH09204392A (ja) * 1996-01-24 1997-08-05 Fujitsu Ltd バス変換制御装置
US5872940A (en) * 1996-04-01 1999-02-16 Motorola, Inc. Programmable read/write access signal and method therefor
JPH09288888A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体記憶装置
JPH10210165A (ja) 1997-01-23 1998-08-07 Olympus Optical Co Ltd 情報通信機器
US6101566A (en) * 1998-03-13 2000-08-08 Compaq Computer Corporation Computer system with bridge logic that includes an internal modular expansion bus and a common target interface for internal target devices
ATE239255T1 (de) * 1998-08-10 2003-05-15 Micron Technology Inc Prozessor oder zentraleinheit mit internem register für peripheriezustand
US6119179A (en) * 1998-08-28 2000-09-12 Pda Peripherals Inc. Telecommunications adapter providing non-repudiable communications log and supplemental power for a portable programmable device
JP3708729B2 (ja) * 1998-11-18 2005-10-19 富士通株式会社 半導体記憶装置
US6404231B1 (en) * 1999-02-16 2002-06-11 Ericsson Inc. Method and apparatus for electrically coupling digital devices
US6738845B1 (en) * 1999-11-05 2004-05-18 Analog Devices, Inc. Bus architecture and shared bus arbitration method for a communication device
KR20030072203A (ko) * 2000-02-04 2003-09-13 콸콤 인코포레이티드 모뎀 및 가입자 인터페이스 모듈 사이의 인터페이스
JP2001282704A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd データ処理装置及びデータ処理方法とデータ処理システム
JP2002002975A (ja) * 2000-06-16 2002-01-09 Sharp Corp 画像形成機の給紙装置
US6785556B2 (en) * 2000-08-11 2004-08-31 Novatel Wireless, Inc. Method and apparatus for a software configurable wireless modem adaptable for multiple modes of operation
JP2002197052A (ja) * 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd バスモード切替え可能な通信装置
JP2002297529A (ja) * 2001-03-30 2002-10-11 Sony Corp データ処理装置
JP2001339489A (ja) 2001-04-02 2001-12-07 Konica Corp 情報伝送装置
JP2002328845A (ja) * 2001-05-07 2002-11-15 Fujitsu Ltd 半導体集積回路及びicカードのセキュリティー保護方法
US6915142B1 (en) * 2001-09-21 2005-07-05 Novatel Wireless, Inc. Systems and methods for multi-mode wireless communication
US7502817B2 (en) * 2001-10-26 2009-03-10 Qualcomm Incorporated Method and apparatus for partitioning memory in a telecommunication device
US20030114152A1 (en) * 2001-12-18 2003-06-19 Gibbs Benjamin K. Wireless trickle SYNC device
US6874054B2 (en) * 2002-12-19 2005-03-29 Emulex Design & Manufacturing Corporation Direct memory access controller system with message-based programming
US7574233B2 (en) * 2002-12-30 2009-08-11 Intel Corporation Sharing a radio frequency interface resource
US20040203976A1 (en) * 2002-12-30 2004-10-14 Gupta Vivek G. Power management for nodes coupled to a communication link
KR100630071B1 (ko) * 2003-11-05 2006-09-27 삼성전자주식회사 다중 프로세서 환경에서의 dma를 이용한 고속 데이터전송 방법 및 그 장치
US7917673B2 (en) * 2003-09-20 2011-03-29 Samsung Electronics Co., Ltd. Communication device and method having a shared local memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026119A (en) * 1994-06-15 2000-02-15 Motorola, Inc. Wireless packet data communications modem and method of use therein
EP0855643A1 (de) * 1995-10-09 1998-07-29 Hitachi, Ltd. Terminal
DE10196621T1 (de) * 2000-09-14 2003-07-17 Intel Corp Drahtlos-Recheneinrichtung und Verfahren dafür
US20030159044A1 (en) * 2001-01-17 2003-08-21 International Business Machines Corporation Secure integrated device with secure, dynamically-selectable capabilities
DE10296594T5 (de) * 2001-03-29 2004-04-22 Intel Corporation, Santa Clara Verfahren und Einrichtung zum Bereitstellen eines Funkmoduls für ein Computersystem
WO2004003759A1 (en) * 2002-06-27 2004-01-08 Nazomi Communicatons, Inc. Application processors and memory architecture for wireless applications

Also Published As

Publication number Publication date
GB0420876D0 (en) 2004-10-20
JP2005108213A (ja) 2005-04-21
GB2406410B (en) 2006-08-02
DE102004046612A1 (de) 2005-04-28
US7610061B2 (en) 2009-10-27
TW200513074A (en) 2005-04-01
CN1619523B (zh) 2012-05-30
JP4917746B2 (ja) 2012-04-18
US20050066074A1 (en) 2005-03-24
GB2406410A (en) 2005-03-30
KR100618834B1 (ko) 2006-08-31
CN1619523A (zh) 2005-05-25
TWI250744B (en) 2006-03-01
KR20050029257A (ko) 2005-03-24

Similar Documents

Publication Publication Date Title
DE102004046612B4 (de) Kommunikationseinheit sowie Applikationsprozessor und Steuerverfahren hierfür
DE102004046001B4 (de) Kommunikationseinheit und Speicherzugriffsverfahren
DE69835256T2 (de) Speicherbusschnittstelle mit niedriger Leistung
DE3688972T2 (de) Programmierbare Datenübertragungsmodule.
DE3382798T2 (de) Elektronisches System zur Videoanzeige.
DE69932400T2 (de) Steuerungsvorrichtung für einen Portverwalter zur Verbindung von verschiedenen Funktionsmodulen
DE69834739T2 (de) Ausgleichen von daten die zwischen verschiedenen leitern fliessen die auf unterschiedlichen frequenzen operieren
DE102004033445A1 (de) Host-integrierte Schaltungseinheit und Ressourcenzugriffsverfahren
DE10238577A1 (de) Speichervorrichtung und Speichersystem
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE69433130T2 (de) Rechnersystem mit verändertem lokalen Datenbus
DE102005048581B4 (de) Teilnehmerschnittstelle zwischen einem FlexRay-Kommunikationsbaustein und einem FlexRay-Teilnehmer und Verfahren zur Übertragung von Botschaften über eine solche Schnittstelle
DE102006045687A1 (de) Halbleiterspeicherchip
DE102006035869A1 (de) Dualtor-Halbleiterspeicher
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE3943095A1 (de) Einrichtung und verfahren zum zuordnen verfuegbaren speicherraums zum systemspeicherraum in einem computersystem
DE68925569T2 (de) Dynamischer Video-RAM-Speicher
DE102018005759A1 (de) Verbinden von beschleunigerressourcen unter verwendung einesswitches
DE602004008712T2 (de) Speicherbandbreiten-Steuereinrichtung
DE102007006508B4 (de) Mikrocontroller mit Speicher-Trace-Modul
DE69118466T2 (de) Übertragungssystem zwischen einer Rechnervorrichtung und Peripheriegeräten
DE60028992T2 (de) Leistungssteuerungsverfahren für ein rechnersystem mit einer knotenpunktarchitektur
DE19782017B4 (de) Verfahren und Computersystem zur Durchführung einer Burst-Leseoperation eines Bus-Masters aus einem Systemspeicher
DE112008001143T5 (de) Serialisierung von Daten in einer Multi-Chip-Busimplementierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110330

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110401