JP2005079514A - 半導体装置及び半導体集積回路装置 - Google Patents
半導体装置及び半導体集積回路装置 Download PDFInfo
- Publication number
- JP2005079514A JP2005079514A JP2003311430A JP2003311430A JP2005079514A JP 2005079514 A JP2005079514 A JP 2005079514A JP 2003311430 A JP2003311430 A JP 2003311430A JP 2003311430 A JP2003311430 A JP 2003311430A JP 2005079514 A JP2005079514 A JP 2005079514A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- layer
- impurity diffusion
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 67
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 59
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 111
- 238000009792 diffusion process Methods 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 28
- 230000008878 coupling Effects 0.000 claims description 27
- 238000010168 coupling process Methods 0.000 claims description 27
- 238000005859 coupling reaction Methods 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 40
- 239000002184 metal Substances 0.000 abstract description 40
- 239000010408 film Substances 0.000 description 33
- 239000000758 substrate Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 239000010409 thin film Substances 0.000 description 19
- 210000000746 body region Anatomy 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 11
- 238000000926 separation method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 ゲート電極9,17の周辺にサリサイドブロック領域を設け、ゲート電極9,17から、複数箇所において、活性領域10,11外まで延在するポリシリコンの結合部23を形成し、この不活性領域に設けたコンタクト41によって、上層に配設されたゲート電極メタル配線34と電気的に接続する。
【選択図】 図1
Description
前記各ゲート電極から少なくとも前記不純物拡散層上に延在する導電部と、少なくとも前記ゲート電極及び不純物拡散層を覆う層間絶縁層と、前記層間絶縁層上に形成され、入力信号が印加される信号入力配線と、前記層間絶縁層に形成され、前記信号入力配線と前記導電部とを電気的に接続するコンタクトを有し、
前記コンタクトを前記ゲート電極及び不純物拡散層を含む活性領域外に形成したことを特徴とする。
前記1のトランジスタを上記半導体装置で構成し、前記第2のトランジスタをサリサイド型MOSトランジスタで構成したことを特徴とする。
図1は、本発明の実施の形態1の半導体装置を構成するサリサイドブロック型NMOSトランジスタを示す平面図であり、図2(a)は、図1中のD−D線に沿った断面図であり、図2(b)は、同じく図1中のE−E線に沿った断面図である。
としてのゲート電極メタル配線34が形成されている。
図3は、本発明の実施の形態2の半導体装置を構成するサリサイドブロック型NMOSトランジスタ51の構成を示す平面図であり、図4(a)は、図3中のF−F線に沿った断面図であり、図4(b)は、同じく図3中のG−G線に沿った断面図である。実施の形態2のサリサイドブロック型NMOSトランジスタ51の説明に当たり、前記した実施の形態1のサリサイドブロック型NMOSトランジスタ1と共通する部分には同符号を付して説明を省略し、異なる点を重点的に説明する。
図9は、本発明の半導体装置に基づく実施の形態3のサリサイドブロック型NMOSトランジスタ71の構成を示す断面図である。
Claims (10)
- 第1のゲート電極と、第1の不純物拡散層とを備える第1のMOSトランジスタ群と、
前記第1のゲート電極と並列に配置された第2のゲート電極と、第2の不純物拡散層とを備える第2のMOSトランジスタ群と、
前記第1のMOSトランジスタ群と前記第2のMOSトランジスタ群との間に配置され、入力信号が印加される入力信号配線と、
前記第1の不純物拡散層上、及び前記第2の不純物拡散層上に延在し、前記第1及び第2のゲート電極と前記入力信号配線とを電気的に接続する導電部と
を有することを特徴とする半導体装置。 - 前記第1及び前記第2の不純物拡散層内の各々において、前記第1のゲート電極、若しくは、前記第2のゲート電極と所定間隔離れた位置に、シリサイド層が形成されることを特徴とする請求項1記載の半導体装置。
- 前記導電部は、前記第1のゲート電極および前記第2のゲート電極と同一層に形成され、前記第1のゲート電極から前記第2のゲート電極まで延在することを特徴とする請求項1記載の半導体装置。
- 更に、前記導電部と前記入力信号配線との間に層間絶縁層を設けると共に、該層間絶縁層に、前記導電部と前記入力信号配線とを電気的に接続するコンタクトを設けたことを特徴とする請求項1乃至3の何れかに記載の半導体装置。
- 第1及び第2のMOSトランジスタ群を有し、前記第1及び第2のMOSトランジスタ群の各々が、互いに略並行に配設されたゲート電極と、第1及び第2の不純物拡散層と、前記第1及び第2の不純物拡散層のうちの前記ゲート電極の近傍以外の領域に形成されたシリサイド層とを有する半導体装置において、
前記各ゲート電極から少なくとも前記不純物拡散層上に延在する導電部と、
少なくとも前記ゲート電極及び不純物拡散層を覆う層間絶縁層と、
前記層間絶縁層上に形成され、入力信号が印加される入力信号配線と、
前記層間絶縁層に形成され、前記入力信号配線と前記導電部とを直接又は間接的に電気的に接続するコンタクト
を有し、
前記コンタクトを前記ゲート電極及び不純物拡散層を含む活性領域外に形成したことを特徴とする半導体装置。 - 前記第1及び第2のMOSトランジスタ群間に素子分離層を設け、該素子分離層に沿ってその上方に前記信号入力配線を形成すると共に、前記導電部を、前記ゲート電極から前記不純物拡散層上及び前記素子分離層上に延在し、且つ前記ゲート電極の幅方向の互いに異なる複数の位置に結合された複数の結合部によって構成し、前記コンタクトを前記素子分離層上において、前記複数の結合部と前記入力信号配線とを接続するように複数形成したことを特徴とする請求項4又は5記載の半導体装置。
- 前記導電部が、前記ゲート電極から前記不純物拡散層上に延在し、且つ前記ゲート電極の幅方向の互いに異なる複数の位置に結合された複数の結合部と、一対の前記ゲート間の前記活性領域から該活性領域外まで前記ゲート電極と平行に延在し、前記複数の結合部と結合された配線部とからなることを特徴とする請求項5記載の半導体装置。
- 前記ゲート電極及び導電部がポリシリコンで形成されたことを特徴とする請求項1乃至7の何れかに記載の半導体装置。
- 前記導電部上にシリサイド層を形成したことを特徴とする請求項1乃至8の何れかに記載の半導体装置。
- 出力回路に用いられる第1のトランジスタと内部回路に用いられる第2のトランジスタとを含む半導体集積回路装置において、
前記1のトランジスタを請求項1乃至9の何れかに記載の半導体装置で構成し、前記第2のトランジスタをサリサイド型MOSトランジスタで構成したことを特徴とする半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003311430A JP4039998B2 (ja) | 2003-09-03 | 2003-09-03 | 半導体装置及び半導体集積回路装置 |
US10/766,899 US7102197B2 (en) | 2003-09-03 | 2004-01-30 | Semiconductor device including first and second transistor groups and semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003311430A JP4039998B2 (ja) | 2003-09-03 | 2003-09-03 | 半導体装置及び半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005079514A true JP2005079514A (ja) | 2005-03-24 |
JP4039998B2 JP4039998B2 (ja) | 2008-01-30 |
Family
ID=34214255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003311430A Expired - Fee Related JP4039998B2 (ja) | 2003-09-03 | 2003-09-03 | 半導体装置及び半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7102197B2 (ja) |
JP (1) | JP4039998B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177296A (ja) * | 2008-01-22 | 2009-08-06 | Seiko Epson Corp | 出力回路、出力方法、出力回路の製造方法、および電子機器 |
US7838966B2 (en) | 2006-09-04 | 2010-11-23 | Samsung Electronics Co., Ltd. | Semiconductor devices including resistor elements comprising a bridge and base elements and related methods |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060284256A1 (en) * | 2005-06-17 | 2006-12-21 | Taiwan Semiconductor Manufacturing Co. | Layout structure for ESD protection circuits |
US7595245B2 (en) * | 2005-08-12 | 2009-09-29 | Texas Instruments Incorporated | Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor |
JP2008270472A (ja) * | 2007-04-19 | 2008-11-06 | Elpida Memory Inc | 半導体装置および製造方法 |
JP2009277963A (ja) * | 2008-05-16 | 2009-11-26 | Toshiba Corp | 半導体装置 |
US8836035B2 (en) * | 2010-03-10 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for reducing gate resistance |
WO2019185433A1 (en) * | 2018-03-27 | 2019-10-03 | Basf Se | Process for precipitating a carbonate or (oxy)hydroxide |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505619B1 (ko) * | 1998-09-29 | 2005-09-26 | 삼성전자주식회사 | 반도체소자의정전하방전회로,그구조체및그구조체의제조방법 |
US6157065A (en) * | 1999-01-14 | 2000-12-05 | United Microelectronics Corp. | Electrostatic discharge protective circuit under conductive pad |
JP3356122B2 (ja) * | 1999-07-08 | 2002-12-09 | 日本電気株式会社 | システム半導体装置及びシステム半導体装置の製造方法 |
JP3731643B2 (ja) | 1999-10-20 | 2006-01-05 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
-
2003
- 2003-09-03 JP JP2003311430A patent/JP4039998B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-30 US US10/766,899 patent/US7102197B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7838966B2 (en) | 2006-09-04 | 2010-11-23 | Samsung Electronics Co., Ltd. | Semiconductor devices including resistor elements comprising a bridge and base elements and related methods |
JP2009177296A (ja) * | 2008-01-22 | 2009-08-06 | Seiko Epson Corp | 出力回路、出力方法、出力回路の製造方法、および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20050045958A1 (en) | 2005-03-03 |
JP4039998B2 (ja) | 2008-01-30 |
US7102197B2 (en) | 2006-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6919606B2 (en) | Semiconductor device comprising an insulating mask formed on parts of a gate electrode and semiconductor layer crossing an active region | |
KR100431066B1 (ko) | 정전 방전 보호 기능을 가진 반도체 장치 | |
US20050133839A1 (en) | Semiconductor device | |
CN102737975B (zh) | 与有源区重叠的poly切口的布局 | |
US6611027B2 (en) | Protection transistor with improved edge structure | |
KR20090012126A (ko) | 반도체 장치 | |
JP4039998B2 (ja) | 半導体装置及び半導体集積回路装置 | |
JPH1084083A (ja) | 静電気保護回路を備えた半導体装置 | |
US20140175563A1 (en) | Semiconductor device | |
KR100297067B1 (ko) | 반도체장치및그제조방법 | |
JP3516565B2 (ja) | 静電気保護回路のトランジスタ及びその製造方法 | |
JP4947964B2 (ja) | 半導体装置及びその製造方法 | |
JP2007242722A (ja) | 横型バイポーラトランジスタ | |
JP3834212B2 (ja) | 半導体集積回路装置 | |
JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
JP2005244077A (ja) | 半導体装置 | |
JPH1174530A (ja) | 半導体集積回路装置及びその製造方法 | |
JP2004363136A (ja) | 半導体回路装置 | |
JP2002094033A (ja) | 半導体装置 | |
JP2009088189A (ja) | Dmosトランジスタ及びその製造方法 | |
JP2007335463A (ja) | 静電気放電保護素子および半導体装置 | |
JP4053434B2 (ja) | 半導体装置 | |
US8008725B2 (en) | Field transistors for electrostatic discharge protection and methods for fabricating the same | |
JPH0837299A (ja) | 半導体集積回路の保護回路 | |
JP2007158098A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |