JP4053434B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4053434B2 JP4053434B2 JP2003012548A JP2003012548A JP4053434B2 JP 4053434 B2 JP4053434 B2 JP 4053434B2 JP 2003012548 A JP2003012548 A JP 2003012548A JP 2003012548 A JP2003012548 A JP 2003012548A JP 4053434 B2 JP4053434 B2 JP 4053434B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- gate
- electrode portion
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、特に絶縁層で絶縁分離されたSOI(Silicon On Insulator)基板にMISトランジスタを形成した半導体装置に関するものである。
【0002】
【従来の技術】
近年、半導体装置の高速化、高密度化および低消費電力化の要望に伴い、絶縁層上に設けたシリコンからなる半導体層に半導体素子を形成する、いわゆるSOI基板にMISトランジスタ(以下、「SOI型MISトランジスタ」と称す)を形成した半導体装置の開発が進められている。このSOI型MISトランジスタは、素子間を絶縁分離することによって、トランジスタ底面となる基板側をも含めた完全絶縁分離が可能となるため、リーク電流の低減、電流駆動能力の向上および短チャネル効果の抑制などを図ることができる。このため、今後クォータミクロンオーダの微細なメモリデバイスやロジック回路の基本トランジスタ構造として期待されている。
【0003】
しかしながら、一般的なSOI型MISトランジスタでは、ソース・ドレイン拡散層および素子分離絶縁膜で囲まれたチャネル領域(以下、「ボディ領域」とも称す)は外部から電位を与えずフローティングな状態となるため、ホットキャリア効果により発生した多数キャリアがボディに蓄積することによる基板浮遊効果が生じる。これにより、トランジスタ特性が変動してしまうという課題がある。例えば、ドレイン電流−ゲート電圧(ID−VG )特性に見られる急峻な電流の立ち上がり、ID−VD特性に見られるキンク現象、ソース/ドレイン耐圧の低下、ID−VG特性に見られるラッチ現象等が生じ、SOI型MISトランジスタの特性が劣化する。このような特性の劣化は、基板が浮遊状態になっていることによるものであり、寄生バイポーラ効果と呼ばれる。
【0004】
この基板浮遊状態による寄生バイポーラ効果を防止する方法として、ボディコンタクト領域に電極を形成しボディの電位を固定することができるSOI型MISトランジスタ(以下、「ボディコンタクト付きSOI型MISトランジスタ」と称す)が提案されている(例えば、特許文献1参照)。
【0005】
以下、従来のボディコンタクト付きSOI型MISトランジスタを有する半導体装置について説明する。図3は、従来のボディコンタクト付きSOI型MISトランジスタの一例であり、(a)は平面図、(b)は同図(a)のX−X断面図である。
【0006】
図3に示すように、ボディコンタクト付きSOI型MISトランジスタは、半導体基板からなる支持基板51と、支持基板51上に形成されたシリコン酸化膜からなる絶縁層52と、絶縁層52上に形成されたシリコンからなる半導体層53とで構成されたSOI基板50を用いて形成されており、支持基板51と半導体層53とが絶縁層52により互いに電気的に絶縁分離されている。
【0007】
そして、素子分離絶縁膜54に取り囲まれた半導体層53の領域には、n型の高濃度ソース・ドレイン拡散層55と、高濃度ソース・ドレイン拡散層55に挟まれたp型のチャネル領域56と、チャネル領域56に接続されたp型のボディ引き出し領域57と、ボディ引き出し領域57に接続されたp型の高濃度ボディコンタクト領域58とが形成されている。
【0008】
また、ゲート電極59は、ボディ引き出し領域57、チャネル領域56および素子分離絶縁膜54の上部に跨ってゲート絶縁膜60を介して形成されており、ボディ引き出し領域57の上部に位置する第1ゲート電極部59aと、チャネル領域56の上部に位置する第2ゲート電極部59bと、素子分離絶縁膜54の上部に位置する第3ゲート電極部59cとで構成されている。第1ゲート電極部59aと第2ゲート電極部59bの接続箇所59abはテーパー形状を有しており、第2ゲート電極部59bと第3ゲート電極部59cの接続箇所59bcは直角形状を有している。
【0009】
ここで、ボディ引き出し領域57の上に第1ゲート電極部59aが設けられているのは、ソース・ドレインのn+領域(55)とボディコンタクトのP−およびP+領域(58)を分離するためである。現状では、サリサイドプロセスのため、n−p分離ができない。
【0010】
また、従来、第1ゲート電極部59aと第2ゲート電極部59bの接続箇所をテーパー形状にしていたのは、以下の2つの理由からである。
【0011】
a)ゲート酸化膜の問題:直角形状であると、ゲートエッチ時にイオンアタックが集中し、ゲート酸化膜の初期特性または信頼性が悪くなる懸念があった。
【0012】
b)トランジスタの駆動力に伴う問題:第1ゲート電極部59aと第2ゲート電極部59bの接続箇所、第2ゲート電極部59bと第3ゲート電極部59cの接続箇所の両方が直角形状の場合、実効的なゲート幅Wが小さくなり、レイアウト面積が大きくなる。
【0013】
そして、ゲート電極59の側壁には側壁絶縁膜61が形成されており、ゲート電極59が形成された基板上には層間絶縁膜62が形成されている。
【0014】
また、素子分離絶縁膜54上に位置するゲート電極59の第3ゲート電極部59cは、層間絶縁膜62に設けられたコンタクト63aを介して配線64aに接続されており、高濃度ボディコンタクト領域58は、コンタクト63bを介して配線64bに接続されている。さらに、高濃度ソース・ドレイン拡散層55上にもコンタクト63cが設けられており、それぞれ配線に接続されている。なお、図3(a)では、配線64a、64bは図示しておらず省略している。
【0015】
【特許文献1】
特開2001−298195号公報(第3−6頁、図1)
【0016】
【発明が解決しようとする課題】
しかしながら、上述した従来のボディコンタクト付きSOI型MISトランジスタを有する半導体装置では、下記のような問題がある。
【0017】
図4は、従来の他のボディコンタクト付きSOI型MISトランジスタを有する半導体装置を示す平面図である。
【0018】
図4のゲート電極59Aは、図3(a)のゲート電極59に比べて、ゲート電極のサイズが大きくなっている点で異なる。
【0019】
ゲート電極59Aは、ゲート長方向の寸法が大きく、ゲート幅方向の寸法が小さくなっている。このように、チャネル長が長く、かつ、チャネル幅が狭いボディコンタクト付きSOI型MISトランジスタを動作させた場合、ソース領域とドレイン領域との間を流れる通常のドレイン電流70aの他に、第1ゲート電極部59a下に位置するボディ引き出し領域57と第1ゲート電極部59aが重なった領域が、実効的なチャネル領域として作用することにより、不要なドレイン電流70bが流れる。そのため、全ドレイン電流70が設計値以上流れてしまう。
【0020】
以上からわかるように、ドレイン電流の増加量は、ボディ引き出し領域57と第1ゲート電極部59aの形状に依存した予測不可能なものであるため、SPICE等のシミュレーションによる予測もできず、設計精度が大きく損なわれるという課題がある。
【0021】
本発明は、基板浮遊効果による寄生バイポーラ効果を防止し、かつ、予測不可能なドレイン電流の低減を行い、設計精度の良いボディコンタクト付きSOI型MISトランジスタを有する半導体装置を提供することを目的とする。
【0022】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項1記載の半導体装置は、支持基板と支持基板上に形成された絶縁層と絶縁層上に形成された半導体層とで構成されたSOI基板に形成されたMISトランジスタを有するもので、MISトランジスタは、半導体層の素子分離領域に設けられて絶縁層に達する素子分離絶縁膜と、素子分離絶縁膜に取り囲まれた半導体層領域と、半導体層領域および素子分離絶縁膜の上部に形成されたゲート電極とを備えている。
【0023】
半導体層領域には、第1導電型のソース・ドレイン領域と、ソース・ドレイン領域に挟まれた第2導電型のチャネル領域と、チャネル領域のゲート幅方向の一端部に接続された第2導電型のボディ引き出し領域と、ボディ引き出し領域に接続された第2導電型のボディコンタクト領域とが形成されている。
【0024】
ゲート電極は、ボディ引き出し領域の上部に位置する第1ゲート電極部と、チャネル領域の上部に位置する第2ゲート電極部と、素子分離絶縁膜におけるチャネル領域のゲート幅方向の他端部に隣接した領域の上部に位置する第3ゲート電極部と、ボディ引き出し領域とチャネル領域との境界線上を含み、ボディ引き出し領域の上部からチャネル領域の上部に跨るように位置する、第1ゲート電極部と第2ゲート電極部との接続箇所と、チャネル領域と素子分離膜との境界線上を含み、チャネル領域の上部から素子分離膜の上部に跨るように位置する、第2ゲート電極部と第3ゲート電極部との接続箇所とからなる。
【0025】
ボディ引き出し領域はゲート長方向に複数に分割され、分割された複数個のボディ引き出し領域どうしは絶縁膜で分離されている。
【0026】
この構成によれば、ボディコンタクト領域とチャネル領域との間は、絶縁膜によって分離されている複数個のボディ引き出し領域によってつながっているため、トランジスタを動作させた場合、ソース領域とドレイン領域との間に通常のドレイン電流が流れるだけで、第1ゲート電極部下に位置するボディ引き出し領域には、不要なドレイン電流が流れない。その結果、予測不可能なドレイン電流の低減が図れるので、設計精度が向上した半導体装置を得ることができる。
【0027】
本発明の請求項2記載の半導体装置は、請求項1記載の半導体装置において、第2ゲート電極部のゲート幅方向の寸法は、チャネル領域のゲート幅方向の寸法よりも小さく形成されており、かつ第1ゲート電極部および第3ゲート電極部のゲート長方向の寸法は、第2ゲート電極部のゲート長方向の寸法より大きく形成されており、第1ゲート電極部と第2ゲート電極部との接続箇所および第2ゲート電極部と第3ゲート電極部との接続箇所はテーパー形状を有し、テーパー形状の接続箇所が半導体層領域と素子分離絶縁膜との境界線上に位置する。
【0028】
この構成によれば、チャネル幅方向のアライメントずれによるドレイン電流の変化量(ばらつき)が抑制されるので、さらに高精度な半導体装置を得ることができる。
【0029】
【発明の実施の形態】
(第1の実施の形態)
本発明の第1の実施の形態に係るボディコンタクト付きSOI型MISトランジスタを有する半導体装置について説明する。
【0030】
図1は、本発明の第1の実施の形態に係るボディコンタクト付きSOI型MISトランジスタを有する半導体装置の一例であり、(a)は平面図、(b)は同図(a)のA−A断面図である。
【0031】
図1に示すように、第1の実施の形態におけるボディコンタクト付きSOI型MISトランジスタは、半導体基板からなる支持基板1と、支持基板1上に形成されたシリコン酸化膜からなる絶縁層2と、絶縁層2上に形成されたシリコンからなる半導体層3とで構成されたSOI基板100を用いて形成されており、支持基板1と半導体層3とが絶縁層2により互いに電気的に絶縁分離されている。
【0032】
そして、素子分離絶縁膜4に取り囲まれた半導体層3の領域には、n型(第1導電型)の高濃度ソース・ドレイン拡散層5と、高濃度ソース・ドレイン拡散層5に挟まれたp型(第2導電型)のチャネル領域6と、チャネル領域6のゲート幅方向の一端部に一端部が接続(連結)されたp型のボディ引き出し領域7と、ボディ引き出し領域7の他端部に接続(連結)されたp型の高濃度ボディコンタクト領域8とが形成されている。
【0033】
また、ゲート電極9は、ボディ引き出し領域7の上部に位置する第1ゲート電極部9aと、チャネル領域6の上部に位置する第2ゲート電極部9bと、素子分離絶縁膜4におけるチャネル領域6のゲート幅方向の他端部に隣接した領域の上部に位置する第3ゲート電極部9cとで構成されている。第1ゲート電極部9aと第2ゲート電極部9bの接続箇所9abはテーパー形状を有しており、第2ゲート電極部9bと第3ゲート電極部9cの接続箇所9bcは直角形状を有している。
【0034】
そして、チャネル領域6上およびボディ引き出し領域7上には、第1ゲート電極部9aおよび第2ゲート電極部9bとの間に、所定の膜厚を有するシリコン酸化膜あるいはシリコン酸窒化膜などからなるゲート絶縁膜10が形成されている。
【0035】
また、図1(a)に示すように、第1ゲート電極部9aおよび第3ゲート電極部9cのゲート長方向の寸法は、第2ゲート電極部9bのゲート長方向の寸法より大きく形成されている。
【0036】
また、図1(a)に示すように、ボディ引き出し領域7は、ゲート長方向に複数個の領域に分割されている。そして、高濃度ボディコンタクト領域8とチャネル領域6との間は、複数個に分割されたボディ引き出し領域7,7,‥‥によって複数箇所でつながり、各ボディ引き出し領域7,7,‥‥は絶縁膜4aによって分離されている。つまり、複数個のボディ引き出し領域7,7,‥‥は、ゲート長方向に絶縁膜4aを介して並んだ状態に配置され、複数個のボディ引き出し領域7,7,‥‥を通してゲート長方向にドレイン電流が流れることがないようになっている。
【0037】
そして、ゲート電極9の側壁には側壁絶縁膜11が形成されており、ゲート電極9が形成された基板上には層間絶縁膜12が形成されている。ただし、図1(a)では、側壁絶縁膜11の図示を省略してある。
【0038】
また、素子分離絶縁膜4上に位置するゲート電極9の第3ゲート電極部9cは、層間絶縁膜12に設けられたコンタクト13aを介して配線14aに接続されており、高濃度ボディコンタクト領域8は、コンタクト13bを介して配線14bに接続されている。さらに、高濃度ソース・ドレイン拡散層5上にもコンタクト13cが設けられており、それぞれ配線(図示せず)に接続されている。なお、図1(a)では、配線14a,14bの図示を省略している。
【0039】
以上のように、本発明の第1の実施の形態における半導体装置によれば、高濃度ボディコンタクト領域8とチャネル領域6との間は、絶縁膜4aによって分離されている複数個のボディ引き出し領域7によってつながっている。
【0040】
したがって、本実施の形態のボディコンタクト付きSOI型MISトランジスタを動作させた場合、ソース領域とドレイン領域との間に通常のドレイン電流20が流れるだけで、第1ゲート電極部9a下に位置するボディ引き出し領域7には、不要なドレイン電流が流れないため、図3に見られるような従来の構造に比べて、設計精度が向上した半導体装置を得ることができる。
【0041】
(第2の実施の形態)
本発明の第2の実施の形態に係るボディコンタクト付きSOI型MISトランジスタを有する半導体装置について説明する。
【0042】
図2は、本発明の第2の実施の形態に係るボディコンタクト付きSOI型MISトランジスタを有する半導体装置の一例であり、(a)は平面図、(b)は同図(a)のA−A断面図である。
【0043】
図2に示すように、第2の実施の形態に係るボディコンタクト付きSOI型MISトランジスタは、半導体基板からなる支持基板1と、支持基板1上に形成されたシリコン酸化膜からなる絶縁層2と、絶縁層2上に形成されたシリコンからなる半導体層3とで構成されたSOI基板100を用いて形成されており、支持基板1と半導体層3とが絶縁層2により互いに電気的に絶縁分離されている。
【0044】
そして、素子分離絶縁膜4に取り囲まれた半導体層3の領域には、n型(第1導電型)の高濃度ソース・ドレイン拡散層5と、高濃度ソース・ドレイン拡散層5に挟まれたp型(第2導電型)のチャネル領域6と、チャネル領域6のゲート幅方向の一端部に一端部が接続(連結)されたp型のボディ引き出し領域7と、ボディ引き出し領域7の他端部(連結)に接続されたp型の高濃度ボディコンタクト領域8とが形成されている。
【0045】
また、ゲート電極9Aは、ボディ引き出し領域7の上部に位置する第1ゲート電極部9aと、チャネル領域6の上部に位置する第2ゲート電極部9bと、素子分離絶縁膜4におけるチャネル領域6のゲート幅方向の他端部に隣接した領域の上部に位置する第3ゲート電極部9dとで構成されている。
【0046】
そして、チャネル領域6上およびボディ引き出し領域7上には、第1ゲート電極部9aおよび第2ゲート電極部9bとの間に、所定の膜厚を有するシリコン酸化膜あるいはシリコン酸窒化膜などからなるゲート絶縁膜10が形成されている。
【0047】
また、図2(a)に示すように、第1ゲート電極部9aおよび第3ゲート電極部9dのゲート長方向の寸法は、第2ゲート電極部9bのゲート長方向の寸法より大きく形成されている。
【0048】
また、図2(a)に示すように、ボディ引き出し領域7は、ゲート長方向に複数個の領域に分割されている。そして、高濃度ボディコンタクト領域8とチャネル領域6との間は、複数個に分割されたボディ引き出し領域7,7,‥‥によって複数箇所でつながり、各ボディ引き出し領域7,7,‥‥は絶縁膜4aによって分離されている。つまり、複数個のボディ引き出し領域7,7,‥‥は、ゲート長方向に絶縁膜4aを介して並んだ状態に配置され、複数個のボディ引き出し領域7,7,‥‥を通してゲート長方向にドレイン電流が流れることがないようになっている。
【0049】
また、図2(a)に示すように、第2ゲート電極部9bのゲート幅方向の寸法は、チャネル領域6のゲート幅方向の寸法、つまり、活性領域のゲート幅方向の寸法よりも小さく形成されている。かつ第1ゲート電極部9aおよび第3ゲート電極部9dのゲート長方向の寸法は、第2ゲート電極部9bのゲート長方向の寸法より大きく形成されている。
【0050】
また、図2(a)に示すように、第1ゲート電極部9aと第2ゲート電極部9bの接続箇所16および第2ゲート電極部9bと第3ゲート電極部9dの接続箇所15は、それぞれテーパー形状を有している。テーパー形状の接続箇所16,15が各々素子分離絶縁膜4に取り囲まれた半導体層3の領域(活性領域)と素子分離絶縁膜4との境界線上に位置する。
【0051】
しかも、接続箇所16の形状と接続箇所15の形状は、第2ゲート電極部9bを挟んで対称になるように構成されている。
【0052】
そして、ゲート電極9Aの側壁には側壁絶縁膜11が形成されており、ゲート電極9Aが形成された基板上には層間絶縁膜12が形成されている。ただし、図2(a)では、側壁絶縁膜11の図示を省略してある。
【0053】
また、素子分離絶縁膜4上に位置するゲート電極9Aの第3ゲート電極部9dは、層間絶縁膜12に設けられたコンタクト13aを介して配線14aに接続されており、高濃度ボディコンタクト領域8は、コンタクト13bを介して配線14bに接続されている。さらに、高濃度ソース・ドレイン拡散層5上にもコンタクト13cが設けられており、それぞれ配線(図示せず)に接続されている。なお、図2(a)では、配線14a,14bの図示を省略している。
【0054】
以上のように、本発明の第2の実施の形態における半導体装置によれば、第1の実施の形態と同様な効果を得ることができる。さらに、第1ゲート電極部9aと第2ゲート電極部9bとの接続箇所16と第3ゲート電極部9dと第2ゲート電極部9bとの接続箇所15とが、各々テーパー形状を有し、第2ゲート電極部9bを挟んで対称になるように構成されているため、チャネル幅方向(ゲート幅方向)のアライメントずれによるドレイン電流の変化量(ばらつき)が抑制される。したがって、さらに高精度な半導体装置を得ることができるというメリットを有する。
【0055】
【発明の効果】
以上説明したように、本発明の請求項1記載の半導体装置によれば、ボディコンタクト領域とチャネル領域との間は、絶縁膜によって分離されている複数個のボディ引き出し領域によってつながっているため、トランジスタを動作させた場合、ソース領域とドレイン領域との間に通常のドレイン電流が流れるだけで、第1ゲート電極部下に位置するボディ引き出し領域には、不要なドレイン電流が流れない。したがって、従来の構造に比べて、基板浮遊効果による寄生バイポーラ効果を防止し、かつ、予測不可能なドレイン電流の低減が図れるので、設計精度が向上したボディコンタクト付きSOI型MISトランジスタを有する半導体装置を得ることができる。
【0056】
また、本発明の請求項2記載の半導体装置によれば、チャネル幅方向のアライメントずれによるドレイン電流の変化量(ばらつき)が抑制されるので、さらに高精度な半導体装置を得ることができる。
【図面の簡単な説明】
【図1】(a)は本発明の第1の実施の形態に係るボディコンタクト付きSOI型MISトランジスタを有する半導体装置の平面図、(b)は同図(a)のA−A断面図である。
【図2】(a)は本発明の第2の実施の形態に係るボディコンタクト付きSOI型MISトランジスタを有する半導体装置の平面図、(b)は同図(a)のA−A断面図である。
【図3】(a)は従来のボディコンタクト付きSOI型MISトランジスタを有する半導体装置の一例を示す平面図、(b)は同図(a)のX−X断面図である。
【図4】従来の他のボディコンタクト付きSOI型MISトランジスタを有する半導体装置の一例を示す平面図である。
【符号の説明】
1 支持基板
2 絶縁層
3 半導体層
4 素子分離絶縁膜
4a 絶縁膜
5 高濃度ソース・ドレイン拡散層
6 チャネル領域
7 ボディ引き出し領域
8 高濃度ボディコンタクト領域
9,9A ゲート電極
10 ゲート絶縁膜
11 側壁絶縁膜
12 層間絶縁膜
13a,13b,13c コンタクト
15,16 テーパー形状
100 SOI基板
Claims (2)
- 支持基板と前記支持基板上に形成された絶縁層と前記絶縁層上に形成された半導体層とで構成されたSOI基板に形成されたMISトランジスタを有する半導体装置であって、
前記MISトランジスタは、前記半導体層の素子分離領域に設けられて前記絶縁層に達する素子分離絶縁膜と、
前記素子分離絶縁膜に取り囲まれた半導体層領域と、
前記半導体層領域および前記素子分離絶縁膜の上部に形成されたゲート電極とを備え、
前記半導体層領域には、第1導電型のソース・ドレイン領域と、前記ソース・ドレイン領域に挟まれた第2導電型のチャネル領域と、前記チャネル領域のゲート幅方向の一端部に接続された第2導電型のボディ引き出し領域と、前記ボディ引き出し領域に接続された第2導電型のボディコンタクト領域とが形成され、
前記ゲート電極は、前記ボディ引き出し領域の上部に位置する第1ゲート電極部と、前記チャネル領域の上部に位置する第2ゲート電極部と、前記素子分離絶縁膜における前記チャネル領域のゲート幅方向の他端部に隣接した領域の上部に位置する第3ゲート電極部と、前記ボディ引き出し領域と前記チャネル領域との境界線上を含み、前記ボディ引き出し領域の上部から前記チャネル領域の上部に跨るように位置する、前記第1ゲート電極部と前記第2ゲート電極部との接続箇所と、前記チャネル領域と前記素子分離膜との境界線上を含み、前記チャネル領域の上部から前記素子分離膜の上部に跨るように位置する、前記第2ゲート電極部と前記第3ゲート電極部との接続箇所とからなり、
前記ボディ引き出し領域はゲート長方向に複数に分割され、分割された複数個のボディ引き出し領域どうしは絶縁膜で分離されていることを特徴とする半導体装置。 - 前記第2ゲート電極部のゲート幅方向の寸法は、前記チャネル領域のゲート幅方向の寸法よりも小さく形成されており、
かつ前記第1ゲート電極部および前記第3ゲート電極部のゲート長方向の寸法は、前記第2ゲート電極部のゲート長方向の寸法より大きく形成されており、
前記第1ゲート電極部と前記第2ゲート電極部との接続箇所および前記第2ゲート電極部と前記第3ゲート電極部との接続箇所はテーパー形状を有し、
前記テーパー形状の接続箇所が前記半導体層領域と前記素子分離絶縁膜との境界線上に位置する請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003012548A JP4053434B2 (ja) | 2003-01-21 | 2003-01-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003012548A JP4053434B2 (ja) | 2003-01-21 | 2003-01-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004228233A JP2004228233A (ja) | 2004-08-12 |
JP4053434B2 true JP4053434B2 (ja) | 2008-02-27 |
Family
ID=32901123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003012548A Expired - Fee Related JP4053434B2 (ja) | 2003-01-21 | 2003-01-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4053434B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088138A (ja) * | 2018-11-23 | 2020-06-04 | 株式会社デンソー | 半導体装置 |
-
2003
- 2003-01-21 JP JP2003012548A patent/JP4053434B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004228233A (ja) | 2004-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8723254B2 (en) | Semiconductor device and manufacturing method thereof | |
US7307318B2 (en) | Semiconductor device | |
WO2019159351A1 (ja) | 炭化珪素半導体装置 | |
TW201733126A (zh) | 半導體器件 | |
JP2007080919A (ja) | 半導体装置 | |
JP2008091373A (ja) | 電力用半導体装置 | |
JP2010258153A (ja) | 半導体装置の製造方法および半導体装置 | |
US20070278613A1 (en) | Semiconductor device | |
JP4039998B2 (ja) | 半導体装置及び半導体集積回路装置 | |
JP2000260990A (ja) | 高電圧素子及びその製造方法 | |
JP4053434B2 (ja) | 半導体装置 | |
JP6234715B2 (ja) | 半導体装置 | |
JP2825038B2 (ja) | 半導体装置 | |
JP4053435B2 (ja) | 半導体装置 | |
US11532608B2 (en) | Semiconductor device and method for manufacturing same | |
US9847349B1 (en) | Biasing the substrate region of an MOS transistor | |
US20240096890A1 (en) | Semiconductor device | |
JP4947890B2 (ja) | 半導体装置、sramおよび半導体装置の製造方法 | |
JP2007158098A (ja) | 半導体装置 | |
JP3608520B2 (ja) | 半導体装置 | |
TW202143384A (zh) | 電晶體結構和用以形成反相器的電晶體 | |
JP2012119462A (ja) | 半導体装置及びその製造方法 | |
JPH05110075A (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPH11251583A (ja) | 半導体装置 | |
JPH08236770A (ja) | 電力用半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |