JP2004533720A - 高い降伏電圧を有する半導体デバイスのための高抵抗率炭化珪素基板 - Google Patents

高い降伏電圧を有する半導体デバイスのための高抵抗率炭化珪素基板 Download PDF

Info

Publication number
JP2004533720A
JP2004533720A JP2002589744A JP2002589744A JP2004533720A JP 2004533720 A JP2004533720 A JP 2004533720A JP 2002589744 A JP2002589744 A JP 2002589744A JP 2002589744 A JP2002589744 A JP 2002589744A JP 2004533720 A JP2004533720 A JP 2004533720A
Authority
JP
Japan
Prior art keywords
silicon carbide
single crystal
substrate
nitrogen
energy level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002589744A
Other languages
English (en)
Other versions
JP4635237B2 (ja
JP2004533720A5 (ja
Inventor
ミュラー,シュテファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2004533720A publication Critical patent/JP2004533720A/ja
Publication of JP2004533720A5 publication Critical patent/JP2004533720A5/ja
Application granted granted Critical
Publication of JP4635237B2 publication Critical patent/JP4635237B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

優れた高周波デバイスに必要とされる特性を有し、動作パラメータの範囲を多少広げて生産可能であり、しかもバナジウムや関連するドーパントの欠点を回避する、高抵抗率の炭化珪素単結晶を開示する。高抵抗率の炭化珪素単結晶は、少なくとも1つの較正ドーパントを含み、その電子エネルギ・レベルが、炭化珪素のバンドギャップ縁部から十分離間されて導電的挙動を回避し、一方中間ギャップからバンド縁部側に十分離間され、基板がドープ炭化珪素エピタキシャル層と接触しているとき、及び基板内に存在するドーパントの正味の量が、ドーパントの電子エネルギ・レベルにフェルミ・レベルを拘束するのに十分であるときに、中間レベル状態が生ずるよりも大きなバンド偏移を基板及びドープ領域間に生ずる。炭化珪素基板の抵抗率は、常温において少なくとも5000Ω-cmである。

Description

【技術分野】
【0001】
本発明は、高周波デバイスに必要な半導体物質に関し、特に高抵抗率の炭化珪素物質に関する。
【背景技術】
【0002】
本発明は、最新の半導体電子デバイス、及びこれらデバイスに必要な半導体物質に関する。半導体物質は、その本質的な特性、及びドナー又はアクセプタ原子をドープされたときに呈する特性に基づき、有用である。加えて、他の半導体デバイスでは、絶縁性(最も良く知られているのは、シリコンを酸化した際に形成される酸化物絶縁体である)、又は半絶縁性である点も、要求されることがある。即ち、半絶縁(「高抵抗率」と呼ぶ場合もある)物質は、電界効果トランジスタ(「FET」)(これに限られる訳ではない)のような多数のデバイスの基板として用いられる。FETの一例として、金属半導体電界効果トランジスタがあり、一般に「MESFET」と呼ばれている。「半絶縁性」及び「高抵抗率」という用語は相互交換可能に用いられることが多いが、ここで論ずる本発明は、高絶縁性に関して最も良く表されており、発明の背景及び説明全体を通じて、この慣用語(convention)を一貫して用いることとする。このような使用は、本明細書に記載し特許請求の範囲に記載する発明を機能的に限定するものではなく、記述するのに用いられることは、理解されるであろう。
【0003】
種々の形式のFETについて、その理論、動作及び構造が、当業者には一般に周知であるので、ここでは詳細には説明しない。しかしながら、単純なモデルでは、MESFETは高抵抗率即ち半絶縁基板上に形成され、基板上には導電性のp又はn型ドープ物質のエピタキシャル層が配置される。次いで、エピタキシャル層にソース・コンタクト、ゲート・コンタクト、及びドレイン・コンタクトが作られ、ゲートに電位(電圧)を印加すると、空乏領域が形成され、ソース及びドレイン間のチャネルがピンチオフされることにより、デバイスがオフになる。
【0004】
したがって、MESFETの性能は、半導体エピタキシャル層の品質及び特性、並びに高抵抗率基板の品質及び特性に左右される。
炭化珪素(SiC)及び第3群窒化物(例えば、GaN、AlGaN及びInGaN)のような、バンド・ギャップが広い物質の工業化の可能性が高まって来たことに連れて、より高い周波数のMESFETを生産する潜在的可能性が、現実の工業化に至ることとなった。このような高周波デバイスは、多くの用途において非常に有用であり、最も良く知られているものには、電力増幅器、セルラ電話機のようなワイヤレス送受信機、及び同様の機器がある。
【0005】
一方、炭化珪素及び第3群窒化物のバンドギャップが広いという特性のために、より高い周波数及び電力レベルにおける動作も可能なデバイスの設計が可能となったことから、MESFET及び関連するデバイスに用いられる高抵抗率基板は、一般に、例えば、ガリウム砒素(GaAs)のように、狭いバンド・ギャップを有する他の物質の同様なデバイスに用いられる高抵抗率即ち半絶縁基板よりも厳格な評価基準を満たさなければならなくなった。このため、これらのより高い周波数のデバイスが開発され使用されるに連れて、広いバンド・ギャップのエピタキシャル層の電子的特性を最大限に利用することを可能にする高品質の半絶縁炭化珪素基板の要求が増々高まりつつある。
【0006】
更に、高品質の高抵抗率基板によって生成されるエネルギ・バリアは非常に高いので、半導体デバイスの降伏電圧(V)を高めかつ最大化する潜在的可能性も示されている。
従来の半絶縁炭化珪素基板では(そして、場合によっては、「従来の」が比較的最近の時間を表すこともある)、炭化珪素にバナジウムをドープすることによって、適切な抵抗率が得られている。バナジウムが生ずるエネルギ・レベルは、炭化珪素の価電子帯及び伝導帯のほぼ中間、即ち、2.99eVのSiCバンドギャップにおけるいずれのバンド縁からも約1.5eVの所にある。また、炭化珪素にバナジウムをドープすることによって、バナジウムが炭化珪素内に残留するドナー(殆ど常に窒素)及びアクセプタ(ない場合が多い)を較正し、常温ではほぼ絶縁性となる物質を生成することが多い。このような物質についての説明は、例えば、米国特許第5,611,955号に明記されている。
【0007】
バナジウムをドープした炭化珪素は、目的によっては、半絶縁物質として有用ではあるが、特性上の欠点もいくつか持ち続けている。即ち、その両性特性のために、バナジウムは、炭化珪素内にドナー・レベル又はアクセプタ・レベルのいずれをも生成する可能性がある。更に具体的には、バナジウムのアクセプタ・レベルは、炭化珪素における伝導帯に比較的近いところに位置する。その結果、適度に高い温度において、電子の熱励起が発生する可能性があり、このために抵抗率が低下し、対応してこれらの物質で作られたデバイスの機能的特性が、このように多少高い温度において、低下する虞れがある。例えば、Mitchel, et. al. "Fermi-Level Control and Deep Levels in Semi-insulating 4H-SIC"(半絶縁4H−SICにおけるフェルミ・レベルの制御及び深いレベル)(Journal of Applied Physics, Volume 86, No. 9, 1999年11月1日)(非特許文献1)を参照のこと。加えて、動作において、電子は、炭化珪素基板においてバナジウムによって高められたレベルで捕獲され、注入後に時間遅延の原因となる可能性がある。このために、半絶縁層において内部電荷が蓄積しがちとなり、対応してエピタキシャル層にもホールの蓄積が生じ(MESFETを基準として論じている)、この蓄積電荷は、ゲートに印加される周波数には追従しない。
【0008】
高周波の用途において、炭化珪素やその他のバンド・ギャップが広いデバイスがそのポテンシャルに到達するのを妨げるという、バナジウムによって生ずる問題を回避するために、本発明の譲受人は、バナジウムの使用を回避する半絶縁炭化珪素基板を開発した。このサブジェクト・マター(主題)の説明及び論述は、本願と共に譲渡された米国特許第6,218,680号"Semi-Insulating Silicon Carbide Without Vanadium Dominations"(バナジウムの支配を受けない半絶縁炭化珪素)、及び2001年1月10日に出願されたその継続出願第09/757,950号に明記されている。これらの内容は、この言及により、全体が本願にも含まれることとする。
【0009】
上記した’680特許に記載された物質は、バナジウムをドープした物質に対しては大きな利点をもたらすが、この物質の生産には、炭化珪素には殆ど常に存在する、一般的に高い自然の背景量(native background amount)の窒素を処理しなければならない。’680特許は、これを較正技術として行っている。このような技術で好結果が得られることが立証されていても、窒素の存在によって、なおも製造又は成長プロセスにおいて困難及び非効率性が生じがちである。即ち、炭化珪素の昇華中に(例えば、米国特許第RE34,861号)、窒素の集中は時間の経過と共にばらつく傾向がある。加えて、概念的な説明よりも経験的な観察によることであるが、炭化珪素の成長結晶内における窒素の集中は、結晶の幾何学的形状に沿ってばらつく傾向がある。このように、’680特許の技術は大きな改善をもたらすことが立証されているが、窒素の排除、又は少なくともその注意深い制御を必要とする。
【発明の開示】
【発明が解決しようとする課題】
【0010】
したがって、本発明の目的は、優れた高周波デバイスに必要とされる特性を有し、動作パラメータの範囲を多少広げて生産可能であり、しかもバナジウムや関連するドーパントの欠点を回避する、高抵抗率の炭化珪素基板を提供することである。
【課題を解決するための手段】
【0011】
本発明は、高抵抗率の炭化珪素単結晶によって、この目的を達成する。この炭化珪素単結晶は、少なくとも1つの較正(補償)ドーパントを含み、その電子エネルギ・レベルが、炭化珪素のバンドギャップ縁部から十分離間されているかあるいは十分低い濃度(又は双方)であって導電的挙動を回避し、一方、中間ギャップからバンド縁部側に十分離間され、基板がドープ炭化珪素エピタキシャル層と接触しているとき、及び基板内に存在するドーパントの正味の量が、ドーパントの電子エネルギ・レベルにフェルミ・レベルを拘束するのに十分であるときに、中間レベル状態(例えば、トラップ、欠陥、又はドーパント)が生ずるよりも大きなバンド偏移を生じ、炭化珪素結晶の抵抗率が、常温(298K)において少なくとも5000Ω-cmである。
【0012】
好適な実施形態では、高抵抗率の結晶即ち基板は、隣接するエピタキシャル層と共に用いられ、所望のバンド屈曲効果を生成する。これについては、本明細書で後に更に詳しく説明する。更に、エピタキシャル層は、現時点において好適な実施形態を代表するが、望ましい偏移は、高抵抗率部分を適切な活性領域に隣接するときにも、得ることができる。適切な活性領域は、別個のエピタキシャル層としてではなく、打ち込み又は拡散ドーピングによって形成された領域を含む。
【0013】
ここで用いる場合、ドーパントの正味の量とは、ドーピングとして作用する量のことを言う。即ち、他の元素や、点欠陥のような他の単位体による較正がある場合もない場合もある。
【0014】
これに関して、当業者は、バンドギャップの縁部付近にあるドーパントの方が、中間ギャップ又はその付近でレベルを生成するドーパントよりも、伝導挙動を生ずる可能性が高いことを認めるであろう。このことは、特に、炭化珪素のようなバンドギャップが広い物質に当てはまる。
【0015】
別の態様では、本発明は、高抵抗率の炭化珪素単結晶であって、窒素と、単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの間の(即ち、高い)電子エネルギ・レベルを有する少なくとも1つのアクセプタ元素とを有し、少なくとも1つのアクセプタ元素が、窒素を過剰較正し、炭化珪素基板のフェルミ・レベルを、少なくとも1つのアクセプタ元素の電子エネルギ・レベルに拘束するのに十分な量だけ存在する。
【0016】
別の態様では、本発明は、高抵抗率の炭化珪素単結晶であって、ある量の電気的に活性な窒素と、アクセプタとして作用する、ある量の電気的に活性な点欠陥と、単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの間の電子エネルギ・レベルを有する、ある量の少なくとも1つのアクセプタ元素とを有し、アクセプタ元素及び点欠陥を合わせた量が、電気的に活性な窒素及び固有の点欠陥(intrinsic point defect)を含む他のいずれかの電気的に活性なドナーの量よりも大きい。その結果行われる較正が、炭化珪素単結晶のフェルミ・レベルを、少なくとも1つのアクセプタ元素の電子エネルギ・レベルに拘束する。
【0017】
別の態様では、本発明は、高抵抗率の炭化珪素のバルク単結晶であって、スカンジウムと、硼素と、意図して導入したのではない窒素(即ち、典型的に存在するが、一般に順向ドーピング工程からではない窒素)とを含み、窒素(及び固有の点欠陥を含む、他のあらゆる電気的に活性なドナー)の濃度がスカンジウムの濃度よりも高く、硼素の濃度が、硼素及びスカンジウムを合わせた濃度に対して、窒素(又は他の電気的に活性なドナー)を過剰較正し、炭化珪素のフェルミ・レベルをスカンジウムのレベルに拘束するのに十分である。
【0018】
更に別の態様では、本発明は、高抵抗率の炭化珪素単結晶であって、電気的に活性な窒素と、ドナーとして作用する電気的に活性な固有の点欠陥と、アクセプタとして作用する電気的に活性な点欠陥と、単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの間の電子エネルギ・レベルを有する第1アクセプタ元素と、単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの間の電子エネルギ・レベルを有する第2アクセプタ元素とを有し、第1アクセプタ元素のエネルギ・レベルが、第2アクセプタ元素のエネルギ・レベルよりも深く、アクセプタ元素とアクセプタとして作用する点欠陥を合わせた量が、電気的に活性な窒素(及びドナーとして作用する点欠陥)の量よりも大きく、このため炭化珪素基板のフェルミ・レベルを第1アクセプタ元素の電子エネルギ・レベルに拘束する。
【0019】
本発明の前述の及びその他の目的並びに利点、さらにはこれらを達成する方法は、添付図面に関連付けた、以下の詳細な説明に基づくことにより、一層明白となるであろう。
【発明を実施するための最良の形態】
【0020】
本発明は、少なくとも1つの較正ドーパントを含む高抵抗率の炭化珪素単結晶であり、その電子エネルギ・レベルが、炭化珪素のバンドギャップ縁部から十分離間されて導電的挙動を回避し、一方、中間ギャップからバンド縁部側に十分離間され、基板がドープ炭化珪素エピタキシャル層と接触しているとき、及び基板内に存在するドーパントの正味の量が、ドーパントの電子エネルギ・レベルにフェルミ・レベルを拘束するのに十分であるときに、中間レベル状態(例えば、トラップ、欠陥、元素)が生ずるよりも大きなバンド偏移を生じ、得られる炭化珪素結晶の抵抗率が、常温(298K)において、少なくとも5,000Ω-cmである。
【0021】
本発明は、特に、エピタキシャル層、又は機能的に同等な活性領域(例えば、拡散ドープ又は打ち込みドープ領域)が基板と接触している構造において有利であり、結果として、基板とエピタキシャル層との間の相互作用によって、有利なバンド屈曲効果が生ずる。これについては、本明細書で後に説明する。適切な打ち込み及び拡散技術は、本願と同一譲受人に譲渡された米国特許第6,107,142号に明記されている。その内容は、この言及により全体が本願にも含まれることとする。
【0022】
好適な実施形態の中には、炭化珪素の結晶が、真性窒素と、単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの電子エネルギ・レベルを有する少なくとも1つのアクセプタ元素とを有するものがあり、少なくとも1つのアクセプタ元素は、窒素(及びドナーとして作用する固有の点欠陥)を過剰較正し、炭化珪素基板のフェルミ・レベルを、少なくとも1つのアクセプタ元素の電子エネルギ・レベルに拘束するだけの量が存在する。更に別の好適な実施形態では、高抵抗率の炭化珪素単結晶は、真性電気的活性窒素の存在の下で、アクセプタとして作用するある量の電気的に活性な点欠陥も含む。この実施形態では、アクセプタ元素及び点欠陥を合わせた量が、電気的に活性な窒素の量とドナーとして作用する固有の点欠陥の量の和よりも大きく、炭化珪素単結晶のフェルミ・レベルを、少なくとも1つのアクセプタ元素の電子エネルギ・レベルに拘束する。
【0023】
この点について、本発明は、1つだけのアクセプタ(例えば、硼素又はスカンジウム)の使用も含み、このアクセプタは、アクセプタとして作用する固有の点欠陥の濃度と合わせて、電気的に活性な固有の点欠陥を較正(補償)するのに十分高い濃度を有するので、基板のフェルミ・レベルはこの1つのアクセプタ(硼素又はスカンジウム)又はアクセプタとして作用する固有の点欠陥に拘束される。この点欠陥も、価電子帯に対して0.3〜1.4のエネルギ・レベルを有する。
【0024】
概念的には、価電子帯に対して0.3〜1.4のエネルギ・レベルを有する電気的に活性な中心は、アクセプタである必要はない。原理的に、この電気的に活性な中心は、ドナーとして作用する固有の点欠陥を含む、「深い」ドナーとすることができる。この場合、他の電気的に活性な中心によるこの深いドナーの較正(補償)によって、価電子帯に対して0.3〜1.4eVのエネルギ・レベルを有するこの深いドナーのエネルギ・レベルにフェルミ・レベルが拘束されることが条件となる。しかしながら、この状況に対する具体的な深いドナーは、これまで未だ特定されていない。
【0025】
更に好適な実施形態では、高抵抗率の炭化珪素結晶は、電気的に活性の窒素と、アクセプタとして作用する電気的に活性な点欠陥と、単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの電子エネルギ・レベルを有する第1アクセプタ元素と、単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの電子エネルギ・レベルを有する第2アクセプタ元素とを有する。この実施形態では、第1アクセプタ元素のエネルギ・レベルが、第2アクセプタ元素のエネルギ・レベルよりも深く、アクセプタ元素と点欠陥を合わせた量が、電気的に活性な窒素の量(及びドナーとして作用する固有の点欠陥の濃度の和)よりも大きく、炭化珪素基板のフェルミ・レベルを第1アクセプタ元素の電子エネルギ・レベルに拘束する。
【0026】
別の態様では、本発明による高抵抗率の炭化珪素の単結晶は、真性(intrinsic)窒素と、スカンジウムと、硼素とを有し、窒素の濃度が、スカンジウムの濃度よりも高く、硼素の濃度が、硼素及びスカンジウムの合計濃度に対して、窒素(及びドナーとして作用するあらゆる真性点結晶)を較正し、炭化珪素のフェルミ・レベルをスカンジウムのレベル(即ち、最も高い部分的占有レベル)に拘束するのに十分である。
【0027】
最も好適な実施形態では、高抵抗率の炭化珪素のバルク単結晶は、活性化濃度が約5E15〜3E16立方cm(cm−3)の濃度の窒素と、1E16cm−3の濃度の硼素と、約1E15〜2E16cm−3の濃度のスカンジウムと、約1E14〜3E16cm−3の濃度の点欠陥と、常温にて少なくとも5,000Ω-cmの抵抗率とを有する。ここで用いる場合、「5E15」のような表現は、指数値としての通常良く知られている意味を有する。即ち、5E15は、5×1015cm−3の省略である。
【0028】
これに関して、本発明の実施形態の全ては、常温で少なくとも5,000Ω-cmの抵抗率、更に好ましくは常温で少なくとも10,000Ω-cmの抵抗率、そして最も好ましくは常温で少なくとも50,000Ω-cmの抵抗率を有する炭化珪素基板を含む。
【0029】
背景技術で明記したように、そして、この明細書中の図面の説明に関して例示するように、本発明は、半導体構造全体と関連付けると最も良くわかる。一方、このような半導体構造は、半導体デバイスの一部、特にトランジスタであり、電界効果トランジスタ及び関連するデバイスであることが多い。これに関して、本発明は、更に、ここに記載したような炭化珪素基板上に、炭化珪素のエピタキシャル層を備える半導体構造も含む。更に、炭化珪素において最も一般的な真性ドーピング元素は窒素であるので、較正原子は、スカンジウム及び硼素のようなドナーであり、したがって、半絶縁炭化珪素構造は、炭化珪素のn型エピタキシャル層と共に用いることが多い。
【0030】
したがって、別の態様では、本発明は、ここに記載したエピタキシャル層及び炭化珪素基板を組み込んだ半導体構造を含むトランジスタ、特に電界効果トランジスタを含む。
高抵抗率の単結晶基板に用いる炭化珪素のポリタイプは、炭化珪素の3C、4H、6H及び15Rポリタイプからなる群から選択することが好ましい。
【0031】
炭化珪素基板上における炭化珪素エピタキシャル層(「エピ層」)の成長は、例えば、米国特許第4,912,064号、第5,011,549号、及び第5,119,540号の開示によって例示されており、ここでは、これ以上詳細に論じない。このような成長は、当技術分野では比較的十分に知られており、当業者であれば、過度な経験がなくても、実施することができる。
【0032】
多くの態様において、本発明は、図面と関連付けると、最も良く理解することができる。尚、明確化のために、図面は実際にはいくらか簡略化していることは理解されよう。即ち、図面は、本発明が具体的なドーパント元素を組み入れる方法を図示している。しかしながら、図面は、固有の点欠陥のバンド位置やエネルギ・レベルを図解しようとしているのではなく、このような図面は、特定のドーパントのエネルギ・レベルを図示するものと変わりないことが理解されよう。
【0033】
図1は、炭化珪素のバンドギャップ(約3eV)の概略図であり、炭化珪素の伝導帯10及び価電子帯11から約1.5eV離れた所にフェルミ・レベルを形成するバナジウム(V)によって生成されるとラッピング(捕獲)レベルを示す。全体的に、図1は概略的に従来技術を示す。
【0034】
図2は、14で全体的に示す金属半導体電界効果トランジスタ(MESFET)の概略断面図である。MESFET14は、半絶縁炭化珪素基板15と、n型炭化珪素エピタキシャル層16とを含む。MESFETの設計及び目的によっては、エピタキシャル層はp型又はn型のいずれでも可能であるが、一般的にはn型である。ソース・コンタクトを17で示し、ゲート・コンタクトを20で示し、ドレイン・コンタクトを21で示す。当業者には良くわかるであろうが、負電位をゲート20に印加すると、破線22で示す空乏領域が発生し、チャネルの導電性を変調する。
【0035】
MESFET及び多くのその他の半導体デバイスの動作は、当技術分野では総じて良く理解されている。多種多様な資料から該当する論述が得られる。資料の一例として、Szeの Physics of Semiconductor Devices(半導体デバイスの物理学), 2nd Ed (1981) John Wiley & Sons, Inc.、及びその参考書、Szeの Modern Semiconductor Device Physics(現在の半導体デバイス物理学), (1998) John Wiley & Sons, Inc.をあげておく。この点について、ここではMESFET構造に関して本発明を説明するが、本発明は他のデバイス構造にも適用可能であることは理解されるであろう。
【0036】
本発明の利点を紹介するために、図2は、グループとして23で示す複数の捕獲電子と、対応する1群のホール24も概略的に示す。ホール24は、電子23によって引き付けられる。MESFETの動作におけるトラッピング及び「バックゲーティング」(backgating)効果の正確な機構は、完全にはわかっていない。本発明者は、いずれの特定の理論にも縛られることを望まないが、SiC MESFET動作に伴う高電界のために、バナジウムの直前の空ドナー状態において、電子がある時間トラッピングされることは、可能であろう。
【0037】
図3及び図4は、バナジウムをドープした半絶縁炭化珪素を、窒素をドープしたn型炭化珪素に接触させたとき(通常、基板とエピ層の関係)に得られる特性を示すバンド図である。
【0038】
図3は、全体的に25で示す半絶縁炭化珪素を、その価電子帯11、伝導帯10、及びフェルミ・レベル12と共に示す点で、図1といくらか似通っている。図3の右側部分は、同様に、窒素をドープしたn型炭化珪素エピタキシャル層の見本を示し、これも同じ価電子帯11及び同じ伝導帯10を同様に有するが、そのフェルミ・レベル26は、バナジウムをドープした基板とは異なる位置にある。
【0039】
フェルミ・レベル12及び26の位置、及びこのような位置の背後にある理論は、一般に、当技術分野では良く理解されており(例えば、先に提示したSzeの文献)、本発明を説明するために必要な事項以外は、ここでは詳しく説明しない。
【0040】
図4は、エピタキシャル層27及び半絶縁炭化珪素基板を合わせた(即ち、基板及びエピ層として)場合のバンドギャップを、典型的な電界効果トランジスタにおける場合として示す。まず、バンド理論から良くわかることだが、2つの物質を合わせると、フェルミ・レベルはこれらの間で平衡を保ち、これを図4の破線30で示す。共通フェルミ・レベル30のために、そしてフェルミ・レベル30並びに伝導帯及び価電子帯間の関係が図4の半絶縁部分25及びエピタキシャル部分27にも同様に残っているために、伝導帯及び価電子帯が互いにずれて、エピタキシャル層から基板への電子の流れ(図4では右から左)に、図4においてEで示すエネルギ・バリアが生じ、更に対応するバリアEが基板25からエピタキシャル層27へのホールの流れ(左から右)に生ずる。
【0041】
基礎量子機構の当業者には良くわかっているであろうが、電子が図4に示すバリアEを乗り越える又は通り抜けることができる確率は、多数の要因に依存するが、その内で最も重要な1つは、バリアのサイズ(高さ)である。つまり、他の要因が全て等しければ、エネルギ・バリアE(及び対応するバリアE)が大きい程、半絶縁基板25及びエピタキシャル層27間で前後に移動可能な電子及びホールは少なくなる。このような現象の防止は、電界効果トランジスタに高抵抗率基板を用いる目的の1つであるので、バリアE及びEを大きくすることができる程、その結果得られるデバイスの性能が一層向上することが期待される。更に、バリアE及びEが大きい程、得られるデバイスの降伏電圧(V)も高くなる。
【0042】
図5及び図6は、概略的に図3及び図4における図に対応するバンド図であるが、図5及び図6は、本発明の作用効果を示している。まず、図5では、本発明による高抵抗率物質が全体的に31で示されている。図1及び図3におけると同様、伝導帯を10で示し、価電子帯を11で示す。本発明は基板のフェルミ・レベルを変化させるので、図5ではフェルミ・レベルを32で示す。図5の右側部分は、それ以外では、図3の右側部分と同一であり、n型の窒素をドープした炭化珪素エピタキシャル層27を、その伝導帯10、価電子帯11、及びフェルミ・レベル26と共に示している。
【0043】
図5を図3と比較すると、基板のフェルミ・レベル32とn型エピタキシャル層27のフェルミ・レベル26との間の差が、図3に示されている、これに相当する差よりもかなり大きいことがわかる。
【0044】
これに応じて、図6は、本発明にしたがってエピタキシャル層27を基板31上に配したときのバンドギャップ図を示す。その結果生じたフェルミ層を33で示す。図4に関して説明したように、接触する物質のフェルミ・レベルが共通であるために、物質が接触すると、伝導帯及び価電子帯は互いにずれる。更に、図5及び図6のバンドは、共通のフェルミ・レベル33を維持するためには、互いに対して更に移動しなければならないので、図6に示す電子に対するバリアEは、図4における同じバリアよりも遥かに大きくなる。同様に、ホールに対するバリアEも、図4に概略的に示す物質における対応するバリアよりも、同様に高くなる。したがって、予想したように、そして図4に関して論じたように、電子がバリアEを交差する(そして、ホールがバリアEを交差する)確率は、本発明の高抵抗率炭化珪素基板を用いると、大幅に低下する。その結果、本発明の基板上に形成される電界効果トランジスタは、図4に概略的に示した物質上に形成されるものよりも、遥かに高い性能を発揮することが予想される。
【0045】
図7及び図8は、概略的に、明細書及び特許請求の範囲に明記した、ドナー、アクセプタ、及び、得られる状態の間における多数の関係の一部を示す。図7及び図8は双方共、概略的に、本発明による半絶縁物質31のバンドギャップを示し、図5と同じ参照番号を用いている。同様に、図7及び図8は、基板内に窒素のみ(少なくとも結晶の特性に影響を及ぼし得るだけの量の)が存在する場合に確立するフェルミ・レベル26を示す。また、図7及び図8は、複数の得られる状態も示すが、その一部36はスカンジウムの存在によって得られ、別のもの37は硼素によって得られる。
【0046】
本発明を単刀直入に示すために、図7は、本発明によるドーピングを行わない場合に、フェルミ・レベル26を占める電子40を、多少簡略化して示す。本発明によるドーピングを行わないと、これらの電子は、当該物質において、最高に充填したバンド又は部分的に充填したバンドを表し、したがってフェルミ・レベルを確立する。
【0047】
しかしながら、図8に示すように、一例として硼素及びスカンジウムが存在し、それぞれの状態37(硼素から)及び36(スカンジウムから)が生じた場合、元のフェルミ・レベル26を占めるはずの電子は、代わりに、得られる最低のエネルギ・レベルを優先的に満たす。この場合、そのレベルを図8では破線41で示す。図8は、電子40に可能な6つの位置を例示の目的で示したが、10個の電子の内6個がレベル41を占める。残りの4つの電子は、スカンジウムのエネルギ・レベル42を占める。これも図8に示すが、これを満たすことはない。したがって、部分的に満たされたスカンジウム・レベル42が、当該物質のフェルミ・レベルを確立する。このようにすることによって、フェルミ・レベルは、炭化珪素半絶縁物質において、スカンジウム・ドーパントに「拘束された」(pinned)と称する。
【0048】
以上、過度な経験をしなくとも本発明を実施可能とするために、ある種の好適な実施形態を参照しながら本発明について詳細に説明した。当業者であれば、構成要素及びパラメータの多くは、本発明の範囲及び精神から逸脱することなく、ある程度まで変更又は修正可能であることは容易に認めるであろう。更に、名称、表題などは、読者の本文書の理解を高めるために提示したのであって、本発明の範囲を限定するものとして解釈すべきものではないことは、当然である。
【図面の簡単な説明】
【0049】
【図1】バナジウムを用いて製作した半絶縁炭化珪素の概略的なバンド図である。
【図2】図1に概略的に図示した形式の炭化珪素物質において、望ましくない電子の結集を概略的に示す、基本的な金属半導体電界効果トランジスタ(MESFET)の図である。
【図3】図1に示したようにバナジウム、及び窒素をドープしたn型炭化珪素を用いた半絶縁炭化珪素のバンド図である。
【図4】基板−エピ層関係におけるように、図3に示した物質が互いに隣接する場合に発生するバンドの屈曲を示す図である。
【図5】図3と同様であるが、本発明にしたがって、半絶縁炭化珪素がフェルミ・レベルを有する場合における、2種類のバンド図である。
【図6】図4と同様であるが、本発明にしたがって、窒素をドープしたn型炭化珪素に半絶縁炭化珪素を隣接させた場合に発生するバンドの屈曲を示すバンド図である。
【図7】炭化珪素の別のバンド図であり、本発明によるドーパントがない場合のフェルミ・レベルの位置を示し、更に本発明によるドーパントを含ませた場合に潜在的に得られる可能性がある状態も示す図である。
【図8】本発明によって得られる状態によって拘束した新たなフェルミ・レベルを示す、本発明による半絶縁炭化珪素の概略的なバンド図である。

Claims (22)

  1. 半導体構造において、該構造は、
    炭化珪素単結晶基板と、
    前記基板に隣接した炭化珪素のドープ領域と、
    を備え、
    前記基板が、少なくとも1つの較正ドーパントを含み、該ドーパントの電子エネルギ・レベルが、前記炭化珪素のバンドギャップ縁部から十分離間されていることによって導電的挙動を回避し、一方、中間ギャップから前記バンド縁部側に十分離間されていることによって、前記基板が前記ドープ領域と接触しているとき、及び前記基板内に存在する前記ドーパントの正味の量が、前記ドーパントの電子エネルギ・レベルに前記基板のフェルミ・レベルを拘束するのに十分であるときに、中間レベル状態で生ずるよりも大きなバンド偏移を、前記基板及び前記ドープ領域の間に生じ、
    前記炭化珪素基板の抵抗率が、常温(298K)において少なくとも5000Ω-cmであることを特徴とする半導体構造。
  2. 請求項1記載の炭化珪素構造において、前記基板は、ドーパント及び固有の点欠陥によって較正されることを特徴とする炭化珪素構造。
  3. 請求項2記載の炭化珪素構造において、前記ドーパントは窒素であり、前記較正ドーパントはスカンジウムであることを特徴とする炭化珪素構造。
  4. 請求項3記載の炭化珪素構造において、該構造は更に、硼素を第2較正ドーパントとして含み、
    前記硼素の濃度が前記スカンジウムの濃度よりも高く、
    前記硼素、前記点欠陥及び前記スカンジウムの正味の濃度が、真性の前記窒素の存在の下で、前記フェルミ・レベルを前記スカンジウムのレベルに拘束するのに十分であることを特徴とする炭化珪素構造。
  5. 請求項4記載の炭化珪素構造において、前記窒素からの電子が、前記硼素のエネルギ・レベルを充填し、前記スカンジウムのエネルギ・レベルを部分的に充填することを特徴とする炭化珪素構造。
  6. 請求項1記載の炭化珪素構造において、前記隣接ドープ領域は、ドーパント打ち込み領域、ドーパント拡散領域、及びエピタキシャル層からなる群から選択されることを特徴とする炭化珪素構造。
  7. 炭化珪素単結晶において、該結晶は、
    窒素と、
    単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの間の電子エネルギ・レベルを有する少なくとも1つのアクセプタ元素と
    を有し、
    前記少なくとも1つのアクセプタ元素は、窒素を過剰較正し、かつ、前記炭化珪素基板のフェルミ・レベルを、前記少なくとも1つのアクセプタ元素の電子エネルギ・レベルに拘束するだけの量が存在することを特徴とする炭化珪素単結晶。
  8. 請求項7記載の炭化珪素単結晶であって、ドナーとして作用する別の固有の点欠陥を有し、前記少なくとも1つのアクセプタ元素は、窒素及び前記ドナーとして作用する該別の固有の点欠陥を過剰較正し、かつ、前記炭化珪素基板のフェルミ・レベルを、前記少なくとも1つのアクセプタ元素の電子エネルギ・レベルに拘束するだけの量が存在することを特徴とする炭化珪素単結晶。
  9. 請求項7記載の炭化珪素基板において、該基板は、2以上のアクセプタ元素を有することを特徴とする炭化珪素基板。
  10. 炭化珪素単結晶において、該結晶は、
    ある量の電気的に活性の窒素と、
    アクセプタとして作用する、ある量の電気的に活性な点欠陥と、
    単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの間の電子エネルギ・レベルを有する、ある量の少なくとも1つのアクセプタ元素と、
    を有し、
    前記アクセプタ元素及び前記点欠陥を合わせた量が、前記電気的に活性な窒素の量よりも大きく、前記炭化珪素単結晶のフェルミ・レベルを、前記少なくとも1つのアクセプタ元素の電子エネルギ・レベルに拘束する
    ことを特徴とする炭化珪素単結晶。
  11. 炭化珪素のバルク単結晶において、該結晶は、
    意図して導入したものではない窒素と、
    スカンジウムと、
    硼素と
    を有し、
    前記窒素の濃度が前記スカンジウムの濃度よりも高く、
    前記硼素の濃度が、前記硼素及びスカンジウムを合わせた濃度に対して、前記窒素を較正し、前記炭化珪素のフェルミ・レベルを前記スカンジウムのレベルに拘束するのに十分である
    ことを特徴とする炭化珪素のバルク単結晶。
  12. 半導体構造であって、請求項7、10及び11のいずれかに記載の炭化珪素基板上に、炭化珪素のn型エピタキシャル層を備えていることを特徴とする半導体構造。
  13. 炭化珪素のバルク単結晶において、該結晶は、
    約5E15〜3E16cm−3の濃度の窒素と、
    1E16cm−3の濃度の硼素と、
    約1E15〜2E16cm−3の濃度のスカンジウムと、
    約1E14〜3E16cm−3の濃度の点欠陥と、
    常温にて少なくとも5000Ω-cmの抵抗率と
    を有することを特徴とする炭化珪素のバルク単結晶。
  14. 金属半導体電界効果トランジスタであって、請求項13記載の半絶縁基板結晶からなることを特徴とする金属半導体電界効果トランジスタ。
  15. 炭化珪素単結晶において、該結晶は、
    電気的に活性な窒素と、
    アクセプタとして作用する電気的に活性な点欠陥と、
    単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの電子エネルギ・レベルを有する第1アクセプタ元素と、
    単結晶炭化珪素の価電子帯に対して0.3〜1.4eVの電子エネルギ・レベルを有する第2アクセプタ元素と
    を有し、
    前記第1アクセプタ元素の前記エネルギ・レベルが、前記第2アクセプタ元素の前記エネルギ・レベルよりも深く、
    前記第2アクセプタ元素の濃度が、前記第1アクセプタ元素の量よりも大きく、
    前記アクセプタ元素と前記点欠陥を合わせた量が、前記電気的に活性な窒素の量よりも大きく、前記炭化珪素基板のフェルミ・レベルを前記第1アクセプタ元素の電子エネルギ・レベルに拘束する
    ことを特徴とする炭化珪素単結晶。
  16. 半導体構造であって、請求項13又は請求項15記載の炭化珪素基板上に、炭化珪素のn型エピタキシャル層を備える半導体構造。
  17. 電界効果トランジスタであって、請求項7、10、12、及び16のいずれかに記載の半導体構造を含む電界効果トランジスタ。
  18. 請求項7、10、及び15のいずれかに記載の炭化珪素単結晶において、前記アクセプタ元素はスカンジウム及び硼素からなる群から選択されていることを特徴とする炭化珪素単結晶。
  19. 請求項1、7、10、11、13、及び15いずれかに記載の炭化珪素単結晶において、前記炭化珪素のポリタイプは、3C、4H、6H及び15Rポリタイプからなる群から選択されていることを特徴とする炭化珪素単結晶。
  20. 請求項7、10、11、13、及び15いずれかに記載の炭化珪素単結晶において、該結晶は、常温にて少なくとも5,000Ω-cmの抵抗率を有することを特徴とする炭化珪素単結晶。
  21. 請求項1、7、10、11、13、及び15いずれかに記載の炭化珪素単結晶において、該結晶は、常温にて少なくとも10,000Ω-cmの抵抗率を有することを特徴とする炭化珪素単結晶。
  22. 請求項1、7、10、11、13、及び15いずれかに記載の炭化珪素単結晶において、該結晶は、常温にて少なくとも50,000Ω-cmの抵抗率を有することを特徴とする炭化珪素単結晶。
JP2002589744A 2001-05-11 2002-05-08 高い降伏電圧を有する半導体デバイスのための高抵抗率炭化珪素基板 Expired - Lifetime JP4635237B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/853,375 US6507046B2 (en) 2001-05-11 2001-05-11 High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
PCT/US2002/014430 WO2002092886A1 (en) 2001-05-11 2002-05-08 High-resistivity silicon carbide substrate for semiconductor devices with high breakdown voltage

Publications (3)

Publication Number Publication Date
JP2004533720A true JP2004533720A (ja) 2004-11-04
JP2004533720A5 JP2004533720A5 (ja) 2005-12-22
JP4635237B2 JP4635237B2 (ja) 2011-02-23

Family

ID=25315870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002589744A Expired - Lifetime JP4635237B2 (ja) 2001-05-11 2002-05-08 高い降伏電圧を有する半導体デバイスのための高抵抗率炭化珪素基板

Country Status (8)

Country Link
US (1) US6507046B2 (ja)
EP (1) EP1386026B1 (ja)
JP (1) JP4635237B2 (ja)
KR (2) KR101027424B1 (ja)
CN (1) CN100367509C (ja)
CA (1) CA2443512A1 (ja)
TW (1) TW591751B (ja)
WO (1) WO2002092886A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200044728A (ko) * 2018-10-16 2020-04-29 에스아이씨씨 컴퍼니 리미티드 소량의 바나듐이 도핑된 반절연 탄화규소 단결정, 기판, 제조 방법
WO2021149598A1 (ja) * 2020-01-24 2021-07-29 日本碍子株式会社 二軸配向SiC複合基板及び半導体デバイス用複合基板
JP7104266B1 (ja) * 2021-10-12 2022-07-20 日本碍子株式会社 希土類含有SiC基板及びSiC複合基板
WO2023062850A1 (ja) * 2021-10-12 2023-04-20 日本碍子株式会社 希土類含有SiC基板及びSiC複合基板
WO2023068309A1 (ja) * 2021-10-22 2023-04-27 日本碍子株式会社 SiC基板及びSiC複合基板

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892974B2 (en) 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
EP1358681A4 (en) * 2001-01-03 2008-04-30 Univ Mississippi SILICON CARBIDE AND RELATED TRANSISTORS WITH LARGE BAND GAP FOR HALF INSULATING EPITAXIA FOR FAST HIGH PERFORMANCE APPLICATIONS
US7601441B2 (en) * 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
US7316747B2 (en) * 2002-06-24 2008-01-08 Cree, Inc. Seeded single crystal silicon carbide growth and resulting crystals
US6814801B2 (en) * 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
US6964917B2 (en) * 2003-04-08 2005-11-15 Cree, Inc. Semi-insulating silicon carbide produced by Neutron transmutation doping
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US20050269621A1 (en) * 2004-06-03 2005-12-08 Micron Technology, Inc. Flash memory devices on silicon carbide
US7192482B2 (en) * 2004-08-10 2007-03-20 Cree, Inc. Seed and seedholder combinations for high quality growth of large silicon carbide single crystals
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
JP4470690B2 (ja) * 2004-10-29 2010-06-02 住友電気工業株式会社 炭化珪素単結晶、炭化珪素基板および炭化珪素単結晶の製造方法
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
CN101473442B (zh) * 2006-06-19 2012-07-04 Ssscip有限公司 半绝缘外延的碳化硅及相关的宽带隙晶体管
JP5658472B2 (ja) * 2010-03-26 2015-01-28 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
US8563387B2 (en) * 2010-09-22 2013-10-22 Infineon Technologies Ag Transistor and method of manufacturing a transistor
CN102560671B (zh) * 2010-12-31 2015-05-27 中国科学院物理研究所 半绝缘碳化硅单晶
EP2855741B1 (en) 2012-05-24 2022-04-27 II-VI Incorporated Vanadium compensated, si sic single crystals of nu and pi type and the crystal growth process thereof
US8779509B2 (en) * 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
RU2528554C1 (ru) * 2013-04-25 2014-09-20 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Способ формирования высоковольтного карбидокремниевого диода на основе ионно-легированных p-n-структур
US9657409B2 (en) 2013-05-02 2017-05-23 Melior Innovations, Inc. High purity SiOC and SiC, methods compositions and applications
US11091370B2 (en) 2013-05-02 2021-08-17 Pallidus, Inc. Polysilocarb based silicon carbide materials, applications and devices
US9919972B2 (en) 2013-05-02 2018-03-20 Melior Innovations, Inc. Pressed and self sintered polymer derived SiC materials, applications and devices
US10322936B2 (en) 2013-05-02 2019-06-18 Pallidus, Inc. High purity polysilocarb materials, applications and processes
US11488871B2 (en) * 2013-09-24 2022-11-01 Samar K. Saha Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate
JP7009147B2 (ja) * 2017-09-29 2022-01-25 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
KR102161593B1 (ko) * 2018-11-19 2020-10-05 한국에너지기술연구원 고저항 에피탁시 기판을 이용한 반도체 수광 소자 및 이를 제조하는 방법
US11205651B2 (en) * 2020-02-24 2021-12-21 Nanya Technology Corporation Memory structure and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346458A (ja) * 1991-05-24 1992-12-02 Nippon Telegr & Teleph Corp <Ntt> 半絶縁性基板の高抵抗化方法とこれを用いたGaAsMESFETの素子間分離方法
JPH05175239A (ja) * 1991-06-14 1993-07-13 Cree Res Inc 高電力、高周波金属−半導体電界効果トランジスタ
JPH09500861A (ja) * 1993-07-31 1997-01-28 ダイムラー−ベンツ アクチエンゲゼルシャフト 高低抗炭化ケイ素の製法
JPH09289216A (ja) * 1996-04-24 1997-11-04 Matsushita Electron Corp 電界効果型トランジスタ
JPH10505951A (ja) * 1994-09-16 1998-06-09 クリー・リサーチ,インコーポレイテッド 高周波用の自己アライメント式電界効果トランジスタ
WO2000071787A2 (en) * 1999-05-18 2000-11-30 Cree, Inc. Semi-insulating silicon carbide without vanadium domination

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532533A (en) * 1982-04-27 1985-07-30 International Business Machines Corporation Ballistic conduction semiconductor device
DE4009837A1 (de) 1989-03-27 1990-10-11 Sharp Kk Verfahren zur herstellung einer halbleitereinrichtung
US5019530A (en) * 1990-04-20 1991-05-28 International Business Machines Corporation Method of making metal-insulator-metal junction structures with adjustable barrier heights
JPH04199504A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置の製造方法
US5611955A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
JP3312150B2 (ja) 1994-11-08 2002-08-05 独立行政法人産業技術総合研究所 炭化ケイ素への不純物ドーピング方法
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JP3590485B2 (ja) 1996-08-26 2004-11-17 新日本製鐵株式会社 単結晶炭化珪素インゴット及びその製造方法
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US5937317A (en) * 1997-05-08 1999-08-10 Northrop Grumman Corporation Method of making a low resistivity silicon carbide boule
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346458A (ja) * 1991-05-24 1992-12-02 Nippon Telegr & Teleph Corp <Ntt> 半絶縁性基板の高抵抗化方法とこれを用いたGaAsMESFETの素子間分離方法
JPH05175239A (ja) * 1991-06-14 1993-07-13 Cree Res Inc 高電力、高周波金属−半導体電界効果トランジスタ
JPH09500861A (ja) * 1993-07-31 1997-01-28 ダイムラー−ベンツ アクチエンゲゼルシャフト 高低抗炭化ケイ素の製法
JPH10505951A (ja) * 1994-09-16 1998-06-09 クリー・リサーチ,インコーポレイテッド 高周波用の自己アライメント式電界効果トランジスタ
JPH09289216A (ja) * 1996-04-24 1997-11-04 Matsushita Electron Corp 電界効果型トランジスタ
WO2000071787A2 (en) * 1999-05-18 2000-11-30 Cree, Inc. Semi-insulating silicon carbide without vanadium domination

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200044728A (ko) * 2018-10-16 2020-04-29 에스아이씨씨 컴퍼니 리미티드 소량의 바나듐이 도핑된 반절연 탄화규소 단결정, 기판, 제조 방법
JP2021502944A (ja) * 2018-10-16 2021-02-04 山▲東▼天岳先▲進▼科技股▲フン▼有限公司 少量のバナジウムをドーピングした半絶縁炭化ケイ素単結晶、基板、製造方法
KR102375530B1 (ko) * 2018-10-16 2022-03-16 에스아이씨씨 컴퍼니 리미티드 소량의 바나듐이 도핑된 반절연 탄화규소 단결정, 기판, 제조 방법
JP7235318B2 (ja) 2018-10-16 2023-03-08 山▲東▼天岳先▲進▼科技股▲フン▼有限公司 少量のバナジウムをドーピングした半絶縁炭化ケイ素単結晶、基板、製造方法
WO2021149598A1 (ja) * 2020-01-24 2021-07-29 日本碍子株式会社 二軸配向SiC複合基板及び半導体デバイス用複合基板
JP7104266B1 (ja) * 2021-10-12 2022-07-20 日本碍子株式会社 希土類含有SiC基板及びSiC複合基板
WO2023062850A1 (ja) * 2021-10-12 2023-04-20 日本碍子株式会社 希土類含有SiC基板及びSiC複合基板
WO2023068309A1 (ja) * 2021-10-22 2023-04-27 日本碍子株式会社 SiC基板及びSiC複合基板

Also Published As

Publication number Publication date
JP4635237B2 (ja) 2011-02-23
CN100367509C (zh) 2008-02-06
US20020167010A1 (en) 2002-11-14
CA2443512A1 (en) 2002-11-21
CN1507506A (zh) 2004-06-23
KR20030092145A (ko) 2003-12-03
WO2002092886A1 (en) 2002-11-21
US6507046B2 (en) 2003-01-14
EP1386026B1 (en) 2014-11-12
KR101027424B1 (ko) 2011-04-11
EP1386026A1 (en) 2004-02-04
TW591751B (en) 2004-06-11
KR100984715B1 (ko) 2010-10-01
KR20090107569A (ko) 2009-10-13

Similar Documents

Publication Publication Date Title
JP4635237B2 (ja) 高い降伏電圧を有する半導体デバイスのための高抵抗率炭化珪素基板
KR100863762B1 (ko) 질화 인듐 갈륨 채널의 고전자 이동도 트랜지스터 및 그 제조 방법
JP5004403B2 (ja) 高電子移動度トランジスタ(hemt)
US7170111B2 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
TW531891B (en) Semiconductor crystal film and its manufacturing method
CN107408511B (zh) 化合物半导体基板
US9401403B2 (en) Nitride semiconductor structure
JP2001196575A (ja) 半導体装置
KR20120016046A (ko) 역확산 억제 구조
JP2007103451A (ja) 半導体装置及びその製造方法
JP2011166067A (ja) 窒化物半導体装置
CN115188808A (zh) 外延ⅲ族氮化物中的掺杂阻挡层
JP2010533375A (ja) ヘテロ構造電界効果トランジスタ、ヘテロ構造電界効果トランジスタを包含する集積回路、および、ヘテロ構造電界効果トランジスタを製造するための方法
JP2004006461A (ja) 半導体装置
KR20220078672A (ko) 감소된 전류 붕괴 및 향상된 전력 추가 효율성을 갖는 질화갈륨 고 전자 이동도 트랜지스터(hemt)
CN107706238B (zh) Hemt器件及其制造方法
CN212676277U (zh) 一种新型AlGaN基多沟道场效应晶体管
US5847414A (en) Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride
JP6401386B2 (ja) 半導体装置およびその製造方法
US8809912B2 (en) Epitaxial base layers for heterojunction bipolar transistors
JP2004342742A (ja) 通信機器用半導体装置
Ni et al. Breakdown Mechanism of AlGaN/GaN-based HFET With Carbon-doped GaN Buffer Layer grown on Si substrate
JP3886149B2 (ja) 金属層とSiC層との間の低オーム抵抗接点を有する半導体装置
Lebedev et al. Electroluminescence of p-3C-SiC/n-6H-SiC heterodiodes, grown by sublimation epitaxy in vacuum
Maeda et al. AlGaN/GaN Heterostructure Field-Effect Transistors with Back-Doping Design for High-Power Applications: High Current Density with High Transconductance Characteristics

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080613

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090323

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4635237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term