CN115188808A - 外延ⅲ族氮化物中的掺杂阻挡层 - Google Patents

外延ⅲ族氮化物中的掺杂阻挡层 Download PDF

Info

Publication number
CN115188808A
CN115188808A CN202211036954.9A CN202211036954A CN115188808A CN 115188808 A CN115188808 A CN 115188808A CN 202211036954 A CN202211036954 A CN 202211036954A CN 115188808 A CN115188808 A CN 115188808A
Authority
CN
China
Prior art keywords
barrier layer
iii
group iii
buffer layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211036954.9A
Other languages
English (en)
Inventor
B·D·舒尔茨
A·托拉比
E·M·詹贝斯
S·列扎
W·E·霍克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of CN115188808A publication Critical patent/CN115188808A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体结构具有直接接触的Ⅲ‑N族缓冲层(16)和Ⅲ‑N族阻挡层(18),以在Ⅲ‑Ⅴ族缓冲层与所述Ⅲ‑N族阻挡层之间形成结(20),从而产生二维电子气(2DEG)沟道,Ⅲ‑N族阻挡层具有变化的掺杂剂浓度。Ⅲ‑N族阻挡层的最接近于结的下部区域(18a)没有有意引入的掺杂剂,并且位于下部区域上方的区域(18b)具有有意引入的掺杂剂,所述掺杂剂具有的掺杂浓度大于每cm3 1×1017的原子数。

Description

外延Ⅲ族氮化物中的掺杂阻挡层
本申请是申请日为2016年5月31日,名称为“外延Ⅲ族氮化物中的掺杂阻挡层”,申请号为201680035248.9的发明专利申请的分案申请。
技术领域
本公开内容总体上涉及半导体结构并且更具体地涉及Ⅲ族氮化物(Ⅲ-N)半导体结构。
背景技术
如本领域已知的,基于Ⅲ族氮化物的高电子迁移率晶体管(HEMT)需要低缓冲和低栅极电流泄漏以最小化损耗。由分子束外延(MBE)生长的GaN HEMT一般示出了良好的“导通”状态性能,而高泄漏处于“关断”状态。
还如本领域已知的,掺杂半导体是包含并入到半导体的晶体结构中的杂质、外来原子的半导体。这些杂质由于在生长半导体期间缺乏控制而是无意的或者它们可以被有意添加以在半导体中提供自由载流子。例如,在使用MBE的HEMT生长层中,MBE器件中的污染物在MBE生长层中引入背景材料或所谓的无意掺杂(UID)区域。这些UID区域一般具有每cm3 5×1014至5×1016原子数或更小的掺杂浓度。因此,如本文中所使用,UID区域或层被认为包括由于在生长半导体期间缺乏控制而无意的材料或微粒和/或具有一般具有每cm3 5×1014至5×1016原子数或更小的掺杂浓度。
发明内容
根据本公开内容,半导体结构被提供有Ⅲ-N族缓冲层以及与Ⅲ-N族缓冲层直接接触的Ⅲ-N族阻挡层,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道。Ⅲ-N族阻挡层包括最接近于结的下部无意掺杂区域以及位于下部区域上方的有意掺杂区域。
在一个实施例中,半导体结构被提供有直接接触的Ⅲ-N族缓冲层和Ⅲ-N族阻挡层,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道,Ⅲ-N族阻挡层具有变化的掺杂剂浓度。Ⅲ-N族阻挡层的最接近于结的下部区域无有意引入的掺杂剂,并且位于下部区域上方的区域具有有意引入的预定掺杂剂,所述预定掺杂剂具有的预定掺杂浓度大于每cm3 1×1017的原子数。
在一个实施例中,Ⅲ-N族阻挡层具有最接近于结的具有一般每cm3 5×1014至5×1016或更少原子数的掺杂浓度的下部区域以及位于下部区域上方的具有大于每cm3 1×1017原子数的预定掺杂浓度的预定掺杂剂的区域。
在一个实施例中,阻挡层是AlGaN,并且缓冲层是GaN。
在一个实施例中,Ⅲ-N族阻挡层的位于结与离结的预定距离D之间的区域中的掺杂浓度比Ⅲ-N族阻挡层的大于预定距离D的区域中的掺杂浓度小至少10倍。
在一个实施例中,预定距离大于1.5nm。
在一个实施例中,其中电载流子发生阻挡层是AlxGa1-xN、AlxIn1-xN、或(AlyGa1-y)xIn1-xN,其中0<X≤1并且0<Y≤1。
在一个实施例中,预定掺杂剂是碳(C)、铍(Be)、铬(Cr)、钒(V)、锰(Mg)、锌(Zn)、或铁(Fe)。
在一个实施例中,预定掺杂剂在电载流子发生层内采集从污染物中出现的电荷载流子或晶体缺陷。
在一个实施例中,一种方法被提供用于形成半导体结构。所述方法包括形成直接接触的Ⅲ-N族阻挡层和Ⅲ-N族缓冲层,一层被形成有低于另一层的带隙,从而在具有较低带隙的一层中产生二维电子气(2DEG)。Ⅲ-N族阻挡层的形成包括:在形成Ⅲ-N族阻挡层的初始阶段之后在Ⅲ-N族阻挡层的阶段期间引入预定掺杂剂,而在形成Ⅲ-N族阻挡层的初始阶段期间抑制预定掺杂剂被引入到Ⅲ-N族阻挡层中。
在一个实施例中,Ⅲ-N族阻挡层形成包括:在Ⅲ-N族阻挡层形成期间将预定掺杂剂的掺杂剂浓度的量作为Ⅲ-N族阻挡层厚度的函数而变化。
在一个实施例中,Ⅲ-N族阻挡层形成包括:将预定掺杂剂的掺杂剂浓度的量作为离结的距离的函数而变化。
在一个实施例中,Ⅲ-N族阻挡层中的位于下部区域上方的区域中引入的预定掺杂剂具有的掺杂剂浓度大于每cm3 1×1017的原子数。
发明人已经认识到在AlGaN/GaN HEMT中电子波函数主要存在于结界面的下带隙材料中并且不会在阻挡层本身中延伸得非常深。因此,通过使最接近于无意掺杂(UID)的结界面的预定距离为至少1.5nm,可以维持性能并且可以使阻挡层本身对于通过在离界面或结大于1.5nm的区域中掺杂原子(如碳或铍)的电子传输更加有抵抗。因此,通过将有意或预定掺杂剂(例如,碳或铍)远离结移动,这样的结构减小了泄漏电流,同时维持器件性能并且还减少了对电流崩塌的影响。
通过在生长过程(碳或铍突然或受控地至高于每cm3 1×1017的原子数的水平)期间选择性地掺杂半导体阻挡层的部分,减小了来自HEMT中的栅极和漏极接触部的“关断”状态泄漏电流。选择性地加入半导体阻挡层的部分中的碳和/或铍增大了电子传输的氮化物阻挡层电阻而并非使器件的总体性能退化。因此,在阻挡层中添加具有每cm3 5×1016或更少的原子数的掺杂浓度的间隔体层(阻挡层的下部UID区域)减少了对异质结结构的DC特性的影响并且允许对总体器件性能进行一些调整。
在附图和说明书中阐述了本公开内容的一个或多个实施例的细节。根据说明书和附图以及权利要求,本公开内容的其它特征、目标和优点将显而易见。
附图说明
图1是根据本公开内容的HEMT的图解截面示意图;
图2是根据本公开内容的AlGaN/GaN HEMT的图解截面示意图;以及
图3A-3E是显示在制造阻挡层的初始阶段之后在制造阻挡层的阶段期间图2的HEMT的阻挡层中的预定掺杂剂的掺杂浓度作为HEMT的缓冲层与阻挡层之间的HEMT的结的距离D的函数的各种曲线。
各种附图中的类似的附图标记指示类似的元件。
具体实施方式
现在参考图1,HEMT器件10被示出为具有衬底12,例如碳化硅(SiC)、硅(Si)或蓝宝石。成核层(NL)结构14沉积在衬底12上。成核层(NL)结构14有助于各种接合之间的过渡、晶格、化合价、以及存在于衬底12与缓冲层结构16之间的多晶硅类型失配。成核层结构14可以是若干原子层或包含微米级生长以上的多种材料。缓冲层结构16包括一种或多种Ⅲ族氮化物并且一般被分为两个区域。缓冲层结构16a的上部部分或沟道区域大体上没有掺杂剂(即其为UID区域),而相邻于成核层14的下部区域16包括任何适合的常规掺杂剂以形成绝缘区域16b。
阻挡层18通过分子束外延(MBE)形成在缓冲层16的上部或沟道区域16a上并且接触缓冲层16的上部或沟道区域16a,这里为Ⅲ-N族层。更具体地,在MBE过程的初始阶段期间,生长阻挡层18a的部分被无意地保留未掺杂;从而层18a是具有每cm3 5×1016原子数或更小的掺杂浓度水平。在MBE过程的初始阶段之后(即,在形成UID下部18a之后),MBE过程继而将预定掺杂剂(这里例如为碳)引入到MBE生长过程中从而形成阻挡层的上部18B。因此,在MBE过程的初始阶段之后,MBE过程将根据与缓冲层16之间(更具体地在层16a与缓冲层18之间)的结20的距离D来改变阻挡层18中的预定掺杂剂。
更具体地,Ⅲ-N族缓冲层16与Ⅲ-N族阻挡层18被形成为直接接触。这里例如,缓冲层16具有比缓冲层18更低的带隙,并且因此缓冲层16与阻挡层18之间的异质结20在一个层中产生二维电子气(2DEG)沟道,所述层具有图1中的缓冲层16的上部区域16a中所示的较低带隙。Ⅲ-N族阻挡层18形成过程包括在MBE过程的初始阶段期间抑制预定掺杂剂被引入到Ⅲ-N族阻挡层中,以提供最接近结20的Ⅲ-N族阻挡层的下部区域18a,其大体上没有预定掺杂剂(即,下部区域18a为UID区域)并且随后将预定掺杂剂(这里例如为碳)引入到Ⅲ-N族阻挡层中的位于下部区域18a上方的区域18b中(即,在MBE过程的初始阶段之后引入的)。Ⅲ-N族阻挡层18形成包括:在根据与结20的距离D的MBE过程的初始阶段之后,改变预定掺杂剂(这里例如为碳)浓度的量。
现在参考图2,Ⅲ-N族HEMT 40的示例被示出为以SiC(0001)晶体取向衬底42开始,并且氮化铝(AlN)成核层44的20至100nm厚层形成在SiC衬底42上。缓冲层结构46是1-3微米厚的Ⅲ-N族半导体缓冲层结构46(这里例如为GaN),Ⅲ-N族半导体缓冲层结构46例如通过分子束外延(MBE)形成在AIN层44上。更具体地,缓冲层46的上部46a、或沟道区域大体上没有掺杂剂(即其为UID区域),而相邻于成核层14的下部区域46b包括任何适合的常规掺杂剂以形成绝缘区域46b。
阻挡层48通过MBE形成在缓冲层46的上部或沟道区域46a上并且接触缓冲层46的上部或沟道区域46a,这里例如为250埃厚的Al0.25Ga0.75N层。这里再次,Ⅲ-N族阻挡层48形成过程包括在MBE过程的初始阶段期间抑制预定掺杂剂被引入到Ⅲ-N族阻挡层48中,以提供最接近结40的Ⅲ-N族阻挡层的下部区域48a,其大体上没有在MBE过程的初始阶段之后引入的预定掺杂剂(即,下部区域48a为UID区域)并且随后将预定掺杂剂(这里例如为碳)引入到Ⅲ-N族阻挡层中的位于下部区域48a上方的区域48b中(即,在MBE过程的初始阶段之后引入的)。Ⅲ-N族阻挡层48形成包括:在根据与结40的距离D的MBE过程的初始阶段之后,改变预定掺杂剂(这里例如为碳)浓度的量。
要注意的是,氮化铝镓(AlxGa1-xN)层48位于阻挡层46上并且直接接触阻挡层46,从而使得自发的和压电的极化电荷形成在较小的带隙GaN层46的最顶层部分46a(或沟道区域)中。更具体地,氮化铝镓(AlxGa1-xN)层48是沉积在Ⅲ-N族层46上的电载流子发生层以通过极化效应在Ⅲ-N族层46内生成电载流子;更具体地,在缓冲层46a的上部区域中的2DEG沟道。
HEMT器件结构包括如图1和图2中所示的源极、漏极和栅极电极。例如,参考图2,栅极电极控制穿过GaN层46或电载流子发生层48或这两层的电载流子的流动,这取决于源极、栅极和漏极电极两两之间的偏置电压。应当理解的是,形成异质结40的上部(接近于表面)区域的一个或多个Ⅲ-N族层为产生2DEG并且将结与用于调制2DEG中的电荷的栅极接触部G分隔开负责。栅极接触部可以直接沉积在Ⅲ-N阻挡层或通过一个或多个电绝缘层与Ⅲ-Ⅴ阻挡层分隔开。
参考图3A-3E,示出了掺杂曲线的若干示例。以下内容应当通过这些曲线被注意:在该示例中,第一UID层48a具有每cm3 1×1015碳原子数的掺杂浓度;结50与峰值掺杂浓度之间的最小距离是1.5nm;最小碳掺杂浓度是每cm3 4×1017碳原子数。因此,现在参考图3A-3E,各种曲线被示出为显示阻挡层48中(特别是在区域48b中)的预定掺杂剂(这里例如为碳)的掺杂浓度,该掺杂浓度作为与结50的距离D的函数。在图3A中,下部区域离结50大约为20埃。掺杂大体上为步骤函数,其中掺杂浓度突变(例如,掺杂浓度在5埃上增加一半的数量级(百分之50))例如到每cm3 7×1017原子数的掺杂浓度。图3B示出了两个步骤的掺杂浓度曲线,其包括接近如图3A的结50的掺杂浓度的相同步骤,但包含离结大约
Figure BDA0003815111280000061
的掺杂浓度的第二步骤。图3C示出了离结50大约190埃的下部区域,以及掺杂浓度对于阻挡区域48的剩余部分突变至大约每cm3 7×1018原子数。图3D示出了离结50大约220埃的下部区域,以及掺杂浓度对于阻挡区域48的剩余部分突变至大约每cm3 1×1019原子数。图3E示出了三角形浓度曲线,其中阻挡层48的上部区域48b的预定掺杂部分回到UID区域;即在图3E中,在引入以离结50大约190埃的距离开始的预定掺杂剂之后,引入预定掺杂剂在生长大约50埃之后终止,从而使得UID区域离形成阻挡层48的端部大约240埃。
现在应当意识到,根据本公开内容的半导体结构包括:Ⅲ-N族缓冲层;Ⅲ-N族阻挡层,其与Ⅲ-N族缓冲层直接接触,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,从而在具有较低带隙的一层中产生二维电子气(2DEG)沟道;并且其中,Ⅲ-N族阻挡层包括最接近于结的下部无意掺杂区域以及位于下部区域上方的有意掺杂区域。
现在还应当意识到,根据本公开内容的半导体结构包括:Ⅲ-N族缓冲层;Ⅲ-N族阻挡层,其与Ⅲ-N族缓冲层直接接触,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,从而在结构中产生二维电子气(2DEG)沟道;并且其中,Ⅲ-N族阻挡层包括最接近于结的下部无意掺杂区域以及位于下部区域上方的有意掺杂区域。半导体结构可以包括独立于另一特征或结合另一特征的一个或多个以下特征:其中,阻挡层是AlxGa1-xN、AlxIn1-xN、或(AlyGa1-y)xIn1-xN,其中0<X≤1并且0<Y≤1;其中,下部区域上方的区域中的掺杂剂是碳、铍、铬、钒、锰、锌、或铁;并且其中,下部区域上方的区域与结间隔大于1.5nm。
现在还应当意识到,根据本公开内容的半导体结构包括:Ⅲ-N族缓冲层;Ⅲ-N族阻挡层,其与Ⅲ-N族缓冲层直接接触,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道;并且其中,Ⅲ-N族阻挡层具有最接近于结的下部区域(其具有每cm3 5×1016或更小的原子数的掺杂浓度)以及位于下部区域上方的区域(其具有大于每cm3 1×1017的原子数的掺杂浓度)。
现在还应当意识到,根据本公开内容的半导体结构包括:Ⅲ-N族缓冲层;Ⅲ-N族阻挡层,其与Ⅲ-N族缓冲层直接接触,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,在具有较低带隙的一层中具有比另一层更低带隙的一层产生二维电子气(2DEG)沟道;并且其中,Ⅲ-N族阻挡层具有预定掺杂剂,其中预定掺杂浓度随着离Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间的结的距离而变化。半导体结构可以包括独立于另一特征或结合另一特征的一个或多个以下特征:其中,Ⅲ-N族阻挡层的位于结与离结的预定距离D之间的区域中的掺杂浓度比Ⅲ-N族阻挡层的大于预定距离D的区域中的掺杂浓度小至少10倍;其中,预定距离D大于1.5nm。
现在还应当意识到,根据本公开内容的半导体结构包括:Ⅲ-N族缓冲层;Ⅲ-N族阻挡层,其与Ⅲ-N族缓冲层直接接触,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,在具有较低带隙的一层中具有比另一层更低带隙的一层产生二维电子气(2DEG)沟道;并且其中,对阻挡层的掺杂具有预定掺杂剂,该预定掺杂剂在阻挡层厚度的仅一小部分上具有超过每cm3 1×1017的原子数的预定掺杂浓度。半导体结构还可以包括特征,其中对阻挡层的掺杂在阻挡层厚度的至少5%上具有超过每cm3 1×1017的掺杂浓度。
现在还应当意识到,根据本公开内容的半导体结构包括:Ⅲ-N族缓冲层;Ⅲ-N族阻挡层,其与Ⅲ-N族缓冲层直接接触,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,在具有较低带隙的一层中具有比另一层更低带隙的一层产生二维电子气(2DEG)沟道;并且其中,Ⅲ-N族阻挡层具有最接近于结的具有无意杂质掺杂剂(UID)的下部区域以及位于下部区域上方的具有预定掺杂剂的区域,预定掺杂剂具有随着与Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间的结的距离变化的预定掺杂浓度。此外,半导体结构可以包括:Ⅲ-N族缓冲层;以及Ⅲ-N族阻挡层,其与Ⅲ-N族缓冲层直接接触,以在Ⅲ-Ⅴ族缓冲层与Ⅲ-N族阻挡层之间形成结,从而产生二维电子气(2DEG),Ⅲ-N族阻挡层具有变化的掺杂浓度;并且其中,最接近于结的Ⅲ-N族阻挡层的下部区域大体上没有有意引入的掺杂剂,并且位于下部区域上方的区域具有有意引入的预定掺杂剂,其中预定掺杂浓度大于每cm3 1×1017的原子数。
现在还应当意识到,根据本公开内容的方法被提供为形成半导体结构,所述方法包括:形成Ⅲ-N族缓冲层,其中Ⅲ-N族阻挡层与Ⅲ-N族缓冲层直接接触,以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结,从而产生二维电子气(2DEG);其中,Ⅲ-N族阻挡层形成包括:在形成Ⅲ-N族阻挡层的初始阶段之后在Ⅲ-N族阻挡层的阶段期间引入预定掺杂剂,并且在形成Ⅲ-N族阻挡层的初始阶段期间抑制预定掺杂剂被引入到Ⅲ-N族阻挡层中。
现在还应当意识到,根据本公开内容的方法被提供为形成半导体结构,所述方法包括:形成直接接触的Ⅲ-N族阻挡层,以在Ⅲ-N族阻挡层与Ⅲ-N族缓冲层之间形成结,以产生二维电子气(2DEG);其中,Ⅲ-N族阻挡层形成包括:在Ⅲ-N族阻挡层形成期间,将预定掺杂剂的掺杂浓度作为Ⅲ-N族阻挡层厚度的函数而变化。方法可以包括独立于另一特征或结合另一特征的一个或多个以下特征:其中,Ⅲ-N族阻挡层形成包括:将预定掺杂剂的掺杂剂浓度的量作为离结的距离的函数而变化;其中,Ⅲ-N族阻挡层中的位于下部区域上方的区域中引入的预定掺杂剂具有的掺杂剂浓度大于每cm3 1×1017的原子数。
已经描述了本公开内容的多个实施例。然而,将理解的是可以在不脱离本公开内容的精神和范围的情况下做出各种修改。例如,电载流子发生层18可以是例如(AlyGa(1-y))xIn1-xN、AlxIn1-xN,其中0<X≤1并且0<Y≤1或AlN。基于GaN的HEMT的阻挡层可以是AlGaN、InAlN或AlN。基于GaN的HEMT的阻挡层可以由多种Ⅲ-N族材料组成,例如AlN和AlGaN、AlGaN和GaN或AlN和AlGaN和GaN。此外,可以使用除碳以外的其它掺杂剂,例如铍、铬、钒、锰、锌或铁。此外,应当理解,可以使用其它单个化合物衬底12,例如独立式Ⅲ-N族衬底或任何晶体衬底,所述衬底实现了一个或多个晶体Ⅲ族氮化物覆盖层的沉积,其相对于衬底12晶体结构具有单个良好限定的晶体取向。这包括经由将一个或多个晶体材料沉积在另一种晶体材料上或通过将一个或多个层接合在一起而形成的异质结结构以限定晶体表面区域并且支持一个或多个Ⅲ族氮化物材料的晶体生长。栅极金属可以与Ⅲ族氮化物接触以形成肖特基接触部或在Ⅲ-N族阻挡层与栅极金属之间包含一个或多个电介质以形成金属-绝缘体-半导体HEMT。
相应地,其它实施例在所附权利要求的范围内。例如,可以使用其它材料。例如,虽然铝用于图2中所示的结构的阻挡层中,从而产生具有比缓冲层46的带隙更高的带隙的阻挡层48,但对于阻挡层48中的掺杂剂使用例如铟代替铝将使得阻挡层48具有比缓冲层46更低的带隙。在任一实施例中,阻挡层将设置在缓冲层与器件的栅极电极之间。

Claims (18)

1.一种场效应晶体管,包括:
半导体结构,包括:
Ⅲ-N族缓冲层,包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分;
Ⅲ-N族阻挡层,其与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG);
栅极电极,设置在源极电极与漏极电极之间,用于调制所述2DEG中的电荷;并且
其中,所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于所述下部无意掺杂区域上方的有意掺杂区域,
其中,所述下部无意掺杂区域的厚度为1.5nm。
2.根据权利要求1所述的场效应晶体管,其中,所述有意掺杂区域在所述下部无意掺杂区域上方的区域中包括掺杂剂,所述掺杂剂被选择为增大阻挡层对电子传输的阻力,以减小所述源极电极和所述漏极电极之一与所述栅极电极之间的泄漏电流。
3.一种场效应晶体管,包括:
半导体结构,具有设置在源极电极与漏极电极之间的栅极电极,所述半导体结构包括:
Ⅲ-N族缓冲层,包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分;
Ⅲ-N族阻挡层,其与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,从而在所述半导体结构中产生二维电子气(2DEG);并且
其中,所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于所述下部无意掺杂区域上方的有意掺杂区域;并且
其中,所述有意掺杂区域在所述下部无意掺杂区域上方的区域中包括掺杂剂,所述掺杂剂被选择为增大阻挡层对电子传输的阻力,以减小所述源极电极和所述漏极电极之一与所述栅极电极之间的泄漏电流,
其中,所述下部无意掺杂区域的厚度为1.5nm。
4.根据权利要求3所述的场效应晶体管,其中,所述栅极电极调制所述2DEG中的电荷,并且其中,所述阻挡层是AlxGa1-xN、AlxIn1-xN、或(AlyGa1-y)xIn1-xN,其中0<X≤1并且0<Y≤1。
5.根据权利要求4所述的场效应晶体管,其中,位于所述下部无意掺杂区域上方的所述有意掺杂区域中的所述掺杂剂是碳、铍、铬、钒、镁、锌、或铁。
6.根据权利要求3所述的场效应晶体管,其中,所述栅极电极调制所述2DEG中的电荷。
7.一种半导体结构,包括:
Ⅲ-N族缓冲层,包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分;
Ⅲ-N族阻挡层,其与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的一个层具有比所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的另一个层低的带隙,从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的所述一个层中产生二维电子气(2DEG)沟道;并且
其中,所述Ⅲ-N族阻挡层具有最接近于所述结的下部区域以及位于所述下部区域上方的具有预定掺杂剂的区域,所述下部区域具有每cm3 5×1016或更少原子数的掺杂浓度,位于所述下部区域上方的所述区域具有掺杂浓度大于每cm3 1×1017原子数的预定掺杂剂,
其中,所述下部区域的厚度为1.5nm。
8.一种半导体结构,包括:
Ⅲ-N族缓冲层,包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分;
Ⅲ-N族阻挡层,其与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的一个层具有比所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的另一个层低的带隙,从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的所述一个层中产生二维电子气(2DEG)沟道;并且
其中,所述Ⅲ-N族阻挡层具有预定掺杂剂,所述预定掺杂剂具有的预定掺杂浓度随着离所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间的所述结的距离而变化,
其中,所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于所述下部无意掺杂区域上方的有意掺杂区域,并且
其中,所述下部无意掺杂区域的厚度为1.5nm。
9.根据权利要求8所述的半导体结构,其中,所述Ⅲ-N族阻挡层的位于所述结与离所述结的预定距离D之间的区域中的掺杂浓度比所述Ⅲ-N族阻挡层的距离大于所述预定距离D的区域中的掺杂浓度小至少10倍。
10.一种半导体结构,包括:
Ⅲ-N族缓冲层,包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分;
Ⅲ-N族阻挡层,其与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的一个层具有比所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的另一个层低的带隙,从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的所述一个层中产生二维电子气(2DEG)沟道;并且
其中,对阻挡层的掺杂具有预定掺杂剂,所述预定掺杂剂在所述阻挡层厚度的仅一小部分上具有超过每cm3 1×1017的原子数的预定掺杂浓度,
其中,所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于所述下部无意掺杂区域上方的有意掺杂区域,并且
其中,所述下部无意掺杂区域的厚度为1.5nm。
11.根据权利要求10所述的半导体结构,其中,对阻挡层的掺杂在所述阻挡层厚度的至少5%上具有超过每cm3 1×1017的原子数的掺杂浓度。
12.一种半导体结构,包括:
Ⅲ-N族缓冲层,包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分;
Ⅲ-N族阻挡层,其与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的一个层具有比所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的另一个层低的带隙,从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的所述一个层中产生二维电子气(2DEG)沟道;并且
其中,Ⅲ-N族阻挡层具有预定掺杂剂,所述预定掺杂剂具有超过每cm31×1017的原子数的预定掺杂浓度,其中,所述阻挡层的最接近于所述2DEG沟道的至少1.5nm的部分小于每cm3 1×1017的原子数,
其中,所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于所述下部无意掺杂区域上方的有意掺杂区域,并且
其中,所述下部无意掺杂区域的厚度为1.5nm。
13.一种半导体结构,包括:
Ⅲ-N族缓冲层,包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分;
Ⅲ-N族阻挡层,其与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的一个层具有比所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中的另一个层低的带隙,从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的所述一个层中产生二维电子气(2DEG)沟道;并且
其中,所述Ⅲ-N族阻挡层具有最接近于所述结的下部区域以及位于所述下部区域上方的区域,所述下部区域具有无意杂质掺杂剂(UID),位于所述下部区域上方的所述区域具有预定掺杂浓度的预定掺杂剂,所述预定掺杂浓度随着离所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间的结的距离而变化,
其中,所述下部区域的厚度为1.5nm。
14.一种半导体结构,包括:
直接接触的Ⅲ-N族缓冲层和Ⅲ-N族阻挡层,以在所述Ⅲ-Ⅴ族缓冲层与所述Ⅲ-N族阻挡层之间形成结,从而产生二维电子气(2DEG),所述Ⅲ-N族阻挡层具有变化的掺杂剂浓度;并且
其中,所述Ⅲ-N族缓冲层包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分,并且所述Ⅲ-N族阻挡层与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,所述Ⅲ-N族阻挡层的最接近于所述结的下部区域大体上没有有意引入的掺杂剂,并且位于所述下部区域上方的区域具有有意引入的预定掺杂剂,所述预定掺杂剂具有的预定掺杂浓度大于每cm3 1×1017的原子数,
其中,所述下部区域的厚度为1.5nm。
15.一种用于形成半导体结构的方法,包括:
形成直接接触的Ⅲ-N族阻挡层和Ⅲ-N族缓冲层,以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,从而产生二维电子气(2DEG);
其中,所述Ⅲ-N族阻挡层形成包括:在形成所述Ⅲ-N族阻挡层的初始阶段之后在所述Ⅲ-N族阻挡层的阶段期间引入预定掺杂剂,并且在形成所述Ⅲ-N族阻挡层的所述初始阶段期间抑制所述预定掺杂剂被引入到所述Ⅲ-N族阻挡层中,
其中,所述Ⅲ-N族缓冲层包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分,并且所述Ⅲ-N族阻挡层与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于所述下部无意掺杂区域上方的有意掺杂区域,并且
其中,所述下部无意掺杂区域的厚度为1.5nm。
16.一种用于形成半导体结构的方法,包括:
形成直接接触的Ⅲ-N族阻挡层,以在Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结,以产生二维电子气(2DEG);
其中,所述Ⅲ-N族阻挡层形成包括:在所述Ⅲ-N族阻挡层形成期间,使预定掺杂剂的掺杂浓度作为所述Ⅲ-N族阻挡层厚度的函数而变化,
其中,所述Ⅲ-N族缓冲层包括掺杂的下部部分和在所述掺杂的下部部分上的未掺杂的上部部分,并且所述Ⅲ-N族阻挡层与所述Ⅲ-N族缓冲层的所述未掺杂的上部部分直接接触,所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于所述下部无意掺杂区域上方的有意掺杂区域,并且
其中,所述下部无意掺杂区域的厚度为1.5nm。
17.根据权利要求16所述的方法,其中,所述Ⅲ-N族阻挡层形成包括:使所述预定掺杂剂的掺杂剂浓度的量作为离所述结的距离的函数而变化。
18.根据权利要求17所述的方法,其中,在所述下部区域上方的所述Ⅲ-N族阻挡层中的区域中引入的所述预定掺杂剂具有大于每cm3 1×1017的原子数的掺杂剂浓度。
CN202211036954.9A 2015-06-16 2016-05-31 外延ⅲ族氮化物中的掺杂阻挡层 Pending CN115188808A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/740,703 2015-06-16
US14/740,703 US9419125B1 (en) 2015-06-16 2015-06-16 Doped barrier layers in epitaxial group III nitrides
PCT/US2016/034935 WO2016204965A1 (en) 2015-06-16 2016-05-31 Doped barrier layers in epitaxial group iii nitrides
CN201680035248.9A CN107743655A (zh) 2015-06-16 2016-05-31 外延ⅲ族氮化物中的掺杂阻挡层

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680035248.9A Division CN107743655A (zh) 2015-06-16 2016-05-31 外延ⅲ族氮化物中的掺杂阻挡层

Publications (1)

Publication Number Publication Date
CN115188808A true CN115188808A (zh) 2022-10-14

Family

ID=56178449

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680035248.9A Pending CN107743655A (zh) 2015-06-16 2016-05-31 外延ⅲ族氮化物中的掺杂阻挡层
CN202211036954.9A Pending CN115188808A (zh) 2015-06-16 2016-05-31 外延ⅲ族氮化物中的掺杂阻挡层

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680035248.9A Pending CN107743655A (zh) 2015-06-16 2016-05-31 外延ⅲ族氮化物中的掺杂阻挡层

Country Status (4)

Country Link
US (1) US9419125B1 (zh)
EP (1) EP3311414B1 (zh)
CN (2) CN107743655A (zh)
WO (1) WO2016204965A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6555542B2 (ja) * 2014-07-11 2019-08-07 パナソニックIpマネジメント株式会社 窒化物半導体装置及びその製造方法
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
CN107706238B (zh) * 2017-03-24 2020-05-05 苏州能讯高能半导体有限公司 Hemt器件及其制造方法
US10340449B2 (en) * 2017-06-01 2019-07-02 Sandisk Technologies Llc Resistive memory device containing carbon barrier and method of making thereof
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
US11581448B2 (en) 2021-04-01 2023-02-14 Raytheon Company Photoconductive semiconductor switch laterally fabricated alongside GaN on Si field effect transistors
CN115312596A (zh) * 2021-05-07 2022-11-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113658998A (zh) * 2021-07-19 2021-11-16 中国船舶重工集团公司第七二三研究所 一种具有沟槽源极场板的AlGaN/GaN高电子迁移率晶体管
US11710708B2 (en) 2021-08-19 2023-07-25 Raytheon Company On-chip EMF isolation of an integrated circuit coupled with photoconductive semiconductor switch under an on-chip faraday cage

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
JP3951743B2 (ja) * 2002-02-28 2007-08-01 松下電器産業株式会社 半導体装置およびその製造方法
US7170095B2 (en) 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4462330B2 (ja) 2007-11-02 2010-05-12 住友電気工業株式会社 Iii族窒化物電子デバイス
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
CN102931230B (zh) * 2012-11-19 2015-11-18 中国科学院半导体研究所 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法
US20140183545A1 (en) 2013-01-03 2014-07-03 Raytheon Company Polarization effect carrier generating device structures having compensation doping to reduce leakage current
US9171946B2 (en) * 2013-03-05 2015-10-27 Seoul Semiconductor Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US9245993B2 (en) * 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices

Also Published As

Publication number Publication date
EP3311414B1 (en) 2022-08-17
WO2016204965A1 (en) 2016-12-22
US9419125B1 (en) 2016-08-16
CN107743655A (zh) 2018-02-27
EP3311414A1 (en) 2018-04-25

Similar Documents

Publication Publication Date Title
US10084047B2 (en) Group III-V device structure with variable impurity concentration
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
JP6701282B2 (ja) 抵抗率増強領域を有する半導体デバイスおよびその製造方法
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
JP4531071B2 (ja) 化合物半導体装置
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US9478632B2 (en) Method of manufacturing a semiconductor device
US20110042719A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN102694013A (zh) 采用耗尽模式GaN基FET的串叠电路
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
JP5343910B2 (ja) 化合物半導体装置の製造方法
JP2009032713A (ja) GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法
CN111406306A (zh) 半导体装置的制造方法、半导体装置
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US11699723B1 (en) N-polar III-nitride device structures with a p-type layer
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP5285252B2 (ja) 窒化物半導体装置
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination