JP2004311894A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004311894A
JP2004311894A JP2003106607A JP2003106607A JP2004311894A JP 2004311894 A JP2004311894 A JP 2004311894A JP 2003106607 A JP2003106607 A JP 2003106607A JP 2003106607 A JP2003106607 A JP 2003106607A JP 2004311894 A JP2004311894 A JP 2004311894A
Authority
JP
Japan
Prior art keywords
chamber
wafer
semiconductor
heat treatment
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003106607A
Other languages
English (en)
Other versions
JP4585178B6 (ja
JP4585178B2 (ja
Inventor
Yoshinori Araki
佳則 荒木
Katsuyoshi Miyaji
克欣 宮地
Susumu Sakurai
進 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2003106607A priority Critical patent/JP4585178B6/ja
Priority claimed from JP2003106607A external-priority patent/JP4585178B6/ja
Publication of JP2004311894A publication Critical patent/JP2004311894A/ja
Application granted granted Critical
Publication of JP4585178B2 publication Critical patent/JP4585178B2/ja
Publication of JP4585178B6 publication Critical patent/JP4585178B6/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】信頼性の高い半導体装置を低コストで製造する。
【解決手段】タングステン膜を含むゲート電極を加工した複数の半導体ウエハをチャンバ2内に配置して熱処理を行った後、ダミーウエハ11をウエハ保持治具4に装填し、チャンバ2内に挿入する。それから、ガス導入口5からチャンバ2内に酸化性ガスを導入し、チャンバ2およびダミーウエハ11を加熱する。これにより、チャンバ2の内壁に付着していた汚染物10が酸化されてダミーウエハ11に吸着し、チャンバ2の内壁がクリーニングされる。その後、ウエハ保持治具4をチャンバ2から引き出し、ウエハ保持治具4からダミーウエハ11を回収する。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、半導体ウエハを熱処理する際に用いられるチャンバのクリーニング技術に関するものである。
【0002】
【従来の技術】
近年、MISFETのゲート電極として、多結晶シリコン膜とタングステン膜とが積層されたポリメタルゲート電極が検討されている。このポリメタルゲート電極を形成するには、半導体ウエハ上に多結晶シリコン膜およびタングステン膜の積層膜を形成した後、その積層膜をドライエッチングによって加工する。このドライエッチングによりダメージを受けたゲート絶縁膜を修復する再酸化処理のため、ゲート電極を加工した半導体ウエハを酸化装置のチャンバ内に配置して熱処理が行われる。
【0003】
また、半導体製造装置のチャンバのクリーニング方法として、半導体製造装置のチャンバ内に弗化水素(HF)ガスなどを導入する技術がある(特許文献1参照)。
【0004】
【特許文献1】
特開平6−330323号公報
【0005】
【発明が解決しようとする課題】
ポリメタルゲート電極の側壁では、タングステン膜の側面が露出しているため、ポリメタルゲート電極の加工後の熱処理(酸化処理)の際に、ポリメタルゲート電極の側壁においてタングステンが昇華し、汚染物(メタル汚染物)として酸化装置のチャンバの内壁に付着する恐れがある。ゲート電極を加工した半導体ウエハをメタル汚染物により汚染された状態のチャンバを用いて熱処理(酸化処理)すると、熱処理を行った半導体ウエハが汚染されてしまい、その半導体ウエハから製造される半導体装置の性能や信頼性が低下する恐れがある。このため、熱処理の後、チャンバの内壁をクリーニング(洗浄)することが望まれる。
【0006】
酸化装置のチャンバをクリーニングするには、次の2つの方法が考えられる。第1の方法として、酸化装置からチャンバを取り外し、弗化水素(HF)液などの薬液を貯えた薬液槽にチャンバを浸して、チャンバの内壁をウエットクリーニングすることが考えられる。また、第2の方法として、酸化装置のチャンバ内に弗化水素(HF)ガス、塩化水素(HCl)ガスまたは酸素(O)ガスなどを供給し、チャンバ内壁に付着したメタル汚染物を酸化、排除して、チャンバの内壁をドライクリーニングすることが考えられる。
【0007】
上記第1の方法では、酸化装置からチャンバを取り外す必要があるため、その作業は容易ではない。また、チャンバの取り外しなどの作業に多大な時間を要するため、酸化装置の稼働率が大きく低下してしまう。これは、半導体装置の製造コストの増大を招く。
【0008】
上記第2の方法では、弗化水素ガスや塩化水素ガスを用いてドライクリーニングを行った場合、酸化装置の金属材料部分やデバイスを腐食させる恐れがある。また、酸素ガスを用いてドライクリーニングを行った場合、酸化レートが低く、クリーニング(汚染排除)効果は比較的少ない。また、酸素ガスを用いてドライクリーニングを行った場合、酸化レートを高めるためには、チャンバを高温にする必要があるが、この作業は時間を要するため、酸化装置の稼働率を大きく低下させてしまう。これは、半導体装置の製造コストの増大を招く。
【0009】
本発明の目的は、信頼性の高い半導体装置を製造できる半導体装置の製造方法を提供することにある。
【0010】
本発明の他の目的は、半導体装置の製造コストを低減できる半導体装置の製造方法を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
本発明の半導体装置の製造方法は、半導体ウエハの熱処理に用いたチャンバをクリーニングする際に、チャンバ内にダミーウエハを配置してチャンバを加熱するものである。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0015】
本実施形態の半導体装置の製造工程を図面を参照して説明する。図1は、本発明の一実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。図1の半導体製造装置1は、半導体ウエハ(半導体基板)の熱処理装置または酸化装置に対応し、図1ではその概略断面が示されている。
【0016】
図1に示される半導体製造装置1は、例えば石英などからなるチャンバ(処理室)2と、チャンバ2内に配置され、複数(例えば50枚程度)の半導体ウエハ(半導体基板)3を保持するためのウエハ保持治具(石英ボート)4とを有している。チャンバ2の高さは、例えば1000mm(100cm)程度であり、チャンバ2の直径は、例えば300mm(30cm)程度である。ウエハ保持治具4は、例えば石英などからなる。
【0017】
チャンバ2には、チャンバ2内に所定のガスを導入可能とするガス導入口5と、チャンバ2内のガスを排気するためのガス排気口6とが設けられている。ガス導入口5から導入されたガスが、チャンバ2の上部の放出部(ガス放出部、ガス噴出部)7からチャンバ2の下方に向かってシャワー状に放出され、ガス排気口6からチャンバ2の外部に排気されるように構成されている。ウエハ保持治具4には、複数の半導体ウエハ3が、互いに略平行に縦方向に並べて配置(搭載、装填)できるように構成されている。従って、チャンバ2は縦型チャンバに対応し、半導体製造装置1は縦型の熱処理装置または酸化装置に対応する。
【0018】
ウエハ保持治具4に装填(配置)された複数の半導体ウエハ3を熱処理する際には、所定のガス(熱処理用ガス)、例えば、酸素(O)ガス、あるいは水蒸気(HO)ガスと水素(H)ガスとの混合ガスなどをガス導入口5から導入する。ガス導入口5から導入された熱処理用ガスは、チャンバ2の上部の放出部7からチャンバ2の下方にシャワー状に放出され、ガス排気口6を介してチャンバ2外部に排気される。ウエハ保持治具4に装填された複数の半導体ウエハ3は、チャンバ2の外部に設けられた図示しない加熱機構(例えばランプ加熱またはヒータ加熱など)により所定の温度(例えば750〜800℃程度)に加熱される。これにより、ウエハ保持治具4に装填された複数の半導体ウエハ3は熱処理され、例えばチャンバ2内に酸化性ガス(例えば、酸素ガス、または水蒸気ガスと水素ガスとの混合ガス)を導入しておけば、各半導体ウエハ3の表面が酸化(例えばゲート絶縁膜が再酸化)される。半導体ウエハ3の熱処理(酸化処理)の際には、チャンバ2自身も加熱される。
【0019】
半導体ウエハ3を熱処理した際に、半導体ウエハ3上の金属膜(例えばタングステン膜)の一部が昇華し、汚染物として半導体製造装置1のチャンバ2の内壁に付着してチャンバ2の内壁が汚染される場合がある。図2は、図1の半導体製造装置1において、半導体ウエハ3の熱処理によってチャンバ2の内壁が汚染された状態を模式的に示す説明図である。図2では、半導体ウエハ3の熱処理によって生じた汚染物10がチャンバ2の内壁に付着した状態が模式的に示されている。このような現象は、半導体ウエハ3上に金属膜(例えばタングステン膜)を有するゲート電極を形成または加工(パターニング、パターン化)した後に熱処理を行った場合に顕著であり、ゲート電極の側壁で露出する金属膜の一部が昇華し、汚染物(メタル(金属)汚染物)10としてチャンバ2の内壁に付着する。このようにチャンバ2の内壁が汚染物10により汚染されている場合、次のロットの半導体ウエハ3を半導体製造装置1により熱処理すれば、チャンバ2の内壁上の汚染物10が熱処理した半導体ウエハ3上に付着してしまい、半導体ウエハ3が汚染される恐れがある。これは、半導体ウエハ3から製造される半導体装置の性能の低下を引き起こす。このため、ウエハ保持治具4に装填(配置)された複数の半導体ウエハ3を熱処理した後、チャンバ2の内壁上の汚染物10を排除してクリーニング(洗浄)するクリーニング処理(洗浄処理)を行う。
【0020】
図3は、チャンバ2のクリーニング処理を説明するためのフローチャートである。まず、ウエハ保持治具(石英ボート)4に複数のダミーウエハ11を配置または装填する(ステップS1)。ダミーウエハ11は、それからは半導体装置を製造しない半導体ウエハ(半導体基板)であり、例えば単結晶シリコンなどからなる。ウエハ保持治具4に装填するダミーウエハ11の枚数は、例えば1バッチ50枚処理の半導体製造装置(一度に50枚の半導体ウエハ3をチャンバ2内に配置して熱処理できる半導体製造装置)であれば、例えば50枚程度とすることができる。チャンバ2のクリーニング処理の際には、それから半導体装置が製造される半導体ウエハ(半導体基板)である半導体ウエハ3は、ウエハ保持治具4に装填されない。
【0021】
次に、ダミーウエハ11を装填したウエハ保持治具4をチャンバ2内に挿入する(ステップS2)。
【0022】
次に、チャンバ2(の内壁)をクリーニング(洗浄)する(ステップS3)。チャンバ2のクリーニングは、次のようにして行われる。ガス導入口5からチャンバ2内に所定のガス(酸化性ガス)を導入し、チャンバ2の外部に設けられた図示しない加熱機構(例えばランプ加熱またはヒータ加熱など)を用いてチャンバ2およびその内部を加熱する。この際、ウエハ保持治具4に装填されたダミーウエハ11も加熱(熱処理)される。酸化性ガスがチャンバ2内に導入された状態でチャンバ2が加熱されることにより、チャンバ2の内壁に付着していた汚染物(メタル汚染物)10が酸化され、その一部はガス排気口6からチャンバ2の外部に排出され、他の一部はウエハ保持治具4に装填されたダミーウエハ11にトラップ(吸着、付着)される。
【0023】
図4は、チャンバ2のクリーニングの際に、チャンバ2の内壁に付着していた汚染物10が酸化され、ダミーウエハ11に吸着される様子を模式的に示す説明図である。図4は、図1および図2に対応する概略断面が示されている。図4に示されるように、酸化性ガス雰囲気中で加熱されることにより、チャンバ2の内壁に付着していた汚染物10が酸化されて(金属酸化物などになって)チャンバ2から離脱し、ウエハ保持治具4に装填されたダミーウエハ11に吸着される。このため、チャンバ2の内壁から汚染物10を取り除き、チャンバ2の内壁をクリーニング(洗浄)または清浄化することができる。チャンバ2の内壁から汚染物10は除去されるが、代わりにダミーウエハ11が汚染物(メタル汚染物または酸化メタル汚染物)10により汚染される。なお、チャンバ2の内壁だけでなく、チャンバ2内に位置するもの、例えばウエハ保持治具4などに付着していた汚染物も、ダミーウエハ11に吸着させることができる。このため、チャンバ2だけでなくウエハ保持治具4などのクリーニングも可能になる。
【0024】
チャンバ2のクリーニングの際に、ガス導入口5からチャンバ2内に導入するガスは、酸化性ガス(例えば酸素(O)ガスまたは水蒸気(HO)ガスなど)を含み、より好ましくは水蒸気(HO)ガス(水蒸気)を含む。水蒸気ガス(水蒸気)は、酸素ガスなどに比較して酸化レートが高いので、ガス導入口5からチャンバ2内へ導入するガスが水蒸気ガスを含んでいれば、チャンバ2の内壁のクリーニング(汚染物の排除)効果をより高めることができる。また、ガス導入口5からチャンバ2内に導入するガスを、上記半導体ウエハ3の熱処理工程におけるチャンバ2内への導入ガスと同じガス(例えば水蒸気と水素ガスとの混合ガス)とすることもできる。また、チャンバ2の内壁のクリーニングの際には、少なくともチャンバ2を加熱するが、チャンバ2は石英チャンバであり、チャンバ2内に挿入されたウエハ保持治具4に装填されたダミーウエハ11を加熱する処理を行えば、チャンバ2自身を加熱することができる。チャンバ2のクリーニング処理の際の加熱温度は、上記半導体ウエハ3の熱処理工程における熱処理温度と同程度の温度とすることができ、例えば750℃〜800℃程度とすることができる。従って、チャンバ2のクリーニング処理は、半導体ウエハ3の熱処理工程と、半導体ウエハ3の代わりにダミーウエハ11をウエハ保持治具4に装填していること以外は、ほぼ同様とすることができる。
【0025】
次に、チャンバ2のクリーニングが終了し、ダミーウエハ11、ウエハ保持治具4およびチャンバ2の温度が所定の温度に低下した後、図5に示されるように、ダミーウエハ11を装填したウエハ保持治具4をチャンバ2から引き出す(ステップS4)。それから、ウエハ保持治具4からダミーウエハ11を取り出して回収する(ステップS5)。このようにして行われるチャンバ2のクリーニング処理に要する時間(昇温および降温過程を含む)は、例えば4時間程度である。
【0026】
このようにして、チャンバ2の内壁をクリーニング処理した後、次のロットの半導体ウエハ3をウエハ保持治具4に装填し、チャンバ2にウエハ保持治具4を挿入する。ここで装填される半導体ウエハ3は、そこから半導体装置が製造される半導体ウエハ(製品ウエハ)である。そして、上記の半導体ウエハ3の熱処理と同様の熱処理を行って、ウエハ保持治具4に装填された半導体ウエハ3の酸化処理(ゲート絶縁膜の再酸化処理)などを行うことができる。その後、チャンバ2の内壁のクリーニング処理が上記の手順に従って行われる。
【0027】
なお、チャンバ2の内壁のクリーニングの後にウエハ保持治具4から取り出されて回収されたダミーウエハ11は、図6に示されるように、例えば弗化水素(HF)液などの薬液15を貯えた薬液槽16に浸すなどして洗浄(クリーニング、ウエット洗浄)され、付着していた汚染物10を除去して、次に行われるチャンバ2の内壁のクリーニング処理の際のダミーウエハ11として用いる(再利用する)ことができる。これにより、チャンバ2のクリーニング処理に要する費用を節減でき、半導体装置の製造コストを低減できる。
【0028】
本実施の形態では、チャンバ2内にダミーウエハ11を配置した状態でチャンバ2内に酸化性ガスを導入し、加熱(チャンバ2またはダミーウエハ11の加熱)処理を行って、チャンバ2の内壁に付着している汚染物10を酸化して除去する。チャンバ2の内壁から取り除かれた汚染物10は、ガス排気口6からチャンバ2の外部に排出されるが、その一部はチャンバ2の内壁に再付着する恐れがある。本実施の形態では、チャンバ2内にはダミーウエハ11が存在するので、チャンバ2の内壁から取り除かれた汚染物10は、ガス排気口6からチャンバ2の外部に排出され、ガス排気口6から排出されなかった汚染物10はダミーウエハ11に付着(吸着)する。このため、チャンバ2の内壁から取り除かれた汚染物10がチャンバ2の内壁に再付着するのを防止することができる。ダミーウエハ11に付着した汚染物10は、ダミーウエハ11とともにチャンバ2の外部に排除される。従って、チャンバ2のクリーニング効果をより向上し、チャンバ2の内壁をより清浄化することができる。
【0029】
また、本実施の形態では、チャンバ2の内壁だけでなく、ウエハ保持治具4などに付着していた汚染物もダミーウエハ11に吸着させることができ、チャンバ2のクリーニング処理の際に、ウエハ保持治具4などのクリーニング処理も行うことができる。
【0030】
また、本実施の形態では、半導体ウエハ3の熱処理で用いられ得るガス(例えば酸素ガス、水素ガスまたは水蒸気ガスなど)をチャンバ2の内壁のクリーニング処理の際に用いることができるので、半導体製造装置1にクリーニング処理のための特別な機構などを付加する必要がない。このため、半導体装置の製造コストを低減できる。例えば、水蒸気ガスのチャンバ内への導入は、酸化装置(熱処理装置)においては一般的であり、容易に適用可能である。
【0031】
また、本実施の形態では、チャンバ2のクリーニングの際に弗化水素(HF)ガスや塩化水素(HCl)ガスのような腐食性のガスを用いる必要がないので、半導体製造装置1の金属材料部分やデバイスなどを腐食させる恐れがない。
【0032】
また、本実施の形態では、半導体製造装置1においてチャンバ2を取り外す必要がない。このため、チャンバ2のクリーニング処理を比較的短時間で容易に行え、半導体製造装置1の稼働率を向上することができる。
【0033】
また、本実施の形態では、半導体ウエハ3の代わりにダミーウエハ11を用いること以外は、半導体ウエハ3の熱処理(酸化処理)と同様の処理によって、チャンバ2の内壁のクリーニング処理を行うことができる。このため、チャンバ2のクリーニング作業が容易であり、誰でも簡単にチャンバ2のクリーニング処理を行うことが可能となる。
【0034】
また、本実施の形態では、チャンバ2の内壁から汚染物を除去し、チャンバ2の内壁を常に清浄化した状態で半導体ウエハの熱処理(酸化処理)を行うことができるので、製造される半導体装置の性能を向上することができる。また、半導体装置の製造歩留まりも改善できる。
【0035】
次に、本実施の形態の半導体装置の製造工程について説明する。図7〜図11は、本発明の一実施の形態である半導体装置、例えばMISFET(Metal Insulator Semiconductor Field Effect Transistor)、の製造工程中の要部断面図である。
【0036】
図7に示されるように、例えば1〜10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体ウエハ(半導体基板)21の主面に素子分離領域22が形成される。素子分離領域22は酸化シリコンなどからなり、例えばSTI(Shallow Trench Isolation)法またはLOCOS(Local Oxidization of Silicon )法などにより形成される。
【0037】
次に、半導体ウエハ21のnチャネル型MISFETを形成する領域にp型ウエル23を形成する。p型ウエル23は、例えばホウ素(B)などの不純物をイオン注入することなどによって形成される。
【0038】
次に、p型ウエル23の表面にゲート絶縁膜24が形成される。ゲート絶縁膜24は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【0039】
次に、p型ウエル23のゲート絶縁膜24上にゲート電極25が形成される。ゲート電極25は、例えば次のようにして形成することができる。まず、図8に示されるように、半導体ウエハ21上に、リンなどを導入(ドープ)した多結晶シリコン膜26を例えばCVD(化学的気相成長:Chemical Vapor Deposition)法などを用いて形成する。それから、多結晶シリコン膜26上に、窒化タングステン膜(バリア膜)27およびタングステン膜(金属層)28を例えばスパッタリング法などを用いて順に形成する。その後、保護膜として窒化シリコン膜29をタングステン膜28上に例えばCVD法などを用いて形成する。窒化シリコン膜29の他の材料として、酸化シリコン膜または炭化シリコン膜などを用いることもできる。次に、図9に示されるように、フォトリソグラフィ技術およびドライエッチング技術を用いて、窒化シリコン膜29を選択的に除去して所定の形状に加工(パターニング、パターン化)し、フォトレジストパターンまたはこのパターンニングされた窒化シリコン膜29をエッチングマスク(加工マスク)として用い、タングステン膜28、窒化タングステン膜27および多結晶シリコン膜26の積層構造をドライエッチング(例えばプラズマエッチング)などを用いて選択的に除去して加工(パターニング、パターン化)し、ゲート電極25を形成する。このようにして、ゲート電極25を加工(パターニング、パターン化)する。
【0040】
従って、形成されたゲート電極25は、下から多結晶シリコン膜26、窒化タングステン膜27およびタングステン膜28の積層構造を有している。ゲート電極25は、多結晶シリコン膜(多結晶シリコン膜26)と金属層(タングステン膜28)とを有しており、いわゆるポリメタルゲート(ポリメタルゲート電極)に対応する。
【0041】
タングステン膜28はゲート電極25を低抵抗化するように機能する。タングステン膜28のかわりの材料としては高融点金属を用いることができ、例えばチタン(Ti)、タンタル(Ta)またはモリブデン(Mo)などを用いることもできる。窒化タングステン膜27はバリア層として機能し、例えば、タングステン膜(金属層)28と多結晶シリコン膜26との反応防止、接着性の向上、または不純物の拡散防止などの機能を有する。窒化タングステン膜27の材料としては高融点金属窒化物を用いることができ、ここで例示した窒化タングステン(WN)だけでなく、例えば窒化モリブデン(MoN)、窒化タンタル(TaN)あるいは窒化チタン(TiN)などを用いることができる。窒化タングステン膜27の更に他の材料として高融点金属炭化物を用いることもでき、例えば炭化タングステン(WC)、炭化モリブデン(MoC)、炭化タンタル(TaC)あるいは炭化チタン(TiC)などを用いることもできる。また、多結晶シリコン膜26と窒化タングステン膜27との間に珪化タングステン(WSi)膜などの金属珪化物膜を形成することもできる。また、ゲート電極25を、タングステン、モリブデンあるいはタンタルなどの金属(高融点金属)の単層からなるいわゆるメタルゲートとすることもできる。
【0042】
ゲート電極25の加工の際のドライエッチングにより、ゲート電極25の周辺の半導体ウエハ表面部分に存在する酸化シリコン膜(ゲート電極25下部以外のゲート絶縁膜24の残存部分)には、損傷や欠陥が生じている。また、ゲート電極25の側壁下部において、ゲート絶縁膜24がエッチングされてアンダーカットが生じてしまう恐れもある。これは、ゲート絶縁膜24の耐圧が低下するなどの不具合を生じさせる。このため、削れたゲート絶縁膜24を再生するため、再酸化(ライト酸化)処理を行う必要がある。これにより、ゲート電極25の加工(の際のドライエッチング)により生じたゲート電極25の周辺の半導体ウエハ表面部分に存在する酸化シリコン膜の損傷や欠陥を修復し、あるいは清浄な酸化シリコン膜を再形成することができ、ゲート絶縁膜24の耐圧を向上することができる。
【0043】
このゲート絶縁膜24の再酸化処理のための熱処理が、上記半導体製造装置1を用いて行われる。すなわち、水素ガスに制御された微量の水分(水蒸気)を添加した雰囲気での熱処理(Wet−Hydrogen酸化、WH酸化)が、上記半導体製造装置1を用いて行われる。例えば、上記半導体ウエハ3として半導体ウエハ21がウエハ保持治具4に装填され、チャンバ2内において水素(H)ガスと水蒸気(HO)ガスとを含む雰囲気中で所定の温度(例えば750℃〜800℃程度)で半導体ウエハ21を熱処理する。これにより、半導体ウエハ21上のゲート絶縁膜24が再酸化される。このため、ゲート電極25の加工(の際のドライエッチング)により生じたゲート電極25の周辺の半導体ウエハ表面部分に存在する酸化シリコン膜の損傷や欠陥を修復し、あるいは清浄な酸化シリコン膜を再形成することができ、ゲート絶縁膜24の耐圧を向上することができる。この熱処理(ゲート絶縁膜24の再酸化処理)の際に、ゲート電極25の側壁においてタングステン膜28の一部が昇華し、半導体ウエハ21の熱処理が行われた半導体製造装置1のチャンバ2の内壁に汚染物10として付着してチャンバ2が汚染される恐れがある。本実施の形態では、半導体ウエハ21のこの熱処理(ゲート絶縁膜24の再酸化処理)の後、熱処理に用いられたチャンバ2を上記のようにダミーウエハ11を用いてクリーニングし、チャンバ2の内壁に付着した汚染物10を除去する。これにより、次のロットの半導体ウエハ21に対して清浄化されたチャンバ2を用いて熱処理(ゲート絶縁膜24の再酸化処理)を行うことが可能となる。
【0044】
次に、図10に示されるように、p型ウエル23のゲート電極25の両側の領域にリンなどの不純物をイオン注入することにより、n型半導体領域31が形成される。
【0045】
次に、ゲート電極25の側壁上に、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール32が形成される。サイドウォール32は、例えば、半導体ウエハ21上に酸化シリコン膜を堆積し、この酸化シリコン膜を異方性エッチングすることによって形成することができる。
【0046】
サイドウォール32の形成後、n型半導体領域33(ソース、ドレイン)が、例えば、p型ウエル23のゲート電極25およびサイドウォール32の両側の領域にリンなどの不純物をイオン注入することにより形成される。n型半導体領域33は、n型半導体領域31よりも不純物濃度が高い。
【0047】
このようにして、図10に示されるような構造が得られ、p型ウエル23にnチャネル型のMISFET(Metal Insulator Semiconductor Field Effect Transistor)34が形成される。
【0048】
次に、図11に示されるように、半導体ウエハ21上に絶縁膜35を形成する。絶縁膜35は、例えば酸化シリコン膜により形成でき、あるいは相対的に薄い窒化シリコン膜と相対的に厚い酸化シリコン膜との積層膜とすることもできる。それから、必要に応じて絶縁膜35の上面をCMP(Chemical Mechanical Polishing)法などにより平坦化した後、絶縁膜35を選択的にドライエッチングすることにより、コンタクトホール36を形成する。コンタクトホール36の底部では、半導体ウエハ21の主面の一部、例えばn型半導体領域33の一部、やゲート電極25(タングステン膜28)の一部などが露出される。
【0049】
次に、コンタクトホール36内に、タングステン(W)などからなるプラグ37が形成される。プラグ37は、例えば、コンタクトホール36の内部を含む絶縁膜35上にバリア膜として例えば窒化チタン膜37aを形成した後、タングステン膜をCVD法などによって窒化チタン膜37a上にコンタクトホール36を埋めるように形成し、絶縁膜35上の不要なタングステン膜および窒化チタン膜37aをCMP法またはエッチバック法などによって除去することにより形成することができる。
【0050】
次に、プラグ37が埋め込まれた絶縁膜35上に、配線38が形成される。例えば、プラグ37が埋め込まれた絶縁膜35上に、チタン膜38aと、窒化チタン膜38bと、アルミニウム膜(アルミニウム合金膜)38cと、チタン膜38dと、窒化チタン膜38eとを順に形成し、フォトリソグラフィ法などによって所定のパターンに加工して配線38を形成する。配線38は、プラグ37を介してn型半導体領域33やゲート電極25と電気的に接続されている。配線38は、上記のようなアルミニウム配線に限定されず種々変更可能であり、例えばアルミニウム(Al)またはアルミニウム合金などの単体膜からなるアルミニウム配線や、タングステン配線、あるいは銅配線とすることもできる。その後、絶縁膜35上に、配線38を覆うように、層間絶縁膜が形成され、必要に応じてスルーホールおよびそこに埋め込まれるプラグが形成され、更に配線38に電気的に接続する上層配線が形成されるが、ここではその説明は省略する。
【0051】
本実施の形態のように、タングステン膜28のような金属膜を含む導体膜を加工(パターニング)してゲート電極25を形成した後に熱処理(酸化処理)を行うと、その熱処理(酸化処理)に用いたチャンバ2がメタル汚染物10などにより汚染されやすい。このため、本実施の形態のようにダミーウエハ11を用いてチャンバ2のクリーニング処理を行うことで、チャンバ2の内壁を的確に清浄化でき、チャンバ2を用いた熱処理(酸化処理)の際に半導体ウエハ21が汚染されることがなく、製造される半導体装置の性能や信頼性を向上することができる。本実施の形態は、ゲート電極が金属膜を有する場合に適用すればより有効である。
【0052】
また、ゲート電極25の加工(パターニング)後に行われる熱処理(例えばゲート絶縁膜24の再酸化処理)において、半導体ウエハ21が汚染されると、その後の不純物拡散のための熱処理工程などにおいて汚染物が半導体ウエハ21中に拡散し、製造される半導体装置の性能を低下させる恐れがある。また、ゲート電極25の加工後は、半導体ウエハ21が層間絶縁膜などで覆われておらず、例えば半導体ウエハ表面領域などが露出しており、半導体ウエハ21が汚染されると悪影響が大きい。このため、ゲート電極25の加工後に行われる熱処理(例えばゲート絶縁膜24の再酸化処理)を行ったチャンバ2のクリーニングに本実施の形態を適用すればより有効である。これにより、半導体ウエハの汚染を防止し、製造される半導体装置の性能や信頼性を向上することができる。
【0053】
また、本実施の形態では、酸化性ガス、好ましくは水蒸気ガスをチャンバ2内に供給してチャンバ2のクリーニングを行うので、チャンバ2の内壁に汚染物としてメタル汚染物が付着している場合により有効であり、チャンバ2の内壁に付着したメタル汚染物を酸化してチャンバ2から除去することができる。このため、メタル汚染物がチャンバに付着し得る熱処理、例えば金属膜を含むゲート電極25を加工した後に行う熱処理(ゲート絶縁膜24の再酸化処理)のように金属膜が露出した状態での熱処理を行ったチャンバ2のクリーニングに、本実施の形態を適用すれば、より有効である。
【0054】
また、本実施の形態では、チャンバ2内にダミーウエハ11を配置した状態でチャンバ2のクリーニングを行うことにより、チャンバ2のクリーニング効果を高めることができる。このため、チャンバ2のクリーニングの際のチャンバ2の加熱温度をそれほど高くせずともチャンバ2のクリーニングが可能となる。従って、半導体製造装置1の稼働率を向上し、半導体装置の製造コストを低減できる。
【0055】
図12は、チャンバのクリーニング処理を行ったときの半導体ウエハのキャリアライフタイム(ライフタイム)を示すグラフである。図12のグラフの横軸は、チャンバ2のクリーニング方法に対応する。図12のグラフでは、本実施の形態のようにダミーウエハ11を用いてチャンバ2のクリーニングを行った場合(図12のグラフでは、ダミーウエハあり、として記載)だけでなく、比較例としてチャンバ2内にダミーウエハ11を配置することなくチャンバ2のクリーニングを行った場合(図12のグラフでは、ダミーウエハなし、として記載)も示されている。図12のグラフの縦軸は、各クリーニング方法でチャンバ2をクリーニングした後、そのチャンバ2を用いて半導体ウエハを熱処理したときの、熱処理された半導体ウエハのキャリアライフタイムに対応する。キャリアライフタイムは、熱処理された半導体ウエハに光を照射して電荷(キャリア)を発生させ、光の照射をやめてからのキャリア(少数キャリア)が消失する(1/eに減少する)時間に対応する。半導体ウエハのキャリアライフタイムは、半導体ウエハ中の重金属による汚染などの指標となり、キャリアライフタイムが小さいほど半導体ウエハの汚染度が大きい傾向にある。図12のグラフでは、1ロット(複数枚、例えば40枚程度)の半導体ウエハが熱処理されてキャリアライフタイムが測定され、1ロットの半導体ウエハにおけるキャリアライフタイムの平均値、最大値および最小値がプロットされている。
【0056】
図12のグラフに示されるように、ウエハ保持治具4にウエハを装填することなく空の状態でチャンバ2内に挿入し、熱処理(チャンバ2の加熱処理)を行ってチャンバ2のクリーニングを行った比較例の場合(図12のグラフでは、ダミーウエハなし、として記載)は、キャリアライフタイムのロット内の変動が大きく、管理値外(管理値以下)のものが混在し、チャンバのクリーニング後に熱処理を行った半導体ウエハにおいて汚染が生じ得ることが分かる。それに対して、本実施の形態のように、ウエハ保持治具4にダミーウエハ11を装填してからチャンバ2内に挿入し、熱処理(チャンバ2およびダミーウエハ11の加熱処理)を行ってチャンバ2のクリーニングを行った場合(図12のグラフでは、ダミーウエハあり、として記載)は、キャリアライフタイムが向上(増大)し、ロット内の変動も小さくなって管理値内に収まり、チャンバのクリーニング後に熱処理を行った半導体ウエハにおいて汚染が生じないことが分かる。本実施の形態では、ダミーウエハ11を配置した状態でチャンバ2のクリーニング処理を行っているので、チャンバ2の清浄度を高めることができ、その後の半導体ウエハの熱処理工程における半導体ウエハの汚染をより的確に防止することができる。
【0057】
図13および図14は、ゲート電極加工後の熱処理とダミーウエハ11を用いたチャンバ2のクリーニング処理の説明図(フローチャート)である。図13に示されるように、製品ウエハ(それから半導体装置が製造される半導体ウエハ、上記半導体ウエハ3や半導体ウエハ21に対応)の熱処理を1回行う毎に、ダミーウエハ11を用いたチャンバ2のクリーニング処理を行うことができる。すなわち、半導体製造装置1において、ゲート電極を加工した1ロットの製品ウエハをチャンバ2内に配置して熱処理(ゲート絶縁膜の再酸化処理)を1回行う毎に、上記のようにチャンバ2内にダミーウエハ11を配置してチャンバ2のクリーニング処理を行うことができる。これにより、常に清浄化されたチャンバ2を用いて製品ウエハの熱処理を行えるので、製品ウエハから製造される半導体装置の信頼性をより向上することができる。
【0058】
また、他の形態として、図14に示されるように、半導体製造装置1において、製品ウエハ(それから半導体装置が製造される半導体ウエハ、上記半導体ウエハ3や半導体ウエハ21に対応)の熱処理を複数回(図14では2回の場合が示されているが、3回以上とすることもできる)行った後に、ダミーウエハ11を用いたチャンバ2のクリーニング処理を行うこともできる。すなわち、半導体製造装置1において、ゲート電極を加工した1ロットの製品ウエハをチャンバ2内に配置して熱処理(ゲート絶縁膜の再酸化処理)を行う工程を複数回(複数ロット)行った後に、上記のようにチャンバ2内にダミーウエハ11を配置してチャンバ2のクリーニング処理を行うことができる。これにより、半導体装置の信頼性を向上するとともに、半導体装置の製造に要する時間を短縮し、製造コストを低減できる。何回の熱処理を行った後にチャンバ2のクリーニング処理を行うかは、チャンバ2の内壁の汚染状況などに応じて選択することができる。
【0059】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0060】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0061】
半導体ウエハの熱処理に用いたチャンバをクリーニングする際に、チャンバ内にダミーウエハを配置してチャンバを加熱することにより、半導体装置の信頼性を向上することができる。また、半導体装置の製造コストを低減できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置の製造工程で用いられる半導体製造装置の説明図である。
【図2】半導体ウエハの熱処理によってチャンバの内壁が汚染された状態を示す説明図である。
【図3】チャンバのクリーニング処理を説明するためのフローチャートである。
【図4】チャンバの内壁に付着していた汚染物が酸化されダミーウエハに吸着される様子を模式的に示す説明図である。
【図5】ダミーウエハを装填したウエハ保持治具をチャンバから引き出した状態を示す説明図である。
【図6】ダミーウエハを洗浄する様子を示す説明図である。
【図7】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図8】図7に続く半導体装置の製造工程中における要部断面図である。
【図9】図8に続く半導体装置の製造工程中における要部断面図である。
【図10】図9に続く半導体装置の製造工程中における要部断面図である。
【図11】図10に続く半導体装置の製造工程中における要部断面図である。
【図12】チャンバのクリーニング処理を行ったときの半導体ウエハのキャリアライフタイムを示すグラフである。
【図13】ゲート電極加工後の熱処理とダミーウエハを用いたチャンバのクリーニング処理の説明図である。
【図14】ゲート電極加工後の熱処理とダミーウエハを用いたチャンバのクリーニング処理の説明図である。
【符号の説明】
1 半導体製造装置
2 チャンバ
3 半導体ウエハ
4 ウエハ保持治具
5 ガス導入口
6 ガス排気口
7 放出部
10 汚染物
11 ダミーウエハ
15 薬液
16 薬液槽
21 半導体ウエハ
22 素子分離領域
23 p型ウエル
24 ゲート絶縁膜
25 ゲート電極
26 多結晶シリコン膜
27 窒化タングステン膜
28 タングステン膜
29 窒化シリコン膜
31 n型半導体領域
32 サイドウォール
33 n型半導体領域
34 nチャネル型のMISFET
35 絶縁膜
36 コンタクトホール
37 プラグ
37a 窒化チタン膜
38 配線
38a チタン膜
38b 窒化チタン膜
38c アルミニウム膜
38d チタン膜
38e 窒化チタン膜

Claims (5)

  1. ゲート電極を加工した複数の半導体ウエハをチャンバ内に配置して熱処理を行う工程を有する半導体装置の製造方法であって、
    前記熱処理を行った後、前記チャンバをクリーニングするにあたり、前記チャンバ内に複数のダミーウエハを配置して前記チャンバを加熱することを特徴とする半導体装置の製造方法。
  2. 金属膜を有するゲート電極を加工した複数の半導体ウエハをチャンバ内に配置して熱処理を行う工程を有する半導体装置の製造方法であって、
    前記熱処理を行った後、前記チャンバをクリーニングするにあたり、前記チャンバ内に複数のダミーウエハを配置して前記チャンバを加熱することを特徴とする半導体装置の製造方法。
  3. ゲート電極を加工した複数の半導体ウエハをチャンバ内に配置して熱処理を行う工程を有する半導体装置の製造方法であって、
    前記熱処理を行った後、前記チャンバをクリーニングするにあたり、前記チャンバ内に複数のダミーウエハを配置し、前記チャンバ内に酸化性ガスを導入して、前記チャンバを加熱することを特徴とする半導体装置の製造方法。
  4. ゲート電極を加工した複数の半導体ウエハをチャンバ内に配置して熱処理を行う工程を有する半導体装置の製造方法であって、
    前記熱処理を行った後、前記チャンバをクリーニングするにあたり、前記チャンバ内に複数のダミーウエハを配置し、前記チャンバ内に水蒸気を含むガスを導入して、前記チャンバを加熱することを特徴とする半導体装置の製造方法。
  5. 金属膜を有するゲート電極を加工した複数の半導体ウエハをチャンバ内に配置して熱処理を行う工程を有する半導体装置の製造方法であって、
    前記熱処理を行った後、前記チャンバをクリーニングするにあたり、前記チャンバ内に複数のダミーウエハを配置し、前記チャンバ内に水蒸気を含むガスを導入して、前記チャンバを加熱することを特徴とする半導体装置の製造方法。
JP2003106607A 2003-04-10 半導体装置の製造方法 Expired - Fee Related JP4585178B6 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003106607A JP4585178B6 (ja) 2003-04-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003106607A JP4585178B6 (ja) 2003-04-10 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004311894A true JP2004311894A (ja) 2004-11-04
JP4585178B2 JP4585178B2 (ja) 2010-11-24
JP4585178B6 JP4585178B6 (ja) 2011-01-26

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026762A1 (ja) * 2005-08-31 2007-03-08 Tokyo Electron Limited クリーニング方法
WO2017122963A3 (ko) * 2016-01-12 2018-08-02 에스케이실트론 주식회사 에피텍셜 웨이퍼 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127125U (ja) * 1987-02-12 1988-08-19
JPH0574739A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 真空処理装置およびその運転方法
JPH10154696A (ja) * 1996-11-22 1998-06-09 Nittetsu Semiconductor Kk ドライエッチング装置プロセスチャンバーのドライクリーニング方法
JPH11140652A (ja) * 1997-11-06 1999-05-25 Anelva Corp 成膜処理装置内の付着金属膜のクリーニング方法
JP2000064049A (ja) * 1998-08-19 2000-02-29 Sharp Corp 金属―有機物化学蒸着チャンバを洗浄するその場方法
JP2000260671A (ja) * 1999-03-12 2000-09-22 Toshiba Corp ダスト吸着用ウエハ及び半導体装置内のクリーニング方法
JP2001089860A (ja) * 1999-06-11 2001-04-03 Tokyo Electron Ltd 処理室をドライクリーニングするための装置及び方法
JP2001250818A (ja) * 1999-12-28 2001-09-14 Tokyo Electron Ltd 酸化処理装置及びそのクリーニング方法
JP2001254178A (ja) * 2000-03-10 2001-09-18 Tokyo Electron Ltd 処理装置のクリーニング方法及び処理装置
JP2002313787A (ja) * 2001-04-13 2002-10-25 Tokyo Electron Ltd 熱処理装置の石英製品の洗浄方法及び熱処理方法
JP2002313727A (ja) * 2000-11-20 2002-10-25 Tokyo Electron Ltd 半導体製造装置のクリーニング方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127125U (ja) * 1987-02-12 1988-08-19
JPH0574739A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd 真空処理装置およびその運転方法
JPH10154696A (ja) * 1996-11-22 1998-06-09 Nittetsu Semiconductor Kk ドライエッチング装置プロセスチャンバーのドライクリーニング方法
JPH11140652A (ja) * 1997-11-06 1999-05-25 Anelva Corp 成膜処理装置内の付着金属膜のクリーニング方法
JP2000064049A (ja) * 1998-08-19 2000-02-29 Sharp Corp 金属―有機物化学蒸着チャンバを洗浄するその場方法
JP2000260671A (ja) * 1999-03-12 2000-09-22 Toshiba Corp ダスト吸着用ウエハ及び半導体装置内のクリーニング方法
JP2001089860A (ja) * 1999-06-11 2001-04-03 Tokyo Electron Ltd 処理室をドライクリーニングするための装置及び方法
JP2001250818A (ja) * 1999-12-28 2001-09-14 Tokyo Electron Ltd 酸化処理装置及びそのクリーニング方法
JP2001254178A (ja) * 2000-03-10 2001-09-18 Tokyo Electron Ltd 処理装置のクリーニング方法及び処理装置
JP2002313727A (ja) * 2000-11-20 2002-10-25 Tokyo Electron Ltd 半導体製造装置のクリーニング方法
JP2002313787A (ja) * 2001-04-13 2002-10-25 Tokyo Electron Ltd 熱処理装置の石英製品の洗浄方法及び熱処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026762A1 (ja) * 2005-08-31 2007-03-08 Tokyo Electron Limited クリーニング方法
JPWO2007026762A1 (ja) * 2005-08-31 2009-03-12 東京エレクトロン株式会社 クリーニング方法
US7691208B2 (en) 2005-08-31 2010-04-06 Tokyo Electron Limited Cleaning method
JP5084508B2 (ja) * 2005-08-31 2012-11-28 東京エレクトロン株式会社 クリーニング方法
WO2017122963A3 (ko) * 2016-01-12 2018-08-02 에스케이실트론 주식회사 에피텍셜 웨이퍼 제조 방법

Also Published As

Publication number Publication date
JP4585178B2 (ja) 2010-11-24

Similar Documents

Publication Publication Date Title
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
US6984575B2 (en) Fabrication process of a semiconductor integrated circuit device
JP2001244214A (ja) シリサイド膜を備えた半導体素子の製造方法
US20220005831A1 (en) Vertical transistor fabrication for memory applications
US11158650B2 (en) Memory cell fabrication for 3D nand applications
TWI312572B (en) Method of processing semiconductor substrate
US20050112856A1 (en) Seed layer treatment
JP4585178B2 (ja) 半導体装置の製造方法
JP4585178B6 (ja) 半導体装置の製造方法
JPH1174245A (ja) コレクタ電極、ウェーハ搬送装置、半導体洗浄装置および反応コア洗浄装置
JP4228424B2 (ja) 半導体装置の製造方法
JP2009094380A (ja) 半導体装置の製造方法
JP5672659B2 (ja) 炭化珪素半導体装置の製造方法
CN110473775A (zh) 改善薄膜剥离的方法
US20040214413A1 (en) Semiconductor device manufacturing method and film forming method
JP2003077901A (ja) 半導体装置の製造方法
JP4125239B2 (ja) 半導体集積回路装置の製造方法
JP3686163B2 (ja) 半導体集積回路装置の製造方法およびその製造装置
JP2002289589A (ja) エッチング方法
JPH0888198A (ja) 半導体装置の製造方法
KR100588217B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP2008078179A (ja) 部材のクリーニング方法
JPH02241033A (ja) 半導体装置の製造方法
JP2005260032A (ja) 半導体装置の製造方法
JP2004103768A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees