JP2004215270A - デルタ−シグマ変調器 - Google Patents
デルタ−シグマ変調器 Download PDFInfo
- Publication number
- JP2004215270A JP2004215270A JP2003435973A JP2003435973A JP2004215270A JP 2004215270 A JP2004215270 A JP 2004215270A JP 2003435973 A JP2003435973 A JP 2003435973A JP 2003435973 A JP2003435973 A JP 2003435973A JP 2004215270 A JP2004215270 A JP 2004215270A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delta
- sigma modulator
- subtractor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】 本発明のデルタ−シグマ変換器は、1ビット量子化器とNビット量子化器とエラー補正回路とを備え、Nビット量子化器のデジタル出力信号と1ビット量子化器のデジタル出力信号とを使用してエラーを訂正することによってアナログ入力信号をデジタル出力信号に変換する時、生じる量子化雑音を訂正して減少させる。
【選択図】 図5
Description
本発明の目的は、量子化雑音を減少させ雑音の影響を最小化するデルタ−シグマ変調器を提供することにある。
本発明の他の目的は、Nビット量子化器によって発生しうるDCオフセットを除去できるデルタ−シグマ変調器を提供することにある。
本発明によるデルタ−シグマ変調器の第1形態は、アナログ入力信号を受信し積分信号を出力する積分部、前記積分信号を量子化し、第1量子化デジタル信号を出力する1ビット量子化器と、前記積分信号を量子化し、第2量子化デジタル信号を出力するNビット量子化器を備えることを特徴とする。そして、前記シグマ−デルタ変調器は、前記第1量子化デジタル信号及び第2量子化デジタル信号を使用することによってデジタル的に量子化ノイズを訂正し、前記デジタル出力信号に変調する時、前記量子化ノイズを減少するエラー補正回路をさらに備えたことを特徴とする。
前記デルタ−シグマ変調器は、前記Nビット量子化器と前記エラー補正回路との間にリミッタをさらに備えてNビット量子化器を使用して生じることもあるDCオフセットを除去する機能を追加したことを特徴とする。
図5は、1ビット量子化器とNビット量子化器とを使用して構成した本発明の第1実施例によるデルタ−シグマ変調器を示す図である。
図5のデルタ−シグマ変調器は、アナログ入力信号Xが入力される入力端子、デジタル出力信号Yが出力される出力端子、入力端子と出力端子との間に位置し、印加されるアナログ信号を量子化し、量子化されたデジタル信号を出力するための1ビット量子化器420、量子化されたデジタル信号を量子化されたアナログ信号に変換する1ビットD/Aコンバータ430、減算器と積分器とを含む一つ以上の段(stage)を含み、アナログ入力信号Xで1ビットD/Aコンバータ430の量子化されたアナログ出力信号を減算し、積分してその出力を1ビット量子化器420に出力する入力積分回路シリーズ410、入力積分回路シリーズ410の出力信号を量子化し、量子化されたデジタル信号を出力するためのNビット量子化器440、Nビット量子化器440のデジタル出力信号と1ビット量子化器420のデジタル出力信号とを受信してエラーを補正するエラー補正回路450、1ビット量子化器420の量子化されたデジタル信号を遅延するための遅延素子460、及び遅延素子460の出力信号でエラー補正回路450の出力信号を減算し、減算結果を出力するための減算器470を備える。
エラー補正回路450は、1ビット量子化器420のデジタル出力信号でNビット量子化器440のデジタル出力信号を減算して1ビット量子化器で生じる量子化雑音とNビット量子化器の雑音との相関関係を求めるための減算器451、及び減算器451の出力信号を微分してビット量子化器で生じる雑音量に対して高域通過フィルタの機能を実現することによって必要とする信号帯域での雑音量を最小化する微分器452を含む。
図5で入力積分回路シリーズ410は、減算器と積分器とで構成された一つ以上の段で構成され、図5には2段で構成された2次の場合を示した。アナログ入力信号Xは、1ビット量子化器420によって量子化され、デジタル信号に変換される。1ビット量子化器420と1ビットD/Aコンバータ430と減算器411、413と積分器412、414とからなるフィードバックループによって雑音が必要とする信号帯域の外に整形され、必要とする信号内では相対的に雑音が少なくなり、アナログ入力信号は続けて量子化が実行される。量子化する過程で量子化雑音Eが混ざることもあるので1ビット量子化器420の出力信号は量子化雑音Eを含む信号となる。Nビット量子化器440は、入力積分回路シリーズ410の出力信号、つまり1ビット量子化器420の入力信号Vmを受信し、量子化されたデジタル信号を出力する。1ビット量子化器420と同様にNビット量子化器420での量子化する過程で量子化雑音Eが混ざることがあるのでNビット量子化器420の出力信号は量子化雑音Eを含む信号となる。エラー補正回路450の減算器451は、1ビット量子化器420の出力信号でNビット量子化器440の出力信号を減算し、微分器452はその結果を微分する。遅延素子460は、1ビット量子化器420の出力信号を受信して一定時間遅延させる機能をする。減算器470は、遅延素子460の出力信号でエラー補正回路450の出力信号を減算して出力端子に出力信号Yを発生させる。このような過程で減算器451は、各ビット量子化器で生じる量子化雑音の相関関係を求め、微分器452は各ビット量子化器で生じる雑音量に対して高域通過フィルタの機能を実現することにより、必要とする信号帯域での雑音量を最小化する雑音整形の機能をする。結局、最終出力段では相対的に大きな1ビット量子化器雑音は除去され、相対的に少ないNビット量子化器の雑音は微分器による雑音整形(noise shaping)を通じてその大きさがかなり小さくなるため、信号対雑音比の特性が向上する。
エラー補正回路450は、利得要素480の出力信号でリミッタ510の出力信号を減算する減算器451、及び減算器451の出力信号を微分する微分器452を含む。
デルタ−シグマ変調器の量子化雑音Eを除去するためには出力信号Y(z)は数3のようにならなければならない。
図9で、s−1は、入力信号−0.707〜+0.707を示し、s−2は従来方式による変調器の出力信号を示し、s−3は本発明の変調器でNビット量子化器を通過したリミッタの出力信号4bit、−7〜+7を示し、s−4は本発明の変調器の出力信号Y(z)を示し、s−5は本発明によるデルタ−シグマ変調器と従来のデルタ−シグマ変調器とに対してシミュレーション結果をFFTした結果を示し、s−6はs−5の結果を信号帯域幅0.5まで拡大した結果を示し、s−7は本発明によるデルタ−シグマ変調器の出力を4次のデジタルシンクフィルタ(Digital Sync Filter)に入れて出力を16ダウンサンプリング(downsampling)した結果を示し、s−8はデジタルシンクフィルタの結果をFFTした結果を示す。
前述では、本発明の望ましい実施例を参照して説明したが、当該技術分野の熟練した当業者は前記の特許請求の範囲に記載されている本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることが理解できるだろう。
411、413、451、470 減算器
412、414 積分器
420 1ビット量子化器
430 1ビットD/Aコンバータ
440 Nビット量子化器
450 エラー補正回路
460 遅延素子
500 利得要素
510 リミッタ
Claims (18)
- アナログ入力信号を入力してデジタル出力信号を発生するデルタ−シグマ変調器において、
前記アナログ入力信号を受信し、積分信号を出力する積分部と、
前記積分信号を量子化し、第1量子化デジタル信号を出力する1ビット量子化器と、
前記積分信号を量子化し、第2量子化デジタル信号を出力するNビット量子化器とを備えることを特徴とするデルタ−シグマ変調器。 - 請求項1記載のデルタ−シグマ変調器において、
前記シグマ−デルタ変調器は、
前記第1量子化デジタル信号及び第2量子化デジタル信号を使用することによってデジタル的に量子化ノイズを訂正し、前記デジタル出力信号に変調する時、前記量子化ノイズを減少するエラー補正回路をさらに備えることを特徴とするデルタ−シグマ変調器。 - 請求項1記載のデルタ−シグマ変調器において、
前記積分部は、
一つ以上の段を備え、各段は減算器を備え、前記アナログ入力信号を積分するための積分器をさらに備えることを特徴とするデルタ−シグマ変調器。 - 請求項1記載のデルタ−シグマ変調器において、
前記デルタ−シグマ変調器は、
前記第1量子化デジタル信号を量子化されたアナログ信号に変換するための1ビットデジタルアナログ変換器をさらに備え、
前記積分部は、二つ以上の段を備え、各段は減算器と、前記減算器に直列連結された積分器とを備え、前記減算器は前記量子化されたアナログ信号を前記アナログ入力信号から減算するために使用され、前記積分器は前記減算器の出力を積分するために使用されることを特徴とするデルタ−シグマ変調器。 - 請求項4記載のデルタ−シグマ変調器において、
前記Nは、少なくとも2であることを特徴とするデルタ−シグマ変調器。 - アナログ信号を入力してデジタル出力信号を発生するデルタ−シグマ変調器において、
1ビットD/Aコンバーターによって出力される量子化されたアナログ出力信号を減算する減算器及び前記減算器の出力を積分する積分器を有する一つ以上の段を含む積分部と、
前記積分部から出力される積分信号を量子化し、第1量子化されたデジタル信号を出力する1ビット量子化器と、
前記第1量子化されたデジタル信号を量子化されたアナログ信号に変換する1ビットD/Aコンバータと、
前記積分部によって出力される前記積分信号を量子化し、第2量子化されたデジタル信号を出力するNビット量子化器と、
前記第1量子化されたデジタル信号で前記第2量子化されたデジタル信号の微分であるデジタルエラー信号を減算し、減算された結果をデジタル出力信号として出力する第2減算器とを具備することを特徴とするデルタ−シグマ変調器。 - 請求項6記載のデルタ−シグマ変調器において、
前記デルタ−シグマ変調器は、
前記第1量子化デジタル信号と前記第2量子化デジタル信号とを受信し、前記第1量子化デジタル信号と前記第2量子化デジタル信号の量子化エラーを補正したデジタルエラー信号を前記第2減算器から出力するエラー補正回路をさらに備えることを特徴とするデルタ−シグマ変調器。 - 請求項6記載のデルタ−シグマ変調器において、
前記デルタ−シグマ変調器は、
前記第1量子化デジタル信号を遅延して前記第2減算器から出力する遅延素子をさらに備えることを特徴とするデルタ−シグマ変調器。 - 請求項8記載のデルタ−シグマ変調器において、
前記エラー補正回路は、
前記第1デジタル信号から前記第2デジタル信号を減算する第3減算器と、
前記第3減算器の出力信号を微分する微分器とを備えることを特徴とするデルタ−シグマ変調器。 - 請求項9記載のデルタ−シグマ変調器において、
前記微分器は、前記第3減算器の前記出力信号の高域フィルターリングを実行することを特徴とするデルタ−シグマ変調器。 - 請求項6記載のデルタ−シグマ変調器において、
前記デルタ−シグマ変調器は、前記Nビット量子化器の出力を制限し、前記Nビット量子化器と前記エラー補正回路との間のDCオフセットを除去するリミッタをさらに備えることを特徴とするデルタ−シグマ変調器。 - 請求項6記載のデルタ−シグマ変調器において、
前記デルタ−シグマ変調器は、2次デルタ−シグマ変調器として、アナログ信号をデジタル信号に変換するアナログデジタル変換器として適用されることを特徴とするデルタ−シグマ変調器。 - アナログ信号を量子化し、第1量子化されたデジタル信号を出力するための1ビット量子化器と、
前記第1量子化されたデジタル信号を、量子化されたアナログ信号に変換させる1ビットD/Aコンバータと、
第1減算器と前記第1減算器の出力を積分するための第1積分器を含む一つ以上の段を含み、前記第1減算器は前記アナログ入力信号から前記1ビットD/Aコンバーターから出力される前記量子化されたアナログ出力信号を減算し、第2積分器は積分された信号を前記1ビット量子化器から出力する入力積分回路シリーズと、
前記第1量子化されたデジタル信号に第1所定利得を付与する第1利得素子と、
前記入力積分回路シリーズから出力される前記積分信号を量子化し、第2量子化されたデジタル信号を出力するNビット量子化器と、
前記第2量子化されたデジタル信号に第2所定利得を付与する第2利得素子と、
前記第2利得素子の出力信号と前記第1利得素子の出力信号とを受信してエラーを補正し、結果デジタルエラー信号を出力するエラー補正回路と、
前記第1利得素子の出力信号に第3所定利得を付与する第3利得素子と、
前記第3利得素子の出力信号を遅延するための遅延素子と、
前記遅延素子から出力される前記第1量子化されたデジタル信号から前記エラー補正回路によって出力される前記デジタルエラー信号を減算し、その結果をデジタル信号として出力する第2減算器と、
を備えることを特徴とするデルタ−シグマ変調器。 - 請求項13記載のデルタ−シグマ変調器において、
前記エラー補正回路は、
前記第1利得素子の出力信号で前記第2利得素子の出力信号を減算する第3減算器と、
前記第3減算器の出力信号を微分する微分器と、
を含むことを特徴とするデルタ−シグマ変換器。 - 請求項14記載のデルタ−シグマ変調器において、
前記微分器は、前記第3減算器の前記出力信号の高域フィルターリングを実行することを特徴とするデルタ−シグマ変換器。 - 請求項13記載のデルタ−シグマ変調器において、
前記デルタ−シグマ変調器は、前記第2利得素子と前記エラー補正回路との間に連結されたリミッタをさらに備えることを特徴とするデルタ−シグマ変調器。 - 請求項13記載のデルタ−シグマ変調器において、
前記デルタ−シグマ変調器は、前記第1利得素子と前記第2利得素子とが同一な値を有することを特徴とするデルタ−シグマ変調器。 - 請求項13記載のデルタ−シグマ変調器において、
前記デルタ−シグマ変調器は、2次デルタ−シグマ変調器であり、アナログ信号をデジタル信号に変換するA/Dコンバータとして使用されることを特徴とするデルタ−シグマ変調器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030000354A KR100558481B1 (ko) | 2003-01-03 | 2003-01-03 | 양자화 잡음을 감소시킬 수 있는 델타 시그마 변조기 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004215270A true JP2004215270A (ja) | 2004-07-29 |
JP3895325B2 JP3895325B2 (ja) | 2007-03-22 |
Family
ID=32677840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003435973A Expired - Fee Related JP3895325B2 (ja) | 2003-01-03 | 2003-12-26 | デルタ−シグマ変調器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6922161B2 (ja) |
JP (1) | JP3895325B2 (ja) |
KR (1) | KR100558481B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229454A (ja) * | 2008-02-20 | 2009-10-08 | Robert Bosch Gmbh | センサの信号非依存性の動作パラメータを変調することによってセンサ出力中のdcオフセットを計測するためのシステム及び方法 |
JP2013037381A (ja) * | 2012-10-17 | 2013-02-21 | Sony Corp | ノイズキャンセリング装置、ノイズキャンセリング方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212137B2 (en) * | 2003-10-09 | 2007-05-01 | Cirrus Logic, Inc. | Delta sigma modulator with integral decimation |
JP4192900B2 (ja) * | 2005-02-08 | 2008-12-10 | ソニー株式会社 | 量子化精度再生方法、量子化精度再生装置、撮像装置、情報処理装置及びプログラム |
US20060217082A1 (en) * | 2005-03-22 | 2006-09-28 | Georg Fischer | Shaping noise in power amplifiers of duplex communication systems |
US7545301B2 (en) | 2006-12-05 | 2009-06-09 | Electronics And Telecommunications Research Institute | Multi-bit delta-sigma modulator |
KR100921498B1 (ko) * | 2006-12-05 | 2009-10-13 | 한국전자통신연구원 | 멀티 비트 델타 시그마 변조기 |
US7622987B1 (en) | 2007-01-25 | 2009-11-24 | Pmc-Sierra, Inc. | Pattern-based DC offset correction |
KR100861920B1 (ko) * | 2007-05-10 | 2008-10-09 | 삼성전자주식회사 | 비대칭형 펄스폭 변조 신호 발생기 및 그 방법 |
US7659842B2 (en) * | 2007-10-24 | 2010-02-09 | Infineon Technologies Ag | Quantization error reduction in PWM full-MASH converters |
EP2229734B1 (en) | 2007-12-19 | 2011-12-14 | ST-Ericsson SA | A multi-bit sigma-delta modulator with reduced number of bits in feedback path |
EP2235834A1 (en) * | 2008-01-14 | 2010-10-06 | Nxp B.V. | A multi-bit sigma-delta modulator with reduced number of bits in feedback path |
US7782237B2 (en) * | 2008-06-13 | 2010-08-24 | The Board Of Trustees Of The Leland Stanford Junior University | Semiconductor sensor circuit arrangement |
TWI427619B (zh) * | 2008-07-21 | 2014-02-21 | Realtek Semiconductor Corp | 音效混波裝置與方法 |
US8629795B2 (en) | 2009-09-09 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof |
US8947285B2 (en) * | 2013-03-12 | 2015-02-03 | Infineon Technologies Ag | ADC with noise-shaping SAR |
JP6228832B2 (ja) * | 2013-12-17 | 2017-11-08 | ルネサスエレクトロニクス株式会社 | デルタシグマ変調器 |
KR102384362B1 (ko) | 2015-07-17 | 2022-04-07 | 삼성전자주식회사 | 노이즈를 성형하기 위한 델타 시그마 변조기 그리고 이를 포함하는 오디오 코덱 |
KR101961363B1 (ko) | 2017-07-06 | 2019-03-22 | 서강대학교산학협력단 | 피드-포워드 델타-시그마 변조기 |
JP7084638B2 (ja) * | 2017-09-29 | 2022-06-15 | 国立大学法人 名古屋工業大学 | ノイズシェーピング機能を有する再量子化装置およびノイズシェーピング機能を有する信号圧縮装置およびノイズシェーピング機能を有する信号送信装置 |
US10033400B1 (en) | 2017-10-18 | 2018-07-24 | Schweitzer Engineering Laboratories, Inc. | Analog-to-digital converter verification using quantization noise properties |
US9985646B1 (en) | 2017-10-18 | 2018-05-29 | Schweitzer Engineering Laboratories, Inc. | Analog-to-digital converter verification using quantization noise properties |
KR102326333B1 (ko) | 2017-12-28 | 2021-11-15 | 한국전자통신연구원 | 펄스 밀도 변조 기반의 신호 변조를 위한 방법 및 장치 |
KR102118288B1 (ko) * | 2019-03-29 | 2020-06-03 | 한양대학교 산학협력단 | 클록-지터를 저감시키는 시그마-델타 모듈레이터 및 이의 동작 방법 |
CN114124120B (zh) * | 2021-10-12 | 2023-08-04 | 海德斯通信有限公司 | 一种接收机以及通信装置 |
CN115529043B (zh) * | 2022-11-02 | 2023-03-24 | 南方电网数字电网研究院有限公司 | 多位量化器电路、调制器和模数转换器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8101199A (nl) * | 1981-03-12 | 1982-10-01 | Philips Nv | Systeem voor het kwantiseren van signalen. |
JPH01204528A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | A/d変換器 |
US4862169A (en) * | 1988-03-25 | 1989-08-29 | Motorola, Inc. | Oversampled A/D converter using filtered, cascaded noise shaping modulators |
US4876543A (en) * | 1988-05-31 | 1989-10-24 | Motorola, Inc. | Multi-rate cascaded noise shaping modulator |
FI80548C (fi) * | 1988-11-09 | 1990-06-11 | Nokia Oy Ab | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. |
US5148167A (en) * | 1990-04-06 | 1992-09-15 | General Electric Company | Sigma-delta oversampled analog-to-digital converter network with chopper stabilization |
US5030952A (en) * | 1990-12-26 | 1991-07-09 | Motorola, Inc. | Sigma-delta type analog to digital converter with trimmed output and feedback |
EP0559944B1 (de) * | 1992-03-12 | 1996-02-28 | Siemens Aktiengesellschaft | Sigma-Delta-Modulator |
US5446460A (en) * | 1993-11-03 | 1995-08-29 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
JP4357083B2 (ja) * | 2000-06-01 | 2009-11-04 | 株式会社ルネサステクノロジ | デルタシグマモジュレータおよびadコンバータ |
TW584990B (en) * | 2001-05-25 | 2004-04-21 | Endpoints Technology Corp | Sigma-Delta modulation device |
-
2003
- 2003-01-03 KR KR1020030000354A patent/KR100558481B1/ko not_active IP Right Cessation
- 2003-11-26 US US10/723,159 patent/US6922161B2/en not_active Expired - Fee Related
- 2003-12-26 JP JP2003435973A patent/JP3895325B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229454A (ja) * | 2008-02-20 | 2009-10-08 | Robert Bosch Gmbh | センサの信号非依存性の動作パラメータを変調することによってセンサ出力中のdcオフセットを計測するためのシステム及び方法 |
US8965726B2 (en) | 2008-02-20 | 2015-02-24 | Robert Bosch Gmbh | System and method for measuring DC offset in a sensor output by modulating a signal-independent operating parameter of the sensor |
JP2013037381A (ja) * | 2012-10-17 | 2013-02-21 | Sony Corp | ノイズキャンセリング装置、ノイズキャンセリング方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040130471A1 (en) | 2004-07-08 |
KR20040062823A (ko) | 2004-07-09 |
JP3895325B2 (ja) | 2007-03-22 |
KR100558481B1 (ko) | 2006-03-07 |
US6922161B2 (en) | 2005-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004215270A (ja) | デルタ−シグマ変調器 | |
EP0704980B1 (en) | Analog-digital converter using Delta Sigma modulation | |
US7339510B2 (en) | Accumulator for adaptive sigma-delta modulation | |
US7557744B2 (en) | PWM driver and class D amplifier using same | |
US20080272946A1 (en) | Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection | |
JP5154659B2 (ja) | フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器 | |
US20030184463A1 (en) | System and method for adaptive sigma-delta modulation | |
JPH0797749B2 (ja) | アナログ・デイジタル変換器のデルタ・シグマ変調回路 | |
JP3830924B2 (ja) | 縦続型デルタシグマ変調器 | |
JP2006507743A (ja) | パルス幅変調型ノイズシェーパ | |
US20100283650A1 (en) | multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
US20040036636A1 (en) | Tone-free dithering methods for sigma-delta DAC | |
JP2005510110A (ja) | シグマデルタ変調 | |
JP2004248288A (ja) | 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法 | |
KR100497702B1 (ko) | 디지털데이터변환장치 | |
JP3785361B2 (ja) | Δςモジュレータ、a/dコンバータおよびd/aコンバータ | |
US6538589B2 (en) | Digital ΔΣ modulator and D/A converter using the modulator | |
JP4141865B2 (ja) | モジュレータ | |
JP2004140787A (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
JP4021333B2 (ja) | デジタル・スイッチング増幅装置 | |
US6762703B1 (en) | Sigma delta modulator | |
CN101120507A (zh) | 一种ad转换器装置 | |
EP1855384B1 (en) | Accumulator for adaptive sigma-delta modulation | |
JP3483000B2 (ja) | Δς変調器 | |
JP3047368B2 (ja) | A/dコンバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |