JP2004071145A - 同期型半導体メモリ装置の入力バッファー - Google Patents

同期型半導体メモリ装置の入力バッファー Download PDF

Info

Publication number
JP2004071145A
JP2004071145A JP2003290403A JP2003290403A JP2004071145A JP 2004071145 A JP2004071145 A JP 2004071145A JP 2003290403 A JP2003290403 A JP 2003290403A JP 2003290403 A JP2003290403 A JP 2003290403A JP 2004071145 A JP2004071145 A JP 2004071145A
Authority
JP
Japan
Prior art keywords
input buffer
differential amplifier
receiving
self
drain terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003290403A
Other languages
English (en)
Inventor
Reum Oh
呉レウム
Kyu-Hyoun Kim
金圭現
▲ジェオング▼又燮
Woo-Seop Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004071145A publication Critical patent/JP2004071145A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

　【課題】　セルフリフレッシュモードで入力バッファーに流れる電流を減少させることのできる同期型半導体メモリ装置の入力バッファーを提供すること。
　【解決手段】　差動増幅器型入力バッファーと低電流型入力バッファーを具備して、ノーマルモードでは、前記差動増幅器型入力バッファーを動作させ、セルフリフレッシュモードでは、前記低電流型入力バッファーを動作させることによって、セルフリフレッシュモードで入力バッファーに流れる電流を減少させることができる同期型半導体メモリ装置の入力バッファー。前記同期型半導体メモリ装置の入力バッファーによれば、セルフリフレッシュモードで入力バッファーに流れる電流が非常に小さいので同期型半導体メモリ装置の電力消費を減らすことができる。
　【選択図】　図１

Description

　本発明は、同期型半導体メモリ装置の入力バッファー（ＩＮＰＵＴ　ＢＵＦＦＥＲ　ＯＦ　Ａ　ＳＹＮＣＨＲＯＮＯＵＳ　ＳＥＭＩＣＯＮＤＵＣＴＯＲ　ＭＥＭＯＲＹ　ＤＥＶＩＣＥ）に関するもので、特にセルフリフレッシュモード（ｓｅｌｆ　ｒｅｆｒｅｓｈ　ｍｏｄｅ）で入力バッファーに流れる電流を減少させる半導体メモリ装置の入力バッファーに関するものである。
　同期型半導体メモリ装置、特にＤＤＲ　ＳＤＲＡＭ（Ｄｏｕｂｌｅ　Ｄａｔａ　Ｒａｔｅ　Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）で、使用している入力バッファーは差動増幅器型（ｄｉｆｆｅｒｅｎｔｉａｌ　ａｍｐｌｉｆｉｅｒ　ｔｙｐｅ）入力バッファーであり、オン状態（ｏｎ　ｓｔａｔｅ）で、この差動増幅器型入力バッファーに流れる電流は、２００μA以上になる。セルフリフレッシュモードでＤＤＲ　ＳＤＲＡＭに流れる全体の電流は約２μA程度なので、セルフリフレッシュモードでは入力バッファーに流れる電流が全体の電流の相当な部分を占める。
　従来の同期型半導体メモリ装置は、セルフリフレッシュモードでもノーマルモード（ｎｏｒｍａｌ　ｍｏｄｅ）と同一な差動増幅器型入力バッファーを使用するために、電力消費が激しかった。
　本発明の目的は、セルフリフレッシュモードで入力バッファーに流れる電流を減少させることのできる同期型半導体メモリ装置の入力バッファーを提供することである。
　本発明の一つの実施形態による同期型半導体メモリ装置の入力バッファーは、差動増幅器型入力バッファーと低電流型入力バッファーとを具備する。ノーマルモードでは、前記差動増幅器型入力バッファーが動作し、セルフリフレッシュモードでは、前記低電流型入力バッファーが動作する。
　本発明の他の実施形態による同期型半導体メモリ装置の入力バッファーは、外部クロックイネーブル信号とセルフリフレッシュ制御信号を受信し、受信された前記外部クロックイネーブル信号と第１基準電圧との差を増幅する第１入力バッファー、前記セルフリフレッシュ制御信号を受信し、遅延されたセルフリフレッシュ制御信号を発生させる遅延回路、前記外部クロックイネーブル信号と前記遅延されたセルフリフレッシュ制御信号を受信し、受信された前記外部クロックイネーブル信号と第２基準電圧との差を増幅する第２入力バッファー、及び前記第１入力バッファーの出力信号と前記第２入力バッファーの出力信号を受信して論理和演算を実行して内部クロックイネーブル信号を発生させるＯＲ回路を具備する。ノーマルモードでは、前記第１入力バッファーを動作させ、セルフリフレッシュモードでは、前記第２入力バッファーを動作させることによって、セルフリフレッシュモードで入力バッファーに流れる電流を減少させることができることを特徴とする。
　望ましくは、前記第１入力バッファーは差動増幅器型入力バッファーであり、前記第２入力バッファーは低電流型入力バッファーである場合もある。
　望ましくは、前記第２入力バッファーはバゼース型（Ｂａｚｅｓ　ｔｙｐｅ）入力である場合もある。
　前記第１入力バッファーは前記外部クロックイネーブル信号と前記第１基準電圧を受信し、この二つの信号の差を増幅し、その出力信号を発生させる第１差動増幅器、前記セルフリフレッシュ制御信号を受信し、反転させる第１インバータ、前記第１インバータの出力信号受信するゲート端子と前記第１差動増幅器に連結されたドレーン端子と接地電圧が入力されるソース端子を持つ第１ＮＭＯＳトランジスター、及び前記第１インバータの出力信号を受信するゲート端子と電源電圧が入力されるソース端子と前記第１差動増幅器の出力端子に連結されたドレーン端子を持つ第１ＰＭＯＳトランジスターを具備する。
　前記第２入力バッファーは前記外部クロックイネーブル信号と前記第２基準電圧を受信し、この二つの信号の差を増幅し、その出力信号を発生させる第１差動増幅器、前記遅延されたセルフリフレッシュ制御信号を受信し、反転させる第１インバータ、前記第１インバータの出力信号を受信するゲート端子と前記第１差動増幅器に連結されたドレーン端子と電源電圧が入力されるソース端子を持つ第１ＰＭＯＳトランジスター、前記第１インバータの出力信号を受信するゲート端子と接地電圧が入力されるソース端子と前記第１差動増幅器の出力端子に連結されたドレーン端子を持つ第１ＮＭＯＳトランジスターを具備する。
　前記第１差動増幅器は、前記第１ＰＭＯＳトランジスターのドレーン端子に連結されたソース端子と第１ノードに連結されたゲート端子を持つ第２ＰＭＯＳトランジスター、前記第２ＰＭＯＳトランジスターのドレーン端子に連結されたソース端子と前記外部クロックイネーブル信号が入力されるゲート端子と前記第１ノードに連結されたドレーン端子を持つ第３ＰＭＯＳトランジスター、前記第２ＰＭＯＳトランジスターのドレーン端子に連結されたソース端子と前記第２基準電圧が入力されるゲート端子を持つ第４ＰＭＯＳトランジスター、前記第１ノードに連結されたドレーン端子と前記外部クロックイネーブル信号が入力されるゲート端子を持つ第２ＮＭＯＳトランジスター、前記第４ＰＭＯＳトランジスターのドレーン端子に連結されたドレーン端子と前記第２基準電圧が入力されるゲート端子を持つ第３ＮＭＯＳトランジスター、及び前記第２ＮＭＯＳトランジスターと前記第３ＮＭＯＳトランジスターのソース端子に共通で連結されたドレーン端子と前記第１ノードに連結されたゲート端子と接地電圧が入力されるソース端子を持つ第４ＮＭＯＳトランジスターを具備する．そして、前記第３ＰＭＯＳトランジスターのドレーン端子から前記第１増幅器の出力信号が出力される。
　本発明による同期型半導体メモリ装置の入力バッファーによれば、セルフリフレッシュモードで入力バッファーに流れる電流が非常に小さいため、同期型半導体メモリ装置の電力消費を減らすことができる。
　以下、添付した図面を参照して、本発明の好適な実施の形態による同期型半導体メモリ装置の入力バッファーについて説明する。
　図１は、差動増幅器型入力バッファーとバゼース型（Ｂａｚｅｓ　ｔｙｐｅ）入力バッファーを持つ本発明の好適な実施の形態による入力バッファー示した図面である。図１を参照すると、外部クロックイネーブル信号（ＣＫＥ）、基準電圧（ＶＲＥＦ１）、及びセルフリフレッシュ制御信号（ＰＳＥＬＦ）を受信して増幅し、その出力信号（ＤＢＯＵＴ）を発生させる差動増幅器型入力バッファー（１０）、セルフリフレッシュ制御信号（ＰＳＥＬＦ）を受信して遅延されたセルフリフレッシュ制御信号（ＰＳＥＬＦＤ）を発生させる遅延回路（３０）、及び外部クロックイネーブル信号（ＣＫＥ）、基準電圧（ＶＲＥＦ２）、遅延されたセルフリフレッシュ制御信号（ＰＳＥＬＦＤ）を受信して増幅し、その出力信号（ＢＢＯＵＴ）を発生させるバゼース型入力バッファー（２０）、及び差動増幅器型入力バッファー（１０）の出力信号（ＤＢＯＵＴ）とバゼース型入力バッファー（２０）の出力信号（ＢＢＯＵＴ）を受信し、論理和演算を実行し、内部クロックイネーブル信号（ＰＣＫＥ）を発生させるＯＲ回路（４０）を具備する。
　図２は、図１の差動増幅器型入力バッファー（１０）の一実施形態を示す図面である。図２を参照すると、外部クロックイネーブル信号（ＣＫＥ）と基準電圧（ＶＲＥＦ１）を受信して二つの信号の差を増幅し、その出力信号（ＤＢＯＵＴ）を発生させる差動増幅器（１２）、セルフリフレッシュ制御信号（ＰＳＥＬＦ）を受信し、反転させるインバータ（ＩＮＶ１）、インバータ（ＩＮＶ１）の出力信号（ＩＰＳＥＬＦ）を受信するゲート端子と差動増幅器（１２）に連結されたドレーン端子と接地電圧（ＶＳＳ）が入力されるソース端子を持つＮＭＯＳトランジスター（ＭＮ１）、インバータ（ＩＮＶ１）の出力信号（ＩＰＳＥＬＦ）を受信するゲート端子と電源電圧（ＶＤＤ）が入力されたソース端子と差動増幅器（１２）の出力ノードに連結されたドレーン端子を持つＰＭＯＳトランジスター（ＭＰ１）を具備する。
　図３は、図１の差動増幅器型入力バッファー（１０）の他の実施形態を示した図面である。図３を参照すると、外部クロックイネーブル信号（ＣＫＥ）と基準電圧（ＶＲＥＦ１）を受信して二つの信号の差を増幅し、その出力信号（ＤＢＯＵＴ）を発生させる差動増幅器（１３）、セルフリフレッシュ制御信号（ＰＳＥＬＦ）を受信するゲート端子と差動増幅器（１３）に連結されたドレーン端子と電源電圧（ＶＤＤ）が入力されるソース端子を持つＰＭＯＳトランジスター（ＭＰ２）、セルフリフレッシュ制御信号（ＰＳＥＬＦ）を受信するゲート端子と接地電圧（ＶＳＳ）が入力されたソース端子と差動増幅器（１３）の出力ノード（ＮＤＯ）に連結されたドレーン端子を持つＮＭＯＳトランジスター（ＭＮ２）を具備する。
　図４は、図１の差動増幅器型入力バッファー（１０）の更に他の実施形態を示した図面であり、図２の差動増幅器型入力バッファーを構成する差動増幅器（１２）が二重に存在する構造をしている。図４の差動増幅器型入力バッファーは外部クロックイネーブル信号（ＣＫＥ）と基準電圧（ＶＲＥＦ１）を受信して二つの信号の差を増幅し，出力ノード（ＮＤＯ）にその出力信号（ＤＢＯＵＴ）を発生させる差動増幅器（１４）、セルフリフレッシュ制御信号（ＰＳＥＬＦ）を受信し、反転させるインバータ（ＩＮＶ４）、インバータ（ＩＮＶ４）の出力信号（ＩＰＳＥＬＦ）を受信するゲート端子と差動増幅器（１４）に連結されたドレーン端子と接地電圧（ＶＳＳ）が入力されるソース端子を持つＮＭＯＳトランジスター（ＭＮ３）、外部クロックイネーブル信号（ＣＫＥ）と基準電圧（ＶＲＥＦ１）を受信して二つの信号の差を増幅し、出力ノード（ＮＤＯ）にその出力信号（ＤＢＯＵＴ）を発生させる差動増幅器（１５）、インバータ（ＩＮＶ４）の出力信号（ＩＰＳＥＬＦ）を受信するゲート端子と差動増幅器（１５）に連結されたドレーン端子と接地電圧（ＶＳＳ）が入力されるソース端子を持つＮＭＯＳトランジスター（ＭＮ４）、インバータ（ＩＮＶ４）の出力信号（ＩＰＳＥＬＦ）を受信するゲート端子と電源電圧（ＶＤＤ）が入力されたソース端子と差動増幅器（１５）の出力ノード（ＮＤＯ）に連結されたドレーン端子を持つＰＭＯＳトランジスター（ＭＰ３）を具備する。
　図５は、図１のバゼース型入力バッファー（２０）を示した図面である。図５を参照すると、外部クロックイネーブル信号（ＣＫＥ）と基準電圧（ＶＲＥＦ２）を受信して二つの信号の差を増幅し、出力ノード（ＮＢ0）にその出力信号（ＢＡＯＵＴ）を発生させる差動増幅器（２４）、遅延されたセルフリフレッシュ制御信号（ＰＳＥＬＦＤ）を受信し、反転させるインバータ（ＩＮＶ６）、インバータ（ＩＮＶ６）の出力信号（ＩＰＳＥＬＦＤ）を受信するゲート端子と差動増幅器（２４）に連結されたドレーン端子と電源電圧（ＶＤＤ）が入力されるソース端子を持つＰＭＯＳトランジスター（ＭＰ４）、インバータ（ＩＮＶ６）の出力信号（ＩＰＳＥＬＦＤ）が入力されるゲート端子と差動増幅器（２４）の出力ノード（ＮＢ0）に連結されたドレーン端子と接地電圧（ＶＳＳ）が入力されるソース端子を持つＮＭＯＳトランジスター（ＭＮ５）、及びインバータ（ＩＮＶ６）の出力信号（ＩＰＳＥＬＦＤ）と差動増幅器（２４）の出力信号（ＢＡＯＵＴ）を受信し、論理積演算を実行して出力信号（ＢＢＯＵＴ）を発生させるＡＮＤ回路（２５）を具備する。差動増幅器（２４）とＰＭＯＳトランジスター（ＭＰ４）は、バゼース型入力バッファーの増幅部（２２）を構成する。
　図６は、図１に図示されている本発明の好適な実施の形態による入力バッファーが動作を説明するための各信号の波形を示すタイミング図である。
　以下、図１、図２、図３、図４、図５及び図６を参照して本発明の好適な実施の形態による入力バッファーの動作について説明をする。
　差動増幅器型入力バッファー（１０）に使用される差動増幅器は、通常の差動増幅器であり、バゼース型入力バッファー（２０）に使用される差動増幅器は、低電流差動増幅器である。ノーマルモードでは、セルフリフレッシュ制御信号（ＰＳＥＬＦ）と遅延されたセルフリフレッシュ制御信号（ＰＳＥＬＦＤ）は共に“ロー”である。この時、図２のＮＭＯＳトランジスター（ＭＮ１）がオンになるので，差動増幅器型入力バッファー（１０）の差動増幅器（１２）はオンとなり、図５のＰＭＯＳトランジスター（ＭＰ４）がオフになるので、バゼース型入力バッファー（２０）の差動増幅器（２４）はオフされる。外部クロックイネーブル信号（ＣＫＥ）が“ロー”になると差動増幅器（１２）の出力ノード（ＮＤＯ）が“ロー”となり、差動増幅器型入力バッファー（１０）の出力信号（ＤＢＯＵＴ）は“ロー”になる。その結果、内部クロックイネーブル信号（ＰＣＫＥ）は“ロー”になって半導体メモリ装置は、セルフリフレッシュモードに入る。以後、セルフリフレッシュ制御信号（ＰＳＥＬＦ）が“ハイ”になり、差動増幅器型入力バッファー（１０）の差動増幅器（１２）はオフとなる。所定時間遅延した後、遅延されたセルフリフレッシュ制御信号（ＰＳＥＬＦＤ）が“ハイ”になると、図５に図示されたバゼース型入力バッファー（２０）の差動増幅器（２４）はオンとなる。セルフリフレッシュ制御信号（ＰＳＥＬＦ）が“ハイ”であり、遅延されたセルフリフレッシュ制御信号（ＰＳＥＬＦＤ）が“ロー”のとき、二つの増幅器（１２，２４）は“オフ”されているが、差動増幅器型入力バッファー（１０）の出力信号（ＤＢＯＵＴ）とバゼース型入力バッファー（２０）の差動増幅器（２４）の出力信号（ＢＡＯＵＴ）は、それぞれ二つの増幅器（１２，２４）の初期値である“ロー”であるため、内部クロックイネーブル信号（ＰＣＫＥ）は“ロー”を維持する。外部クロックイネーブル信号（ＣＫＥ）が“ハイ”になると、バゼース型入力バッファー（２０）の差動増幅器（２４）の出力信号（ＢＡＯＵＴ）と内部クロックイネーブル信号（ＰＣＫＥ）が“ハイ”となって半導体メモリ装置のセルフリフレッシュモードを抜け出すようになる。また、外部クロックイネーブル信号（ＣＫＥ）が“ハイ”になると、セルフリフレッシュ制御信号（ＰＳＥＬＦ）は“ロー”となって差動増幅器入力バッファー（１０）の差動増幅器（１２）をオン状態になるように制御する。所定の時間遅延後、遅延されたセルフリフレッシュ制御信号（ＰＳＥＬＦＤ）が“ロー”になると、バゼース型入力バッファー（２０）の差動増幅器（２４）をオフさせる。
　図３に図示されている差動増幅器型入力バッファーは、差動増幅器（１３）がＰＭＯＳトランジスター（ＭＰ２）によってオンになり、差動増幅器（１３）の出力ノード（ＮＤＯ）がＮＭＯＳトランジスター（ＭＮ２）によってリセットされることを除けば、図２に図示されている差動増幅器型入力バッファーの動作と同様であるため、説明を省略する。
　図４に図示されている差動増幅器型入力バッファーは、増幅部（１６，１８）が二重で存在することを除けば、図２に図示されている差動増幅器型入力バッファーの動作と同様であるため、説明を省略する。
　図７は、図４の差動増幅器型入力バッファーで第１増幅部（１６）の構造を詳しく示した図面である。図７を参照すると、電源電圧（ＶＤＤ）が入力されるソース端子を持つゲート端子とドレーン端子が連結されているＰＭＯＳトランジスター（ＭＰ５）、電源電圧（ＶＤＤ）が入力されるソース端子とＰＭＯＳトランジスター（ＭＰ５）のゲート端子に連結されたゲート端子を持つＰＭＯＳトランジスター（ＭＰ６）、ＰＭＯＳトランジスター（ＭＰ５）のドレーン端子に連結されたドレーン端子と外部クロックイネーブル信号（ＣＫＥ）が入力されるゲート端子を持つＮＭＯＳトランジスター（ＭＮ６）、ＰＭＯＳトランジスター（ＭＰ６）のドレーン端子に連結されたドレーン端子と第１基準電圧（ＶＲＥＦ１）が入力されるゲート端子を持つＮＭＯＳトランジスター（ＭＮ７）、及びＮＭＯＳトランジスター（ＭＮ６）とＮＭＯＳトランジスター（ＭＮ７）のソース端子に共通で連結されたドレーン端子と反転されたセルフリフレッシュ制御信号（ＩＰＳＥＬＦ）が入力されるゲート端子と接地電圧（ＶＳＳ）に連結されたソース端子を持つＮＭＯＳトランジスター（ＭＮ８）を具備し、ＰＭＯＳトランジスター（ＭＰ６）のドレーン端子に第１増幅部（１６）の出力信号（ＤＡＯＵＴ）が出力される。
　図８は、図４の差動増幅器型入力バッファーで第２増幅部の構造を詳しく示した図面である。図８を参照すると、電源電圧（ＶＤＤ）が入力されるソース端子と外部クロックイネーブル信号（ＣＫＥ）が入力されるゲート端子を持つＰＭＯＳトランジスター（ＭＰ７）、電源電圧（ＶＤＤ）が入力されるソース端子と第１基準電圧（ＶＲＥＦ１）が入力されるゲート端子を持つＰＭＯＳトランジスター（ＭＰ８）、ＰＭＯＳトランジスター（ＭＰ７）のドレーン端子に連結されたドレーン端子を持ち、ドレーン端子とゲート端子が連結された
ＮＭＯＳトランジスター（ＭＮ９），ＰＭＯＳトランジスター（ＭＰ７）のドレーン端子に連結されたドレーン端子とＮＭＯＳトランジスター（ＭＮ９）のゲート端子に連結されたゲート端子を持つＮＭＯＳトランジスター（ＭＮ１０），及びＮＭＯＳトランジスター（ＭＮ９）とＭＮＯＳトランジスター（ＭＮ１０）のソース端子に共通で連結されたドレーン端子と反転されたセルフリフレッシュ制御信号（ＩＰＳＥＬＦ）が入力されるゲート端子と接地電圧（ＶＳＳ）に連結されたソース端子を持つＮＭＯＳトランジスター（ＭＮ１１）を具備し、ＰＭＯＳトランジスター（ＭＰ８）のドレーン端子に第２増幅部（１８）の出力信号（ＤＡＯＵＴ）が出力される。
　図７、及び図８に図示されている第１、及び第２増幅部は、外部クロックイネーブル信号（ＣＫＥ）が第１基準電圧（ＶＲＥＦ１）より大きいと出力信号（ＤＢＯＵＴ）は“ハイ”になり、外部クロックイネーブル信号（ＣＫＥ）が第１基準電圧（ＶＲＥＦ１）より小さいと“ロー”になる。反転されたセルフリフレッシュ制御信号（ＩＰＳＥＬＦ）が“ハイ”であれば、ＮＭＯＳトランジスター（ＭＮ８、ＭＮ１１）がオンになって、第１、及び第２増幅部はオンになり、反転されたセルフリフレッシュ制御信号（ＩＰＳＥＬＦ）が“ロー”であればＮＭＯＳトランジスター（ＭＮ８，ＭＮ１１）がオフになって第１、及び第２増幅部はオフされる。
　図９は、図５のバゼース型入力バッファーの増幅部（２２）を詳しく示した図面である。図９を参照すると、電源電圧（ＶＤＤ）が入力されるドレーン端子と反転され、遅延されたセルフリフレッシュ制御信号（ＩＰＳＥＬＦＤ）が入力されるゲート端子を持つＰＭＯＳトランジスター（ＭＰ９），ＰＭＯＳトランジスター（ＭＰ９）のドレーン端子に連結されたソース端子とノード（ＮＮＢ）に連結されたゲート端子を持つＰＭＯＳトランジスター（ＭＰ１０）、ＰＭＯＳトランジスター（ＭＰ１０）のドレーン端子に連結されたソース端子と外部クロックイネーブル信号（ＣＫＥ）が入力されるゲート端子とノード（ＮＮＢ）に連結されたドレーン端子を持つＰＭＯＳトランジスター（ＭＰ１１）、ＰＭＯＳトランジスター（ＭＰ１０）のドレーン端子に連結されたソース端子と第２基準電圧（ＶＲＥＦ２）が入力されるゲート端子を持つＰＭＯＳトランジスター（ＭＰ１２）、ノード（ＮＮＢ）に連結されたドレーン端子と外部クロックイネーブル信号（ＣＫＥ）が入力されるゲート端子を持つＮＭＯＳトランジスター（ＭＮ１２）、ＰＭＯＳトランジスター（ＭＰ１２）のドレーン端子に連結されたドレーン端子と第２基準電圧（ＶＲＥＦ２）が入力されるゲート端子を持つＮＭＯＳトランジスター（ＭＮ１３）、及びＮＭＯＳトランジスター（ＭＮ１２）とＮＭＯＳトランジスター（ＭＮ１３）のソース端子に共通で連結されたドレーン端子とノード（ＮＮＢ）に連結されたゲート端子と接地電圧（ＶＳＳ）が入力されるソース端子を持つＮＭＯＳトランジスター（ＭＮ１４）を具備する。ＰＭＯＳトランジスター（ＭＰ１２）のドレーン端子に増幅器（２４）の出力信号（ＢＡＯＵＴ）が出力される。
　図９に図示されているバゼース型入力バッファーの増幅部（２２）は、外部クロックイネーブル信号（ＣＫＥ）が第２基準電圧（ＶＲＥＦ２）より大きいと出力信号（ＢＡＯＵＴ）は“ハイ”になり、外部クロックイネーブル信号（ＣＫＥ）が第２基準電圧（ＶＲＥＦ２）より小さいと“ロー”になる。図９に図示されているバゼース型入力バッファーの増幅部（２２）は、オン状態で流れる電流が非常に小さいために本発明の好適な実施の形態では、セルフリフレッシュモードでバゼース型入力バッファーの増幅部（２２）を使用することによって電力消費を減らすことができる。
　図１０Ａは、従来の入力バッファーに流れる電流に対するシミュレーションの結果を示す波形であり、図１０Ｂは、本発明の好適な実施の形態による入力バッファーに流れる電流に対するシミュレーションの結果を示す波形である。従来では、セルフリフレッシュモードでもノーマルモードで使用する差動増幅器型入力バッファーを使用しているためにセルフリフレッシュモードでもノーマルモードでと同一な電流（本シミュレーションでは、２２０μA）が入力バッファーに流れるが、本発明の好適な実施の形態による入力バッファーの場合、ノーマルモードでは差動増幅器型入力バッファーを使用し、セルフリフレッシュモードではバゼース型入力バッファーを使用するためにセルフリフレッシュモードで流れる電流（本シミュレーションでは、３０μA）は、ノーマルモードで流れる電流（本シミュレーションでは、２２０μA）よりさらに減少した。
　前記では、本発明の望ましい実施形態を参照して説明したが、当業者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
差動増幅器型（ｄｉｆｆｅｒｅｎｔｉａｌ　ａｍｐｌｉｆｉｅｒ　ｔｙｐｅ）入力バッファーとバゼース型（Ｂａｚｅｓ　ｔｙｐｅ）入力バッファーを持つ本発明の好適な実施の形態による入力バッファーを示した図面である。 図１の差動増幅器型入力バッファーの一実施形態を示した図面である。 図１の差動増幅器型入力バッファーの他の実施形態を示した図面である。 図１の差動増幅器型入力バッファーの更に他の実施形態を示した図面である。 図１のバゼース型入力バッファーを示した図面である。 図１に図示されている本発明の好適な実施の形態による入力バッファーが動作するための各信号の波形を示したタイミング図である。 図４の差動増幅器型入力バッファーで、第１増幅部を詳しく示した図面である。 図４の差動増幅器型入力バッファーで、第２増幅部を詳しく示した図面である。 図５のバゼース型入力バッファー増幅部を詳しく示した図面である。 従来の入力バッファーに流れる電流に対するシミュレーション結果を示す波形である。 本発明により入力バッファーに流れる電流に対するシミュレーション結果を示す波形である。
符号の説明
　１０：差動増幅器型入力バッファー
　２０：バゼース型入力バッファー
　３０：遅延回路

Claims (8)

  1. 同期型半導体メモリ装置であって、
    　差動増幅器型入力バッファーと、
    　低電流型入力バッファーと、
    　を備え、ノーマルモードでは前記差動増幅器型入力バッファーを動作させ、セルフリフレッシュモードでは前記低電流型入力バッファーを動作させることによって、セルフリフレッシュモードで入力バッファーに流れる電流を減少させることを特徴とする同期型半導体メモリ装置の入力バッファー。
  2. 外部クロックイネーブル信号とセルフリフレッシュ制御信号とを受信し、受信された前記外部クロックイネーブル信号と第１基準電圧との差を増幅する第１入力バッファーと、
    　前記セルフリフレッシュ制御信号を受信し、遅延されたセルフリフレッシュ制御信号を発生させる遅延回路と、
    　前記外部クロックイネーブル信号と遅延されたセルフリフレッシュ制御信号とを受信し、受信された外部クロックイネーブル信号と第２基準電圧との差を増幅する第２入力バッファーと、
    　前記第１入力バッファーの出力信号と前記第２入力バッファーの出力信号とを受信して論理和演算を実行して内部クロックイネーブル信号を発生させるＯＲ回路と、
    　を備え、ノーマルモードでは前記第１入力バッファーを動作させ、セルフリフレッシュモードでは前記第２入力バッファーを動作させることによって、セルフリフレッシュモードで入力バッファーに流れる電流を減少させることを特徴とする同期型半導体メモリ装置の入力バッファー。
  3. 前記第１入力バッファーは、
    差動増幅器型入力バッファーであり、前記入力バッファーは低電流型入力バッファーであることを特徴とする請求項２に記載の同期型半導体メモリ装置の入力バッファー。
  4. 前記第２入力バッファーは、
    　バゼース型入力バッファーであることを特徴とする請求項２に記載の同期型半導体メモリ装置の入力バッファー。
  5. 前記第１入力バッファーは、
    　前記外部クロックイネーブル信号と前記第１基準電圧を受信し、この二つの信号の差を増幅し、その出力信号を発生させる第１差動増幅器と、
    　前記セルフリフレッシュ制御信号を受信し、反転させる第１インバータと、
    　前記第１インバータの出力信号を受信するゲート端子と前記第１差動増幅器に連結されたドレーン端子と接地電圧が入力されるソース端子とを持つ第１ＮＭＯＳトランジスターと、
    　前記第１インバータの出力信号を受信するゲート端子と電源電圧が入力されるソース端子と前記第１差動増幅器の出力端子に連結されたドレーン端子とを持つ第１ＰＭＯＳトランジスターと、
    　備えることを特徴とする請求項２に記載の同期型半導体メモリ装置の入力バッファー。
  6. 前記第１入力バッファーは、
    　前記外部クロックイネーブル信号と前記第１基準電圧とを受信し、この二つの信号の差を増幅し、その出力信号を発生させる第１差動増幅器と、
    　前記外部クロックイネーブル信号を受信するゲート端子と前記第１差動増幅器に連結されたドレーン端子と電源電圧が入力されるソース端子とを持つ第１ＰＭＯＳトランジスターと、
    　前記外部クロックイネーブル信号を受信するゲート端子と接地電圧が入力されるソース端子と前記第１差動増幅器の出力端子に連結されたドレーン端子とを持つ第１ＮＭＯＳトランジスターと、
    　備えることを特徴とする請求項２に記載の同期型半導体メモリ装置の入力バッファー。
  7. 前記第２入力バッファーは、
    　前記外部クロックイネーブル信号と前記第２基準電圧とを受信し、この二つの信号の差を増幅し、その出力信号を発生させる第１差動増幅器と、
    　前記遅延されたセルフリフレッシュ制御信号を受信し、反転させる第１インバータと、
    　前記第１インバータの出力信号を受信するゲート端子と前記第１差動増幅器に連結されたドレーン端子と電源電圧が入力されるソース端子とを持つ第１ＰＭＯＳトランジスターと、
    　前記第１インバータの出力信号を受信するゲート端子と接地電圧が入力されるソース端子と前記第１差動増幅器の出力端子に連結されたドレーン端子とを持つ第１ＮＭＯＳトランジスターと、
    　備えることを特徴とする請求項２に記載の同期型半導体メモリ装置の入力バッファー。
  8. 前記第１差動増幅器は、
    　前記第１ＰＭＯＳトランジスターのドレーン端子に連結されたソース端子と第１ノードに連結されたゲート端子とを持つ第２ＰＭＯＳトランジスターと、
    　前記第２ＰＭＯＳトランジスターのドレーン端子に連結されたソース端子と前記外部クロックイネーブル信号が入力されるゲート端子と前記第１ノードに連結されたドレーン端子とを持つ第３ＰＭＯＳトランジスターと、
    　前記第２ＰＭＯＳトランジスターのドレーン端子に連結されたソース端子と前記第２基準電圧が入力されるゲート端子とを持つ第４ＰＭＯＳトランジスターと、
    　前記第１ノードに連結されたドレーン端子と前記外部クロックイネーブル信号が入力されるゲート端子とを持つ第２ＮＭＯＳトランジスターと、
    　前記第４ＰＭＯＳトランジスターのドレーン端子に連結されたドレーン端子と前記第２基準電圧が入力されるゲート端子とを持つ第３ＮＭＯＳトランジスターと、
    　前記第２ＮＭＯＳトランジスターと前記第３ＮＭＯＳトランジスターのソース端子に共通で連結されたドレーン端子と前記第１ノードに連結されたゲート端子と接地電圧が入力されるソース端子とを持つ第４ＮＭＯＳトランジスターと、
    　を備え、前記第３ＰＭＯＳトランジスターのドレーン端子で前記第１増幅器の出力信号が出力されることを特徴とする請求項７に記載の同期型半導体メモリ装置の入力バッファー。
JP2003290403A 2002-08-08 2003-08-08 同期型半導体メモリ装置の入力バッファー Pending JP2004071145A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0046925A KR100506929B1 (ko) 2002-08-08 2002-08-08 동기형 반도체 메모리 장치의 입력버퍼

Publications (1)

Publication Number Publication Date
JP2004071145A true JP2004071145A (ja) 2004-03-04

Family

ID=31492843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290403A Pending JP2004071145A (ja) 2002-08-08 2003-08-08 同期型半導体メモリ装置の入力バッファー

Country Status (4)

Country Link
US (1) US6847559B2 (ja)
JP (1) JP2004071145A (ja)
KR (1) KR100506929B1 (ja)
TW (1) TWI248620B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342424B2 (en) 2005-03-31 2008-03-11 Hynix Semiconductor Inc. Data input buffer in semiconductor device
US7746122B2 (en) 2006-02-10 2010-06-29 Hynix Semiconductor Inc. Input buffer for semiconductor memory apparatus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4216415B2 (ja) 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
KR100611402B1 (ko) * 2004-07-26 2006-08-11 주식회사 하이닉스반도체 저전류 소모형 ｃｋｅ 버퍼
US7493441B2 (en) * 2005-03-15 2009-02-17 Dot Hill Systems Corporation Mass storage controller with apparatus and method for extending battery backup time by selectively providing battery power to volatile memory banks not storing critical data
US20060227626A1 (en) * 2005-04-11 2006-10-12 Hynix Semiconductor Inc. Input buffer circuit of semiconductor memory device
US7450466B2 (en) 2005-09-29 2008-11-11 Hynix Semiconductor Inc. Data input device of semiconductor memory device
KR100863010B1 (ko) * 2007-04-11 2008-10-13 주식회사 하이닉스반도체 반도체 집적 회로
KR100930407B1 (ko) * 2008-01-18 2009-12-08 주식회사 하이닉스반도체 입력회로를 가지는 반도체 집적회로
KR20140103460A (ko) * 2013-02-18 2014-08-27 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
US9911471B1 (en) * 2017-02-14 2018-03-06 Micron Technology, Inc. Input buffer circuit
CN111710352B (zh) * 2020-05-18 2022-05-13 中国人民武装警察部队海警学院 自适应关断的两级灵敏放大电路
KR20220031791A (ko) * 2020-09-03 2022-03-14 삼성전자주식회사 메모리 장치와 그 동작 방법, 및 메모리 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154662B1 (ko) * 1995-12-18 1998-11-16 김광호 동기형 디램의 클럭 인에이블 버퍼
JP3638167B2 (ja) * 1996-01-08 2005-04-13 川崎マイクロエレクトロニクス株式会社 小振幅信号インタフェイス用双方向バッファ回路
KR100269313B1 (ko) * 1997-11-07 2000-12-01 윤종용 대기시전류소모가적은반도체메모리장치
US6330679B1 (en) * 1997-12-31 2001-12-11 Intel Corporation Input buffer circuit with dual power down functions
JPH11203866A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
US6433607B2 (en) * 1998-01-21 2002-08-13 Fujitsu Limited Input circuit and semiconductor integrated circuit having the input circuit
JP3746161B2 (ja) * 1998-11-19 2006-02-15 富士通株式会社 半導体装置
JP3973308B2 (ja) * 1998-11-27 2007-09-12 富士通株式会社 セルフタイミング制御回路を内蔵する集積回路装置
KR100366616B1 (ko) * 1999-05-19 2003-01-09 삼성전자 주식회사 저전압 인터페이스용 고속 입력버퍼 회로
DE19944248C2 (de) * 1999-09-15 2002-04-11 Infineon Technologies Ag Inputbuffer einer integrierten Halbleiterschaltung
KR20040007026A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 셀프 리프레쉬용 입력 버퍼

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342424B2 (en) 2005-03-31 2008-03-11 Hynix Semiconductor Inc. Data input buffer in semiconductor device
US7746122B2 (en) 2006-02-10 2010-06-29 Hynix Semiconductor Inc. Input buffer for semiconductor memory apparatus

Also Published As

Publication number Publication date
TW200414222A (en) 2004-08-01
US20040027862A1 (en) 2004-02-12
KR20040013838A (ko) 2004-02-14
US6847559B2 (en) 2005-01-25
KR100506929B1 (ko) 2005-08-09
TWI248620B (en) 2006-02-01

Similar Documents

Publication Publication Date Title
US7622986B2 (en) High performance input receiver circuit for reduced-swing inputs
JP4255082B2 (ja) 電圧供給回路および半導体メモリ
JP2007213637A (ja) 内部電源生成回路及びこれらを備えた半導体装置
TWI409824B (zh) 使用動態參考電壓之單端感應放大器及其運作方法
KR20090004208A (ko) 센스 앰프 회로, 이를 포함하는 반도체 메모리 장치 및신호 증폭 방법
KR100506929B1 (ko) 동기형 반도체 메모리 장치의 입력버퍼
JP3667700B2 (ja) 入力バッファ回路及び半導体記憶装置
US5834974A (en) Differential amplifier with reduced current consumption
US8830770B2 (en) Semiconductor memory device and method for generating bit line equalizing signal
JPH0685564A (ja) 増幅器回路
KR100925368B1 (ko) 센스앰프 전압 공급 회로 및 그의 구동 방법
US6803792B2 (en) Input buffer circuit with constant response speed of output inversion
US6188639B1 (en) Synchronous semiconductor memory
JPH0426986A (ja) 疑似スタティックｒａｍの制御回路
KR19980083434A (ko) 데이타 입력 버퍼 및 래치 회로의 제어장치
JP4739382B2 (ja) 電圧供給回路および半導体メモリ
JP4068215B2 (ja) 昇圧回路
KR100241062B1 (ko) 반도체메모리장치의 센스증폭기
KR101052928B1 (ko) 반도체메모리장치
KR0121780B1 (ko) 셀프 리프레쉬용 링 오실레이터 회로
JPH11260063A (ja) 半導体装置
JP2013026910A (ja) 半導体装置
JP2006004562A (ja) 入力バッファ回路
JPH04368692A (ja) 半導体記憶装置
JPS63184990A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205