CN111710352B - 自适应关断的两级灵敏放大电路 - Google Patents

Abstract

本发明公开了一种自适应关断的两级灵敏放大电路，包括第一NMOS管、第二NMOS管、第一级灵敏放大器、第二级灵敏放大器以及自适应反馈电路，自适应反馈电路包括一个异或门、一个或门以及一个延时链，当两个差分输入信号输入两级灵敏放大电路进行放大时，自适应反馈电路控制第一级灵敏放大器和第二级灵敏放大器打开，第一级灵敏放大器和第二级灵敏放大器逐级加速信号的放大输出，当两级灵敏放大电路放大输出的信号达到可以识别的数值电平后，自适应反馈电路控制第一级灵敏放大器和第二级灵敏放大器关闭；优点是放大速度快，功耗低，可以使静态随机存储器同时具有较快的数据读取速度和较低的功耗。

Description

自适应关断的两级灵敏放大电路

技术领域

本发明涉及一种灵敏放大电路，尤其是涉及一种自适应关断的两级灵敏放大电路。

背景技术

灵敏放大器是静态随机存储器(Static Random Access Memory，SRAM)的一个重要电路，它的功能主要是将静态随机存储器内存储阵列的位线对的差分数据进行放大输出。通常为了保持存储阵列的存储密度，每条位线所挂载的存储单元数目会比较多，可达64或128个，有些甚至达256个，导致每条位线的负载电容有几十飞法(fF)，甚至有几百飞法。而静态随机存储器的读电流较小，如果采用普通的逻辑电路，很难在短时间内将位线对的差分数据实现轨到轨输出，而灵敏放大器却可以有效的解决这个问题。

但是，随着工艺尺寸的减小，单个晶体管通过的电流越来越小，而且工艺制造变化带来的影响越来越严重。晶体管的沟道中掺杂原子的数量、位置的微小波动，版图的结构以及周围拓扑 环境都会引起晶体管工艺尺寸参数的变化和各晶体管器件之间的失配。这会导致静态随机存储器位线上的读电流越来越偏离正常值，严重影响灵敏放大器的数据读取数据，甚至有可能因为无法分辨位线对的差分电流，而导致灵敏放大器放大输出错误。

目前，在静态随机存储器中，最常用的两种灵敏放大器分别是电压型锁存灵敏放大器和电流型锁存灵敏放大器。电压型锁存灵敏放大器具有比较大的放大增益和比较快的放大速度，只要位线对的电压差一旦达到一定值(最小为50mV)，电压型锁存灵敏放大器就可以将此电压差快速放大读出。但是，由于其输入和输出是共用一对端口(OUT和 OUTB)，使得它的放大电压差很容易受到干扰，很可能会产生错误的数据输出。而电流型锁存灵敏放大器由于其输入端口与输出端口是隔离开的，所以它的放大电压差不会受到干扰。但是，电流型锁存灵敏放大器放大的过程是从电压差转变到电流差，再转回到电压差，放大过程比较复杂，所以它的放大速度比较慢，数据输出速度慢。

为了解决上述问题，作者Nambu H等人，在国际固态电路会议“InternationalSolid-State Circuit Conference(ISSCC)”上，提出了一种电流镜灵敏放大器，它可以将非常小的读电流进行放大输出，不但放大速度快，且输出数据精度高，但是由于电流镜需要偏置电流，所以它消耗了比锁存型灵敏放大器更多的功耗，功耗会比较高。而 Lai Y-Ch等人，在杂志“IEEE Trans.Circuits Syst.II,Exp.Briefs”上，提出了一种改进型电流镜灵敏放大器，有效的减小了灵敏放大器的静态功耗，但是其放大速度慢。同样，Sharifkhani M等人，在杂志“IEEE Trans.Very Large Scale Integration”上，提出了一种混合型的灵敏放大电路，它同时混合了电压型和电流型锁存灵敏放大电路，几乎可以达到“0”静态电流，功耗很低，但是它的放大速度也比较慢。

上述这些灵敏放大电路技术可以有效的提高整个静态随机存储器的性能，但是它们要么速度比较慢，使静态随机存储器的数据读取速度慢，要么就是消耗了较多的功耗，使静态随机存储器的功耗较高。

发明内容

本发明所要解决的技术问题是提供一种放大速度快，功耗低的自适应关断的两级灵敏放大电路，当该两级灵敏放大电路用于静态随机存储器时，可以使静态随机存储器同时具有较快的数据读取速度和较低的功耗。

本发明解决上述技术问题所采用的技术方案为：一种自适应关断的两级灵敏放大电路，包括第一NMOS管、第二NMOS管、第一级灵敏放大器、第二级灵敏放大器以及自适应反馈电路，所述的第一级灵敏放大器和所述的第二级灵敏放大器分别为电压型锁存灵敏放大器或电流型锁存灵敏放大器，所述的第一级灵敏放大器和所述的第二级灵敏放大器分别具有第一差分输入端、第二差分输入端、使能端、第一差分输出端和第二差分输出端；所述的自适应反馈电路包括一个异或门、一个或门以及一个延时链，所述的异或门和所述的或门分别具有第一输入端、第二输入端和输出端，所述的或门的第一输入端作为所述的自适应反馈电路的时钟端，所述的自适应反馈电路的时钟端作为所述的两级灵敏放大电路的时钟端，所述的两级灵敏放大电路的时钟端接入时钟控制信号，所述的或门的第二输入端和所述的异或门的输出端连接，所述的异或门的第一输入端和所述的第二级灵敏放大器的第一差分输出端连接，所述的第二级灵敏放大器的第一差分输出端作为所述的两级灵敏放大电路的第一差分输出端，所述的异或门的第二输入端和所述的第二级灵敏放大器的第二差分输出端连接，所述的第二级灵敏放大器的第二差分输出端作为所述的两级灵敏放大电路的第二输出端，所述的或门的输出端用于输出第一控制信号SA，所述的或门的输出端分别与所述的延时链的输入端、所述的第一级灵敏放大器的使能端、所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接，所述的第一控制信号用于控制所述的第一级灵敏放大器的打开或者关闭；所述的延时链的输出端输出第二控制信号SAB，所述的延时链的输出端与所述的第二级灵敏放大器的使能端连接，所述的第二控制信号用于控制所述的第二级灵敏放大器的打开或者关闭；所述的第一 NMOS管的漏极和所述的第一级灵敏放大器的第一差分输入端连接，所述的第一NMOS管的源极作为两级灵敏放大电路的第一差分输入端，用于接入第一差分输入信号，所述的第二NMOS管的漏极和所述的第一级灵敏放大器的第二差分输入端连接，所述的第二 NMOS管的源极作为两级灵敏放大电路的第二差分输入端，用于接入第二差分输入信号，所述的第一级灵敏放大器的第一差分输出端和所述的第二级灵敏放大器的第一差分输入端连接，所述的第一级灵敏放大器的第二差分输出端和所述的第二级灵敏放大器的第二差分输入端连接；当第一差分输入信号和第二差分输入信号输入所述的两级灵敏放大电路进行放大时，所述的自适应反馈电路中或门的输出端输出的第一控制信号控制所述的第一级灵敏放大器打开，所述的延时链的输出端输出的第二控制信号控制所述的第二级灵敏放大器打开，所述的第一级灵敏放大器和所述的第二级灵敏放大器逐级加速信号的放大输出，当所述的两级灵敏放大电路的第一差分输出端和第二差分输出端放大输出的信号达到可以识别的数值电平后，所述的自适应反馈电路中异或门的输出端输出信号，使所述的或门的输出端输出的第一控制信号控制所述的第一级灵敏放大器关闭和所述的延时链的输出端输出的第二控制信号控制所述的第二级灵敏放大器关闭。

所述的第一级灵敏放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管和第五NMOS管，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极和所述的第五PMOS管的源极均接入外部电源VDD,所述的第一PMOS管的栅极、所述的第二PMOS管的栅极和所述的第三PMOS管的栅极连接，所述的第一PMOS管的漏极、所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第五PMOS管的栅极、所述的第三NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的第一级灵敏放大器的第一差分输入端，所述的第一级灵敏放大器的第一差分输入端也作为其第一差分输出端，所述的第二PMOS管的漏极、所述的第三PMOS管的源极、所述的第四PMOS管的栅极、所述的第五 PMOS管的漏极、所述的第三NMOS管的栅极和所述的第四NMOS管的漏极连接且其连接端为所述的第一级灵敏放大器的第二差分输入端，所述的第一级灵敏放大器的第二差分输入端也作为其第二差分输出端，所述的第三NMOS管的源极、所述的第四NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第五NMOS管的源极接地，所述的第五NMOS 管的栅极为所述的第一级灵敏放大器的使能端；所述的第二级灵敏放大器包括第六PMOS 管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第六NMOS管、第七NMOS 管和第八NMOS管，所述的第六PMOS管的源极、所述的第七PMOS管的源极、所述的第九PMOS管的源极和所述的第十PMOS管的源极均接入外部电源VDD,所述的第六PMOS管的栅极、所述的第七PMOS管的栅极和所述的第八PMOS管的栅极连接，所述的第六PMOS 管的漏极、所述的第八PMOS管的漏极、所述的第九PMOS管的漏极、所述的第六NMOS 管的漏极和所述的第十PMOS管的栅极连接且其连接端为所述的第二级灵敏放大器的第一差分输出端，所述的第六NMOS管的栅极为所述的第二级灵敏放大器的第一差分输入端，所述的第七PMOS管的漏极、所述的第八PMOS管的源极、所述的第九PMOS管的栅极、所述的第十PMOS管的漏极和所述的第七NMOS管的漏极连接且其连接端为所述的第二级灵敏放大器的第二差分输出端，所述的第七NMOS管的栅极为所述的第二级灵敏放大器的第二差分输入端，所述的第六NMOS管的源极、所述的第七NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第八NMOS管的源极接地，所述的第八NMOS管的栅极为所述的第二级灵敏放大器的使能端。

与现有技术相比，本发明的优点在于通过第一NMOS管、第二NMOS管、第一级灵敏放大器、第二级灵敏放大器以及自适应反馈电路构建自适应关断的两级灵敏放大电路，第一级灵敏放大器和第二级灵敏放大器分别为电压型锁存灵敏放大器或电流型锁存灵敏放大器，第一级灵敏放大器和第二级灵敏放大器分别具有第一差分输入端、第二差分输入端、使能端、第一差分输出端和第二差分输出端；自适应反馈电路包括一个异或门、一个或门以及一个延时链，异或门和或门分别具有第一输入端、第二输入端和输出端，或门的第一输入端作为自适应反馈电路的时钟端，自适应反馈电路的时钟端作为两级灵敏放大电路的时钟端，两级灵敏放大电路的时钟端接入时钟控制信号，或门的第二输入端和异或门的输出端连接，异或门的第一输入端和第二级灵敏放大器的第一差分输出端连接，第二级灵敏放大器的第一差分输出端作为两级灵敏放大电路的第一差分输出端，异或门的第二输入端和第二级灵敏放大器的第二差分输出端连接，第二级灵敏放大器的第二差分输出端作为两级灵敏放大电路的第二输出端，或门的输出端用于输出第一控制信号SA，或门的输出端分别与延时链的输入端、第一级灵敏放大器的使能端、第一 NMOS管的栅极和第二NMOS管的栅极连接，第一控制信号用于控制第一级灵敏放大器的打开或者关闭；延时链的输出端输出第二控制信号SAB，延时链的输出端与第二级灵敏放大器的使能端连接，第二控制信号用于控制第二级灵敏放大器的打开或者关闭；第一 NMOS管的漏极和第一级灵敏放大器的第一差分输入端连接，第一NMOS管的源极作为两级灵敏放大电路的第一差分输入端，用于接入第一差分输入信号，第二NMOS管的漏极和第一级灵敏放大器的第二差分输入端连接，第二NMOS管的源极作为两级灵敏放大电路的第二差分输入端，用于接入第二差分输入信号，第一级灵敏放大器的第一差分输出端和第二级灵敏放大器的第一差分输入端连接，第一级灵敏放大器的第二差分输出端和第二级灵敏放大器的第二差分输入端连接；当第一差分输入信号和第二差分输入信号输入两级灵敏放大电路进行放大时，自适应反馈电路中或门的输出端输出的第一控制信号控制第一级灵敏放大器打开，延时链的输出端输出的第二控制信号控制第二级灵敏放大器打开，第一级灵敏放大器和第二级灵敏放大器逐级加速信号的放大输出，当两级灵敏放大电路的第一差分输出端和第二差分输出端放大输出的信号达到可以识别的数值电平后，自适应反馈电路中异或门的输出端输出信号，使或门的输出端输出的第一控制信号控制第一级灵敏放大器和延时链的输出端输出的第二控制信号控制第二级灵敏放大器关闭，由此本发明放大速度快，功耗低，当本发明的两级灵敏放大电路用于静态随机存储器时，可以使静态随机存储器同时具有较快的数据读取速度和较低的功耗。

附图说明

图1为本发明的自适应关断的两级灵敏放大电路的电路结构示意图；

图2为本发明的自适应关断的两级灵敏放大电路执行操作时的电路示意图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：如图1和图2所示，一种自适应关断的两级灵敏放大电路，包括第一NMOS管110、第二NMOS管120、第一级灵敏放大器100、第二级灵敏放大器200以及自适应反馈电路300，第一级灵敏放大器100和第二级灵敏放大器200分别为电压型锁存灵敏放大器或电流型锁存灵敏放大器，第一级灵敏放大器100和第二级灵敏放大器200分别具有第一差分输入端、第二差分输入端、使能端、第一差分输出端和第二差分输出端；自适应反馈电路300包括一个异或门301、一个或门302以及一个延时链303，异或门 301和或门302分别具有第一输入端、第二输入端和输出端，或门302的第一输入端作为自适应反馈电路300的时钟端，自适应反馈电路300的时钟端作为两级灵敏放大电路的时钟端，两级灵敏放大电路的时钟端接入时钟控制信号CLK，或门302的第二输入端和异或门301的输出端连接，异或门301的第一输入端和第二级灵敏放大器200的第一差分输出端连接，第二级灵敏放大器200的第一差分输出端作为两级灵敏放大电路的第一差分输出端，异或门301的第二输入端和第二级灵敏放大器200的第二差分输出端连接，第二级灵敏放大器200的第二差分输出端作为两级灵敏放大电路的第二输出端，或门302的输出端用于输出第一控制信号SA，或门302的输出端分别与延时链303的输入端、第一级灵敏放大器100的使能端、第一NMOS管110的栅极和第二NMOS管120的栅极连接，第一控制信号SA用于控制第一级灵敏放大器100的打开或者关闭；延时链303 的输出端输出第二控制信号SAB，延时链303的输出端与第二级灵敏放大器200的使能端连接，第二控制信号SAB用于控制第二级灵敏放大器200的打开或者关闭；第一NMOS 管110的漏极和第一级灵敏放大器100的第一差分输入端连接，第一NMOS管110的源极作为两级灵敏放大电路的第一差分输入端，用于接入第一差分输入信号INA，第二 NMOS管120的漏极和第一级灵敏放大器100的第二差分输入端连接，第二NMOS管120 的源极作为两级灵敏放大电路的第二差分输入端，用于接入第二差分输入信号INB，第一级灵敏放大器100的第一差分输出端和第二级灵敏放大器200的第一差分输入端连接，第一级灵敏放大器100的第二差分输出端和第二级灵敏放大器200的第二差分输入端连接；当第一差分输入信号INA和第二差分输入信号INB输入两级灵敏放大电路进行放大时，自适应反馈电路300中或门302的输出端输出的第一控制信号SA控制第一级灵敏放大器100打开，延时链303的输出端输出的第二控制信号SAB控制第二级灵敏放大器200打开，第一级灵敏放大器100和第二级灵敏放大器200逐级加速信号的放大输出，当两级灵敏放大电路的第一差分输出端和第二差分输出端放大输出的信号达到可以识别的数值电平后，自适应反馈电路300中异或门301的输出端输出信号，使或门302 的输出端输出的第一控制信号控制第一级灵敏放大器100关闭和延时链303的输出端输出的第二控制信号SAB控制第二级灵敏放大器200关闭。

本实施例中，如图2所示，第一级灵敏放大器100包括第一PMOS管101、第二PMOS 管102、第三PMOS管103、第四PMOS管104、第五PMOS管105、第三NMOS管106、第四NMOS管107和第五NMOS管108，第一PMOS管101的源极、第二PMOS管102的源极、第四PMOS管104的源极和第五PMOS管105的源极均接入外部电源VDD,第一PMOS 管101的栅极、第二PMOS管102的栅极和第三PMOS管103的栅极连接，第一PMOS管 101的漏极、第三PMOS管103的漏极、第四PMOS管104的漏极、第五PMOS管105的栅极、第三NMOS管106的漏极和第四NMOS管107的栅极连接且其连接端为第一级灵敏放大器100的第一差分输入端，第一级灵敏放大器100的第一差分输入端也作为其第一差分输出端，第二PMOS管102的漏极、第三PMOS管103的源极、第四PMOS管104的栅极、第五PMOS管105的漏极、第三NMOS管106的栅极和第四NMOS管107的漏极连接且其连接端为第一级灵敏放大器100的第二差分输入端，第一级灵敏放大器100的第二差分输入端也作为其第二差分输出端，第三NMOS管106的源极、第四NMOS管107的源极和第五NMOS管108的漏极连接，第五NMOS管108的源极接地，第五NMOS管108的栅极为第一级灵敏放大器100的使能端；第二级灵敏放大器200包括第六PMOS管201、第七PMOS管202、第八PMOS管203、第九PMOS管204、第十PMOS管205、第六NMOS 管206、第七NMOS管207和第八NMOS管208，第六PMOS管201的源极、第七PMOS 管202的源极、第九PMOS管204的源极和第十PMOS管205的源极均接入外部电源VDD, 第六PMOS管201的栅极、第七PMOS管202的栅极和第八PMOS管203的栅极连接，第六PMOS管201的漏极、第八PMOS管203的漏极、第九PMOS管204的漏极、第六NMOS 管206的漏极和第十PMOS管205的栅极连接且其连接端为第二级灵敏放大器200的第一差分输出端，第六NMOS管206的栅极为第二级灵敏放大器200的第一差分输入端，第七PMOS管202的漏极、第八PMOS管203的源极、第九PMOS管204的栅极、第十PMOS 管205的漏极和第七NMOS管207的漏极连接且其连接端为第二级灵敏放大器200的第二差分输出端，第七NMOS管207的栅极为第二级灵敏放大器200的第二差分输入端，第六NMOS管206的源极、第七NMOS管207的源极和第八NMOS管208的漏极连接，第八NMOS管208的源极接地，第八NMOS管208的栅极为第二级灵敏放大器200的使能端。

Claims (1)

1.一种自适应关断的两级灵敏放大电路，其特征在于包括第一NMOS管、第二NMOS管、第一级灵敏放大器、第二级灵敏放大器以及自适应反馈电路，所述的第一级灵敏放大器和所述的第二级灵敏放大器分别为电压型锁存灵敏放大器或电流型锁存灵敏放大器，所述的第一级灵敏放大器和所述的第二级灵敏放大器分别具有第一差分输入端、第二差分输入端、使能端、第一差分输出端和第二差分输出端；

所述的自适应反馈电路包括一个异或门、一个或门以及一个延时链，所述的异或门和所述的或门分别具有第一输入端、第二输入端和输出端，所述的或门的第一输入端作为所述的自适应反馈电路的时钟端，所述的自适应反馈电路的时钟端作为所述的两级灵敏放大电路的时钟端，所述的两级灵敏放大电路的时钟端接入时钟控制信号，所述的或门的第二输入端和所述的异或门的输出端连接，所述的异或门的第一输入端和所述的第二级灵敏放大器的第一差分输出端连接，所述的第二级灵敏放大器的第一差分输出端作为所述的两级灵敏放大电路的第一差分输出端，所述的异或门的第二输入端和所述的第二级灵敏放大器的第二差分输出端连接，所述的第二级灵敏放大器的第二差分输出端作为所述的两级灵敏放大电路的第二输出端，所述的或门的输出端用于输出第一控制信号SA，所述的或门的输出端分别与所述的延时链的输入端、所述的第一级灵敏放大器的使能端、所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接，所述的第一控制信号用于控制所述的第一级灵敏放大器的打开或者关闭；所述的延时链的输出端输出第二控制信号SAB，所述的延时链的输出端与所述的第二级灵敏放大器的使能端连接，所述的第二控制信号用于控制所述的第二级灵敏放大器的打开或者关闭；

所述的第一NMOS管的漏极和所述的第一级灵敏放大器的第一差分输入端连接，所述的第一NMOS管的源极作为两级灵敏放大电路的第一差分输入端，用于接入第一差分输入信号，所述的第二NMOS管的漏极和所述的第一级灵敏放大器的第二差分输入端连接，所述的第二NMOS管的源极作为两级灵敏放大电路的第二差分输入端，用于接入第二差分输入信号，所述的第一级灵敏放大器的第一差分输出端和所述的第二级灵敏放大器的第一差分输入端连接，所述的第一级灵敏放大器的第二差分输出端和所述的第二级灵敏放大器的第二差分输入端连接；

当第一差分输入信号和第二差分输入信号输入所述的两级灵敏放大电路进行放大时，所述的自适应反馈电路中或门的输出端输出的第一控制信号控制所述的第一级灵敏放大器打开，所述的延时链的输出端输出的第二控制信号控制所述的第二级灵敏放大器打开，所述的第一级灵敏放大器和所述的第二级灵敏放大器逐级加速信号的放大输出，当所述的两级灵敏放大电路的第一差分输出端和第二差分输出端放大输出的信号达到可以识别的数值电平后，所述的自适应反馈电路中异或门的输出端输出信号，使所述的或门的输出端输出的第一控制信号控制所述的第一级灵敏放大器关闭和所述的延时链的输出端输出的第二控制信号控制所述的第二级灵敏放大器关闭；

所述的第一级灵敏放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管和第五NMOS管，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极和所述的第五PMOS管的源极均接入外部电源VDD,所述的第一PMOS管的栅极、所述的第二PMOS管的栅极和所述的第三PMOS管的栅极连接，所述的第一PMOS管的漏极、所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第五PMOS管的栅极、所述的第三NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的第一级灵敏放大器的第一差分输入端，所述的第一级灵敏放大器的第一差分输入端也作为其第一差分输出端，所述的第二PMOS管的漏极、所述的第三PMOS管的源极、所述的第四PMOS管的栅极、所述的第五PMOS管的漏极、所述的第三NMOS管的栅极和所述的第四NMOS管的漏极连接且其连接端为所述的第一级灵敏放大器的第二差分输入端，所述的第一级灵敏放大器的第二差分输入端也作为其第二差分输出端，所述的第三NMOS管的源极、所述的第四NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第五NMOS管的源极接地，所述的第五NMOS管的栅极为所述的第一级灵敏放大器的使能端；

所述的第二级灵敏放大器包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第六NMOS管、第七NMOS管和第八NMOS管，所述的第六PMOS管的源极、所述的第七PMOS管的源极、所述的第九PMOS管的源极和所述的第十PMOS管的源极均接入外部电源VDD,所述的第六PMOS管的栅极、所述的第七PMOS管的栅极和所述的第八PMOS管的栅极连接，所述的第六PMOS管的漏极、所述的第八PMOS管的漏极、所述的第九PMOS管的漏极、所述的第六NMOS管的漏极和所述的第十PMOS管的栅极连接且其连接端为所述的第二级灵敏放大器的第一差分输出端，所述的第六NMOS管的栅极为所述的第二级灵敏放大器的第一差分输入端，所述的第七PMOS管的漏极、所述的第八PMOS管的源极、所述的第九PMOS管的栅极、所述的第十PMOS管的漏极和所述的第七NMOS管的漏极连接且其连接端为所述的第二级灵敏放大器的第二差分输出端，所述的第七NMOS管的栅极为所述的第二级灵敏放大器的第二差分输入端，所述的第六NMOS管的源极、所述的第七NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第八NMOS管的源极接地，所述的第八NMOS管的栅极为所述的第二级灵敏放大器的使能端。

Images