JP3638167B2 - 小振幅信号インタフェイス用双方向バッファ回路 - Google Patents
小振幅信号インタフェイス用双方向バッファ回路 Download PDFInfo
- Publication number
- JP3638167B2 JP3638167B2 JP00067496A JP67496A JP3638167B2 JP 3638167 B2 JP3638167 B2 JP 3638167B2 JP 00067496 A JP00067496 A JP 00067496A JP 67496 A JP67496 A JP 67496A JP 3638167 B2 JP3638167 B2 JP 3638167B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- input
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｈ状態の論理状態を示す電位及びＬ状態の論理状態を示す電位の振幅が、ＣＭＯＳレベルの振幅に比べて小さく規定された小振幅の信号を、単一の入出力端子から双方向で外部回路に対して入出力することができると共に、外部回路から伝達され入力された信号の電圧を、前記小振幅の中央値に対応する閾値電圧と比較する差動増幅回路を用いて、該入力信号の論理状態を判定し、該判定結果のＨ状態あるいはＬ状態の論理状態を内部回路へ出力する小振幅信号インタフェイス用双方向バッファ回路に係り、特に、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、論理回路全体の総合的な消費電力を削減することができる小振幅信号インタフェイス用双方向バッファ回路に関する。
【０００２】
【従来の技術】
近年では、半導体集積回路間や論理回路ブロック間でインタフェイスする信号を高速に伝達するために、インタフェイスに用いる信号の振幅を抑えるということが行われている。即ち、Ｈ状態の論理状態を示す電位及びＬ状態の論理状態を示す電位の振幅が、ＣＭＯＳ（complementary metal oxide semiconductor ）レベルの振幅に比べて小さく規定された信号を、インタフェイスに用いるようにしている。又、このような小振幅のインタフェイスの信号を入力する場合には、該信号の電圧を、小振幅の中央値に対応する閾値電圧と比較する差動増幅回路を用いて、該入力信号の論理状態を判定し、該判定結果のＨ状態あるいはＬ状態の論理状態を内部回路へ出力するようにしている。
【０００３】
図１は、従来の小振幅信号インタフェイス用入力バッファ回路の一例の回路図である。
【０００４】
この図１において、入力端子ＰＩから入力された入力信号の論理状態は差動増幅回路ＣＰで判定され、バッファＢ１を経て該判定結果のＨ状態あるいはＬ状態の論理状態が内部回路へ、信号Ｉとして出力される。ここで、差動増幅回路ＣＰは、入力＋に入力される電圧が入力−に入力される電圧より高い場合、Ｈ状態を出力する。一方該差動増幅回路ＣＰは、入力＋に入力される電圧が入力−に入力される電圧より低い場合、Ｌ状態を出力する。
【０００５】
図２は、従来から用いられている小振幅信号インタフェイス用入力バッファ回路のより具体的な回路図である。
【０００６】
この図２においては、ＰチャネルＭＯＳトランジスタＴＰ１及びＴＰ２又ＮチャネルＭＯＳトランジスタＴＮ１〜ＴＮ３で構成される差動増幅回路が、図１の差動増幅回路ＣＰに相当する。
【０００７】
この図２の差動増幅回路において、まず、ＮチャネルＭＯＳトランジスタＴＮ３は定電流回路となっている。即ち、該ＮチャネルＭＯＳトランジスタＴＮ３のドレインからソースへは、該ＮチャネルＭＯＳトランジスタＴＮ３のゲートに加えられる電圧、即ちここでは電源電圧ＶＤＤとされた電圧に応じた、又、該ＮチャネルＭＯＳトランジスタＴＮ３のトランジスタサイズに応じた、一定電流が流れる。又、このような一定電流は、ＰチャネルＭＯＳトランジスタＴＰ１及びＮチャネルＭＯＳトランジスタＴＮ１側に流れる電流と、ＰチャネルＭＯＳトランジスタＴＰ２及びＮチャネルＭＯＳトランジスタＴＮ２側に流れる電流の合計となっている。
【０００８】
ここで、入力端子ＰＩに入力される信号の電圧が参照電圧Ｖｒｅｆより高い場合、ＰチャネルＭＯＳトランジスタＴＰ２及びＮチャネルＭＯＳトランジスタＴＮ２側に比べて、ＰチャネルＭＯＳトランジスタＴＰ１及びＮチャネルＭＯＳトランジスタＴＮ１側の方がより多く電流が流れる。一方、入力端子ＰＩに入力される信号の電圧が参照電圧Ｖｒｅｆより小さい場合、ＰチャネルＭＯＳトランジスタＴＰ１及びＮチャネルＭＯＳトランジスタＴＮ１側に流れる電流に比べて、ＰチャネルＭＯＳトランジスタＴＰ２及びＮチャネルＭＯＳトランジスタＴＮ２側に流れる電流の方がより多くなる。
【０００９】
従って、このような差動増幅回路においては、入力端子ＰＩに入力される信号の電圧が参照電圧Ｖｒｅｆより大きい場合、バッファＢ１へとＨ状態を出力する。一方、入力端子ＰＩへ入力される信号の電圧が参照電圧Ｖｒｅｆより小さい場合、バッファＢ１へＬ状態を出力する。
【００１０】
図３は、従来の小振幅信号インタフェイス用双方向バッファ回路の第１例の回路図である。
【００１１】
この図３においては、前述の図１又図２に示される小振幅信号インタフェイス用入力バッファ回路に対して、トライステート出力バッファＢ２を設けることで、小振幅信号インタフェイス用双方向バッファ回路を構成している。
【００１２】
このトライステート出力バッファＢ２は、内部回路１０が出力する信号入出力方向制御信号ＥＮがＬ状態の場合、該内部回路１０が出力する出力信号Ｕと同一の論理状態を出力する。一方、該トライステート出力バッファＢ２は、信号入出力方向制御信号ＥＮがＨ状態の場合、その出力はフローティング状態（ハイインピーダンス状態）となる。
【００１３】
図４は、従来の小振幅信号インタフェイス用双方向バッファ回路の第２例の回路図である。
【００１４】
この図４では、前述の図１又図２に示した小振幅信号インタフェイス用入力バッファ回路に対して、オープンドレイン出力バッファＢ３を設けることで、小振幅信号インタフェイス用双方向バッファ回路が構成されている。
【００１５】
このオープンドレイン出力バッファＢ３の最終出力は、オープンドレイン出力となっている。即ち、該オープンドレイン出力バッファＢ３の最終出力は、ＮチャネルＭＯＳトランジスタのオープンドレイン出力となっている。あるいは、該オープンドレイン出力バッファＢ３の最終出力は、ＰチャネルＭＯＳトランジスタのオープンドレイン出力であってもよい。
【００１６】
該オープンドレイン出力バッファＢ３の最終出力がＮチャネルＭＯＳトランジスタのオープンドレイン出力の場合、入出力端子ＰＩＯの外側には、一般にプルアップ抵抗が接続される。一方、該オープンドレイン出力バッファＢ３の最終出力がＰチャネルＭＯＳトランジスタのオープンドレイン出力である場合、入出力端子ＰＩＯの外側には、一般にプルダウン抵抗が接続される。
【００１７】
【発明が解決しようとする課題】
ここで、図３に示した第１例の小振幅信号インタフェイス用双方向バッファ回路や、図４に示した第２例の小振幅信号インタフェイス用双方向バッファ回路等、差動増幅回路を用いるものは、図２を用いて前述したように、入力する信号の論理状態が定常状態であっても、図２のＮチャネルＭＯＳトランジスタＴＮ３の定電流回路に流される一定電流が常時流れる。この点、論理状態の変化時に集中して電源電流が流れ、入力や出力や内部回路の論理状態が定常状態では基本的に電源電流はゼロとなる、ＣＭＯＳ（complementary metal oxide semiconductor ）論理回路とは全く異なる。
【００１８】
例えば、小振幅信号インタフェイス用双方向バッファ回路に用いる差動増幅回路の一般的なものでは、差動増幅回路１つ当たり、１〜２ｍＡの定常電流が流れ、これが電源電流となる。
【００１９】
このように常時電源電流が流れると、消費電力が常時発生してしまう。しかしながら、消費電力はより少ないことが好ましい。
【００２０】
本発明は、前記従来の問題点を解決するべくなされたもので、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、これによって論理回路全体の総合的な消費電力を削減することができる小振幅信号インタフェイス用双方向バッファ回路を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明は、Ｈ状態の論理状態を示す電位及びＬ状態の論理状態を示す電位の振幅が、ＣＭＯＳレベルの振幅に比べて小さく規定された小振幅の信号を、単一の入出力端子から双方向で外部回路に対して入出力することができると共に、外部回路から伝達され入力された信号の電圧を、前記小振幅の中央値に対応する閾値電圧と比較する差動増幅回路を用いて、該入力信号の論理状態を判定し、該判定結果のＨ状態あるいはＬ状態の論理状態を内部回路へ出力する小振幅信号インタフェイス用双方向バッファ回路において、少なくとも前記入出力端子から外部回路への信号出力ありを示す信号入出力方向制御信号を生成する手段と、前記信号入出力方向制御信号によって前記信号出力ありが示される時には、前記差動増幅回路の差動増幅に用いる定電流を遮断し、当該差動増幅回路の出力をフローティング状態にする電流遮断回路と、前記信号入出力方向制御信号によって前記信号出力ありが示される時には、前記入出力端子から外部回路へ出力する内部回路の信号を、前記差動増幅回路の出力へバイパス出力すると共に、該信号入出力方向制御信号によって前記信号出力なしが示される時には、該バイパス出力をフローティング状態にすることができるバイパス出力回路とを備え、前記差動増幅回路の差動増幅に用いる定電流の遮断の分だけ、消費電力を削減するようにしたことにより、前記課題を解決したものである。
【００２２】
以下、本発明の作用について簡単に説明する。
【００２３】
図５は、本発明の小振幅信号インタフェイス用双方向バッファ回路の基本的な構成を示すブロック図である。
【００２４】
まず、本発明の小振幅信号インタフェイス用双方向バッファ回路において、小振幅信号インタフェイス用双方向バッファ回路の基本的な機能を実現するために、図３に示した従来の小振幅信号インタフェイス用双方向バッファ回路と同様、差動増幅回路ＣＰＡとバッファＢ１と、トライステート出力バッファＢ２とを有する。あるいは、本発明の小振幅信号インタフェイス用双方向バッファ回路は、図４に示した従来の小振幅信号インタフェイス用双方向バッファ回路と類似して、図５のトライステート出力バッファＢ２を図４に示したオープンドレイン出力バッファＢ３としてもよい。
【００２５】
ここで、本発明の特徴は、差動増幅回路ＣＰＡに関して構成される電流遮断回路にある。この電流遮断回路は、差動増幅回路ＣＰＡに内蔵してもよく、あるいは差動増幅回路ＣＰＡに対して外付け回路としてもよい。なおこの図５では、電流遮断回路は差動増幅回路ＣＰＡに内蔵されているものとされている。本発明はこの電流遮断回路を具体的に限定するものではない。
【００２６】
ここで、内部回路１０が出力する信号入出力方向制御信号ＥＮは、入出力端子ＰＩＯから外部回路に対する、信号の入出力方向を示す信号である。該信号入出力方向制御信号ＥＮによって、入出力端子ＰＩＯを経て外部回路から信号を入力するか、該入出力端子ＰＩＯを経て外部回路へ信号を出力するかを選択制御する。該信号入出力方向制御信号ＥＮを本発明は具体的に限定するものではないが、該信号入出力方向制御信号ＥＮは、少なくとも、入出力端子ＰＩＯから外部回路への信号出力のあり、あるいは、なしのいずれかを示すものであればよい。
【００２７】
前述の電流遮断回路は、この信号入出力方向制御信号ＥＮによってその動作が制御される。即ち、まず信号入出力方向制御信号ＥＮによって入出力端子ＰＩＯから外部回路へ信号出力ありが示される時には、差動増幅回路ＣＰＡの差動増幅に用いる定電流を遮断し、当該差動増幅回路ＣＰＡの出力をフローティング状態とする。例えば、信号入出力方向制御信号ＥＮで信号出力ありが示されるときに、図２に示した差動増幅回路では、電流遮断回路によって、ＮチャネルＭＯＳトランジスタＴＮ３に流れる定電流（電源電流）を遮断すると共に、ＰチャネルＭＯＳトランジスタＴＰ２のドレイン及びＮチャネルＭＯＳトランジスタＴＮ２のドレインが接続された出力をフローティング状態とするものであってもよい。本発明は、このような電流遮断回路の具体的な構成を限定するものではない。
【００２８】
なお、信号入出力方向制御信号ＥＮによって信号出力なしが示されるときには、本発明の差動増幅回路ＣＰＡは、従来と同様の基本的な差動増幅回路の動作を行う。即ち、入出力端子ＰＩＯから入力される信号の電圧と参照電圧Ｖｒｅｆとの大小関係に従って、Ｈ状態又はＬ状態の論理状態を出力する。
【００２９】
次に、本発明の特徴は、図５に示されるバイパス出力回路１２にある。このバイパス出力回路１２は、まず信号入出力方向制御信号ＥＮによって信号出力ありが示されるときには、内部回路１０からの出力信号Ｕ、あるいは該出力信号Ｕに基づく信号、即ち内部回路１０から入出力端子ＰＩＯを経て外部回路へ出力する信号を、差動増幅回路ＣＰＡの出力へとバイパス出力する。一方、該バイパス出力回路１２は、信号入出力方向制御信号ＥＮによって信号出力なしが示されるときには、該バイパス出力をフローティング状態とする。
【００３０】
このように本発明によれば、図５のトライステート出力バッファＢ２から外部回路へ信号を出力する場合、即ち信号入出力方向制御信号ＥＮによって信号出力ありが示されるときには、外部回路へ出力する信号を差動増幅回路ＣＰＡの出力にバイパス出力することができる。このようにバイパス出力するため、信号入出力方向制御信号ＥＮによって信号出力ありが示されるときに動作が不要となる差動増幅回路ＣＰＡの動作を停止させることができ、該差動増幅回路ＣＰＡに流れる定電流（電源電流）を削減することができる。このため、本発明によれば、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、論理回路全体の総合的な消費電力を削減することができるという優れた効果を得ることができる。
【００３１】
なお、本発明における、少なくとも前記入出力端子から外部回路への信号出力ありを示す信号入出力方向制御信号を生成する手段とは、この図５では信号入出力方向制御信号ＥＮを生成する内部回路１０に含まれるものである。本発明は該手段を具体的に限定するものではない。
【００３２】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態を詳細に説明する。
【００３３】
図６は、本発明が適用された実施形態の小振幅信号インタフェイス用双方向バッファ回路の回路図である。
【００３４】
ここで、図２に示されるようなＰチャネルＭＯＳトランジスタＴＰ１及びＴＰ２又ＮチャネルＭＯＳトランジスタＴＮ１〜ＴＮ３によって構成される差動増幅回路ＣＰを用いた、図３に示した小振幅信号インタフェイス用双方向バッファ回路という、このような従来例を考える。
【００３５】
このような従来例に対して、図６の本実施形態は、まず、電源ＶＤＤと、ＰチャネルＭＯＳトランジスタＴＰ１のゲート及びＰチャネルＭＯＳトランジスタＴＰ２のゲートの接続点との間に、そのソース及びドレインが接続されるＰチャネルＭＯＳトランジスタＴＰ３を備えている。又、該ＰチャネルＭＯＳトランジスタＴＰ３のゲート、及び、従来例では電源ＶＤＤに接続されていたＮチャネルＭＯＳトランジスタＴＮ３のゲートには、信号入出力方向制御信号ＥＮに従って、インバータＩ１及びＩ２によって生成される信号が入力されている。
【００３６】
又、本実施形態では、更に、図６に示されるようにＰチャネルＭＯＳトランジスタＴＰ１０及びＮチャネルＭＯＳトランジスタＴＮ１０によって構成される、図５のバイパス出力回路１２として用いられるトランスファゲートが構成されている。該トランスファゲートのＮチャネルＭＯＳトランジスタＴＮ１０のゲートには、信号入出力方向制御信号ＥＮに従って、インバータＩ１によって生成される信号が入力されている。又、該トランスファゲートのＰチャネルＭＯＳトランジスタＴＰ１０のゲートには、信号入出力方向制御信号ＥＮに従って、インバータＩ１及びＩ２によって生成される信号が入力されている。
【００３７】
なお、入力信号Ｉは内部回路へ入力する信号である。出力信号Ｕは、内部回路から出力する信号である。信号入出力方向制御信号ＥＮは、入力端子ＰＩから外部回路へ、出力信号Ｕに基づいた信号を出力する場合Ｌ状態となり、これ以外の場合にはＨ状態となる信号である。
【００３８】
以下、本実施形態の作用について説明する。
【００３９】
まず、信号入出力方向制御信号ＥＮがＨ状態であって、バッファＢ４及びトライステート出力バッファＢ２を経て、出力信号Ｕに従った信号を、入出力端子ＰＩＯから出力はしない場合は次の通りである。
【００４０】
即ち、この場合、インバータＩ１の出力はＬ状態となり、インバータＩ２の出力はＨ状態となる。従って、まず、ＰチャネルＭＯＳトランジスタＴＰ１０及びＮチャネルＭＯＳトランジスタＴＮ１０で構成されるトランスファゲートはオフ状態となる。また、差動増幅回路に対して構成されているＮチャネルＭＯＳトランジスタＴＮ３はオン状態となり、ＰチャネルＭＯＳトランジスタＴＰ３はオフ状態となる。従って、該差動増幅回路は、図２や図３に示した従来のものと同様に動作する。又、この図６全体に示される小振幅信号インタフェイス用双方向バッファ回路についても、図３に示した従来のものと同様に動作する。
【００４１】
次に、信号入出力方向制御信号ＥＮがＬ状態となり、バッファＢ４及びトライステート出力バッファＢ２を経て、内部回路からの出力信号Ｕに従った信号を、入出力端子ＰＩＯから出力する場合を考える。
【００４２】
この場合、インバータＩ１の出力はＨ状態となり、インバータＩ２の出力はＬ状態となる。従って、差動増幅回路に対して構成されているＮチャネルＭＯＳトランジスタＴＮ３がオフ状態となり、該差動増幅回路の定電流が遮断され、該差動増幅回路の電源電流が遮断される。
【００４３】
又、この場合、ＰチャネルＭＯＳトランジスタＴＰ３がオン状態となる。すると、ＰチャネルＭＯＳトランジスタＴＰ１のゲート及びＰチャネルＭＯＳトランジスタＴＰ２のゲートにはいずれも電源ＶＤＤが印加され、これらＰチャネルＭＯＳトランジスタＴＰ１及びＴＰ２はいずれもオフ状態となり、電源電流が遮断される。又、このようにＰチャネルＭＯＳトランジスタＴＰ２がオフ状態となり、更に前述のようにＮチャネルＭＯＳトランジスタＴＮ３がオフ状態となることで、差動増幅回路のバッファＢ１への出力は、フローティング状態となる。
【００４４】
次に、このように信号入出力方向制御信号ＥＮがＬ状態となって、信号出力ありが示される場合、ＰチャネルＭＯＳトランジスタＴＰ１０及びＮチャネルＭＯＳトランジスタＴＮ１０で構成される、図５のバイパス出力回路１２として用いられるトランスファゲートはオン状態となる。このようにオン状態となると、内部回路から出力される出力信号Ｕに従った、バッファＢ４が出力する信号が、差動増幅回路の出力、即ちバッファＢ１の入力へバイパス出力される。
【００４５】
従って、このように信号入出力方向制御信号ＥＮがＬ状態となる、信号出力ありが示される場合、まず、差動増幅回路の定電流が遮断され、該差動増幅回路の電源電流が遮断されるため、消費電力を削減することができる。又、このように定電流を遮断して電源電流を遮断すると差動増幅回路の動作は停止される。しかしながら、入出力端子ＰＩＯへ出力される出力信号Ｕを、ＰチャネルＭＯＳトランジスタＴＰ１０及びＮチャネルＭＯＳトランジスタＴＮ１０のトランスファゲートで前述のようにバイパス出力することができるため、このように差動増幅回路が動作しなくても、必要な信号はバッファＢ１に入力され、入力信号Ｉとして内部回路に入力される。
【００４６】
以上説明した通り、本実施形態によれば、差動増幅回路に対して本発明の電流遮断回路に相当する回路を構成することができると共に、本発明のバイパス出力回路に相当するものをトランスファゲートによって構成することができる。又、本実施形態では内部回路において、前記入出力端子から外部回路への信号出力ありを示す信号入出力方向制御信号ＥＮを生成することができる。従って、本実施形態によれば、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、論理回路全体の総合的な消費電力を削減することができるという優れた効果を得ることができる。
【００４７】
【発明の効果】
以上説明した通り、本発明によれば、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、論理回路全体の総合的な消費電力を削減することができる小振幅信号インタフェイス用双方向バッファ回路を提供することができるという優れた効果を得ることができる。
【図面の簡単な説明】
【図１】従来の小振幅信号インタフェイス用入力バッファ回路の回路図
【図２】従来の小振幅信号インタフェイス用入力バッファ回路のより詳細な回路図
【図３】従来の小振幅信号インタフェイス用双方向バッファ回路の第１例の回路図
【図４】従来の小振幅信号インタフェイス用双方向バッファ回路の第２例の回路図
【図５】本発明の小振幅信号インタフェイス用双方向バッファ回路の基本的な構成を示すブロック図
【図６】本発明が適用された実施形態の小振幅信号インタフェイス用双方向バッファ回路の回路図
【符号の説明】
１０…内部回路
１２…バイパス出力回路
ＴＰ１〜ＴＰ３、ＴＰ１０…ＰチャネルＭＯＳトランジスタ
ＴＮ１〜ＴＮ３、ＴＮ１０…ＮチャネルＭＯＳトランジスタ
ＣＰ、ＣＰＡ…差動増幅回路
Ｂ１、Ｂ４…バッファ
Ｂ２…トライステート出力バッファ
Ｂ３…オープンドレイン出力バッファ
Ｉ１、Ｉ２…インバータ
ＰＩ…入力端子
ＰＩＯ…入出力端子
Ｉ…入力信号
Ｕ…出力信号
ＥＮ…信号入出力方向制御信号
Ｖｒｅｆ…参照電圧
ＶＤＤ…電源
ＧＮＤ…グランド
【発明の属する技術分野】
本発明は、Ｈ状態の論理状態を示す電位及びＬ状態の論理状態を示す電位の振幅が、ＣＭＯＳレベルの振幅に比べて小さく規定された小振幅の信号を、単一の入出力端子から双方向で外部回路に対して入出力することができると共に、外部回路から伝達され入力された信号の電圧を、前記小振幅の中央値に対応する閾値電圧と比較する差動増幅回路を用いて、該入力信号の論理状態を判定し、該判定結果のＨ状態あるいはＬ状態の論理状態を内部回路へ出力する小振幅信号インタフェイス用双方向バッファ回路に係り、特に、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、論理回路全体の総合的な消費電力を削減することができる小振幅信号インタフェイス用双方向バッファ回路に関する。
【０００２】
【従来の技術】
近年では、半導体集積回路間や論理回路ブロック間でインタフェイスする信号を高速に伝達するために、インタフェイスに用いる信号の振幅を抑えるということが行われている。即ち、Ｈ状態の論理状態を示す電位及びＬ状態の論理状態を示す電位の振幅が、ＣＭＯＳ（complementary metal oxide semiconductor ）レベルの振幅に比べて小さく規定された信号を、インタフェイスに用いるようにしている。又、このような小振幅のインタフェイスの信号を入力する場合には、該信号の電圧を、小振幅の中央値に対応する閾値電圧と比較する差動増幅回路を用いて、該入力信号の論理状態を判定し、該判定結果のＨ状態あるいはＬ状態の論理状態を内部回路へ出力するようにしている。
【０００３】
図１は、従来の小振幅信号インタフェイス用入力バッファ回路の一例の回路図である。
【０００４】
この図１において、入力端子ＰＩから入力された入力信号の論理状態は差動増幅回路ＣＰで判定され、バッファＢ１を経て該判定結果のＨ状態あるいはＬ状態の論理状態が内部回路へ、信号Ｉとして出力される。ここで、差動増幅回路ＣＰは、入力＋に入力される電圧が入力−に入力される電圧より高い場合、Ｈ状態を出力する。一方該差動増幅回路ＣＰは、入力＋に入力される電圧が入力−に入力される電圧より低い場合、Ｌ状態を出力する。
【０００５】
図２は、従来から用いられている小振幅信号インタフェイス用入力バッファ回路のより具体的な回路図である。
【０００６】
この図２においては、ＰチャネルＭＯＳトランジスタＴＰ１及びＴＰ２又ＮチャネルＭＯＳトランジスタＴＮ１〜ＴＮ３で構成される差動増幅回路が、図１の差動増幅回路ＣＰに相当する。
【０００７】
この図２の差動増幅回路において、まず、ＮチャネルＭＯＳトランジスタＴＮ３は定電流回路となっている。即ち、該ＮチャネルＭＯＳトランジスタＴＮ３のドレインからソースへは、該ＮチャネルＭＯＳトランジスタＴＮ３のゲートに加えられる電圧、即ちここでは電源電圧ＶＤＤとされた電圧に応じた、又、該ＮチャネルＭＯＳトランジスタＴＮ３のトランジスタサイズに応じた、一定電流が流れる。又、このような一定電流は、ＰチャネルＭＯＳトランジスタＴＰ１及びＮチャネルＭＯＳトランジスタＴＮ１側に流れる電流と、ＰチャネルＭＯＳトランジスタＴＰ２及びＮチャネルＭＯＳトランジスタＴＮ２側に流れる電流の合計となっている。
【０００８】
ここで、入力端子ＰＩに入力される信号の電圧が参照電圧Ｖｒｅｆより高い場合、ＰチャネルＭＯＳトランジスタＴＰ２及びＮチャネルＭＯＳトランジスタＴＮ２側に比べて、ＰチャネルＭＯＳトランジスタＴＰ１及びＮチャネルＭＯＳトランジスタＴＮ１側の方がより多く電流が流れる。一方、入力端子ＰＩに入力される信号の電圧が参照電圧Ｖｒｅｆより小さい場合、ＰチャネルＭＯＳトランジスタＴＰ１及びＮチャネルＭＯＳトランジスタＴＮ１側に流れる電流に比べて、ＰチャネルＭＯＳトランジスタＴＰ２及びＮチャネルＭＯＳトランジスタＴＮ２側に流れる電流の方がより多くなる。
【０００９】
従って、このような差動増幅回路においては、入力端子ＰＩに入力される信号の電圧が参照電圧Ｖｒｅｆより大きい場合、バッファＢ１へとＨ状態を出力する。一方、入力端子ＰＩへ入力される信号の電圧が参照電圧Ｖｒｅｆより小さい場合、バッファＢ１へＬ状態を出力する。
【００１０】
図３は、従来の小振幅信号インタフェイス用双方向バッファ回路の第１例の回路図である。
【００１１】
この図３においては、前述の図１又図２に示される小振幅信号インタフェイス用入力バッファ回路に対して、トライステート出力バッファＢ２を設けることで、小振幅信号インタフェイス用双方向バッファ回路を構成している。
【００１２】
このトライステート出力バッファＢ２は、内部回路１０が出力する信号入出力方向制御信号ＥＮがＬ状態の場合、該内部回路１０が出力する出力信号Ｕと同一の論理状態を出力する。一方、該トライステート出力バッファＢ２は、信号入出力方向制御信号ＥＮがＨ状態の場合、その出力はフローティング状態（ハイインピーダンス状態）となる。
【００１３】
図４は、従来の小振幅信号インタフェイス用双方向バッファ回路の第２例の回路図である。
【００１４】
この図４では、前述の図１又図２に示した小振幅信号インタフェイス用入力バッファ回路に対して、オープンドレイン出力バッファＢ３を設けることで、小振幅信号インタフェイス用双方向バッファ回路が構成されている。
【００１５】
このオープンドレイン出力バッファＢ３の最終出力は、オープンドレイン出力となっている。即ち、該オープンドレイン出力バッファＢ３の最終出力は、ＮチャネルＭＯＳトランジスタのオープンドレイン出力となっている。あるいは、該オープンドレイン出力バッファＢ３の最終出力は、ＰチャネルＭＯＳトランジスタのオープンドレイン出力であってもよい。
【００１６】
該オープンドレイン出力バッファＢ３の最終出力がＮチャネルＭＯＳトランジスタのオープンドレイン出力の場合、入出力端子ＰＩＯの外側には、一般にプルアップ抵抗が接続される。一方、該オープンドレイン出力バッファＢ３の最終出力がＰチャネルＭＯＳトランジスタのオープンドレイン出力である場合、入出力端子ＰＩＯの外側には、一般にプルダウン抵抗が接続される。
【００１７】
【発明が解決しようとする課題】
ここで、図３に示した第１例の小振幅信号インタフェイス用双方向バッファ回路や、図４に示した第２例の小振幅信号インタフェイス用双方向バッファ回路等、差動増幅回路を用いるものは、図２を用いて前述したように、入力する信号の論理状態が定常状態であっても、図２のＮチャネルＭＯＳトランジスタＴＮ３の定電流回路に流される一定電流が常時流れる。この点、論理状態の変化時に集中して電源電流が流れ、入力や出力や内部回路の論理状態が定常状態では基本的に電源電流はゼロとなる、ＣＭＯＳ（complementary metal oxide semiconductor ）論理回路とは全く異なる。
【００１８】
例えば、小振幅信号インタフェイス用双方向バッファ回路に用いる差動増幅回路の一般的なものでは、差動増幅回路１つ当たり、１〜２ｍＡの定常電流が流れ、これが電源電流となる。
【００１９】
このように常時電源電流が流れると、消費電力が常時発生してしまう。しかしながら、消費電力はより少ないことが好ましい。
【００２０】
本発明は、前記従来の問題点を解決するべくなされたもので、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、これによって論理回路全体の総合的な消費電力を削減することができる小振幅信号インタフェイス用双方向バッファ回路を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明は、Ｈ状態の論理状態を示す電位及びＬ状態の論理状態を示す電位の振幅が、ＣＭＯＳレベルの振幅に比べて小さく規定された小振幅の信号を、単一の入出力端子から双方向で外部回路に対して入出力することができると共に、外部回路から伝達され入力された信号の電圧を、前記小振幅の中央値に対応する閾値電圧と比較する差動増幅回路を用いて、該入力信号の論理状態を判定し、該判定結果のＨ状態あるいはＬ状態の論理状態を内部回路へ出力する小振幅信号インタフェイス用双方向バッファ回路において、少なくとも前記入出力端子から外部回路への信号出力ありを示す信号入出力方向制御信号を生成する手段と、前記信号入出力方向制御信号によって前記信号出力ありが示される時には、前記差動増幅回路の差動増幅に用いる定電流を遮断し、当該差動増幅回路の出力をフローティング状態にする電流遮断回路と、前記信号入出力方向制御信号によって前記信号出力ありが示される時には、前記入出力端子から外部回路へ出力する内部回路の信号を、前記差動増幅回路の出力へバイパス出力すると共に、該信号入出力方向制御信号によって前記信号出力なしが示される時には、該バイパス出力をフローティング状態にすることができるバイパス出力回路とを備え、前記差動増幅回路の差動増幅に用いる定電流の遮断の分だけ、消費電力を削減するようにしたことにより、前記課題を解決したものである。
【００２２】
以下、本発明の作用について簡単に説明する。
【００２３】
図５は、本発明の小振幅信号インタフェイス用双方向バッファ回路の基本的な構成を示すブロック図である。
【００２４】
まず、本発明の小振幅信号インタフェイス用双方向バッファ回路において、小振幅信号インタフェイス用双方向バッファ回路の基本的な機能を実現するために、図３に示した従来の小振幅信号インタフェイス用双方向バッファ回路と同様、差動増幅回路ＣＰＡとバッファＢ１と、トライステート出力バッファＢ２とを有する。あるいは、本発明の小振幅信号インタフェイス用双方向バッファ回路は、図４に示した従来の小振幅信号インタフェイス用双方向バッファ回路と類似して、図５のトライステート出力バッファＢ２を図４に示したオープンドレイン出力バッファＢ３としてもよい。
【００２５】
ここで、本発明の特徴は、差動増幅回路ＣＰＡに関して構成される電流遮断回路にある。この電流遮断回路は、差動増幅回路ＣＰＡに内蔵してもよく、あるいは差動増幅回路ＣＰＡに対して外付け回路としてもよい。なおこの図５では、電流遮断回路は差動増幅回路ＣＰＡに内蔵されているものとされている。本発明はこの電流遮断回路を具体的に限定するものではない。
【００２６】
ここで、内部回路１０が出力する信号入出力方向制御信号ＥＮは、入出力端子ＰＩＯから外部回路に対する、信号の入出力方向を示す信号である。該信号入出力方向制御信号ＥＮによって、入出力端子ＰＩＯを経て外部回路から信号を入力するか、該入出力端子ＰＩＯを経て外部回路へ信号を出力するかを選択制御する。該信号入出力方向制御信号ＥＮを本発明は具体的に限定するものではないが、該信号入出力方向制御信号ＥＮは、少なくとも、入出力端子ＰＩＯから外部回路への信号出力のあり、あるいは、なしのいずれかを示すものであればよい。
【００２７】
前述の電流遮断回路は、この信号入出力方向制御信号ＥＮによってその動作が制御される。即ち、まず信号入出力方向制御信号ＥＮによって入出力端子ＰＩＯから外部回路へ信号出力ありが示される時には、差動増幅回路ＣＰＡの差動増幅に用いる定電流を遮断し、当該差動増幅回路ＣＰＡの出力をフローティング状態とする。例えば、信号入出力方向制御信号ＥＮで信号出力ありが示されるときに、図２に示した差動増幅回路では、電流遮断回路によって、ＮチャネルＭＯＳトランジスタＴＮ３に流れる定電流（電源電流）を遮断すると共に、ＰチャネルＭＯＳトランジスタＴＰ２のドレイン及びＮチャネルＭＯＳトランジスタＴＮ２のドレインが接続された出力をフローティング状態とするものであってもよい。本発明は、このような電流遮断回路の具体的な構成を限定するものではない。
【００２８】
なお、信号入出力方向制御信号ＥＮによって信号出力なしが示されるときには、本発明の差動増幅回路ＣＰＡは、従来と同様の基本的な差動増幅回路の動作を行う。即ち、入出力端子ＰＩＯから入力される信号の電圧と参照電圧Ｖｒｅｆとの大小関係に従って、Ｈ状態又はＬ状態の論理状態を出力する。
【００２９】
次に、本発明の特徴は、図５に示されるバイパス出力回路１２にある。このバイパス出力回路１２は、まず信号入出力方向制御信号ＥＮによって信号出力ありが示されるときには、内部回路１０からの出力信号Ｕ、あるいは該出力信号Ｕに基づく信号、即ち内部回路１０から入出力端子ＰＩＯを経て外部回路へ出力する信号を、差動増幅回路ＣＰＡの出力へとバイパス出力する。一方、該バイパス出力回路１２は、信号入出力方向制御信号ＥＮによって信号出力なしが示されるときには、該バイパス出力をフローティング状態とする。
【００３０】
このように本発明によれば、図５のトライステート出力バッファＢ２から外部回路へ信号を出力する場合、即ち信号入出力方向制御信号ＥＮによって信号出力ありが示されるときには、外部回路へ出力する信号を差動増幅回路ＣＰＡの出力にバイパス出力することができる。このようにバイパス出力するため、信号入出力方向制御信号ＥＮによって信号出力ありが示されるときに動作が不要となる差動増幅回路ＣＰＡの動作を停止させることができ、該差動増幅回路ＣＰＡに流れる定電流（電源電流）を削減することができる。このため、本発明によれば、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、論理回路全体の総合的な消費電力を削減することができるという優れた効果を得ることができる。
【００３１】
なお、本発明における、少なくとも前記入出力端子から外部回路への信号出力ありを示す信号入出力方向制御信号を生成する手段とは、この図５では信号入出力方向制御信号ＥＮを生成する内部回路１０に含まれるものである。本発明は該手段を具体的に限定するものではない。
【００３２】
【発明の実施の形態】
以下、図を用いて本発明の実施の形態を詳細に説明する。
【００３３】
図６は、本発明が適用された実施形態の小振幅信号インタフェイス用双方向バッファ回路の回路図である。
【００３４】
ここで、図２に示されるようなＰチャネルＭＯＳトランジスタＴＰ１及びＴＰ２又ＮチャネルＭＯＳトランジスタＴＮ１〜ＴＮ３によって構成される差動増幅回路ＣＰを用いた、図３に示した小振幅信号インタフェイス用双方向バッファ回路という、このような従来例を考える。
【００３５】
このような従来例に対して、図６の本実施形態は、まず、電源ＶＤＤと、ＰチャネルＭＯＳトランジスタＴＰ１のゲート及びＰチャネルＭＯＳトランジスタＴＰ２のゲートの接続点との間に、そのソース及びドレインが接続されるＰチャネルＭＯＳトランジスタＴＰ３を備えている。又、該ＰチャネルＭＯＳトランジスタＴＰ３のゲート、及び、従来例では電源ＶＤＤに接続されていたＮチャネルＭＯＳトランジスタＴＮ３のゲートには、信号入出力方向制御信号ＥＮに従って、インバータＩ１及びＩ２によって生成される信号が入力されている。
【００３６】
又、本実施形態では、更に、図６に示されるようにＰチャネルＭＯＳトランジスタＴＰ１０及びＮチャネルＭＯＳトランジスタＴＮ１０によって構成される、図５のバイパス出力回路１２として用いられるトランスファゲートが構成されている。該トランスファゲートのＮチャネルＭＯＳトランジスタＴＮ１０のゲートには、信号入出力方向制御信号ＥＮに従って、インバータＩ１によって生成される信号が入力されている。又、該トランスファゲートのＰチャネルＭＯＳトランジスタＴＰ１０のゲートには、信号入出力方向制御信号ＥＮに従って、インバータＩ１及びＩ２によって生成される信号が入力されている。
【００３７】
なお、入力信号Ｉは内部回路へ入力する信号である。出力信号Ｕは、内部回路から出力する信号である。信号入出力方向制御信号ＥＮは、入力端子ＰＩから外部回路へ、出力信号Ｕに基づいた信号を出力する場合Ｌ状態となり、これ以外の場合にはＨ状態となる信号である。
【００３８】
以下、本実施形態の作用について説明する。
【００３９】
まず、信号入出力方向制御信号ＥＮがＨ状態であって、バッファＢ４及びトライステート出力バッファＢ２を経て、出力信号Ｕに従った信号を、入出力端子ＰＩＯから出力はしない場合は次の通りである。
【００４０】
即ち、この場合、インバータＩ１の出力はＬ状態となり、インバータＩ２の出力はＨ状態となる。従って、まず、ＰチャネルＭＯＳトランジスタＴＰ１０及びＮチャネルＭＯＳトランジスタＴＮ１０で構成されるトランスファゲートはオフ状態となる。また、差動増幅回路に対して構成されているＮチャネルＭＯＳトランジスタＴＮ３はオン状態となり、ＰチャネルＭＯＳトランジスタＴＰ３はオフ状態となる。従って、該差動増幅回路は、図２や図３に示した従来のものと同様に動作する。又、この図６全体に示される小振幅信号インタフェイス用双方向バッファ回路についても、図３に示した従来のものと同様に動作する。
【００４１】
次に、信号入出力方向制御信号ＥＮがＬ状態となり、バッファＢ４及びトライステート出力バッファＢ２を経て、内部回路からの出力信号Ｕに従った信号を、入出力端子ＰＩＯから出力する場合を考える。
【００４２】
この場合、インバータＩ１の出力はＨ状態となり、インバータＩ２の出力はＬ状態となる。従って、差動増幅回路に対して構成されているＮチャネルＭＯＳトランジスタＴＮ３がオフ状態となり、該差動増幅回路の定電流が遮断され、該差動増幅回路の電源電流が遮断される。
【００４３】
又、この場合、ＰチャネルＭＯＳトランジスタＴＰ３がオン状態となる。すると、ＰチャネルＭＯＳトランジスタＴＰ１のゲート及びＰチャネルＭＯＳトランジスタＴＰ２のゲートにはいずれも電源ＶＤＤが印加され、これらＰチャネルＭＯＳトランジスタＴＰ１及びＴＰ２はいずれもオフ状態となり、電源電流が遮断される。又、このようにＰチャネルＭＯＳトランジスタＴＰ２がオフ状態となり、更に前述のようにＮチャネルＭＯＳトランジスタＴＮ３がオフ状態となることで、差動増幅回路のバッファＢ１への出力は、フローティング状態となる。
【００４４】
次に、このように信号入出力方向制御信号ＥＮがＬ状態となって、信号出力ありが示される場合、ＰチャネルＭＯＳトランジスタＴＰ１０及びＮチャネルＭＯＳトランジスタＴＮ１０で構成される、図５のバイパス出力回路１２として用いられるトランスファゲートはオン状態となる。このようにオン状態となると、内部回路から出力される出力信号Ｕに従った、バッファＢ４が出力する信号が、差動増幅回路の出力、即ちバッファＢ１の入力へバイパス出力される。
【００４５】
従って、このように信号入出力方向制御信号ＥＮがＬ状態となる、信号出力ありが示される場合、まず、差動増幅回路の定電流が遮断され、該差動増幅回路の電源電流が遮断されるため、消費電力を削減することができる。又、このように定電流を遮断して電源電流を遮断すると差動増幅回路の動作は停止される。しかしながら、入出力端子ＰＩＯへ出力される出力信号Ｕを、ＰチャネルＭＯＳトランジスタＴＰ１０及びＮチャネルＭＯＳトランジスタＴＮ１０のトランスファゲートで前述のようにバイパス出力することができるため、このように差動増幅回路が動作しなくても、必要な信号はバッファＢ１に入力され、入力信号Ｉとして内部回路に入力される。
【００４６】
以上説明した通り、本実施形態によれば、差動増幅回路に対して本発明の電流遮断回路に相当する回路を構成することができると共に、本発明のバイパス出力回路に相当するものをトランスファゲートによって構成することができる。又、本実施形態では内部回路において、前記入出力端子から外部回路への信号出力ありを示す信号入出力方向制御信号ＥＮを生成することができる。従って、本実施形態によれば、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、論理回路全体の総合的な消費電力を削減することができるという優れた効果を得ることができる。
【００４７】
【発明の効果】
以上説明した通り、本発明によれば、双方向バッファ回路としての機能を確保しながら、外部回路から内部回路へ入力する小振幅信号の論理状態の判定に用いる、差動増幅回路に流れる定常電流により生じる消費電力を削減することで、論理回路全体の総合的な消費電力を削減することができる小振幅信号インタフェイス用双方向バッファ回路を提供することができるという優れた効果を得ることができる。
【図面の簡単な説明】
【図１】従来の小振幅信号インタフェイス用入力バッファ回路の回路図
【図２】従来の小振幅信号インタフェイス用入力バッファ回路のより詳細な回路図
【図３】従来の小振幅信号インタフェイス用双方向バッファ回路の第１例の回路図
【図４】従来の小振幅信号インタフェイス用双方向バッファ回路の第２例の回路図
【図５】本発明の小振幅信号インタフェイス用双方向バッファ回路の基本的な構成を示すブロック図
【図６】本発明が適用された実施形態の小振幅信号インタフェイス用双方向バッファ回路の回路図
【符号の説明】
１０…内部回路
１２…バイパス出力回路
ＴＰ１〜ＴＰ３、ＴＰ１０…ＰチャネルＭＯＳトランジスタ
ＴＮ１〜ＴＮ３、ＴＮ１０…ＮチャネルＭＯＳトランジスタ
ＣＰ、ＣＰＡ…差動増幅回路
Ｂ１、Ｂ４…バッファ
Ｂ２…トライステート出力バッファ
Ｂ３…オープンドレイン出力バッファ
Ｉ１、Ｉ２…インバータ
ＰＩ…入力端子
ＰＩＯ…入出力端子
Ｉ…入力信号
Ｕ…出力信号
ＥＮ…信号入出力方向制御信号
Ｖｒｅｆ…参照電圧
ＶＤＤ…電源
ＧＮＤ…グランド
Claims (1)
- Ｈ状態の論理状態を示す電位及びＬ状態の論理状態を示す電位の振幅が、ＣＭＯＳレベルの振幅に比べて小さく規定された小振幅の信号を、単一の入出力端子から双方向で外部回路に対して入出力することができると共に、外部回路から伝達され入力された信号の電圧を、前記小振幅の中央値に対応する閾値電圧と比較する差動増幅回路を用いて、該入力信号の論理状態を判定し、該判定結果のＨ状態あるいはＬ状態の論理状態を内部回路へ出力する小振幅信号インタフェイス用双方向バッファ回路において、
少なくとも前記入出力端子から外部回路への信号出力ありを示す信号入出力方向制御信号を生成する手段と、
前記信号入出力方向制御信号によって前記信号出力ありが示される時には、前記差動増幅回路の差動増幅に用いる定電流を遮断し、当該差動増幅回路の出力をフローティング状態にする電流遮断回路と、
前記信号入出力方向制御信号によって前記信号出力ありが示される時には、前記入出力端子から外部回路へ出力する内部回路の信号を、前記差動増幅回路の出力へバイパス出力すると共に、該信号入出力方向制御信号によって前記信号出力なしが示される時には、該バイパス出力をフローティング状態にすることができるバイパス出力回路とを備え、
前記差動増幅回路の差動増幅に用いる定電流の遮断の分だけ、消費電力を削減するようにしたことを特徴とする小振幅信号インタフェイス用双方向バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00067496A JP3638167B2 (ja) | 1996-01-08 | 1996-01-08 | 小振幅信号インタフェイス用双方向バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00067496A JP3638167B2 (ja) | 1996-01-08 | 1996-01-08 | 小振幅信号インタフェイス用双方向バッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186578A JPH09186578A (ja) | 1997-07-15 |
| JP3638167B2 true JP3638167B2 (ja) | 2005-04-13 |
Family
ID=11480300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00067496A Expired - Lifetime JP3638167B2 (ja) | 1996-01-08 | 1996-01-08 | 小振幅信号インタフェイス用双方向バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3638167B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11203866A (ja) * | 1998-01-16 | 1999-07-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100506929B1 (ko) * | 2002-08-08 | 2005-08-09 | 삼성전자주식회사 | 동기형 반도체 메모리 장치의 입력버퍼 |
-
1996
- 1996-01-08 JP JP00067496A patent/JP3638167B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186578A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7425844B1 (en) | Input buffer for multiple differential I/O standards | |
| US6320423B1 (en) | MOS logic circuit and semiconductor apparatus including the same | |
| EP1024597B1 (en) | Output circuit for use in a semiconductor integrated circuit | |
| US6535031B1 (en) | Programmable logic integrated circuit devices with low voltage differential signaling capabilities | |
| EP0346876B1 (en) | Semiconductor integrated circuit having a CMOS inverter | |
| US4794276A (en) | Latch circuit tolerant of undefined control signals | |
| JPH04233320A (ja) | 状態遷移制御式の３安定出力バッファ | |
| US5469097A (en) | Translator circuit with symmetrical switching delays | |
| US4845388A (en) | TTL-CMOS input buffer | |
| JP3436400B2 (ja) | 半導体集積回路装置 | |
| JP3638167B2 (ja) | 小振幅信号インタフェイス用双方向バッファ回路 | |
| US4568844A (en) | Field effect transistor inverter-level shifter circuitry | |
| JPH07153908A (ja) | 半導体集積回路 | |
| JP2654275B2 (ja) | 双方向バッファ | |
| US5656955A (en) | Low power output buffer circuit | |
| US5619153A (en) | Fast swing-limited pullup circuit | |
| JPH09238065A (ja) | 半導体集積回路装置 | |
| JPH05326863A (ja) | 半導体集積回路 | |
| JPH05268048A (ja) | Ｃｍｏｓからｅｃｌへのレベル変換器 | |
| US5939900A (en) | Input buffer | |
| JP2500775B2 (ja) | 半導体集積回路 | |
| JP2728028B2 (ja) | 同時双方向入出力回路 | |
| JP3939041B2 (ja) | Ｃｍｏｓバッファ回路 | |
| JPH0637623A (ja) | 半導体集積回路装置 | |
| JPH08116248A (ja) | 入出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050107 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |