JP2004052046A - 導電薄膜パターンおよびその形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法、ならびにマイクロデバイスの製造方法 - Google Patents
導電薄膜パターンおよびその形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法、ならびにマイクロデバイスの製造方法 Download PDFInfo
- Publication number
- JP2004052046A JP2004052046A JP2002211670A JP2002211670A JP2004052046A JP 2004052046 A JP2004052046 A JP 2004052046A JP 2002211670 A JP2002211670 A JP 2002211670A JP 2002211670 A JP2002211670 A JP 2002211670A JP 2004052046 A JP2004052046 A JP 2004052046A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- pattern
- forming
- thin film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 125
- 238000000034 method Methods 0.000 title claims abstract description 78
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 76
- 239000010408 film Substances 0.000 claims abstract description 142
- 238000007747 plating Methods 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 239000007788 liquid Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 245
- 239000010949 copper Substances 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 14
- 230000005381 magnetic domain Effects 0.000 description 13
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000002356 single layer Substances 0.000 description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 238000003801 milling Methods 0.000 description 8
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000696 magnetic material Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 230000005330 Barkhausen effect Effects 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- GUBSQCSIIDQXLB-UHFFFAOYSA-N cobalt platinum Chemical compound [Co].[Pt].[Pt].[Pt] GUBSQCSIIDQXLB-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 229910001337 iron nitride Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
Abstract
【課題】高いアスペクト比を有する高精度の導電薄膜パターンおよびその形成方法を提供する。さらに、そのような導電薄膜パターンを含む薄膜磁気ヘッド、薄膜インダクタおよびマイクロデバイスを製造するための方法を提供する。
【解決手段】下地膜パターンを電極膜としためっき成長により形成した２つの導電層パターンとそれらに挟まれた中間導電層パターンとを含む積層構造を有するようにしたので、より厚みの大きい導電薄膜パターンが得られる。また、第１のレジストフレームを覆う中間導電層を形成したのち、第１のレジストフレームに対応した位置に第２のレジストフレームを形成するようにしたので、インターミキシングを発生させずに、第１および第２のレジストフレームを積層することができる。このため、より大きな厚みを有する導電薄膜パターンを容易かつ高精度に形成することができる。
【選択図】 図４
【解決手段】下地膜パターンを電極膜としためっき成長により形成した２つの導電層パターンとそれらに挟まれた中間導電層パターンとを含む積層構造を有するようにしたので、より厚みの大きい導電薄膜パターンが得られる。また、第１のレジストフレームを覆う中間導電層を形成したのち、第１のレジストフレームに対応した位置に第２のレジストフレームを形成するようにしたので、インターミキシングを発生させずに、第１および第２のレジストフレームを積層することができる。このため、より大きな厚みを有する導電薄膜パターンを容易かつ高精度に形成することができる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成された導電薄膜パターンおよびその形成方法ならびにこの導電薄膜パターンを含む薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法およびマイクロデバイスの製造方法に関する。
【０００２】
【従来の技術】
従来より、薄膜プロセスを利用して形成される電子・磁気デバイスにおいては、電流を流すための通路手段として、導電性の薄膜パターンが多用されている。例えば、薄膜磁気ヘッドや薄膜インダクタでは金属薄膜コイルが用いられ、半導体デバイスにおいては金属配線パターンが用いられている。
【０００３】
この種の導電薄膜パターンを基板上に形成する方法として、いわゆるフレームめっき法と呼ばれる方法が知られている。この方法は、基板上に形成された下地膜の上にフォトレジスト等からなる所望の開口パターン形状を有するレジストフレームを形成したのち、このレジストフレームの開口内の下地膜を電極膜とする電解めっきを行うことにより、下地膜上にめっき膜を成長させて導電薄膜パターンを形成する方法である。この方法は、例えば特公昭５６−３６７０６号公報に記載がある。
【０００４】
【発明が解決しようとする課題】
最近では、上記したようなデバイスのサイズを小型化すべく、導電薄膜パターンの縮小化が求められている。この場合、デバイスの性能を低下させずに導電薄膜パターンの平面サイズを縮小するためには、導電薄膜パターンの電流方向と直交する断面積を十分大きく確保することが必要であり、この結果、より高いアスペクト比が要求される。ここで、アスペクト比とは、矩形断面における、横寸法に対する高さ寸法の比である。
【０００５】
より高いアスペクト比を得るためには、フレームレジストの厚さを大きくしなければならないが、形成プロセス上、レジスト層の厚みには限界があり、その結果、十分な高さの導電薄膜パターンが得られない。レジスト層をあまりに厚く形成すると、フォトリソグラフィプロセスにおいて、フレームの枠内部分を溶解除去する現像の際に、レジストフレームが部分的に崩壊する等の問題が生じ、高精度のパターンを形成できないからである。
【０００６】
そこで、フレームめっきプロセスを複数回繰り返して導電薄膜パターンを複数層積層することにより、高いアスペクト比を有する導電薄膜パターンを得る方法（以下、繰り返しフレームめっき法という。）が提案されている。この方法によれば、たとえ１度のフレームめっきプロセスによって形成されるパターンの厚みは薄いものであっても、これを複数回繰り返して得られる積層体全体として見れば、高さ寸法の大きい断面形状を得ることができ、結果的に、高いアスペクト比が得られる。
【０００７】
ところで、フレームめっき法におけるレジストフレームの形成方法には、フォトレジスト層として液体フォトレジストを用いる方法（以下、液体レジスト法という。）と、フォトレジスト層としてドライフィルムレジストを用いる方法（以下、ドライレジスト法という。）とがある。液体レジスト法は、液状のフォトレジスト材料を塗布して硬化させ、露光マスクを用いた選択的露光を行ったのち、不要なレジスト部分を溶解除去する現像を行うことによりレジストフレームパターンを形成する方法である。ドライレジスト法は、シート状のフィルムレジストを下地膜上に張り付け、以下、上記と同様の露光および現像を行ってレジストフレームパターンを形成する方法であり、例えば特開平８−３３０７３６号公報に記載がある。
【０００８】
しかしながら、液体レジスト法を上記した繰り返しフレームめっき法に適用した場合には、高解像度のパターニングが可能である反面、次のような問題が生じる。すなわち、１層目のレジストフレーム上に２層目のレジストフレームとなる液体フォトレジスト層を形成したときに、１層目と２層目の間でインターミキシング（１層目のレジストフレームが再溶解して２層目のレジスト層と混じり合う現象）が起きてレジストパターンのくずれが生じる結果、高い寸法精度を有するレジストフレームの形成が困難となる。
【０００９】
一方、ドライレジスト法は、上記のような２層目のフレームレジストの形成の際にインターミキシングを起こすおそれは少ないが、その反面、高い解像度でのパターニングは困難である。このため、得られるレジストフレームのパターンピッチにも限界があり、およそ１００μｍ以下にすることは困難であった。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、本発明の第１の目的は、高いアスペクト比を有する高精度の導電薄膜パターンおよびその形成方法を提供することにある。本発明の第２の目的は、そのような導電薄膜パターンを含む薄膜磁気ヘッド、薄膜インダクタおよびマイクロデバイスを製造するための方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の導電薄膜パターンの形成方法は、基板上に、導電体よりなる下地膜を形成する第１の工程と、下地膜の上に、第１のレジストフレームを選択的に形成する第２の工程と、第１のレジストフレームをマスクとし、下地膜を電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターンを形成する第３の工程と、第１のレジストフレームおよび第１の導電層パターンを覆うように中間導電層を形成する第４の工程と、中間導電層上の、第１のレジストフレームに対応した位置に第２のレジストフレームを選択的に形成する第５の工程と、第２のレジストフレームをマスクとし、中間導電層を電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターンを形成する第６の工程と、第１および第２のレジストフレーム、これらのレジストフレームによって挟まれた部分の中間導電層、ならびに下地膜を除去することにより導電薄膜パターンの形成を完了する第７の工程とを含むようにしたものである。
【００１２】
本発明の薄膜磁気ヘッド、薄膜インダクタおよびマイクロデバイスの製造方法は、導電薄膜パターンを形成する工程が、基板上に、導電体よりなる下地膜を形成する第１の工程と、この下地膜の上に、第１のレジストフレームを選択的に形成する第２の工程と、この第１のレジストフレームをマスクとし、下地膜を電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターンを形成する第３の工程と、第１のレジストフレームおよび第１の導電層パターンを覆うように中間導電層を形成する第４の工程と、この中間導電層上の、第１のレジストフレームに対応した位置に第２のレジストフレームを選択的に形成する第５の工程と、この第２のレジストフレームをマスクとし、中間導電層を電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターンを形成する第６の工程と、第１および第２のレジストフレーム、これらのレジストフレームによって挟まれた部分の中間導電層、ならびに下地膜を除去することにより導電薄膜パターンの形成を完了する第７の工程とを含むようにしたものである。なお、マイクロデバイスとは、量子効果デバイスで代表されるようなナノメータスケールからマイクロメータオーダーに亘る電子・磁気デバイスやマイクロマシン等、導電薄膜パターンを含む全てのデバイスを指す。
【００１３】
本発明の導電薄膜パターンの形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法またはマイクロデバイスの製造方法では、第２のレジストフレームを形成する前に、第１のレジストフレームを覆うように中間導電層を形成するようにしたので、第１のレジストフレームとのインターミキシングを起こさずに第２のレジストフレームを形成することができる。このため、同一のパターン形状を有する複数のレジストフレームを容易かつ高精度に積層でき、単層構造の場合よりも厚みの大きな導電薄膜パターンを高い精度で形成することができる。
【００１４】
本発明の導電薄膜パターンの形成方法は、少なくとも第２のレジストフレームを、液体フォトレジスト材料を用いて形成する場合に特に有効である。液体フォトレジスト材料は、第１のレジストフレームとのインターミキシングを起こしやすいからである。また、第１および第２のレジストフレームの材料として液体フォトレジスト材料を用いた場合には、高解像度が得られるので、極めて微細なパターンの形成が可能であり、高アスペクト比とすることも可能である。また、第４の工程では、第１および第２の導電層パターンのうちの少なくとも一方と同一組成の材料を用いて中間導電層を形成するようにしてもよいし、異なる材料を用いるようにしてもよい。
【００１５】
本発明の薄膜磁気ヘッドの製造方法では、導電薄膜パターンを形成する工程を用いることにより、磁気記録を行うための信号磁界を発生させる薄膜コイルや導電リードとして機能する配線パターンを形成することが可能である。
【００１６】
本発明の導電薄膜パターンは、導電体よりなる下地膜パターンと、この下地膜パターンの上に、これを電極膜とした選択的めっき成長により形成された第１の導電層パターンと、この第１の導電層パターンの上に形成された中間導電層パターンと、この中間導電層パターンの上に、これを電極膜とした選択的めっき成長により形成された第２の導電層パターンとを有するようにしたものである。
【００１７】
本発明の導電薄膜パターンでは、導電体よりなる下地膜パターンの上に、めっき成長により形成した２つの導電層パターンとそれらに挟まれた中間導電層パターンとを含む積層構造を有するようにしたので、全体として単層構造の場合よりも厚みの大きいめっき膜パターンを容易に得ることができる。ここで、中間導電層パターンは、第１および第２の導電層パターンのうちの少なくとも一方と同一組成の材料からなるようにしてもよいし、異なる材料からなるようにしてもよい。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
［第１の実施の形態］
まず、図１ないし図４を参照して、本発明の第１の実施の形態に係る導電薄膜パターンが適用される薄膜磁気ヘッドについて説明する。
【００２０】
本実施の形態に係る薄膜磁気ヘッドは、基板上に形成された導電薄膜パターンとしてのコイルを含んでいる。このコイル部分については後に詳述することとし、まず、薄膜磁気ヘッドの概略構成について以下に説明する。
【００２１】
図１は、磁気ヘッド装置におけるスライダの一側面に形成された薄膜磁気ヘッド１０の構造を表す分解斜視図である。図２は、図１に示した矢印ＩＩ方向から眺めた平面図を表し、図３は、図２に示したＩＩＩ−ＩＩＩ線に沿った矢視方向断面図である。図１および図３に示したように、薄膜磁気ヘッド１０は、スライダの基体１００に近い側から順に、再生ヘッド部１０Ａと記録ヘッド部１０Ｂとが積層されて一体に構成されたものである。再生ヘッド部１０Ａは、磁気記録媒体に記録された磁気情報を再生するためのものであり、一方の記録ヘッド部１０Ｂは、磁気記録媒体に磁気情報を記録するためのものである。
【００２２】
再生ヘッド部１０Ａは、図１および図３に示したようにエアベアリング面（ＡＢＳ；Ａｉｒ Ｂｅａｒｉｎｇ Ｓｕｒｆａｃｅ ）１９に露出する側において、例えば、基体１００の上に、下部シールド層１１、下部ギャップ層１２、磁気抵抗効果（ＭＲ；Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）素子１０Ｃ、上部ギャップ層２０および上部シールド層２１が順に積層された構造を有している。
【００２３】
下部シールド層１１は、例えば、ニッケル鉄合金（ＮｉＦｅ）等の磁性材料により構成され、後述するＭＲ膜１４に不要な磁界の影響が及ばないようにする機能を有する。下部ギャップ層１２は、アルミナ（Ａｌ２ Ｏ３ ）や窒化アルミニウム（ＡｌＮ）等の絶縁材料からなり、下部シールド層１１とＭＲ膜１４との絶縁をするためのものである。ＭＲ素子１０Ｃは、ＭＲ膜１４と、その両隣に延在する一対の磁区制御層１５Ａ，１５Ｂ（以下、総称して「磁区制御層１５」という。）と、その磁区制御層１５の上に形成される一対の第１リード層１６Ａ，１６Ｂ（以下、総称して「第１リード層１６」という。）と、この第１リード層１６上に選択的に形成される一対の第２リード層１７Ａ，１７Ｂ（以下、総称して「第２リード層１７」という。）とを含んでいる。上部ギャップ層２０は、下部ギャップ層１２と同様に絶縁材料からなり、上部シールド層２１とＭＲ膜１４との間を絶縁するものである。上部シールド層２１は、下部シールド層１１と同様にニッケル鉄合金（ＮｉＦｅ）等の磁性材料により構成され、やはりＭＲ膜１４に不要な磁界の影響が及ばないようにするためのものである。この上部シールド層２１は、記録ヘッド部１０Ｂにおける下部磁極としての機能も兼ね備えている。なお、上部シールド層２１とは別の層として、新たに下部磁極を構成するようにしてもよい。
【００２４】
ＭＲ膜１４は、磁性材料を含む多層構造からなるスピンバルブ型のＭＲ膜であり、磁気記録媒体（図示せず）に記録された情報を読み出す機能を有するものである。ＭＲ膜１４の底面は下部ギャップ層１２に接し、上面は上部ギャップ層２０に接している。再生ヘッド部１０Ａでは、磁気記録媒体からの信号磁界に応じてＭＲ膜１４の電気抵抗が変化することを利用して、磁気記録媒体に記録された情報を再生するようになっている。なお、ＭＲ膜１４は、必ずしも上記のスピンバルブ型ＭＲ膜に限定されるものではなく、例えば、トンネル接合型ＭＲ（ＴＭＲ；Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）膜であってもよい。
【００２５】
一対の磁区制御層１５および一対の第１リード層１６は、図１に示したようにＭＲ膜１４の両側の下部ギャップ層１２上に順に積層されている。磁区制御層１５は、コバルト白金合金（ＣｏＰｔ）等を含む硬磁性材料により構成され、ＭＲ膜１４の記録トラック幅方向に対応する方向に沿った両隣に延在している。この磁区制御層１５は、ＭＲ膜１４に含まれる磁気感受層（図示せず）の磁区の向きを揃えて単磁区化することでバルクハウゼンノイズの発生を抑制するように機能する。第１リード層１６は、磁区制御層１５を介してＭＲ膜１４にセンス電流を流すための電流経路として機能するものであり、図１および図２に示したように第２リード層１７を介し、電極ＥＡ，ＥＢにそれぞれ接続されている。
【００２６】
このような構成を有する再生ヘッド部１０Ａでは、ＭＲ膜１４の磁気感受層の磁化方向が、磁気記録媒体からの信号磁界に応じて変化する。このため、ＭＲ膜１４に含まれる磁化固定層（図示せず）の磁化方向との相対的変化を生じる。この際、ＭＲ膜１４内にセンス電流を流すと、磁化方向の変化が磁気抵抗の変化として現れる。これを利用することにより信号磁界を検出し、磁気情報を再生するようになっている。
【００２７】
続いて、記録ヘッド部１０Ｂの構成について説明する。図１ないし図３に示したように、記録ヘッド部１０Ｂは、下部磁極としても機能する上部シールド層２１、記録ギャップ層４１、フォトレジスト層４２、コイル４３、フォトレジスト層４４および上部磁極４７を有している。
【００２８】
記録ギャップ層４１は、アルミナ等の絶縁材料よりなり、上部シールド層２１の上に形成される。この記録ギャップ層４１は、コイル４３の中心部に対応する位置に磁路形成のための開口部４１Ａを有している（図３参照）。コイル４３は、記録ギャップ層４１上にフォトレジスト層４２を介して、開口部４１Ａを中心として渦巻状の平面形状を有するように形成されている。さらに、コイル４３を覆うようにフォトレジスト層４４が所定のパターンに形成されている。ここで、フォトレジスト層４２，４４は、加熱処理によりキュアリングされている。なお、コイル４３の各端末は、電極４３Ｓ，４３Ｅにそれぞれ接続されている（図１および図２参照）。
【００２９】
記録ギャップ４１、開口部４１Ａおよびフォトレジスト層４２，４４の上には、例えば、ＮｉＦｅ合金あるいは窒化鉄（ＦｅＮ）等の高飽和磁束密度を有する磁性材料からなる上部磁極４７が形成されている。この上部磁極４７は、開口部４１Ａを介して上部シールド層２１と接触しており、磁気的に連結している。なお、図示しないが、アルミナ等からなるオーバーコート層が記録ヘッド部１０Ｂの上面全体を覆うように形成されている。
【００３０】
このような構成を有する記録ヘッド部１０Ｂは、コイル４３に流れる電流によって上部シールド層２１と上部磁極４７とを含んで構成される磁路内部に磁束を生じ、これにより記録ギャップ層４１の近傍に生ずる信号磁界によって磁気記録媒体１を磁化し、情報を記録するようになっている。
【００３１】
次に、図３および図４を参照して、本発明の重要な特徴部分であるコイル４３の構成について詳細に説明する。図４は、図３に示した薄膜磁気ヘッド１０の断面図においてコイル４３の近傍を拡大して示したものである。
【００３２】
本実施の形態のコイル４３は、フォトレジスト層４２上に形成され、積層構造を有している。ここで、フォトレジスト層４２が本発明における「基板」の一具体例に対応し、コイル４３が本発明における「導電薄膜パターン」の一具体例に対応する。このコイル４３は、図４に示したように、導電体よりなる下地膜パターン２と、この下地膜パターン２を電極膜とした選択的めっき成長により形成された第１の導電層パターン４と、この第１の導電層パターン４の上に形成された中間導電層パターン５と、この中間導電層パターン５を電極膜とした選択的めっき成長により形成された第２の導電層パターン７とを有するものである。ここで、コイル４３は、積層方向における矩形断面のアスペクト比が、３以上となるように形成することも十分に可能である。
【００３３】
第１および第２の導電層パターン４，７は、例えば、銅（Ｃｕ）、金（Ａｕ）または、白金（Ｐｔ）からなるものである。第１および第２の導電層パターン４，７は、例えば、それぞれ５０μｍの厚みを有する。中間導電層パターン５は、スパッタリングやＣＶＤ法などのドライ薄膜形成プロセスにより形成可能な導電体からなり、特に、第１および第２の導電層パターン４，７のうちの少なくとも一方と同一組成の材料からなるようにしてもよいし、異なる材料からなるようにしてもよい。中間導電層パターン５は、例えば、１００ｎｍの厚みを有する。中間導電層パターン５は、単層構造であってもよいし２層以上の積層構造を有していてもよい。下地膜パターン２は、中間導電層パターン５と同様にスパッタリングやＣＶＤ法などのドライ薄膜形成プロセスにより形成可能な導電体からなり、第１および第２の導電層パターン４，７のうちの少なくとも一方と同一組成の材料からなるようにしてもよいし、異なる材料からなるようにしてもよい。
【００３４】
上記の構成により、コイル４３は、導電体よりなる下地膜パターン２の上に、めっき成長により形成した第１および第２の導電層パターン４，７とそれらに挟まれた中間導電層パターン５とを含む積層構造を有するようにしたので、中間導電層パターン５がない単層構造の場合よりも大きな厚みを容易に得ることができる。その理由については後に詳述する。
【００３５】
次に、本実施の形態に係る薄膜磁気ヘッドの製造方法について説明する。なお、本発明の「導電薄膜パターンの形成方法」は、本実施の形態に係る薄膜磁気ヘッドの製造方法のうちの一部の工程をなすものであるので、以下、併せて説明する。
【００３６】
最初に、図１ないし図３を参照して、薄膜磁気ヘッド１０の製造方法の全容を説明する。
【００３７】
まず、基体１００となる基板上に、スパッタリング等によりニッケル鉄（ＮｉＦｅ）合金等の導電性磁性材料よりなる下部シールド層１１を形成したのち、この下部シールド層１１上にアルミナ等よりなる下部ギャップ層１２を形成する。次に、この下部ギャップ層１２上に、スピンバルブ構造を有するＭＲ膜１４となる多層膜を形成する。具体的には、スパッタリング等を用いて、いずれも図示しないが下地層、固定作用層、被固定層、非磁性層、磁気感受層および保護層とを順に積層する。続いて、フォトリソグラフィによるパターニングおよびイオンミリング等の処理を施し選択的に多層膜をエッチングすることでＭＲ膜１４を形成する。こののち、ＭＲ膜１４を挟んで対向するように、下部ギャップ層１２上に１対の磁区制御層１５（１５Ａ，１５Ｂ）を形成する。さらに、磁区制御層１５の上に、第１リード層１６（１６Ａ，１６Ｂ）と第２リード層１７（１７Ａ，１７Ｂ）とを順に形成する。こののち、下部ギャップ層１２、磁区制御層１５、第１リード層１６、第２リード層１７およびＭＲ膜１４を覆うように、例えばスパッタリングにより上部ギャップ層２０を形成する。この上部ギャップ層２０の上に、ＮｉＦｅ合金等の導電性磁性材料よりなる上部シールド層２１を選択的に形成する。
【００３８】
以上により、スピンバルブ型のＭＲ膜１４と、磁区制御層１５と、ＭＲ膜１４に対して成膜面に垂直な方向に電流を流すための経路（すなわち、上部シールド層２１、上部ギャップ層２０、下部ギャップ層１２および下部シールド層１１）とを有する再生ヘッド部１０Ａの形成が一応完了する。
【００３９】
続いて、再生ヘッド部１０Ａの上に、記録ヘッド部１０Ｂを形成する。具体的には、まず、スパッタリング等により、上部シールド層２１上に絶縁材料よりなる記録ギャップ層４１を選択的に形成したのち、この記録ギャップ層４１を部分的にエッチングし、磁路形成のための開口部４１Ａを形成する。
【００４０】
次に、記録ギャップ層４１の上に、フォトレジスト層４２を所定のパターンで形成し、加熱処理によりキュアリングしたのち、開口部４１Ａを中心として渦巻形状を有するコイル４３を形成する。なお、コイル４３の形成方法については、後に詳述する。このコイル４３を覆うようにして、スローハイトを決定するフォトレジスト層４４を所定のパターンに形成し、加熱処理によりキュアリングする。なお、スローハイトとは、コイル４３を埋め込んでいるフォトレジスト層４４の最前端からＡＢＳ１９までの距離を指す。こののち、フォトレジスト層４４上に、さらにコイルおよびフォトレジスト層を繰り返し形成するようにしてもよい。なお、本実施の形態では説明を単純化するため、コイルを１層のみ形成するようにした。
【００４１】
フォトレジスト層４４を形成した後、記録ギャップ層４１、開口部４１Ａおよびフォトレジスト層４４の上に、上部磁極４７を選択的に形成する。次に、この上部磁極４７をマスクとして、イオンミリング等により、記録ギャップ層４１を選択的にエッチングする。さらに、図示しないレジスト層を形成し、これと上部磁極４７とをマスクとして、ＡＢＳ１９が形成される領域の近傍領域において、上部シールド層２１を所定の深さまで選択的にエッチングする。これにより、記録ヘッド部１０Ｂの形成が一応完了する。
【００４２】
最後に、上部磁極４７を含むすべての構造物を覆うように、アルミナ等の絶縁材料よりなる図示しないオーバーコート層を形成する。こうして、再生ヘッド部１０Ａと記録ヘッド部１０Ｂとを有する薄膜磁気ヘッド１０の形成が完了する。
【００４３】
続いて、図４ないし図１５を参照して、本実施の形態の重要な特徴部分である記録ヘッド部１０Ｂに含まれるコイル４３の形成方法について詳細に説明する。なお、図５ないし図１５は、図４に示したコイル４３を形成する際の各工程を表す拡大断面図である。
【００４４】
コイル４３の形成工程は、基板上に、導電体よりなる下地膜２Ａを形成する第１の工程と、下地膜２Ａの上に、第１のレジストフレーム３を選択的に形成する第２の工程と、第１のレジストフレーム３をマスクとし、下地膜２Ａを電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターン４を形成する第３の工程と、第１のレジストフレーム３および第１の導電層パターン４を覆うように中間導電層５Ａを形成する第４の工程と、中間導電層５Ａ上の、第１のレジストフレーム３に対応した位置に第２のレジストフレーム６を選択的に形成する第５の工程と、第２のレジストフレーム６をマスクとし、中間導電層５Ａを電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターン７を形成する第６の工程と、第１および第２のレジストフレーム３，６、これらのレジストフレーム３，６によって挟まれた部分の中間導電層５Ａ、ならびに下地膜２Ａを除去する第７の工程とを含む。以下、各工程についてより詳細に説明する。
【００４５】
まず、図５に示したように第１の工程では、記録ギャップ層４１の上に形成されたフォトレジスト層４２の上に、スパッタリング法またはＣＶＤ法などのドライ薄膜形成プロセスによって、銅（Ｃｕ）、金（Ａｕ）または白金（Ｐｔ）などの導電体よりなる下地膜２Ａを形成する。
【００４６】
次いで、第２の工程では、下地膜２Ａを覆うように、例えば、液体フォトレジスト材料を用いて、スピンコート法などにより第１のレジスト層３Ａを形成する。液体フォトレジスト材料を用いることにより、より良好な解像度が得られる。ここでは、ホットプレートなどにより１１０℃の温度で３００秒間に亘って加熱処理を行うことが望ましい。こうすることにより、液体フォトレジスト中の残存溶剤濃度が適度になるからである。続いて、図６に示したように、マスクＭを介して選択的に第１のレジスト層３Ａを露光して潜像を形成したのち、所定の現像液を用いて非露光部分を溶解除去することにより現像し、さらに水洗および乾燥を行う。こうすることにより、図７に示したように、所望のパターン形状を有する第１のレジストフレーム３を形成する。
【００４７】
第３の工程では、図８に示したように、第１のレジストフレーム３をマスクとして用い、下地膜２Ａを電極膜として選択的めっき成長を行わせることにより銅、金または白金よりなる第１の導電層パターン４を形成する。この際、図８のように、必ずしも、第１の導電層パターン４の厚みを第１のレジストフレーム３の厚みよりも薄くする必要はなく、同等あるいは第１の導電膜パターン４をオーバーハングさせてもよい。
【００４８】
続く第４の工程では、図９に示したように、第１のレジストフレーム３および第１の導電層パターン４を覆うように、例えば、スパッタリング法またはＣＶＤ法などのドライ薄膜形成プロセスにより中間導電層５Ａを形成する。この場合、第１および第２の導電層パターン４，７のうちの少なくとも一方と同一組成の材料を用いて中間導電層５Ａを形成するようにしてもよい。この中間導電層５Ａの存在によって、次の工程で形成される第２のレジスト層６Ａと、第１のレジストフレーム３との完全な分離がなされる。
【００４９】
さらに、第５の工程では、図１０に示したように、中間導電層５Ａを覆うように、液体レジストを用いて、例えばスピンコート法などにより第２のレジスト層６Ａを塗布する。このとき、第１のレジストフレーム３と第２のレジスト層６Ａとは完全に分離されているのでインターミキシングは生じない。ここでは、第２の工程と同様に、ホットプレートなどにより１１０℃の温度で３００秒間に亘って加熱処理を行うことが望ましい。こののち、図示しないマスクを介して第１のレジストフレーム３に対応する領域の第２のレジスト層６Ａを選択的に露光して潜像を形成し、所定の現像液を用いて非露光部分を現像したのち、さらに水洗、乾燥を行う。こうすることにより、図１１に示したように、所望のパターン形状を有する第２のレジストフレーム６を形成する。
【００５０】
第６の工程では、図１２に示したように、第２のレジストフレーム６をマスクとして用い、中間導電層５Ａを電極膜とした選択的めっき成長を行わせることにより銅、金または白金よりなる第２の導電層パターン７を形成する。この際、図１２のように、必ずしも、第２の導電層パターン７の厚みを第２のレジストフレーム６の厚みよりも薄くする必要はなく、同等あるいは第２の導電膜パターン７をオーバーハングさせてもよい。
【００５１】
続いて、第７の工程では、図１３に示したように、全体を、例えばアセトン等の有機溶剤に浸漬し、揺動することにより、第２のレジストフレーム６を溶解、除去する。さらに、図１４に示したように、ミリング法などのドライエッチングやウェットエッチング、または反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）等により、第２の導電層パターン７をマスクに用いて第１のレジストフレーム３上の中間導電層５Ａを選択的に除去する。次いで、図１５に示したように、全体を、例えばアセトン等の有機溶剤に浸漬し、揺動させることにより、第１のレジストフレーム３を溶解、除去する。最後に、ウェットエッチング、ミリング法などのドライエッチングまたはＲＩＥなどにより、下地膜２Ａを選択的に除去する。こうすることにより、図４に示したように、高精度な寸法を有する導電薄膜パターンとしてのコイル４３が完成する。なお、以上の工程において、第１および第２の導電層パターン４，７、下地膜２Ａならびに中間導電層５Ａの厚さは、最終的な導電薄膜パターンであるコイル４３に要求されるアスペクト比（具体的には、断面積やコイルピッチ等）を考慮して決定される、このアスペクト比については後述する。
【００５２】
次に、本実施の形態の導電薄膜パターンの形成方法の作用について、比較例と対比して説明する。図１７および図１８は、本実施の形態に対する比較例としての薄膜磁気ヘッドの製造方法の一工程をそれぞれ表すものである。
【００５３】
図１７に示したように、この比較例では、まず第１のレジストフレーム１０３を形成し、次いで下地膜１０２Ａを電極膜として第１の導電層パターン１０４をめっき成長させたのち、中間導電層を形成することなく、例えば液体フォトレジスト材料を用いて第２のレジスト層１０６Ａを全面に亘って塗布している。このように、第１のレジストフレーム１０３および第１の導電層パターン１０４の上に直に第２のレジスト層１０６Ａを塗布するようにすると、第２のレジスト層１０６Ａの中に第１のレジストフレーム１０３の一部が拡散し、第１のレジストフレーム１０３と第２のレジスト層１０６Ａとの間においてインターミキシングが生じてしまう。インターミキシングによって、第１のレジストフレーム１０３と第２のレジスト層１０６Ａとの界面に現像液に対して不溶性の不溶解層１０８が形成され、その一部が第１の導電層パターン１０４の上にまで流動し、これを部分的に覆うことになる。このため、図１８に示したように、選択的に露光した第２のレジスト層１０６Ａに現像処理を施しても、この不溶解層１０８は現像液には溶解しないので、第２のレジストフレーム１０６の開口部１０９の底部（すなわち、第１の導電層パターン１０４の上面）に残存してしまう。このため、第１の導電層パターン１０４を電極膜として利用しためっき成長を行うことが困難となる。あるいは、たとえめっき成長を行うことができたとしても、より厚みが大きく、高精度な寸法形状を有する導電層パターンを形成することは困難となる。
【００５４】
これに対し本実施の形態では、図９ないし図１０に示したように、第２のレジスト層６Ａを塗布する前の工程において第１の導電層パターン４と第１のレジストフレーム３とを全て覆うように中間導電層５Ａを形成するようにした。このため、第１のレジストフレーム３と第２のレジスト層６Ａとは完全に分離されるのでインターミキシングは生じることがなく、したがって、上記のような不溶解層は生じない。よって、中間導電層５Ａを電極膜としためっき成長が良好に行われることになり、第２の導電層パターン７が高精度に形成可能となる。このため、全体として単層構造の場合よりも厚みが大きく、高精度な寸法を有するコイル４３を容易に得ることができる。特に、本実施の形態では、液体フォトレジストを用いて第１および第２のレジストフレーム３，６を形成するようにしたので、高い解像度が得られ、その結果、高いアスペクト比と微小な寸法およびピッチとを有するコイル４３を高精度に形成することができる。例えば、アスペクト比を３以上にすることも容易である。
【００５５】
したがって、本実施の形態によれば、コイル４３の平面サイズを十分縮小した場合であっても十分な精度とコイル断面積とを確保できる。このため、良好な導電性を示すコイル４３を形成することができ、コイルに通電したときの発熱の抑制と、磁気記録特性の向上とが可能となる。
【００５６】
【実施例】
さらに、本実施の形態における具体的な実施例について説明する。
【００５７】
本実施例では、上記した製造方法に基づき、以下の要領でコイル４３を形成した。図４ないし図１５を参照して詳細を説明する。
【００５８】
まず、図５に示したように、フォトレジスト層４２の上に、スパッタリング法により銅（Ｃｕ）からなる下地膜２Ａを約１００ｎｍの厚みとなるように形成した。スパッタリング条件は電力を１０００Ｗ、アルゴン（Ａｒ）流量を５．０×１０−２Ｌ／分、ガス圧力を２．７×１０−１Ｐａとし、直流スパッタリングをおこなった。
【００５９】
続いて、下地膜２Ａの上に、スピンコート法によって液体フォトレジストを塗布することにより、第１のレジスト層３Ａを５０μｍの膜厚となるように形成した。液体フォトレジストとしてクラリアントジャパン社製ＡＺＰ４６２０を用いた。こののち、ホットプレートにより、１１０℃の温度で３００秒間に亘って加熱処理を行った。
【００６０】
次に、図６に示したように、露光装置を用いて選択的にプロキシミティ露光（マスクと被露光体とを接触させず、互いに僅かな距離を空けて行う露光）をおこなった。ドーズ量設定を３０００ｍＪ／ｃｍ２ とし、マスクＭとして、３５μｍ幅の空隙が７０μｍピッチで１０ターンほど周回したパターンを有するものを使用した。こののち、濃度０．３Ｎ（規定）の水酸化カリウム（ＫＯＨ）水溶液を用いて、パドル法（２５０秒間の攪拌を１０回繰り返し）により現像をおこない、水洗および乾燥をおこなった。これにより、図７に示したように、厚みが５０μｍ、幅が３５μｍ（スペースの間隔も３５μｍ）であり、１０ターンの周回パターン形状である第１のレジストフレーム３を得た。なお、図４および図７ないし図１５においては、簡略化して４ターン分のパターン形状のみ示した。
【００６１】
次いで、図８に示したように、第１のレジストフレーム３をマスクとして用い、下地膜２Ａを電極膜としてめっき成長を行わせることにより第１の導電層パターン４を形成した。ここでは、硫酸銅浴によって５０μｍの厚みとなるように銅（Ｃｕ）膜からなる第１の導電層パターン４を形成した。
【００６２】
さらに、図９に示したように、第１のレジストフレーム３および第１の導電層パターン４を覆うように、スパッタリング法によって、銅からなる中間導電層５Ａを約１００ｎｍの厚みとなるように形成した。スパッタ条件は下地膜２Ａの形成方法と同様とした。すなわち、電力を１０００Ｗ、アルゴン（Ａｒ）流量を５．０×１０−２Ｌ／分、ガス圧力を２．７×１０−１Ｐａとして直流スパッタリングをおこなった。
【００６３】
こののち、図１０に示したように、中間導電層５Ａを覆うように、スピンコート法により液体フォトレジスト材料を塗布することにより、第２のレジスト層６を５０μｍの膜厚となるように形成した。液体フォトレジスト材料としては、クラリアントジャパン社製ＡＺＰ４６２０を用いた。こののち、ホットプレートにより、１１０℃の温度で３００秒間に亘って加熱処理を施した。
【００６４】
続いて、第１のレジスト層３を選択的に露光した際に用いたものと同じマスク（図示せず）を用いて、第２のレジスト層６を対象にプロキシミティ露光をおこなった。ドーズ量設定については３０００ｍＪ／ｃｍ２ とした。こののち、濃度０．３Ｎ（規定）の水酸化カリウム（ＫＯＨ）水溶液を用いて、パドル法（２５０秒間の攪拌を１０回繰り返し）により現像をおこない、水洗および乾燥をおこなった。これにより、図１１に示したように、第１のレジストフレーム３と同等の形状、すなわち厚みが５０μｍ、幅が３５μｍ（スペースの間隔も３５μｍ）であり、１０ターンの周回パターン形状である第２のレジストフレーム６を、第１のレジストフレーム３に対応する位置に得た。
【００６５】
さらに、図１２に示したように、第２のレジストフレーム６をマスクとして用い、中間導電層５Ａを電極膜としてめっき成長を行わせることにより第２の導電層パターン７を形成した。ここでは、硫酸銅浴によって５０μｍの厚みとなるように銅（Ｃｕ）膜からなる第２の導電層パターン７を形成した。
【００６６】
次に、図１３に示したように、全体を、アセトン等の有機溶剤に浸漬し、揺動することにより、第２のレジストフレーム６を溶解、剥離した。さらに、図１４に示したように、ミリング法により、第２の導電層パターン７をマスクに用いて、中間導電層５Ａの露出部分、すなわち、第１および第２のレジストフレーム３，６に挟まれていた部分を選択的に除去した。ミリング条件については、電源電力を５００Ｗ、電源電流値を５００ｍＡ、ガス圧力を４．０×１０−１Ｐａとした。ミリング角度は０°、すなわち、成膜面に対して垂直方向とした。
【００６７】
続いて、図１５に示したように、全体を、例えばアセトン等の有機溶剤に浸漬し、揺動させることにより、第２のレジストフレーム６と同様に第１のレジストフレーム３を溶解、剥離した。最後に、ミリング法により、下地膜２Ａの露出部分を選択的に除去した。ミリング条件については、中間導電層５の露出部分を選択的に除去した場合と同様に、電源電力を５００Ｗ、電源電流値を５００ｍＡ、ガス圧力を４．０×１０−１Ｐａとした。ミリング角度は０°、すなわち、積層面に対して垂直方向とした。
【００６８】
こうすることにより、図４に示した、幅が３５μｍであり、７０μｍのパターンピッチを有する導電薄膜パターンとしてのコイル４３を得ることができた。
【００６９】
以上の結果から、本実施例によれば、インターミキシングを起こさず、高い解像度が得られる第１および第２のレジストフレーム３Ａ，６Ａを形成することができ、高いアスペクト比と微小な寸法およびピッチとを有するコイル４３を高精度に形成可能であることがわかった。
【００７０】
［第２の実施の形態］
次に、本発明の第２実施の形態に係る導電薄膜パターンが適用される薄膜インダクタについて説明する。本実施の形態に係る薄膜インダクタは、基板上に形成された導電薄膜パターンとしてのコイルを含んでいる。
【００７１】
まず、薄膜インダクタの概略構成について、図４および図１６を参照して以下に説明する。
【００７２】
図１６は、薄膜インダクタ５０の構造を表す平面図である。図１６における矢視方向ＩＶ−ＩＶ線に沿った矢視方向断面図が、図４である。図４および図１６に示したように、薄膜インダクタ５０は、基板５２上に、コイル５３と第１の端子Ｔ１と第２の端子Ｔ２とが形成されたものである。基板５２は、例えば、表面にポリイミド等の絶縁層を備えたフェライト等からなり、コイル５３は、基板５２上を周回する渦巻形状を有する。コイル５３の両端末は、一方が第１の端子Ｔ１に接続され、他方が第２の端子Ｔ２にそれぞれ接続されている。なお、図示しないが、コイル５３と第１および第２の端子Ｔ１，Ｔ２との間には、基板５２とコイル５３とを全面に亘って覆うように形成された絶縁材料からなる保護膜が存在している。ただし、この保護膜にはコイル５３の両端部に対応する部分にそれぞれスルーホール（貫通孔）が形成されており、それらのスルーホールを通じて第１および第２の端子Ｔ１，Ｔ２の各一端とコイル５３の各端部（外周端および内周端）とがそれぞれ接続されている。ここで、コイル５３が本発明における「導電薄膜パターン」の一具体例に対応する。
【００７３】
図４に示したように、コイル５３は第１の実施の形態におけるコイル４３と同様に、導電体よりなる下地膜パターン２と、この下地膜パターン２を電極膜とした選択的めっき成長により形成された第１の導電層パターン４と、この第１の導電層パターン４の上に形成された中間導電層パターン５と、この中間導電層パターン５上の、第１の導電層パターン４に対応する位置に、中間導電層パターン５を電極膜とした選択的めっき成長により形成された第２の導電層パターン７とを有するものである。このコイル５３は、電気回路内にインダクタンスを与えるものとして組み込まれるものであり、電流を流した時に生じる磁気作用を応用することにより、例えば、電圧の変換やノイズの制御などを行う機能を有する。
【００７４】
次に、薄膜インダクタ５０の製造方法について、図４および図１６を参照して以下に説明する。
【００７５】
まず、表面にポリイミド等の絶縁層を形成したフェライト等からなる基板５２を用意し、その基板５２上に、銅などの導電体を用いて下地膜２Ａを形成する。次に、下地膜２Ａの上に、フォトリソグラフィ等により第１のレジストフレーム３を選択的に形成したのち、この第１のレジストフレーム３をマスクとし、下地膜２Ａを電極膜とした選択的めっき成長により、第１の導電層パターン４を形成する。さらに、第１のレジストフレーム３および第１の導電層パターン４を覆うように中間導電層５Ａを形成する。続いて、中間導電層５Ａ上の、第１のレジストフレーム３に対応した位置に第２のレジストフレーム６を選択的に形成する。第２のレジストフレーム６を形成したのち、これをマスクとし、中間導電層５Ａを電極膜とした選択的めっき成長により、第２の導電層パターン７を形成する。さらに、第１および第２のレジストフレーム３，６、これらによって挟まれた部分の中間導電層５Ａ、ならびに下地膜２Ａを除去することによりコイル５３が完成する。
【００７６】
コイル５３と基板５２とを全面に亘って保護膜で覆ったのち、その保護膜のコイル５３の各端末部分に対応する位置にスルーホールを形成する。次いで、そのスルーホールを通してコイル５３の一端に第１の端子Ｔ１の一端を接続し、他端に第２の端子Ｔ２の一端を接続することにより、薄膜インダクタ５０が完成する。
【００７７】
以上のように、本実施の形態によれば、第１のレジストフレーム３をマスクとし、下地膜２Ａを電極膜とした選択的めっき成長により第１の導電層パターン４を形成したのち、第１のレジストフレーム３および第１の導電層パターン４を覆うように中間導電層５Ａを形成し、中間導電層５Ａ上の、第１のレジストフレーム３に対応した位置に第２のレジストフレーム６を選択的に形成するようにしたので、インターミキシングを発生させずに、第１および第２のレジストフレーム３，６と中間導電層５Ａとを積層することができる。このため、単層構造の場合よりも厚みが大きく、高精度な寸法を有するコイル５３を得ることができる。特に、液体フォトレジストを用いて第１および第２のレジストフレーム３，６を形成する場合には、高い解像度が得られる。よって、高いアスペクト比と微小な寸法およびピッチとを有するコイル５３を高精度に形成することができる。
【００７８】
したがって、本実施の形態によれば、コイル５３の平面サイズを十分縮小した場合であっても十分な精度とコイル断面積とを確保できる。このため、コイルターン数が大きいにもかかわらず、素子全体のサイズおよび素子の抵抗値を小さく抑えることができ、コイル５３に通電したときの発熱も抑えることができる。その結果、インダクタ素子としての性能向上が可能となる。
【００７９】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は、これらの実施の形態および変形例に限定されず、種々変形可能である。例えば、本実施の形態および実施例では、２層構造の導電薄膜パターンについて説明したが、３層以上の積層構造を有する場合にも適用可能である。
【００８０】
さらに、本実施の形態および実施例では、導電薄膜パターンの形成方法を薄膜磁気ヘッドおよび薄膜インダクタの製造方法に適用する例について説明したが、他のマイクロデバイス、例えば、マイクロモータ等のマイクロアクチュエータ、半導体デバイス等の電子・磁気デバイスまたは磁気マイクロマシンに代表されるマイクロマシンの製造方法にも適用可能である。マイクロアクチュエータの他の例としては、圧電マイクロアクチュエータ、超音波マイクロアクチュエータ、静電マイクロアクチュエータ、熱駆動型マイクロアクチュエータ等が挙げられる。電子・磁気デバイスの他の例としては、薄膜トランス、薄膜磁気センサあるいは各種表示デバイスがある。これらの各種マイクロデバイスに本実施の形態の製造方法を適用した場合には、各々のマイクロデバイスにおける発熱の抑制が可能となり、性能の向上が見込まれる。
【００８１】
さらに、また、本実施の形態および実施例では、銅、金または白金を各導電層に用いるようにしたが、これに限定されない。例えば、タンタル等の金属、または、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の非金属の導電体を適用することも可能である。
【００８２】
【発明の効果】
以上、説明したように、請求項１ないし請求項３のいずれか１項に記載の導電薄膜パターンの形成方法によれば、第２のレジストフレームを形成する前に、第１のレジストフレームを覆うように中間導電層を形成するようにしたので、同一のパターン形状を有する複数のレジストフレームをインターミキシングを起こさずに積層できる。このため、単層構造の場合と比べて大きな厚みを有する導電薄膜パターンを容易かつ高精度に形成することができる。
【００８３】
特に、請求項２に記載の導電薄膜パターンの形成方法によれば、液体フォトレジスト材料を用いるようにしたので、高い解像度が得られる。したがって、高いアスペクト比を有する導電薄膜パターンを高精度に形成することも可能になる。
【００８４】
請求項４ないし請求項６のいずれか１項に記載の薄膜磁気ヘッドの製造方法、請求項７または請求項８に記載の薄膜インダクタの製造方法または請求項９に記載のマイクロデバイスの製造方法によれば、導電薄膜パターンを形成する工程が、上記した第１ないし第７の工程を含むようにしたので、同一のパターン形状を有する複数のレジストフレームをインターミキシングを起こさずに積層でき、単層構造の場合と比べて大きな厚みを有する導電薄膜パターンを容易かつ高精度に形成することができる。
【００８５】
請求項１０に記載の導電薄膜パターンによれば、導電体よりなる下地膜パターンと、これを電極膜としためっき成長により形成された第１の導電層パターンと、中間導電層パターンと、これを電極膜としためっき成長により形成された第２の導電層パターンとが順に積層された構造としたので、中間導電層パターンを挟まずに形成された単層構造のめっき膜パターンよりも、容易に高いアスペクト比を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る薄膜磁気ヘッドの構成を示す分解斜視図である。
【図２】図１に示した薄膜磁気ヘッドのＩＩ矢視方向から見た構造を示す平面図である。
【図３】図１に示した薄膜磁気ヘッドの図２におけるＩＩＩ−ＩＩＩ線に沿った矢視方向の構造を示す断面図である。
【図４】図１に示した薄膜磁気ヘッドの図２におけるＩＩＩ−ＩＩＩ線に沿った矢視方向の構造の一部を示す拡大断面図である。
【図５】本実施の形態に係る薄膜磁気ヘッドの製造方法における一工程を表す拡大断面図である。
【図６】図５に続く一工程を表す拡大断面図である。
【図７】図６に続く一工程を表す拡大断面図である。
【図８】図７に続く一工程を表す拡大断面図である。
【図９】図８に続く一工程を表す拡大断面図である。
【図１０】図９に続く一工程を表す拡大断面図である。
【図１１】図１０に続く一工程を表す拡大断面図である。
【図１２】図１１に続く一工程を表す拡大断面図である。
【図１３】図１２に続く一工程を表す拡大断面図である。
【図１４】図１３に続く一工程を表す拡大断面図である。
【図１５】図１４に続く一工程を表す拡大断面図である。
【図１６】本発明の実施の形態に係る薄膜インダクタの構成を示す平面図である。
【図１７】比較例としての薄膜磁気ヘッドの製造方法における一工程を表す拡大断面図である。
【図１８】図１７に続く一工程を表す拡大断面図である。
【符号の説明】
２…下地膜、３…第１のレジストフレーム、４…第１の導電層パターン、５…中間導電層パターン、６…第２のレジストフレーム、７…第２の導電層パターン、１０…薄膜磁気ヘッド、４３（５３）…コイル、５０…薄膜インダクタ、５２…基板。
【発明の属する技術分野】
本発明は、基板上に形成された導電薄膜パターンおよびその形成方法ならびにこの導電薄膜パターンを含む薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法およびマイクロデバイスの製造方法に関する。
【０００２】
【従来の技術】
従来より、薄膜プロセスを利用して形成される電子・磁気デバイスにおいては、電流を流すための通路手段として、導電性の薄膜パターンが多用されている。例えば、薄膜磁気ヘッドや薄膜インダクタでは金属薄膜コイルが用いられ、半導体デバイスにおいては金属配線パターンが用いられている。
【０００３】
この種の導電薄膜パターンを基板上に形成する方法として、いわゆるフレームめっき法と呼ばれる方法が知られている。この方法は、基板上に形成された下地膜の上にフォトレジスト等からなる所望の開口パターン形状を有するレジストフレームを形成したのち、このレジストフレームの開口内の下地膜を電極膜とする電解めっきを行うことにより、下地膜上にめっき膜を成長させて導電薄膜パターンを形成する方法である。この方法は、例えば特公昭５６−３６７０６号公報に記載がある。
【０００４】
【発明が解決しようとする課題】
最近では、上記したようなデバイスのサイズを小型化すべく、導電薄膜パターンの縮小化が求められている。この場合、デバイスの性能を低下させずに導電薄膜パターンの平面サイズを縮小するためには、導電薄膜パターンの電流方向と直交する断面積を十分大きく確保することが必要であり、この結果、より高いアスペクト比が要求される。ここで、アスペクト比とは、矩形断面における、横寸法に対する高さ寸法の比である。
【０００５】
より高いアスペクト比を得るためには、フレームレジストの厚さを大きくしなければならないが、形成プロセス上、レジスト層の厚みには限界があり、その結果、十分な高さの導電薄膜パターンが得られない。レジスト層をあまりに厚く形成すると、フォトリソグラフィプロセスにおいて、フレームの枠内部分を溶解除去する現像の際に、レジストフレームが部分的に崩壊する等の問題が生じ、高精度のパターンを形成できないからである。
【０００６】
そこで、フレームめっきプロセスを複数回繰り返して導電薄膜パターンを複数層積層することにより、高いアスペクト比を有する導電薄膜パターンを得る方法（以下、繰り返しフレームめっき法という。）が提案されている。この方法によれば、たとえ１度のフレームめっきプロセスによって形成されるパターンの厚みは薄いものであっても、これを複数回繰り返して得られる積層体全体として見れば、高さ寸法の大きい断面形状を得ることができ、結果的に、高いアスペクト比が得られる。
【０００７】
ところで、フレームめっき法におけるレジストフレームの形成方法には、フォトレジスト層として液体フォトレジストを用いる方法（以下、液体レジスト法という。）と、フォトレジスト層としてドライフィルムレジストを用いる方法（以下、ドライレジスト法という。）とがある。液体レジスト法は、液状のフォトレジスト材料を塗布して硬化させ、露光マスクを用いた選択的露光を行ったのち、不要なレジスト部分を溶解除去する現像を行うことによりレジストフレームパターンを形成する方法である。ドライレジスト法は、シート状のフィルムレジストを下地膜上に張り付け、以下、上記と同様の露光および現像を行ってレジストフレームパターンを形成する方法であり、例えば特開平８−３３０７３６号公報に記載がある。
【０００８】
しかしながら、液体レジスト法を上記した繰り返しフレームめっき法に適用した場合には、高解像度のパターニングが可能である反面、次のような問題が生じる。すなわち、１層目のレジストフレーム上に２層目のレジストフレームとなる液体フォトレジスト層を形成したときに、１層目と２層目の間でインターミキシング（１層目のレジストフレームが再溶解して２層目のレジスト層と混じり合う現象）が起きてレジストパターンのくずれが生じる結果、高い寸法精度を有するレジストフレームの形成が困難となる。
【０００９】
一方、ドライレジスト法は、上記のような２層目のフレームレジストの形成の際にインターミキシングを起こすおそれは少ないが、その反面、高い解像度でのパターニングは困難である。このため、得られるレジストフレームのパターンピッチにも限界があり、およそ１００μｍ以下にすることは困難であった。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、本発明の第１の目的は、高いアスペクト比を有する高精度の導電薄膜パターンおよびその形成方法を提供することにある。本発明の第２の目的は、そのような導電薄膜パターンを含む薄膜磁気ヘッド、薄膜インダクタおよびマイクロデバイスを製造するための方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の導電薄膜パターンの形成方法は、基板上に、導電体よりなる下地膜を形成する第１の工程と、下地膜の上に、第１のレジストフレームを選択的に形成する第２の工程と、第１のレジストフレームをマスクとし、下地膜を電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターンを形成する第３の工程と、第１のレジストフレームおよび第１の導電層パターンを覆うように中間導電層を形成する第４の工程と、中間導電層上の、第１のレジストフレームに対応した位置に第２のレジストフレームを選択的に形成する第５の工程と、第２のレジストフレームをマスクとし、中間導電層を電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターンを形成する第６の工程と、第１および第２のレジストフレーム、これらのレジストフレームによって挟まれた部分の中間導電層、ならびに下地膜を除去することにより導電薄膜パターンの形成を完了する第７の工程とを含むようにしたものである。
【００１２】
本発明の薄膜磁気ヘッド、薄膜インダクタおよびマイクロデバイスの製造方法は、導電薄膜パターンを形成する工程が、基板上に、導電体よりなる下地膜を形成する第１の工程と、この下地膜の上に、第１のレジストフレームを選択的に形成する第２の工程と、この第１のレジストフレームをマスクとし、下地膜を電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターンを形成する第３の工程と、第１のレジストフレームおよび第１の導電層パターンを覆うように中間導電層を形成する第４の工程と、この中間導電層上の、第１のレジストフレームに対応した位置に第２のレジストフレームを選択的に形成する第５の工程と、この第２のレジストフレームをマスクとし、中間導電層を電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターンを形成する第６の工程と、第１および第２のレジストフレーム、これらのレジストフレームによって挟まれた部分の中間導電層、ならびに下地膜を除去することにより導電薄膜パターンの形成を完了する第７の工程とを含むようにしたものである。なお、マイクロデバイスとは、量子効果デバイスで代表されるようなナノメータスケールからマイクロメータオーダーに亘る電子・磁気デバイスやマイクロマシン等、導電薄膜パターンを含む全てのデバイスを指す。
【００１３】
本発明の導電薄膜パターンの形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法またはマイクロデバイスの製造方法では、第２のレジストフレームを形成する前に、第１のレジストフレームを覆うように中間導電層を形成するようにしたので、第１のレジストフレームとのインターミキシングを起こさずに第２のレジストフレームを形成することができる。このため、同一のパターン形状を有する複数のレジストフレームを容易かつ高精度に積層でき、単層構造の場合よりも厚みの大きな導電薄膜パターンを高い精度で形成することができる。
【００１４】
本発明の導電薄膜パターンの形成方法は、少なくとも第２のレジストフレームを、液体フォトレジスト材料を用いて形成する場合に特に有効である。液体フォトレジスト材料は、第１のレジストフレームとのインターミキシングを起こしやすいからである。また、第１および第２のレジストフレームの材料として液体フォトレジスト材料を用いた場合には、高解像度が得られるので、極めて微細なパターンの形成が可能であり、高アスペクト比とすることも可能である。また、第４の工程では、第１および第２の導電層パターンのうちの少なくとも一方と同一組成の材料を用いて中間導電層を形成するようにしてもよいし、異なる材料を用いるようにしてもよい。
【００１５】
本発明の薄膜磁気ヘッドの製造方法では、導電薄膜パターンを形成する工程を用いることにより、磁気記録を行うための信号磁界を発生させる薄膜コイルや導電リードとして機能する配線パターンを形成することが可能である。
【００１６】
本発明の導電薄膜パターンは、導電体よりなる下地膜パターンと、この下地膜パターンの上に、これを電極膜とした選択的めっき成長により形成された第１の導電層パターンと、この第１の導電層パターンの上に形成された中間導電層パターンと、この中間導電層パターンの上に、これを電極膜とした選択的めっき成長により形成された第２の導電層パターンとを有するようにしたものである。
【００１７】
本発明の導電薄膜パターンでは、導電体よりなる下地膜パターンの上に、めっき成長により形成した２つの導電層パターンとそれらに挟まれた中間導電層パターンとを含む積層構造を有するようにしたので、全体として単層構造の場合よりも厚みの大きいめっき膜パターンを容易に得ることができる。ここで、中間導電層パターンは、第１および第２の導電層パターンのうちの少なくとも一方と同一組成の材料からなるようにしてもよいし、異なる材料からなるようにしてもよい。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
［第１の実施の形態］
まず、図１ないし図４を参照して、本発明の第１の実施の形態に係る導電薄膜パターンが適用される薄膜磁気ヘッドについて説明する。
【００２０】
本実施の形態に係る薄膜磁気ヘッドは、基板上に形成された導電薄膜パターンとしてのコイルを含んでいる。このコイル部分については後に詳述することとし、まず、薄膜磁気ヘッドの概略構成について以下に説明する。
【００２１】
図１は、磁気ヘッド装置におけるスライダの一側面に形成された薄膜磁気ヘッド１０の構造を表す分解斜視図である。図２は、図１に示した矢印ＩＩ方向から眺めた平面図を表し、図３は、図２に示したＩＩＩ−ＩＩＩ線に沿った矢視方向断面図である。図１および図３に示したように、薄膜磁気ヘッド１０は、スライダの基体１００に近い側から順に、再生ヘッド部１０Ａと記録ヘッド部１０Ｂとが積層されて一体に構成されたものである。再生ヘッド部１０Ａは、磁気記録媒体に記録された磁気情報を再生するためのものであり、一方の記録ヘッド部１０Ｂは、磁気記録媒体に磁気情報を記録するためのものである。
【００２２】
再生ヘッド部１０Ａは、図１および図３に示したようにエアベアリング面（ＡＢＳ；Ａｉｒ Ｂｅａｒｉｎｇ Ｓｕｒｆａｃｅ ）１９に露出する側において、例えば、基体１００の上に、下部シールド層１１、下部ギャップ層１２、磁気抵抗効果（ＭＲ；Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）素子１０Ｃ、上部ギャップ層２０および上部シールド層２１が順に積層された構造を有している。
【００２３】
下部シールド層１１は、例えば、ニッケル鉄合金（ＮｉＦｅ）等の磁性材料により構成され、後述するＭＲ膜１４に不要な磁界の影響が及ばないようにする機能を有する。下部ギャップ層１２は、アルミナ（Ａｌ２ Ｏ３ ）や窒化アルミニウム（ＡｌＮ）等の絶縁材料からなり、下部シールド層１１とＭＲ膜１４との絶縁をするためのものである。ＭＲ素子１０Ｃは、ＭＲ膜１４と、その両隣に延在する一対の磁区制御層１５Ａ，１５Ｂ（以下、総称して「磁区制御層１５」という。）と、その磁区制御層１５の上に形成される一対の第１リード層１６Ａ，１６Ｂ（以下、総称して「第１リード層１６」という。）と、この第１リード層１６上に選択的に形成される一対の第２リード層１７Ａ，１７Ｂ（以下、総称して「第２リード層１７」という。）とを含んでいる。上部ギャップ層２０は、下部ギャップ層１２と同様に絶縁材料からなり、上部シールド層２１とＭＲ膜１４との間を絶縁するものである。上部シールド層２１は、下部シールド層１１と同様にニッケル鉄合金（ＮｉＦｅ）等の磁性材料により構成され、やはりＭＲ膜１４に不要な磁界の影響が及ばないようにするためのものである。この上部シールド層２１は、記録ヘッド部１０Ｂにおける下部磁極としての機能も兼ね備えている。なお、上部シールド層２１とは別の層として、新たに下部磁極を構成するようにしてもよい。
【００２４】
ＭＲ膜１４は、磁性材料を含む多層構造からなるスピンバルブ型のＭＲ膜であり、磁気記録媒体（図示せず）に記録された情報を読み出す機能を有するものである。ＭＲ膜１４の底面は下部ギャップ層１２に接し、上面は上部ギャップ層２０に接している。再生ヘッド部１０Ａでは、磁気記録媒体からの信号磁界に応じてＭＲ膜１４の電気抵抗が変化することを利用して、磁気記録媒体に記録された情報を再生するようになっている。なお、ＭＲ膜１４は、必ずしも上記のスピンバルブ型ＭＲ膜に限定されるものではなく、例えば、トンネル接合型ＭＲ（ＴＭＲ；Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）膜であってもよい。
【００２５】
一対の磁区制御層１５および一対の第１リード層１６は、図１に示したようにＭＲ膜１４の両側の下部ギャップ層１２上に順に積層されている。磁区制御層１５は、コバルト白金合金（ＣｏＰｔ）等を含む硬磁性材料により構成され、ＭＲ膜１４の記録トラック幅方向に対応する方向に沿った両隣に延在している。この磁区制御層１５は、ＭＲ膜１４に含まれる磁気感受層（図示せず）の磁区の向きを揃えて単磁区化することでバルクハウゼンノイズの発生を抑制するように機能する。第１リード層１６は、磁区制御層１５を介してＭＲ膜１４にセンス電流を流すための電流経路として機能するものであり、図１および図２に示したように第２リード層１７を介し、電極ＥＡ，ＥＢにそれぞれ接続されている。
【００２６】
このような構成を有する再生ヘッド部１０Ａでは、ＭＲ膜１４の磁気感受層の磁化方向が、磁気記録媒体からの信号磁界に応じて変化する。このため、ＭＲ膜１４に含まれる磁化固定層（図示せず）の磁化方向との相対的変化を生じる。この際、ＭＲ膜１４内にセンス電流を流すと、磁化方向の変化が磁気抵抗の変化として現れる。これを利用することにより信号磁界を検出し、磁気情報を再生するようになっている。
【００２７】
続いて、記録ヘッド部１０Ｂの構成について説明する。図１ないし図３に示したように、記録ヘッド部１０Ｂは、下部磁極としても機能する上部シールド層２１、記録ギャップ層４１、フォトレジスト層４２、コイル４３、フォトレジスト層４４および上部磁極４７を有している。
【００２８】
記録ギャップ層４１は、アルミナ等の絶縁材料よりなり、上部シールド層２１の上に形成される。この記録ギャップ層４１は、コイル４３の中心部に対応する位置に磁路形成のための開口部４１Ａを有している（図３参照）。コイル４３は、記録ギャップ層４１上にフォトレジスト層４２を介して、開口部４１Ａを中心として渦巻状の平面形状を有するように形成されている。さらに、コイル４３を覆うようにフォトレジスト層４４が所定のパターンに形成されている。ここで、フォトレジスト層４２，４４は、加熱処理によりキュアリングされている。なお、コイル４３の各端末は、電極４３Ｓ，４３Ｅにそれぞれ接続されている（図１および図２参照）。
【００２９】
記録ギャップ４１、開口部４１Ａおよびフォトレジスト層４２，４４の上には、例えば、ＮｉＦｅ合金あるいは窒化鉄（ＦｅＮ）等の高飽和磁束密度を有する磁性材料からなる上部磁極４７が形成されている。この上部磁極４７は、開口部４１Ａを介して上部シールド層２１と接触しており、磁気的に連結している。なお、図示しないが、アルミナ等からなるオーバーコート層が記録ヘッド部１０Ｂの上面全体を覆うように形成されている。
【００３０】
このような構成を有する記録ヘッド部１０Ｂは、コイル４３に流れる電流によって上部シールド層２１と上部磁極４７とを含んで構成される磁路内部に磁束を生じ、これにより記録ギャップ層４１の近傍に生ずる信号磁界によって磁気記録媒体１を磁化し、情報を記録するようになっている。
【００３１】
次に、図３および図４を参照して、本発明の重要な特徴部分であるコイル４３の構成について詳細に説明する。図４は、図３に示した薄膜磁気ヘッド１０の断面図においてコイル４３の近傍を拡大して示したものである。
【００３２】
本実施の形態のコイル４３は、フォトレジスト層４２上に形成され、積層構造を有している。ここで、フォトレジスト層４２が本発明における「基板」の一具体例に対応し、コイル４３が本発明における「導電薄膜パターン」の一具体例に対応する。このコイル４３は、図４に示したように、導電体よりなる下地膜パターン２と、この下地膜パターン２を電極膜とした選択的めっき成長により形成された第１の導電層パターン４と、この第１の導電層パターン４の上に形成された中間導電層パターン５と、この中間導電層パターン５を電極膜とした選択的めっき成長により形成された第２の導電層パターン７とを有するものである。ここで、コイル４３は、積層方向における矩形断面のアスペクト比が、３以上となるように形成することも十分に可能である。
【００３３】
第１および第２の導電層パターン４，７は、例えば、銅（Ｃｕ）、金（Ａｕ）または、白金（Ｐｔ）からなるものである。第１および第２の導電層パターン４，７は、例えば、それぞれ５０μｍの厚みを有する。中間導電層パターン５は、スパッタリングやＣＶＤ法などのドライ薄膜形成プロセスにより形成可能な導電体からなり、特に、第１および第２の導電層パターン４，７のうちの少なくとも一方と同一組成の材料からなるようにしてもよいし、異なる材料からなるようにしてもよい。中間導電層パターン５は、例えば、１００ｎｍの厚みを有する。中間導電層パターン５は、単層構造であってもよいし２層以上の積層構造を有していてもよい。下地膜パターン２は、中間導電層パターン５と同様にスパッタリングやＣＶＤ法などのドライ薄膜形成プロセスにより形成可能な導電体からなり、第１および第２の導電層パターン４，７のうちの少なくとも一方と同一組成の材料からなるようにしてもよいし、異なる材料からなるようにしてもよい。
【００３４】
上記の構成により、コイル４３は、導電体よりなる下地膜パターン２の上に、めっき成長により形成した第１および第２の導電層パターン４，７とそれらに挟まれた中間導電層パターン５とを含む積層構造を有するようにしたので、中間導電層パターン５がない単層構造の場合よりも大きな厚みを容易に得ることができる。その理由については後に詳述する。
【００３５】
次に、本実施の形態に係る薄膜磁気ヘッドの製造方法について説明する。なお、本発明の「導電薄膜パターンの形成方法」は、本実施の形態に係る薄膜磁気ヘッドの製造方法のうちの一部の工程をなすものであるので、以下、併せて説明する。
【００３６】
最初に、図１ないし図３を参照して、薄膜磁気ヘッド１０の製造方法の全容を説明する。
【００３７】
まず、基体１００となる基板上に、スパッタリング等によりニッケル鉄（ＮｉＦｅ）合金等の導電性磁性材料よりなる下部シールド層１１を形成したのち、この下部シールド層１１上にアルミナ等よりなる下部ギャップ層１２を形成する。次に、この下部ギャップ層１２上に、スピンバルブ構造を有するＭＲ膜１４となる多層膜を形成する。具体的には、スパッタリング等を用いて、いずれも図示しないが下地層、固定作用層、被固定層、非磁性層、磁気感受層および保護層とを順に積層する。続いて、フォトリソグラフィによるパターニングおよびイオンミリング等の処理を施し選択的に多層膜をエッチングすることでＭＲ膜１４を形成する。こののち、ＭＲ膜１４を挟んで対向するように、下部ギャップ層１２上に１対の磁区制御層１５（１５Ａ，１５Ｂ）を形成する。さらに、磁区制御層１５の上に、第１リード層１６（１６Ａ，１６Ｂ）と第２リード層１７（１７Ａ，１７Ｂ）とを順に形成する。こののち、下部ギャップ層１２、磁区制御層１５、第１リード層１６、第２リード層１７およびＭＲ膜１４を覆うように、例えばスパッタリングにより上部ギャップ層２０を形成する。この上部ギャップ層２０の上に、ＮｉＦｅ合金等の導電性磁性材料よりなる上部シールド層２１を選択的に形成する。
【００３８】
以上により、スピンバルブ型のＭＲ膜１４と、磁区制御層１５と、ＭＲ膜１４に対して成膜面に垂直な方向に電流を流すための経路（すなわち、上部シールド層２１、上部ギャップ層２０、下部ギャップ層１２および下部シールド層１１）とを有する再生ヘッド部１０Ａの形成が一応完了する。
【００３９】
続いて、再生ヘッド部１０Ａの上に、記録ヘッド部１０Ｂを形成する。具体的には、まず、スパッタリング等により、上部シールド層２１上に絶縁材料よりなる記録ギャップ層４１を選択的に形成したのち、この記録ギャップ層４１を部分的にエッチングし、磁路形成のための開口部４１Ａを形成する。
【００４０】
次に、記録ギャップ層４１の上に、フォトレジスト層４２を所定のパターンで形成し、加熱処理によりキュアリングしたのち、開口部４１Ａを中心として渦巻形状を有するコイル４３を形成する。なお、コイル４３の形成方法については、後に詳述する。このコイル４３を覆うようにして、スローハイトを決定するフォトレジスト層４４を所定のパターンに形成し、加熱処理によりキュアリングする。なお、スローハイトとは、コイル４３を埋め込んでいるフォトレジスト層４４の最前端からＡＢＳ１９までの距離を指す。こののち、フォトレジスト層４４上に、さらにコイルおよびフォトレジスト層を繰り返し形成するようにしてもよい。なお、本実施の形態では説明を単純化するため、コイルを１層のみ形成するようにした。
【００４１】
フォトレジスト層４４を形成した後、記録ギャップ層４１、開口部４１Ａおよびフォトレジスト層４４の上に、上部磁極４７を選択的に形成する。次に、この上部磁極４７をマスクとして、イオンミリング等により、記録ギャップ層４１を選択的にエッチングする。さらに、図示しないレジスト層を形成し、これと上部磁極４７とをマスクとして、ＡＢＳ１９が形成される領域の近傍領域において、上部シールド層２１を所定の深さまで選択的にエッチングする。これにより、記録ヘッド部１０Ｂの形成が一応完了する。
【００４２】
最後に、上部磁極４７を含むすべての構造物を覆うように、アルミナ等の絶縁材料よりなる図示しないオーバーコート層を形成する。こうして、再生ヘッド部１０Ａと記録ヘッド部１０Ｂとを有する薄膜磁気ヘッド１０の形成が完了する。
【００４３】
続いて、図４ないし図１５を参照して、本実施の形態の重要な特徴部分である記録ヘッド部１０Ｂに含まれるコイル４３の形成方法について詳細に説明する。なお、図５ないし図１５は、図４に示したコイル４３を形成する際の各工程を表す拡大断面図である。
【００４４】
コイル４３の形成工程は、基板上に、導電体よりなる下地膜２Ａを形成する第１の工程と、下地膜２Ａの上に、第１のレジストフレーム３を選択的に形成する第２の工程と、第１のレジストフレーム３をマスクとし、下地膜２Ａを電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターン４を形成する第３の工程と、第１のレジストフレーム３および第１の導電層パターン４を覆うように中間導電層５Ａを形成する第４の工程と、中間導電層５Ａ上の、第１のレジストフレーム３に対応した位置に第２のレジストフレーム６を選択的に形成する第５の工程と、第２のレジストフレーム６をマスクとし、中間導電層５Ａを電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターン７を形成する第６の工程と、第１および第２のレジストフレーム３，６、これらのレジストフレーム３，６によって挟まれた部分の中間導電層５Ａ、ならびに下地膜２Ａを除去する第７の工程とを含む。以下、各工程についてより詳細に説明する。
【００４５】
まず、図５に示したように第１の工程では、記録ギャップ層４１の上に形成されたフォトレジスト層４２の上に、スパッタリング法またはＣＶＤ法などのドライ薄膜形成プロセスによって、銅（Ｃｕ）、金（Ａｕ）または白金（Ｐｔ）などの導電体よりなる下地膜２Ａを形成する。
【００４６】
次いで、第２の工程では、下地膜２Ａを覆うように、例えば、液体フォトレジスト材料を用いて、スピンコート法などにより第１のレジスト層３Ａを形成する。液体フォトレジスト材料を用いることにより、より良好な解像度が得られる。ここでは、ホットプレートなどにより１１０℃の温度で３００秒間に亘って加熱処理を行うことが望ましい。こうすることにより、液体フォトレジスト中の残存溶剤濃度が適度になるからである。続いて、図６に示したように、マスクＭを介して選択的に第１のレジスト層３Ａを露光して潜像を形成したのち、所定の現像液を用いて非露光部分を溶解除去することにより現像し、さらに水洗および乾燥を行う。こうすることにより、図７に示したように、所望のパターン形状を有する第１のレジストフレーム３を形成する。
【００４７】
第３の工程では、図８に示したように、第１のレジストフレーム３をマスクとして用い、下地膜２Ａを電極膜として選択的めっき成長を行わせることにより銅、金または白金よりなる第１の導電層パターン４を形成する。この際、図８のように、必ずしも、第１の導電層パターン４の厚みを第１のレジストフレーム３の厚みよりも薄くする必要はなく、同等あるいは第１の導電膜パターン４をオーバーハングさせてもよい。
【００４８】
続く第４の工程では、図９に示したように、第１のレジストフレーム３および第１の導電層パターン４を覆うように、例えば、スパッタリング法またはＣＶＤ法などのドライ薄膜形成プロセスにより中間導電層５Ａを形成する。この場合、第１および第２の導電層パターン４，７のうちの少なくとも一方と同一組成の材料を用いて中間導電層５Ａを形成するようにしてもよい。この中間導電層５Ａの存在によって、次の工程で形成される第２のレジスト層６Ａと、第１のレジストフレーム３との完全な分離がなされる。
【００４９】
さらに、第５の工程では、図１０に示したように、中間導電層５Ａを覆うように、液体レジストを用いて、例えばスピンコート法などにより第２のレジスト層６Ａを塗布する。このとき、第１のレジストフレーム３と第２のレジスト層６Ａとは完全に分離されているのでインターミキシングは生じない。ここでは、第２の工程と同様に、ホットプレートなどにより１１０℃の温度で３００秒間に亘って加熱処理を行うことが望ましい。こののち、図示しないマスクを介して第１のレジストフレーム３に対応する領域の第２のレジスト層６Ａを選択的に露光して潜像を形成し、所定の現像液を用いて非露光部分を現像したのち、さらに水洗、乾燥を行う。こうすることにより、図１１に示したように、所望のパターン形状を有する第２のレジストフレーム６を形成する。
【００５０】
第６の工程では、図１２に示したように、第２のレジストフレーム６をマスクとして用い、中間導電層５Ａを電極膜とした選択的めっき成長を行わせることにより銅、金または白金よりなる第２の導電層パターン７を形成する。この際、図１２のように、必ずしも、第２の導電層パターン７の厚みを第２のレジストフレーム６の厚みよりも薄くする必要はなく、同等あるいは第２の導電膜パターン７をオーバーハングさせてもよい。
【００５１】
続いて、第７の工程では、図１３に示したように、全体を、例えばアセトン等の有機溶剤に浸漬し、揺動することにより、第２のレジストフレーム６を溶解、除去する。さらに、図１４に示したように、ミリング法などのドライエッチングやウェットエッチング、または反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ ＩｏｎＥｔｃｈｉｎｇ）等により、第２の導電層パターン７をマスクに用いて第１のレジストフレーム３上の中間導電層５Ａを選択的に除去する。次いで、図１５に示したように、全体を、例えばアセトン等の有機溶剤に浸漬し、揺動させることにより、第１のレジストフレーム３を溶解、除去する。最後に、ウェットエッチング、ミリング法などのドライエッチングまたはＲＩＥなどにより、下地膜２Ａを選択的に除去する。こうすることにより、図４に示したように、高精度な寸法を有する導電薄膜パターンとしてのコイル４３が完成する。なお、以上の工程において、第１および第２の導電層パターン４，７、下地膜２Ａならびに中間導電層５Ａの厚さは、最終的な導電薄膜パターンであるコイル４３に要求されるアスペクト比（具体的には、断面積やコイルピッチ等）を考慮して決定される、このアスペクト比については後述する。
【００５２】
次に、本実施の形態の導電薄膜パターンの形成方法の作用について、比較例と対比して説明する。図１７および図１８は、本実施の形態に対する比較例としての薄膜磁気ヘッドの製造方法の一工程をそれぞれ表すものである。
【００５３】
図１７に示したように、この比較例では、まず第１のレジストフレーム１０３を形成し、次いで下地膜１０２Ａを電極膜として第１の導電層パターン１０４をめっき成長させたのち、中間導電層を形成することなく、例えば液体フォトレジスト材料を用いて第２のレジスト層１０６Ａを全面に亘って塗布している。このように、第１のレジストフレーム１０３および第１の導電層パターン１０４の上に直に第２のレジスト層１０６Ａを塗布するようにすると、第２のレジスト層１０６Ａの中に第１のレジストフレーム１０３の一部が拡散し、第１のレジストフレーム１０３と第２のレジスト層１０６Ａとの間においてインターミキシングが生じてしまう。インターミキシングによって、第１のレジストフレーム１０３と第２のレジスト層１０６Ａとの界面に現像液に対して不溶性の不溶解層１０８が形成され、その一部が第１の導電層パターン１０４の上にまで流動し、これを部分的に覆うことになる。このため、図１８に示したように、選択的に露光した第２のレジスト層１０６Ａに現像処理を施しても、この不溶解層１０８は現像液には溶解しないので、第２のレジストフレーム１０６の開口部１０９の底部（すなわち、第１の導電層パターン１０４の上面）に残存してしまう。このため、第１の導電層パターン１０４を電極膜として利用しためっき成長を行うことが困難となる。あるいは、たとえめっき成長を行うことができたとしても、より厚みが大きく、高精度な寸法形状を有する導電層パターンを形成することは困難となる。
【００５４】
これに対し本実施の形態では、図９ないし図１０に示したように、第２のレジスト層６Ａを塗布する前の工程において第１の導電層パターン４と第１のレジストフレーム３とを全て覆うように中間導電層５Ａを形成するようにした。このため、第１のレジストフレーム３と第２のレジスト層６Ａとは完全に分離されるのでインターミキシングは生じることがなく、したがって、上記のような不溶解層は生じない。よって、中間導電層５Ａを電極膜としためっき成長が良好に行われることになり、第２の導電層パターン７が高精度に形成可能となる。このため、全体として単層構造の場合よりも厚みが大きく、高精度な寸法を有するコイル４３を容易に得ることができる。特に、本実施の形態では、液体フォトレジストを用いて第１および第２のレジストフレーム３，６を形成するようにしたので、高い解像度が得られ、その結果、高いアスペクト比と微小な寸法およびピッチとを有するコイル４３を高精度に形成することができる。例えば、アスペクト比を３以上にすることも容易である。
【００５５】
したがって、本実施の形態によれば、コイル４３の平面サイズを十分縮小した場合であっても十分な精度とコイル断面積とを確保できる。このため、良好な導電性を示すコイル４３を形成することができ、コイルに通電したときの発熱の抑制と、磁気記録特性の向上とが可能となる。
【００５６】
【実施例】
さらに、本実施の形態における具体的な実施例について説明する。
【００５７】
本実施例では、上記した製造方法に基づき、以下の要領でコイル４３を形成した。図４ないし図１５を参照して詳細を説明する。
【００５８】
まず、図５に示したように、フォトレジスト層４２の上に、スパッタリング法により銅（Ｃｕ）からなる下地膜２Ａを約１００ｎｍの厚みとなるように形成した。スパッタリング条件は電力を１０００Ｗ、アルゴン（Ａｒ）流量を５．０×１０−２Ｌ／分、ガス圧力を２．７×１０−１Ｐａとし、直流スパッタリングをおこなった。
【００５９】
続いて、下地膜２Ａの上に、スピンコート法によって液体フォトレジストを塗布することにより、第１のレジスト層３Ａを５０μｍの膜厚となるように形成した。液体フォトレジストとしてクラリアントジャパン社製ＡＺＰ４６２０を用いた。こののち、ホットプレートにより、１１０℃の温度で３００秒間に亘って加熱処理を行った。
【００６０】
次に、図６に示したように、露光装置を用いて選択的にプロキシミティ露光（マスクと被露光体とを接触させず、互いに僅かな距離を空けて行う露光）をおこなった。ドーズ量設定を３０００ｍＪ／ｃｍ２ とし、マスクＭとして、３５μｍ幅の空隙が７０μｍピッチで１０ターンほど周回したパターンを有するものを使用した。こののち、濃度０．３Ｎ（規定）の水酸化カリウム（ＫＯＨ）水溶液を用いて、パドル法（２５０秒間の攪拌を１０回繰り返し）により現像をおこない、水洗および乾燥をおこなった。これにより、図７に示したように、厚みが５０μｍ、幅が３５μｍ（スペースの間隔も３５μｍ）であり、１０ターンの周回パターン形状である第１のレジストフレーム３を得た。なお、図４および図７ないし図１５においては、簡略化して４ターン分のパターン形状のみ示した。
【００６１】
次いで、図８に示したように、第１のレジストフレーム３をマスクとして用い、下地膜２Ａを電極膜としてめっき成長を行わせることにより第１の導電層パターン４を形成した。ここでは、硫酸銅浴によって５０μｍの厚みとなるように銅（Ｃｕ）膜からなる第１の導電層パターン４を形成した。
【００６２】
さらに、図９に示したように、第１のレジストフレーム３および第１の導電層パターン４を覆うように、スパッタリング法によって、銅からなる中間導電層５Ａを約１００ｎｍの厚みとなるように形成した。スパッタ条件は下地膜２Ａの形成方法と同様とした。すなわち、電力を１０００Ｗ、アルゴン（Ａｒ）流量を５．０×１０−２Ｌ／分、ガス圧力を２．７×１０−１Ｐａとして直流スパッタリングをおこなった。
【００６３】
こののち、図１０に示したように、中間導電層５Ａを覆うように、スピンコート法により液体フォトレジスト材料を塗布することにより、第２のレジスト層６を５０μｍの膜厚となるように形成した。液体フォトレジスト材料としては、クラリアントジャパン社製ＡＺＰ４６２０を用いた。こののち、ホットプレートにより、１１０℃の温度で３００秒間に亘って加熱処理を施した。
【００６４】
続いて、第１のレジスト層３を選択的に露光した際に用いたものと同じマスク（図示せず）を用いて、第２のレジスト層６を対象にプロキシミティ露光をおこなった。ドーズ量設定については３０００ｍＪ／ｃｍ２ とした。こののち、濃度０．３Ｎ（規定）の水酸化カリウム（ＫＯＨ）水溶液を用いて、パドル法（２５０秒間の攪拌を１０回繰り返し）により現像をおこない、水洗および乾燥をおこなった。これにより、図１１に示したように、第１のレジストフレーム３と同等の形状、すなわち厚みが５０μｍ、幅が３５μｍ（スペースの間隔も３５μｍ）であり、１０ターンの周回パターン形状である第２のレジストフレーム６を、第１のレジストフレーム３に対応する位置に得た。
【００６５】
さらに、図１２に示したように、第２のレジストフレーム６をマスクとして用い、中間導電層５Ａを電極膜としてめっき成長を行わせることにより第２の導電層パターン７を形成した。ここでは、硫酸銅浴によって５０μｍの厚みとなるように銅（Ｃｕ）膜からなる第２の導電層パターン７を形成した。
【００６６】
次に、図１３に示したように、全体を、アセトン等の有機溶剤に浸漬し、揺動することにより、第２のレジストフレーム６を溶解、剥離した。さらに、図１４に示したように、ミリング法により、第２の導電層パターン７をマスクに用いて、中間導電層５Ａの露出部分、すなわち、第１および第２のレジストフレーム３，６に挟まれていた部分を選択的に除去した。ミリング条件については、電源電力を５００Ｗ、電源電流値を５００ｍＡ、ガス圧力を４．０×１０−１Ｐａとした。ミリング角度は０°、すなわち、成膜面に対して垂直方向とした。
【００６７】
続いて、図１５に示したように、全体を、例えばアセトン等の有機溶剤に浸漬し、揺動させることにより、第２のレジストフレーム６と同様に第１のレジストフレーム３を溶解、剥離した。最後に、ミリング法により、下地膜２Ａの露出部分を選択的に除去した。ミリング条件については、中間導電層５の露出部分を選択的に除去した場合と同様に、電源電力を５００Ｗ、電源電流値を５００ｍＡ、ガス圧力を４．０×１０−１Ｐａとした。ミリング角度は０°、すなわち、積層面に対して垂直方向とした。
【００６８】
こうすることにより、図４に示した、幅が３５μｍであり、７０μｍのパターンピッチを有する導電薄膜パターンとしてのコイル４３を得ることができた。
【００６９】
以上の結果から、本実施例によれば、インターミキシングを起こさず、高い解像度が得られる第１および第２のレジストフレーム３Ａ，６Ａを形成することができ、高いアスペクト比と微小な寸法およびピッチとを有するコイル４３を高精度に形成可能であることがわかった。
【００７０】
［第２の実施の形態］
次に、本発明の第２実施の形態に係る導電薄膜パターンが適用される薄膜インダクタについて説明する。本実施の形態に係る薄膜インダクタは、基板上に形成された導電薄膜パターンとしてのコイルを含んでいる。
【００７１】
まず、薄膜インダクタの概略構成について、図４および図１６を参照して以下に説明する。
【００７２】
図１６は、薄膜インダクタ５０の構造を表す平面図である。図１６における矢視方向ＩＶ−ＩＶ線に沿った矢視方向断面図が、図４である。図４および図１６に示したように、薄膜インダクタ５０は、基板５２上に、コイル５３と第１の端子Ｔ１と第２の端子Ｔ２とが形成されたものである。基板５２は、例えば、表面にポリイミド等の絶縁層を備えたフェライト等からなり、コイル５３は、基板５２上を周回する渦巻形状を有する。コイル５３の両端末は、一方が第１の端子Ｔ１に接続され、他方が第２の端子Ｔ２にそれぞれ接続されている。なお、図示しないが、コイル５３と第１および第２の端子Ｔ１，Ｔ２との間には、基板５２とコイル５３とを全面に亘って覆うように形成された絶縁材料からなる保護膜が存在している。ただし、この保護膜にはコイル５３の両端部に対応する部分にそれぞれスルーホール（貫通孔）が形成されており、それらのスルーホールを通じて第１および第２の端子Ｔ１，Ｔ２の各一端とコイル５３の各端部（外周端および内周端）とがそれぞれ接続されている。ここで、コイル５３が本発明における「導電薄膜パターン」の一具体例に対応する。
【００７３】
図４に示したように、コイル５３は第１の実施の形態におけるコイル４３と同様に、導電体よりなる下地膜パターン２と、この下地膜パターン２を電極膜とした選択的めっき成長により形成された第１の導電層パターン４と、この第１の導電層パターン４の上に形成された中間導電層パターン５と、この中間導電層パターン５上の、第１の導電層パターン４に対応する位置に、中間導電層パターン５を電極膜とした選択的めっき成長により形成された第２の導電層パターン７とを有するものである。このコイル５３は、電気回路内にインダクタンスを与えるものとして組み込まれるものであり、電流を流した時に生じる磁気作用を応用することにより、例えば、電圧の変換やノイズの制御などを行う機能を有する。
【００７４】
次に、薄膜インダクタ５０の製造方法について、図４および図１６を参照して以下に説明する。
【００７５】
まず、表面にポリイミド等の絶縁層を形成したフェライト等からなる基板５２を用意し、その基板５２上に、銅などの導電体を用いて下地膜２Ａを形成する。次に、下地膜２Ａの上に、フォトリソグラフィ等により第１のレジストフレーム３を選択的に形成したのち、この第１のレジストフレーム３をマスクとし、下地膜２Ａを電極膜とした選択的めっき成長により、第１の導電層パターン４を形成する。さらに、第１のレジストフレーム３および第１の導電層パターン４を覆うように中間導電層５Ａを形成する。続いて、中間導電層５Ａ上の、第１のレジストフレーム３に対応した位置に第２のレジストフレーム６を選択的に形成する。第２のレジストフレーム６を形成したのち、これをマスクとし、中間導電層５Ａを電極膜とした選択的めっき成長により、第２の導電層パターン７を形成する。さらに、第１および第２のレジストフレーム３，６、これらによって挟まれた部分の中間導電層５Ａ、ならびに下地膜２Ａを除去することによりコイル５３が完成する。
【００７６】
コイル５３と基板５２とを全面に亘って保護膜で覆ったのち、その保護膜のコイル５３の各端末部分に対応する位置にスルーホールを形成する。次いで、そのスルーホールを通してコイル５３の一端に第１の端子Ｔ１の一端を接続し、他端に第２の端子Ｔ２の一端を接続することにより、薄膜インダクタ５０が完成する。
【００７７】
以上のように、本実施の形態によれば、第１のレジストフレーム３をマスクとし、下地膜２Ａを電極膜とした選択的めっき成長により第１の導電層パターン４を形成したのち、第１のレジストフレーム３および第１の導電層パターン４を覆うように中間導電層５Ａを形成し、中間導電層５Ａ上の、第１のレジストフレーム３に対応した位置に第２のレジストフレーム６を選択的に形成するようにしたので、インターミキシングを発生させずに、第１および第２のレジストフレーム３，６と中間導電層５Ａとを積層することができる。このため、単層構造の場合よりも厚みが大きく、高精度な寸法を有するコイル５３を得ることができる。特に、液体フォトレジストを用いて第１および第２のレジストフレーム３，６を形成する場合には、高い解像度が得られる。よって、高いアスペクト比と微小な寸法およびピッチとを有するコイル５３を高精度に形成することができる。
【００７８】
したがって、本実施の形態によれば、コイル５３の平面サイズを十分縮小した場合であっても十分な精度とコイル断面積とを確保できる。このため、コイルターン数が大きいにもかかわらず、素子全体のサイズおよび素子の抵抗値を小さく抑えることができ、コイル５３に通電したときの発熱も抑えることができる。その結果、インダクタ素子としての性能向上が可能となる。
【００７９】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は、これらの実施の形態および変形例に限定されず、種々変形可能である。例えば、本実施の形態および実施例では、２層構造の導電薄膜パターンについて説明したが、３層以上の積層構造を有する場合にも適用可能である。
【００８０】
さらに、本実施の形態および実施例では、導電薄膜パターンの形成方法を薄膜磁気ヘッドおよび薄膜インダクタの製造方法に適用する例について説明したが、他のマイクロデバイス、例えば、マイクロモータ等のマイクロアクチュエータ、半導体デバイス等の電子・磁気デバイスまたは磁気マイクロマシンに代表されるマイクロマシンの製造方法にも適用可能である。マイクロアクチュエータの他の例としては、圧電マイクロアクチュエータ、超音波マイクロアクチュエータ、静電マイクロアクチュエータ、熱駆動型マイクロアクチュエータ等が挙げられる。電子・磁気デバイスの他の例としては、薄膜トランス、薄膜磁気センサあるいは各種表示デバイスがある。これらの各種マイクロデバイスに本実施の形態の製造方法を適用した場合には、各々のマイクロデバイスにおける発熱の抑制が可能となり、性能の向上が見込まれる。
【００８１】
さらに、また、本実施の形態および実施例では、銅、金または白金を各導電層に用いるようにしたが、これに限定されない。例えば、タンタル等の金属、または、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の非金属の導電体を適用することも可能である。
【００８２】
【発明の効果】
以上、説明したように、請求項１ないし請求項３のいずれか１項に記載の導電薄膜パターンの形成方法によれば、第２のレジストフレームを形成する前に、第１のレジストフレームを覆うように中間導電層を形成するようにしたので、同一のパターン形状を有する複数のレジストフレームをインターミキシングを起こさずに積層できる。このため、単層構造の場合と比べて大きな厚みを有する導電薄膜パターンを容易かつ高精度に形成することができる。
【００８３】
特に、請求項２に記載の導電薄膜パターンの形成方法によれば、液体フォトレジスト材料を用いるようにしたので、高い解像度が得られる。したがって、高いアスペクト比を有する導電薄膜パターンを高精度に形成することも可能になる。
【００８４】
請求項４ないし請求項６のいずれか１項に記載の薄膜磁気ヘッドの製造方法、請求項７または請求項８に記載の薄膜インダクタの製造方法または請求項９に記載のマイクロデバイスの製造方法によれば、導電薄膜パターンを形成する工程が、上記した第１ないし第７の工程を含むようにしたので、同一のパターン形状を有する複数のレジストフレームをインターミキシングを起こさずに積層でき、単層構造の場合と比べて大きな厚みを有する導電薄膜パターンを容易かつ高精度に形成することができる。
【００８５】
請求項１０に記載の導電薄膜パターンによれば、導電体よりなる下地膜パターンと、これを電極膜としためっき成長により形成された第１の導電層パターンと、中間導電層パターンと、これを電極膜としためっき成長により形成された第２の導電層パターンとが順に積層された構造としたので、中間導電層パターンを挟まずに形成された単層構造のめっき膜パターンよりも、容易に高いアスペクト比を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る薄膜磁気ヘッドの構成を示す分解斜視図である。
【図２】図１に示した薄膜磁気ヘッドのＩＩ矢視方向から見た構造を示す平面図である。
【図３】図１に示した薄膜磁気ヘッドの図２におけるＩＩＩ−ＩＩＩ線に沿った矢視方向の構造を示す断面図である。
【図４】図１に示した薄膜磁気ヘッドの図２におけるＩＩＩ−ＩＩＩ線に沿った矢視方向の構造の一部を示す拡大断面図である。
【図５】本実施の形態に係る薄膜磁気ヘッドの製造方法における一工程を表す拡大断面図である。
【図６】図５に続く一工程を表す拡大断面図である。
【図７】図６に続く一工程を表す拡大断面図である。
【図８】図７に続く一工程を表す拡大断面図である。
【図９】図８に続く一工程を表す拡大断面図である。
【図１０】図９に続く一工程を表す拡大断面図である。
【図１１】図１０に続く一工程を表す拡大断面図である。
【図１２】図１１に続く一工程を表す拡大断面図である。
【図１３】図１２に続く一工程を表す拡大断面図である。
【図１４】図１３に続く一工程を表す拡大断面図である。
【図１５】図１４に続く一工程を表す拡大断面図である。
【図１６】本発明の実施の形態に係る薄膜インダクタの構成を示す平面図である。
【図１７】比較例としての薄膜磁気ヘッドの製造方法における一工程を表す拡大断面図である。
【図１８】図１７に続く一工程を表す拡大断面図である。
【符号の説明】
２…下地膜、３…第１のレジストフレーム、４…第１の導電層パターン、５…中間導電層パターン、６…第２のレジストフレーム、７…第２の導電層パターン、１０…薄膜磁気ヘッド、４３（５３）…コイル、５０…薄膜インダクタ、５２…基板。
Claims (10)
- 基板上に、導電体よりなる下地膜を形成する第１の工程と、
前記下地膜の上に、第１のレジストフレームを選択的に形成する第２の工程と、
前記第１のレジストフレームをマスクとし、前記下地膜を電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターンを形成する第３の工程と、
前記第１のレジストフレームおよび第１の導電層パターンを覆うように中間導電層を形成する第４の工程と、
前記中間導電層上の、前記第１のレジストフレームに対応した位置に第２のレジストフレームを選択的に形成する第５の工程と、
前記第２のレジストフレームをマスクとし、前記中間導電層を電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターンを形成する第６の工程と、
前記第１および第２のレジストフレーム、これらのレジストフレームによって挟まれた部分の中間導電層、ならびに下地膜を除去することにより前記導電薄膜パターンの形成を完了する第７の工程と
を含むことを特徴とする導電薄膜パターンの形成方法。 - 少なくとも前記第２のレジストフレームを、液体フォトレジスト材料を用いて形成することを特徴とする請求項１に記載の導電薄膜パターンの形成方法。
- 前記第４の工程において、前記第１および第２の導電層パターンのうちの少なくとも一方と同一組成の材料を用いて前記中間導電層を形成する
ことを特徴とする請求項１または請求項２に記載の導電薄膜パターンの形成方法。 - 導電薄膜パターンを含む薄膜磁気ヘッドを製造するための方法であって、
前記導電薄膜パターンを形成する工程は、
基板上に、導電体よりなる下地膜を形成する第１の工程と、
前記下地膜の上に、第１のレジストフレームを選択的に形成する第２の工程と、
前記第１のレジストフレームをマスクとし、前記下地膜を電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターンを形成する第３の工程と、
前記第１のレジストフレームおよび第１の導電層パターンを覆うように中間導電層を形成する第４の工程と、
前記中間導電層上の、前記第１のレジストフレームに対応した位置に第２のレジストフレームを選択的に形成する第５の工程と、
前記第２のレジストフレームをマスクとし、前記中間導電層を電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターンを形成する第６の工程と、
前記第１および第２のレジストフレーム、これらのレジストフレームによって挟まれた部分の中間導電層、ならびに下地膜を除去することにより前記導電薄膜パターンの形成を完了する第７の工程と
を含むことを特徴とする薄膜磁気ヘッドの製造方法。 - 前記導電薄膜パターンを形成する工程を用いることにより、磁気記録を行うための信号磁界を発生させる薄膜コイルを形成することを特徴とする請求項４に記載の薄膜磁気ヘッドの製造方法。
- 前記導電薄膜パターンを形成する工程を用いることにより、導電リードとして機能する配線パターンを形成することを特徴とする請求項４に記載の薄膜磁気ヘッドの製造方法。
- 導電薄膜パターンを含む薄膜インダクタを製造するための方法であって、
前記導電薄膜パターンを形成する工程は、
基板上に、導電体よりなる下地膜を形成する第１の工程と、
前記下地膜の上に、第１のレジストフレームを選択的に形成する第２の工程と、
前記第１のレジストフレームをマスクとし、前記下地膜を電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターンを形成する第３の工程と、
前記第１のレジストフレームおよび第１の導電層パターンを覆うように中間導電層を形成する第４の工程と、
前記中間導電層上の、前記第１のレジストフレームに対応した位置に第２のレジストフレームを選択的に形成する第５の工程と、
前記第２のレジストフレームをマスクとし、前記中間導電層を電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターンを形成する第６の工程と、
前記第１および第２のレジストフレーム、これらのレジストフレームによって挟まれた部分の中間導電層、ならびに下地膜を除去することにより前記導電薄膜パターンの形成を完了する第７の工程と
を含むことを特徴とする薄膜インダクタの製造方法。 - 前記導電薄膜パターンを形成する工程を用いることにより、導電リードとして機能する配線パターンを形成することを特徴とする請求項７に記載の薄膜インダクタの製造方法。
- 導電薄膜パターンを含むマイクロデバイスを製造するための方法であって、
前記導電薄膜パターンを形成する工程は、
基板上に、導電体よりなる下地膜を形成する第１の工程と、
前記下地膜の上に、第１のレジストフレームを選択的に形成する第２の工程と、
前記第１のレジストフレームをマスクとし、前記下地膜を電極膜とした選択的めっき成長を行わせることにより、第１の導電層パターンを形成する第３の工程と、
前記第１のレジストフレームおよび第１の導電層パターンを覆うように中間導電層を形成する第４の工程と、
前記中間導電層上の、前記第１のレジストフレームに対応した位置に第２のレジストフレームを選択的に形成する第５の工程と、
前記第２のレジストフレームをマスクとし、前記中間導電層を電極膜とした選択的めっき成長を行わせることにより、第２の導電層パターンを形成する第６の工程と、
前記第１および第２のレジストフレーム、これらのレジストフレームによって挟まれた部分の中間導電層、ならびに下地膜を除去することにより前記導電薄膜パターンの形成を完了する第７の工程と
を含むことを特徴とするマイクロデバイスの製造方法。 - 導電体よりなる下地膜パターンと、
この下地膜パターンの上に、これを電極膜とした選択的めっき成長により形成された第１の導電層パターンと、
この第１の導電層パターンの上に形成された中間導電層パターンと、
この中間導電層パターンの上に、これを電極膜とした選択的めっき成長により形成された第２の導電層パターンと
を有する
ことを特徴とする導電薄膜パターン。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211670A JP3857624B2 (ja) | 2002-07-19 | 2002-07-19 | 導電薄膜パターンの形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法、およびマイクロデバイスの製造方法 |
| US10/617,131 US7018548B2 (en) | 2002-07-19 | 2003-07-11 | Conductive thin film pattern and method of forming the same, method of manufacturing thin film magnetic head, method of manufacturing thin film inductor, and method of manufacturing micro device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211670A JP3857624B2 (ja) | 2002-07-19 | 2002-07-19 | 導電薄膜パターンの形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法、およびマイクロデバイスの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004052046A true JP2004052046A (ja) | 2004-02-19 |
| JP2004052046A5 JP2004052046A5 (ja) | 2005-02-03 |
| JP3857624B2 JP3857624B2 (ja) | 2006-12-13 |
Family
ID=30437595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002211670A Expired - Fee Related JP3857624B2 (ja) | 2002-07-19 | 2002-07-19 | 導電薄膜パターンの形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法、およびマイクロデバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7018548B2 (ja) |
| JP (1) | JP3857624B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015119158A (ja) * | 2013-12-18 | 2015-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその製造方法 |
| KR101762027B1 (ko) * | 2015-11-20 | 2017-07-26 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
| JP2019033282A (ja) * | 2018-10-30 | 2019-02-28 | Tdk株式会社 | コイル部品およびその製造方法 |
| JP2020047938A (ja) * | 2019-12-03 | 2020-03-26 | Tdk株式会社 | コイル部品の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103147069A (zh) * | 2011-12-07 | 2013-06-12 | 周义才 | 金属有机物磊晶薄膜的制造方法 |
| KR101508812B1 (ko) * | 2012-05-08 | 2015-04-06 | 삼성전기주식회사 | 코일 부품 제조방법 및 코일 부품 |
| KR101709810B1 (ko) * | 2012-06-14 | 2017-03-08 | 삼성전기주식회사 | 고주파 인덕터의 제조방법 |
| CN106094445B (zh) * | 2016-06-12 | 2018-11-20 | 中国科学院微电子研究所 | 大高宽比纳米级金属结构的制作方法 |
| CN106435675B (zh) * | 2016-11-30 | 2018-08-28 | 华侨大学 | 一种适用于分段电镀的屏蔽层取消设备及其取消方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3853715A (en) * | 1973-12-20 | 1974-12-10 | Ibm | Elimination of undercut in an anodically active metal during chemical etching |
| JPH08330736A (ja) | 1995-06-01 | 1996-12-13 | Toray Ind Inc | 多層基板およびその製造方法 |
| JPH0973608A (ja) * | 1995-09-04 | 1997-03-18 | Sanyo Electric Co Ltd | 薄膜磁気ヘッドの製造方法 |
| US6156487A (en) * | 1998-10-23 | 2000-12-05 | Matsushita-Kotobuki Electronics Industries, Ltd. | Top surface imaging technique for top pole tip width control in magnetoresistive read/write head processing |
| JP3355175B2 (ja) * | 2000-05-16 | 2002-12-09 | ティーディーケイ株式会社 | フレームめっき方法および薄膜磁気ヘッドの磁極の形成方法 |
| JP2002123910A (ja) * | 2000-10-16 | 2002-04-26 | Alps Electric Co Ltd | 薄膜磁気ヘッド及び薄膜磁気ヘッドの製造方法 |
| JP3593497B2 (ja) * | 2000-11-08 | 2004-11-24 | アルプス電気株式会社 | 薄膜磁気ヘッドの製造方法 |
| US6922316B2 (en) * | 2000-11-10 | 2005-07-26 | Tdk Corporation | Thin-film magnetic head and method of manufacturing same |
| JP2003029415A (ja) | 2001-07-06 | 2003-01-29 | Internatl Business Mach Corp <Ibm> | フォトレジスト加工方法及び段型金属体製造方法 |
| JP2003317210A (ja) * | 2002-04-25 | 2003-11-07 | Tdk Corp | パターン形成方法、マイクロデバイスの製造方法、薄膜磁気ヘッドの製造方法、磁気ヘッドスライダの製造方法、磁気ヘッド装置の製造方法、磁気記録再生装置の製造方法 |
-
2002
- 2002-07-19 JP JP2002211670A patent/JP3857624B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-11 US US10/617,131 patent/US7018548B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015119158A (ja) * | 2013-12-18 | 2015-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその製造方法 |
| KR101762027B1 (ko) * | 2015-11-20 | 2017-07-26 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
| US11488768B2 (en) | 2015-11-20 | 2022-11-01 | Samsung Electro-Mechanics Co., Ltd. | Coil component |
| JP2019033282A (ja) * | 2018-10-30 | 2019-02-28 | Tdk株式会社 | コイル部品およびその製造方法 |
| JP2020047938A (ja) * | 2019-12-03 | 2020-03-26 | Tdk株式会社 | コイル部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7018548B2 (en) | 2006-03-28 |
| JP3857624B2 (ja) | 2006-12-13 |
| US20040013793A1 (en) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6187513B1 (en) | Process for forming mask pattern and process for producing thin film magnetic head | |
| JPH0973611A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JP2004152334A (ja) | 磁気センサ及びその製造方法、並びにこれを搭載した磁気記録再生装置 | |
| JP3857624B2 (ja) | 導電薄膜パターンの形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法、およびマイクロデバイスの製造方法 | |
| US6771463B2 (en) | Thin-film coil and thin-film magnetic head having two patterned conductor layers that are coil-shaped and stacked | |
| JP2002269706A (ja) | マルチチャンネル磁気抵抗効果型磁気ヘッド | |
| JP3581694B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JP3537723B2 (ja) | 薄膜磁気ヘッド及び浮上式磁気ヘッド | |
| JP2003133615A (ja) | 磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法ならびに薄膜パターン形成方法 | |
| JP4108093B2 (ja) | 薄膜パターンの形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法 | |
| JP3474523B2 (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JPH0845027A (ja) | 磁気抵抗効果素子及びその製造方法 | |
| US20070072132A1 (en) | Method of forming device structure, method of manufacturing magnetoresistive element, and method of manufacturing thin film magnetic head | |
| JP4283169B2 (ja) | 磁気抵抗ヘッド | |
| JP2003272118A (ja) | 薄膜磁気ヘッドの製造方法、磁気抵抗効果素子集合体の製造方法、及び磁気ヘッドスライダの製造方法 | |
| JP2004206822A (ja) | 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法 | |
| JP3658491B2 (ja) | 薄膜磁気ヘッドとその製造法及びそれを用いた磁気ディスク装置 | |
| JP4074789B2 (ja) | 薄膜パターンの形成方法および磁気抵抗効果素子の形成方法 | |
| JP2003152241A (ja) | 磁気抵抗効果型磁気センサ、磁気抵抗効果型磁気ヘッドと、これらの製造方法 | |
| JP2001256613A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| JP3164050B2 (ja) | 磁気抵抗効果型複合ヘッドの製造方法 | |
| JP2010092549A (ja) | 磁気再生ヘッドとその製造方法および情報記憶装置 | |
| JP2002214799A (ja) | マスクパターンの形成方法、薄膜パターンの形成方法、磁気抵抗効果素子の製造方法及び薄膜磁気ヘッドの製造方法 | |
| JP2003142754A (ja) | 薄膜デバイス、薄膜磁気ヘッド集合体、磁気ヘッド及びそれらの製造方法 | |
| EP1098203A2 (en) | Magnetic tunnel junction element, tunneling magnetoresistive head, and production methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060802 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |