JP2003142754A - 薄膜デバイス、薄膜磁気ヘッド集合体、磁気ヘッド及びそれらの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】実測限界よりも小さな幅を持つ薄膜パターンに
ついて、その幅を高度の信頼度をもって算定し得る構造
の薄膜デバイスを提供する。 【解決手段】薄膜デバイスは、第１の薄膜パターン９１
１と、第２の薄膜パターン９１２と、第３の薄膜パター
ン９１３とを含む。第１の薄膜パターン９１１は、実測
限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有す
る。第２の薄膜パターン９１２は、実測限界幅（Ｗｍｉ
ｎ）よりも大きな第２の幅（Ｂ）を有している。第３の
薄膜パターン９１３は、第２の薄膜パターン９１２の第
２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜デバイス、薄
膜磁気ヘッド集合体、磁気ヘッド及びそれらの製造方法
に関する。

【０００２】

【従来の技術】各種の薄膜デバイスは、その機能に応じ
て、適切に選択された構造、組成及びディメンション等
を有する薄膜パターンを含んでいる。薄膜パターンの形
成に当っては、支持基板等の表面に付与された薄膜の表
面に、フォトレジストを塗布しておき、このフォトレジ
ストを、フォトリソグラフィ工程において、ステッパ露
光装置を用いて露光し、フォトレジストのパターニング
を行う。次に、ドライエッチング工程において、フォト
レジスト層をマスクとして、金属膜をドライエッチング
し、所定の薄膜パターンを画定する。ドライエッチング
は、イオンミリング、ＲＩＥ、スパッタ等の手段によっ
て実行される。

【０００３】上述したプロセスを経て得られた薄膜パタ
ーンのディメンション、特に幅が、薄膜デバイスの電気
的、電子的及び磁気的特性に直接に影響を及ぼす場合、
薄膜パターン幅を、高精度で測定しなければならない。
薄膜パターンの幅等の測定には、高分解能を持つ光学測
定装置、例えば、ＳＥＭ（Scanning Electron Micromet
er）が用いられる。

【０００４】しかしながら、薄膜デバイスでは、その電
気的、電子的及び磁気的特性の向上の観点から、薄膜パ
ターンのディメンションが、ますます極小化、微細化さ
れる方向にあり、ＳＥＭを持ってしても、その幅が実測
できない領域に入りつつある。例えば、ハードディス
ク．ドライブ装置（以下ＨＤＤと称する）において、既
に、開発射程内にある面密度４５Ｇｂｐｓｉ、トラック
幅０．１μｍ以下の領域では、トラック幅がＳＥＭの空
間分解測長能力を超えてしまい、トラック幅を実測する
ことができなくなってしまう。

【０００５】また、同じ光学測定装置である例えばＴＥ
Ｍは、上記実測限界幅（Ｗｍｉｎ）以上の空間分解性能
を有するが、これは破壊型の装置であるため、製造工程
上用いることはできない。

【０００６】

【発明が解決しようとする課題】本発明の課題は、非破
壊型光学測定装置における実測限界よりも小さな幅を持
つ薄膜パターンについて、その幅を、高度の信頼度をも
って求め得る構造の薄膜デバイス、薄膜磁気ヘッド集合
体、磁気ヘッド及びそれらの製造方法を提供することで
ある。

【０００７】

【課題を解決するための手段】上述した課題解決のた
め、本発明に係る薄膜デバイスは、第１の薄膜パターン
と、第２の薄膜パターンと、第３の薄膜パターンとを含
む。

【０００８】前記第１の薄膜パターンは、実測限界幅
（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有する。前
記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）より
も大きな第２の幅（Ｂ）を有している。前記第３の薄膜
パターンは、前記第２の薄膜パターンの第２の幅（Ｂ）
よりも大きな第３の幅（Ｃ）を有している。

【０００９】上述したように、第１の薄膜パターンは、
実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を
有するから、第１の薄膜パターンを、実測限界幅（Ｗｍ
ｉｎ）よりも更に小さくすることができる。このため、
薄膜デバイスにおいて、その電気的、電子的及び磁気的
特性の向上の観点から、薄膜パターンのディメンション
が、ますます極小化、微細化される方向にある技術的動
向に対処することができる。

【００１０】第１の薄膜パターンの第１の幅（Ａ）は、
実測限界幅（Ｗｍｉｎ）よりも更に小さくなるので、第
１の薄膜パターンの第１の幅（Ａ）は、ＳＥＭ等の高分
解能を持つ光学測定装置を用いても実測することはでき
ない。

【００１１】本発明において、第２の薄膜パターンは、
実測限界幅（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を
有しており、第３の薄膜パターンは第２の薄膜パターン
の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有して
いる。従って、第２の薄膜パターンの第２の幅（Ｂ）及
び第３の薄膜パターンの第３の幅（Ｃ）を、ＳＥＭ等の
測定装置を用いて実測できる。

【００１２】第１の薄膜パターンの第１の幅（Ａ）、第
２の薄膜パターンの第２の幅（Ｂ）、及び、第３の薄膜
パターンの第３の幅（Ｃ）の相対関係は、フォトマスク
のパターン設計値から、予め、解っている。

【００１３】従って、第２の薄膜パターンの第２の幅
（Ｂ）、及び、第３の薄膜パターンの第３の幅（Ｃ）を
実測することにより、その実測値と、第２の薄膜パター
ンの第２の幅（Ｂ）、及び、第３の薄膜パターンの第３
の幅（Ｃ）に対する第１の薄膜パターンの第１の幅
（Ａ）の相対関係から、第１の幅（Ａ）を高精度で正確
に求めることができる。

【００１４】よって、本発明によれば、測定限界幅より
も小さい薄膜パターン幅を有する薄膜デバイスについ
て、その幅を測定することができる。

【００１５】第１〜第３の薄膜パターンは、ともに、同
一平面上に形成する。こうすることにより、第１乃至第
３の薄膜パターンは、同一のフォトマスクを用いて形成
できる。従って、第１乃至第３の薄膜パターンは、同一
のフォトマスクのパターン精度に従った極めて高精度の
相対的パターンを有するようになる。

【００１６】上述した薄膜デバイスの製造は、フォトリ
ソグラフィ工程と、パターニング工程と、測定ステップ
とを含む。

【００１７】前記フォトリソグラフィ工程は、前記第１
乃至第３の薄膜パターンのために準備された薄膜の上
に、前記第１乃至第３の薄膜パターンに対応するレジス
トマスクを形成する工程を含む。

【００１８】前記パターニング工程は、前記レジストマ
スクによって覆われていない前記薄膜を、ドライエッチ
ングによってパターニングする工程を含む。

【００１９】前記測定ステップは、前記フォトリソグラ
フィ工程において、前記レジストマスクを形成したあ
と、前記第２の薄膜パターン及び第３の薄膜パターンに
対応するレジストマスクパターンの幅を実測し、その実
測値から、前記第１の薄膜パターンに対応するレジスト
マスクパターンの幅を求めるステップである。

【００２０】上述した製造方法によれば、本発明に係る
薄膜デバイスを製造できるとともに、その製造工程中に
おいて、測定限界幅よりも小さい第１の薄膜パターン幅
を測定することができる。

【００２１】一つの好ましい態様として、求められたレ
ジストマスクパターンの幅が規格外であるとき、前記レ
ジストマスクを除去し、再度、フォトリソグラフィ工程
を実行する。これにより、薄膜を形成したウエハ等のレ
ジストマスクパターンが不良であっても、これを再使用
できるので、製造コスト低減に寄与できる。

【００２２】別の態様として、パターニング工程の後、
第２の薄膜パターン及び第３の薄膜パターンの幅を実測
し、その実測値から、前記第１の薄膜パターンの幅を求
める工程を含むこともできる。

【００２３】この場合、求められた前記第１の薄膜パタ
ーンの幅が規格値よりも大きいとき、前記第１乃至第３
の薄膜パターンをドライエッチングする工程を含むこと
により、第１乃至第３の薄膜パターンを形成したウエハ
等を、第１の薄膜パターンの幅が規格値よりも大きいこ
とを理由に廃棄する必要がなくなるから、この点から
も、製造コスト低減に寄与できる。

【００２４】別の方法として、測定ステップは、パター
ニング工程の後、第２の薄膜パターン及び第３の薄膜パ
ターンの幅を実測し、その実測値から、第１の薄膜パタ
ーンの幅を求めるステップであってもよい。この測定ス
テップは、フォトリソグラフィ工程における測定ステッ
プと併用してもよいし、フォトリソグラフィ工程におけ
る測定ステップは含まずに、単独で用いてもよい。

【００２５】測定ステップがパターニング工程の後に実
行される場合において、求められた第１の薄膜パターン
の幅が規格値よりも大きいとき、前記第１乃至第３の薄
膜パターンをドライエッチングする。かかる測定ステッ
プを有することにより、第１の薄膜パターンの幅Ａを規
格値に合わせることができる。従って、第１乃至第３の
薄膜パターンを形成したウエハ等を、第１の薄膜パター
ンの幅が規格値よりも大きいことを理由に廃棄する必要
がなくなるから、製造コスト低減に寄与できる。

【００２６】本発明に係る薄膜デバイスは、微小な薄膜
パターンを有する装置、例えば、半導体薄膜装置、電子
回路装置、または、薄膜磁気ヘッド等を含む。特に、磁
気記録分野への適用において、好ましい結果が得られ
る。磁気記録分野への適用の典型的例は、薄膜磁気ヘッ
ド集合体及び薄膜磁気ヘッドである。

【００２７】薄膜磁気ヘッド集合体には、ウエハ状及び
バー状の両タイプを含まれる。ウエハ状薄膜磁気ヘッド
集合体において、基体はウエハであり、薄膜磁気ヘッド
要素はこの基体上に行列状に配列されている。バー状薄
膜磁気ヘッド集合体において、基体はバー状であり、薄
膜磁気ヘッド要素は、基体の長手方向に沿って配列され
ている。バー状薄膜磁気ヘッド集合体は、ウエハ状薄膜
磁気ヘッド集合体から切断によって切り出されたもので
ある。

【００２８】薄膜磁気ヘッド集合体への本発明の適用に
おいて、薄膜磁気ヘッド要素のそれぞれは、磁気抵抗効
果素子を含んでおり、前記磁気抵抗効果素子は、第１の
薄膜パターンと、第２の薄膜パターンと、第３の薄膜パ
ターンとを含んでいる。

【００２９】前記第１の薄膜パターンは、実測限界幅
（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有してい
る。前記第２の薄膜パターンは、実測限界幅（Ｗｍｉ
ｎ）よりも大きな第２の幅（Ｂ）を有している。前記第
３の薄膜パターンは、前記第２の薄膜パターンの第２の
幅（Ｂ）よりも大きな第３の幅（Ｃ）を有する。

【００３０】上記構成において、第１の薄膜パターン
は、実現しようとするトラック幅に対応させる。この第
１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よりも小
さな第１の幅（Ａ）を有するから、実測限界幅（Ｗｍｉ
ｎ）による制限を受けることなく、トラック幅を狭小化
し得る。従って、例えば、面密度４５Ｇｂｐｓｉ、トラ
ック幅０．１μｍ以下の薄膜磁気ヘッドも実現できる。

【００３１】第１の薄膜パターンの第１の幅（Ａ）は、
実測限界幅（Ｗｍｉｎ）よりも更に小さくなるので、第
１の薄膜パターンの第１の幅（Ａ）は、ＳＥＭ等の高分
解能を持つ光学測定装置を用いても実測することはでき
ないが、第２の薄膜パターンは、実測限界幅（Ｗｍｉ
ｎ）よりも大きな第２の幅（Ｂ）を有しており、第３の
薄膜パターンは第２の薄膜パターンの第２の幅（Ｂ）よ
りも大きな第３の幅（Ｃ）を有しているから、第２の薄
膜パターンの第２の幅（Ｂ）及び第３の薄膜パターンの
第３の幅（Ｃ）を、ＳＥＭ等の測長装置を用いて実測で
きる。

【００３２】第１の薄膜パターンの第１の幅（Ａ）、第
２の薄膜パターンの第２の幅（Ｂ）、及び、第３の薄膜
パターンの第３の幅（Ｃ）の相対関係は、フォトマスク
のパターン設計値から、予め、解っている。

【００３３】従って、第２の薄膜パターンの第２の幅
（Ｂ）、及び、第３の薄膜パターンの第３の幅（Ｃ）を
実測することにより、その実測値と、第２の薄膜パター
ンの第２の幅（Ｂ）、及び、第３の薄膜パターンの第３
の幅（Ｃ）に対する第１の薄膜パターンの第１の幅
（Ａ）の相対関係から、第１の幅（Ａ）を高精度で正確
に得ることができる。

【００３４】よって、本発明によれば、実測限界よりも
小さく、かつ、ばらつきのない高精度の寸法のトラック
幅を有する磁気抵抗効果素子、薄膜磁気ヘッド集合体及
び薄膜磁気ヘッドを得ることができる。

【００３５】本発明は、更に、上述した薄膜デバイス、
薄膜磁気ヘッド集合体及び磁気ヘッドの製造方法につい
ても開示する。この製造方法は、薄膜デバイスの製造方
法に準じて実行される。

【００３６】

【発明の実施の形態】１．薄膜デバイス 図１は本発明に係る薄膜デバイスの構成を概略的に示す
平面図である。図示された薄膜デバイスは、第１の薄膜
パターン２１１と、第２の薄膜パターン２１２と、第３
の薄膜パターン２１３とを含む。これらは、基板等の適
当な支持体１００の一面上に形成されている。第１の薄
膜パターン２１１は、当該薄膜デバイスの機能実現に必
須のデバイス機能部分である。これに対して、第２及び
第３の薄膜パターン２１２、２１３は、実測に供される
部分であって、非デバイス機能部分である。

【００３７】第１の薄膜パターン２１１は、実測限界幅
（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有する。実
測限界幅（Ｗｍｉｎ）とは、実測できる最小幅をいう。
ＳＥＭの場合、実測限界幅（Ｗｍｉｎ）は約０．０３μ
ｍであり、従って、第１の幅（Ａ）は、例えば、０．０
３μｍ以下である。第１の薄膜パターン２１１は、当該
薄膜デバイスにおいて、その機能を実現するために、必
須の構成要素である。

【００３８】第２の薄膜パターン２１２は、第１の薄膜
パターン２１１と同一平面上にあり、実測限界幅（Ｗｍ
ｉｎ）よりも大きな第２の幅（Ｂ）を有している。第３
の薄膜パターン２１３は、第１及び第２の薄膜パターン
２１１、２１２と同一の平面上にあり、第２の薄膜パタ
ーン２１２の第２の幅（Ｂ）よりも大きな第３の幅
（Ｃ）を有している。

【００３９】図示実施例において、第１の薄膜パターン
は、第１の幅（Ａ）を所定の長さ（ＬＡ）で維持してい
る。第２の薄膜パターン２１２は、第２の幅（Ｂ）を測
定可能とする長さ（ＬＢ）を有している。第３の薄膜パ
ターン２１３も、第３の幅（Ｃ）を測定可能とする長さ
（ＬＣ）を有する。

【００４０】また、第１乃至第３の薄膜パターン２１１
〜２１３は、順次に連続するパターンである。より具体
的には、階段状に変化するパターンである。これとは異
なって、第１乃至第３の薄膜パターン２１１〜２１３
は、その少なくとも一つを他から分離した非連続パター
ンであってもよい。

【００４１】第１〜第３の薄膜パターン２１１〜２１３
は金属、合金またはそれらの組み合わせとし、単層また
は複数層の薄膜として形成することができる。第１〜第
３の薄膜パターン２１１〜２１３は、磁性、非磁性、導
電性、非導電性またはそれらの組み合わせ構造をとるこ
とができる。

【００４２】図示実施例の薄膜デバイスでは、第２の薄
膜パターン２１２は、支持体１００の一面上において、
第１の薄膜パターン２１１と同一平面上にあり、第３の
薄膜パターン２１３も、支持体１００の一面上におい
て、第１及び第２の薄膜パターン２１１、２１２と同一
の平面上にあるから、第１乃至第３の薄膜パターン２１
１〜２１３は、同一のフォトマスクを用いて形成でき
る。従って、第１乃至第３の薄膜パターン２１１〜２１
３のそれぞれは、同一のフォトマスクのパターン精度に
従った極めて高精度の相対的パターンを有するようにな
る。

【００４３】しかも、第１の薄膜パターン２１１は、実
測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有
するから、薄膜パターンの極小化、微細化の技術的動向
に対処することができる。

【００４４】第１の薄膜パターン２１１の第１の幅
（Ａ）は、実測限界幅（Ｗｍｉｎ）よりも更に小さくな
るので、第１の薄膜パターン２１１の第１の幅（Ａ）
は、ＳＥＭ等の高分解能を持つ光学測定装置を用いても
実測することはできない。

【００４５】この問題点を解決する手段として、本発明
において、第２の薄膜パターン２１２は、実測限界幅
（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有してお
り、第３の薄膜パターン２１３は第２の薄膜パターン２
１２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有
している。従って、第２の薄膜パターン２１２の第２の
幅（Ｂ）及び第３の薄膜パターン２１３の第３の幅
（Ｃ）を、ＳＥＭ等の測長装置を用いて実測できる。

【００４６】第１の薄膜パターン２１１の第１の幅
（Ａ）、第２の薄膜パターン２１２の第２の幅（Ｂ）、
及び、第３の薄膜パターン２１３の第３の幅（Ｃ）の相
対関係は、フォトマスクのパターン設計値から、予め、
解っている。

【００４７】このため、第２の薄膜パターン２１２の第
２の幅（Ｂ）、及び、第３の薄膜パターン２１３の第３
の幅（Ｃ）を実測することにより、その実測値と、第２
の薄膜パターン２１２の第２の幅（Ｂ）、及び、第３の
薄膜パターン２１３の第３の幅（Ｃ）に対する第１の薄
膜パターン２１１の第１の幅（Ａ）の相対関係から、第
１の幅（Ａ）を高精度で正確に求めることができる。

【００４８】よって、本発明によれば、実測限界よりも
小さな第１の幅（Ａ）を、ばらつきのない高精度の寸法
に設定した薄膜デバイスを得ることができる。この点に
ついて、図２を参照して更に詳しく説明する。

【００４９】図２は第２の幅（Ｂ）及び第３の幅（Ｃ）
から第１の幅（Ａ）を求める際に利用し得るグラフの一
例を示す図であり、横軸に第１の幅（Ａ）をとり、縦軸
に第３の幅（Ｃ）をとってある。

【００５０】第２の幅（Ｂ）と第１の幅（Ａ）との関係
について、比例定数をαとすると、 Ｂ＝α・Ａ （１） と表せる。次に、第２の幅（Ｂ）と第３の幅（Ｃ）との
関係について、比例定数をβとすると、 Ｃ＝β・Ｂ （２） と表せる。上記２つの式（１）、（２）から、第３の幅
（Ｃ）と第１の幅（Ａ）との関係は、 Ｃ＝α・β・Ａ （３） と表せる。図２の直線Ｌ１は式（３）を示している。

【００５１】比例定数α、βは、第１〜第３の薄膜パタ
ーン２１１〜２１３を作成するフォトマスクの設計値よ
り得られる既知の値である。そこで、第３の薄膜パター
ン２１３の第３の幅（Ｃ）をＳＥＭ等で実測し、その実
測値を式（３）に当てはめることにより、実測できない
第１の幅（Ａ）を知ることができる。例えば、第３の幅
（Ｃ）の実測値がＣ１である場合、第１の幅（Ａ）の予
測値Ａ１は、Ａ１＝Ｃ１／α・βとなる。

【００５２】２．薄膜デバイスの製造方法 第２及び第３の薄膜パターン２１２、２１３の第１及び
第２の幅（Ｂ）、（Ｃ）の実測及びその当てはめによる
第１の薄膜パターン２１１の幅（Ａ）の算出は、薄膜デ
バイスの製造工程の一部として行われるものであって、
このステップの前には、第１〜第３の薄膜パターンを形
成する工程が存在する。

【００５３】図３〜図８は薄膜デバイスの製造工程にお
ける第１〜第３の薄膜パターン形成工程を示す図であ
る。

【００５４】まず、図３及び図４に示すように、ウエハ
１００の上に成膜された薄膜２１０の表面に、フォトレ
ジスト層２００を塗布する。塗布は、スピンコート等の
周知の手段による。

【００５５】次に、図５及び図６に示すフォトリソグラ
フィ工程を実行する。フォトリソグラフィ工程では、フ
ォトレジスト層２００の上にフォトマスク２２０を当
て、フォトマスク２２０に設けられた第１〜第３の光透
過パターン２２１〜２２３を通して、フォトレジスト層
２００を露光する。第１〜第３の光透過パターン２２１
〜２２３は、前述した第１の薄膜パターン２１１〜２１
３に対応するパターンを有する。即ち、第１の光透過パ
ターン２２１の幅（Ａ２）は、第１の薄膜パターン２１
１の幅（Ａ）に対応し、第２の光透過パターン２２２の
幅（Ｂ２）は、第２の薄膜パターン２１２の幅（Ｂ）に
対応し、第３の光透過パターン２２３の幅（Ｃ２）は、
第３の薄膜パターン２１３の第３の幅（Ｃ）に対応し、
これらの幅Ａ２〜Ｃ２は、式（１）〜（３）で表される
関係を満たしている。

【００５６】図５及び図６に示した露光工程の後、現像
する。これにより、図７及び図８に示すように、第１〜
第３の光透過パターン２２１〜２２３に従ったレジスト
マスク２００が得られる。レジストマスク２００は、第
１の光透過パターン２２１に対応する第１のマスクパタ
ーン２０１、第２の光透過パターン２２２に対応する第
２のマスクパターン２０２、第３の光透過パターン２２
３に対応する第３のマスクパターン２０３を有する。こ
れらの第１〜第３のマスクパターン２０１〜２０３は、
第１〜第３の光透過パターン２２１〜２２３の幅Ａ２〜
Ｃ２に対応する幅Ａ１〜Ｃ１を有する。

【００５７】次に、図７及び図８に示した状態で、測定
ステップを実行する。測定ステップは、フォトリソグラ
フィ工程において、第１及び第２のマスクパターン２０
２、２０３の幅（Ｂ１）、（Ｃ１）を、ＳＥＭ等の測長
装置を用いて実測し、その実測値から、第１の薄膜パタ
ーンに対応する第１のマスクパターン２０１の幅（Ａ
１）を求める。この点については、図２を参照して詳説
した通りである。

【００５８】この後、レジストマスク２００の周りに存
在する薄膜２１０を、ミリング、リアクティブ．イオ
ン．エッチング（以下ＲＩＥと称する）等のドライエッ
チング手段によって除去する。これにより、図９及び図
１０に示すように、薄膜２１０は、レジストマスク２０
０のパターンに従ってパターニングされる。

【００５９】次に、レジストマスク２００を除去するこ
とにより、図１１、図１２に示すように、第１〜第３の
幅Ａ〜Ｃを有する第１〜第３の薄膜パターン２１１〜２
１３が得られる。この後、更に、薄膜デバイスとして必
要な製造工程が実行される。例えば、デバイス機能部分
である第１の薄膜パターン２１１を残し、非デバイス機
能部分である第２及び第３の薄膜パターン２１２、２１
３を除去する等の工程が実行される。

【００６０】図５及び図６の状態で実行される測定ステ
ップにおいて、第１のマスクパターン２０１の幅（Ａ
１）が規格外であるときは、レジストマスク２００を除
去し、再度、フォトリソグラフィ工程を実行する。これ
により、ウエハ１００に形成されたレジストマスクパタ
ーンが不良であっても、ウエハ１００を再使用し得るの
で、製造コスト低減に寄与できる。

【００６１】測定ステップに介しては、図７及び図８に
示すパターニング工程の後、図１１及び図１２に示す状
態で、第２の薄膜パターン２１２及び第３の薄膜パター
ン２１３の幅Ｂ、Ｃを実測し、その実測値から、第１の
薄膜パターン２１１の幅Ａを求める測定ステップを含む
こともできる。この測定ステップは、フォトリソグラフ
ィ工程における測定ステップと併用してもよいし、フォ
トリソグラフィ工程における測定ステップは含まずに、
単独で用いてもよい。

【００６２】パターニング工程後の測定ステップにおい
て、第１の薄膜パターン２１１の幅Ａが規格値よりも大
きいことが解ったときは、第１乃至第３の薄膜パターン
２１１、２１３をドライエッチングする。これにより、
第１の薄膜パターン２１１の幅Ａを規格値に合わせるこ
とができる。従って、第１乃至第３の薄膜パターン２１
１〜２１３を形成したウエハ１００を、第１の薄膜パタ
ーン２１１の幅Ａが規格値よりも大きいことを理由に廃
棄する必要がなくなるから、製造コスト低減に寄与でき
る。

【００６３】次に、薄膜磁気ヘッド集合体、磁気ヘッド
及びそれらの製造方法について説明する。

【００６４】３．薄膜磁気ヘッド集合体 本発明に係る薄膜磁気ヘッド集合体に、ウエハ状及びバ
ー状の両タイプが含まれることは既に述べた通りであ
る。ウエハ状薄膜磁気ヘッド集合体において、基体はウ
エハであり、薄膜磁気ヘッド要素はこの基体上に行列状
に配列されている。バー状薄膜磁気ヘッド集合体では、
基体はバー状であり、薄膜磁気ヘッド要素は、基体の長
手方向に沿って配列（一般には１列）されている。バー
状薄膜磁気ヘッド集合体は、ウエハ状薄膜磁気ヘッド集
合体から切断によって切り出されたものである。この明
細書では、主に、ウエハ状薄膜磁気ヘッド集合体につい
て説明する。ウエハ状薄膜磁気ヘッド集合体についての
説明の大部分は、バー状薄膜磁気ヘッド集合体にも適用
可能である。

【００６５】図１３は本発明に係るウエハ状薄膜磁気ヘ
ッド集合体の斜視図である。図示された薄膜磁気ヘッド
集合体は、略円形状のウエハ基体１上に多数の薄膜磁気
ヘッド要素Ｑ１１〜Ｑｎｍを有する。ウエハ基体１は、
周知のセラミック材料によって構成される。代表的には
ＡｌＴｉＣ系セラミック材料が用いられる。薄膜磁気ヘ
ッド要素Ｑ１１〜Ｑｎｍはｎ行ｍ列の格子状に配列され
ている。

【００６６】図１４は薄膜磁気ヘッド要素Ｑ１１〜Ｑｎ
ｍのいくつかを拡大して示す図、図１５は図１４に示さ
れた薄膜磁気ヘッド要素の一つの拡大断面図である。こ
れらの図を参照すると、薄膜磁気ヘッド要素Ｑ１１〜Ｑ
ｎｍのそれぞれは、書き込み素子２と、第１のシールド
膜３と、第１の絶縁膜７１と、磁気抵抗効果素子９と、
第２のシールド膜５と、第２の絶縁膜７２とを含む。図
１５には、全体を覆う第３の絶縁膜２１が図示されてい
る。第３の絶縁膜２１は、例えばアルミナ膜等でなる。

【００６７】書き込み素子２は誘導型磁気変換素子であ
る。書き込み素子２は、読み取り素子３に対する第２の
シールド層を兼ねている第１の磁性層５、第２の磁性層
３５、コイル層３７、アルミナ等でなるギャップ層３
９、絶縁層４１及び保護層２１などを有している。第２
のシールド層は、第１の磁性層５から独立して備えられ
ていてもよい。

【００６８】第１の磁性層５及び第２の磁性層３５の先
端部は微小厚みのギャップ層３９を隔てて対向するポー
ル端となっており、ポール端において書き込みを行な
う。第１及び第２の磁性層５、３５は、２層以上の多層
構造であってもよい。第１及び第２の磁性層５、３５の
複層化は、例えば、特性改善を目的として行われること
がある。ポール端の構造に関しても、トラック幅の狭小
化、記録能力の向上等の観点から、種々の改良、及び、
提案がなされている。本発明においては、これまで提案
された何れのポール構造も採用できる。ギャップ層３９
は非磁性金属層またはアルミナ等の無機絶縁層によって
構成される。

【００６９】第２の磁性層３５は、更に、第１の磁性層
５との間にインナーギャップを保って、ＡＢＳ１０３、
１０４の後方に延び、後方結合部において第２の磁性層
３５に結合されている。これにより、第１の磁性層５、
第２の磁性層３５及びギャップ層３９を巡る薄膜磁気回
路が完結する。

【００７０】コイル層３７は、第１及び第２の磁性層
５、３５の間に挟まれ、後方結合部の周りを渦巻き状に
回る。コイル層３７の巻数および層数は任意である。

【００７１】絶縁層４１は、有機絶縁樹脂層またはセラ
ミック層で構成する。セラミック層の代表例は、Ａｌ₂
Ｏ₃層またはＳｉＯ₂層である。絶縁層４１の内部にはコ
イル層３７が埋設されている。絶縁層４１は第１及び第
２の磁性層５、３５の間のインナーギャップの内部に充
填されている。絶縁層４１の表面には第２の磁性層３５
が備えられている。保護層２１は、書き込み素子２の全
体を覆っている。保護層２１はＡｌ₂Ｏ₃またはＳｉＯ₂
等の無機絶縁材料で構成されている。

【００７２】第１のシールド膜３は、ウエハ基体１の上
に積層され、第１の絶縁膜７１は第１のシールド膜３の
上に積層されている。第１のシールド膜３は例えばパー
マロイ膜として構成される。実施例において、第１のシ
ールド膜３及び第２のシールド膜５は、導電膜１８によ
り、電気的に等電位となるように接続されている。

【００７３】磁気抵抗効果素子９は、第１の絶縁膜７１
の上に備えられている。磁気抵抗効果素子９は、磁気異
方性磁気抵抗効果膜、または、スピンバルブ膜、ペロブ
スカイト型磁性体もしくは強磁性トンネル接合を用いた
巨大磁気抵抗効果膜（ＧＭＲ）によって構成することが
できる。

【００７４】図１６はスピンバルブ膜（以下ＳＶ膜と称
する）を備える磁気抵抗効果素子９の拡大端面図であ
る。磁気抵抗効果素子９は、中央能動領域９０と、２つ
の端部受動領域１１、１３とを含む。図示実施例におい
て、中央能動領域９０はＳＶ膜によって構成されてい
る。ＳＶ膜に関しては、種々の積層膜構造、膜組成等が
提案され、実用に供されており、何れのＳＶ膜であって
も、本発明の適用が可能である。

【００７５】ＳＶ膜は、基本的には、ピンド層（第１の
強磁性層）と、フリー層（第２の強磁性層）とを、非磁
性層を介して積層した構造を有する。ピンド層は磁化方
向が一方向に固定されており、フリー層は磁化方向が外
部から印加される磁界に応答して自由に動く。ＳＶ膜で
は、ピンド層の磁化方向と、フリー層の磁化方向とが同
じであるときに、抵抗値が最小になり、逆方向の時に最
大になる。この抵抗変化特性を利用して、外部磁界を検
出する。

【００７６】図示されたＳＶ膜は、第２の強磁性層であ
るフリー層９５、非磁性層９４、第１の強磁性層である
ピンド層９３及び反強磁性層９２を順次積層して構成さ
れる。上記構造により、反強磁性層９２と接したピンド
層９３が一定方向に磁化された状態になる。フリー層９
５の上には、Ｔａ等でなる保護層９６が設けられ、反強
磁性層９２の下側には、ＮｉＣｒ等でなる下地層９１が
設けられている。

【００７７】上述したＳＶ膜を有する中央能動領域９０
において、外部磁界が印加された場合、フリー層９５の
磁化方向が外部磁界の強さに応じて回転する。ＳＶ膜の
抵抗値は、ピンド層９３の磁化方向に対するフリー層９
５の磁化方向の角度によって定まる。ＳＶ膜の抵抗値
は、フリー層９５の磁化方向がピンド層９３の磁化方向
に対して、逆方向のときに最大となり、同一の方向のと
きに最小になる。それに対応して、中央能動領域９０内
を縦方向に流れるセンス電流の大きさが変化するので、
このセンス電流から、外部磁界を検出することができ
る。

【００７８】端部受動領域１１、１３のそれぞれは、中
央能動領域９０の相対する両端部に接続されている。端
部受動領域１１、１３は、磁区制御膜１１１、１３１と
電極膜１１２、１３２とを含む。

【００７９】磁区制御膜１１１、１３１は、中央能動領
域９０の縦方向の両端に結合されている。磁区制御膜１
１１、１３１は反強磁性層であってもよいし、硬磁性層
で構成されていてもよい。図は、磁区制御膜１１１、１
３１として硬磁性層を用いた例を示している。硬磁性層
としては、ＣｏＰｔ、ＣｏＰｔＣｒ等を用いることがで
きる。

【００８０】電極膜１１２、１３２は、先端部が中央能
動領域９０の表面に重なるリードオーバレイ構造となっ
ていてもよい。電極膜１１２、１３２は取り出し電極２
０７、２０８（図１４参照）に接続されている。

【００８１】第２の絶縁層７２は、アルミナ層等で構成
され、磁気抵抗効果素子９及び第１の絶縁層７１を覆
う。第２のシールド層２１は、第２の絶縁層７２に隣接
する。第２のシールド層２１は、書き込み素子２の第１
の磁性層として兼用され得る。

【００８２】図１７は図１６に示した磁気抵抗効果膜９
の平面図である。図示するように、本発明の特徴とし
て、中央能動領域９０は、第１の薄膜パターン９１１
と、第２の薄膜パターン９１２と、第３の薄膜パターン
９１３とを含む。第１の薄膜パターン９１１、第２の薄
膜パターン９１２及び第３の薄膜パターン９１３は、図
１６に示した膜構造を有する点で共通であるが、機能的
には、全く異なる。即ち、第１の薄膜パターン９１１
は、その幅（Ａ）が薄膜磁気ヘッドとしてのトラック幅
を決める部分であり、薄膜磁気ヘッドの機能実現に必須
の機能部分となる。これに対して、第２及び第３の薄膜
パターン９１２、９１３は、実測に供される部分であっ
て、非デバイス機能部分である。

【００８３】第１の薄膜パターン９１１は、実測限界幅
（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有する。Ｓ
ＥＭの場合、実測限界幅（Ｗｍｉｎ）は約０．０３μｍ
であり、従って、第１の幅（Ａ）は、例えば、０．０３
μｍ以下である。

【００８４】第２の薄膜パターン９１２は、第１の薄膜
パターン９１１と同一平面上にあり、実測限界幅（Ｗｍ
ｉｎ）よりも大きな第２の幅（Ｂ）を有している。第３
の薄膜パターン９１３は、第１及び第２の薄膜パターン
９１１、９１２と同一の平面上にあり、第２の薄膜パタ
ーン９１２の第２の幅（Ｂ）よりも大きな第３の幅
（Ｃ）を有している。

【００８５】図示実施例において、第１の薄膜パターン
は、第１の幅（Ａ）を所定の長さ（ＬＡ）で維持してい
る。第２の薄膜パターン９１２は、第２の幅（Ｂ）を測
定可能とする長さ（ＬＢ）を有している。第３の薄膜パ
ターン９１３も、第３の幅（Ｃ）を測定可能とする長さ
（ＬＣ）を有する。

【００８６】また、第１乃至第３の薄膜パターン９１１
〜９１３は、順次に連続するパターンである。より具体
的には、階段状に変化するパターンである。これとは異
なって、第１乃至第３の薄膜パターン９１１〜９１３
は、その少なくとも一つを他から分離した非連続パター
ンであってもよい。

【００８７】第１の薄膜パターン９１１、第２の薄膜パ
ターン９１２及び第３の薄膜パターン９１３は、図１６
に示した膜構造を有する点で共通であるから、第１乃至
第３の薄膜パターン９１１〜９１３は、同一のフォトマ
スクを用いて形成できる。従って、第１乃至第３の薄膜
パターン９１１〜９１３のそれぞれは、同一のフォトマ
スクのパターン精度に従った極めて高精度の相対的パタ
ーンを有するようになる。

【００８８】しかも、第１の薄膜パターン９１１は、実
測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有
するから、薄膜磁気ヘッドにおけるトラック幅の狭小化
の技術的動向に対処することができる。

【００８９】第１の薄膜パターン９１１の第１の幅
（Ａ）は、実測限界幅（Ｗｍｉｎ）よりも更に小さくな
るので、第１の薄膜パターン９１１の第１の幅（Ａ）
は、ＳＥＭ等の高分解能を持つ光学測定装置を用いても
実測することはできない。

【００９０】この問題点を解決する手段として、本発明
において、第２の薄膜パターン９１２は、実測限界幅
（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ）を有してお
り、第３の薄膜パターン９１３は第２の薄膜パターン９
１２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有
している。従って、第２の薄膜パターン９１２の第２の
幅（Ｂ）及び第３の薄膜パターン９１３の第３の幅
（Ｃ）は、ＳＥＭ等の測長装置を用いて実測できる。

【００９１】第１の薄膜パターン９１１の第１の幅
（Ａ）、第２の薄膜パターン９１２の第２の幅（Ｂ）、
及び、第３の薄膜パターン９１３の第３の幅（Ｃ）の相
対関係は、フォトマスクのパターン設計値から、予め、
解っている。

【００９２】従って、第２の薄膜パターン９１２の第２
の幅（Ｂ）、及び、第３の薄膜パターン９１３の第３の
幅（Ｃ）を実測することにより、その実測値と、第２の
薄膜パターン９１２の第２の幅（Ｂ）、及び、第３の薄
膜パターン９１３の第３の幅（Ｃ）に対する第１の薄膜
パターン９１１の第１の幅（Ａ）の相対関係から、トラ
ック幅となる第１の幅（Ａ）を高精度で正確に求めるこ
とができる。

【００９３】よって、本発明によれば、実測限界よりも
小さな第１の幅（Ａ）、即ち、トラック幅を、ばらつき
のない高精度の寸法に設定した薄膜磁気ヘッドを得るこ
とができる。この点については、図２を参照して具体的
に説明した通りであり、重複説明は省略する。

【００９４】図１〜図１７に示したウエハ状薄膜磁気ヘ
ッド集合体から薄膜磁気ヘッドを得るには、ウエハ状薄
膜磁気ヘッド集合体を一次切断して、バー状薄膜磁気ヘ
ッド集合体を取り出し、バー状薄膜磁気ヘッド集合体
に、研削、研摩等の必要な加工を施した後、バー状薄膜
磁気ヘッド集合体に二次切断加工を施す。

【００９５】図１７において、端部受動領域１１、１３
は、第１の薄膜パターン９１１から第２及び第３の薄膜
パターン９１２、９１３の方向に延長されている。この
構造の場合、薄膜磁気ヘッド集合体から薄膜磁気ヘッド
の単品を得る工程において、第１の薄膜パターン９１１
及び端部受動領域１１、１３の先端縁から△Ｐだけ研摩
されるので、第２及び第３の薄膜パターン９１２、９１
３は、薄膜磁気ヘッドに残存することになる。

【００９６】図１８は中央能動領域９０に対する端部受
動領域１１、１３の別の配置例を示している。図１８に
おいて、端部受動領域１１、１３は第２及び第３の薄膜
パターン９１２、９１３から、第１の薄膜パターン９１
１の方向に沿って延長されている。この構造の場合、薄
膜磁気ヘッド集合体から薄膜磁気ヘッドの単品を得る工
程において、第３及び第２の薄膜パターン９１３、９１
２が、端部受動領域１１、１３とともに、先端縁から△
Ｐだけ研摩されるので、薄膜磁気ヘッドには、第１の薄
膜パターン９１１のみが残り、第２及び第３の薄膜パタ
ーン９１２、９１３は、残存しないことになる。

【００９７】４．薄膜磁気ヘッド 図１９は、図１〜図１７に示した薄膜磁気ヘッド集合体
から得られた薄膜磁気ヘッドの外観斜視図、図２０は図
１９に示した薄膜磁気ヘッドの電磁変換部分の拡大断面
図、図２１は図１９及び図２０に示した薄膜磁気ヘッド
の磁気抵抗効果素子９の部分の拡大端面図、図２２は図
２１に示した磁気抵抗効果素子９の部分の平面図であ
る。図において、図１〜図１７に表れた構成部分と同一
の構成部分については、同一の参照符号を付し、重複説
明は省略する。

【００９８】図１９及び図２０を参照すると、図示実施
例の薄膜磁気ヘッドは、スライダ１と、書き込み素子２
と、読み取り素子を構成する磁気抵抗効果素子９とを含
む。スライダ１は、媒体対向面側にレール１０１、１０
２を有し、レールの表面がＡＢＳ１０３、１０４として
利用される。レール１０１、１０２は２本に限らない。
１〜３本のレールを有することがあり、レールを持たな
い平面となることもある。また、浮上特性改善等のため
に、媒体対向面に種々の幾何学的形状が付されることも
ある。何れのタイプのスライダ１であっても、本発明の
適用が可能である。また、スライダ１は、レールの表面
に、保護層を備えることもあり、このような場合は保護
層の表面がＡＢＳ１０３、１０４となる。

【００９９】図２１を参照すると、磁気抵抗効果素子９
は、図１６等を参照して説明したＳＶ膜構造の中央能動
領域９０及び端部受動領域１１、１３を有する。中央能
動領域９０のトラック幅ＴＷは、既に述べたように、実
測限界値（Ｗｍｉｎ）よりも小さくてよい。このため、
トラック幅ＴＷを、ばらつきのない高精度の微小寸法に
設定した薄膜磁気ヘッドが得られる。

【０１００】図２２において、端部受動領域１１、１３
は、第１の薄膜パターン９１１から第２及び第３の薄膜
パターン９１２、９１３の方向に延長されている。この
構造の場合、前述したように、薄膜磁気ヘッド集合体か
ら薄膜磁気ヘッドの単品を得る工程において、第１の薄
膜パターン９１１及び端部受動領域１１、１３の先端縁
から△Ｐだけ研摩されるので、第２及び第３の薄膜パタ
ーン９１２、９１３は、薄膜磁気ヘッドに残存すること
になる。

【０１０１】５．薄膜磁気ヘッド集合体の製造方法 次に、図１〜図１８に示した薄膜磁気ヘッド集合体の製
造方法について、図２３〜図５６を参照して説明する。
図２３〜図５６は、３つの異なる実施例を含んでいる。
勿論、図示されない実施例も含み得ることはいうまでも
ない。

【０１０２】（１）実施例１ 実施例１は図２３〜図３１に図示されている。図３２は
図２３〜図３１に示した工程のフローチャートである。

【０１０３】まず、図２３に示すように、ウエハ基体の
一部を構成する第１の絶縁層７１の表面に、下地層９
１、反強磁性層９２、ピンド層（第１の強磁性層）９
３、非磁性層９４、フリー層（第２の強磁性層）９５及
び保護層９６を成膜する。これらの層９１〜９６の組
成、膜厚、処理方法等については周知であるので、詳細
は省略する。

【０１０４】次に、最上層の保護層９６の表面に、フォ
トレジスト層を、スピンコート等の周知の手段によって
塗布した後、フォトリソグラフィ工程を適用（図５及び
図６参照）し、図２４及び図２５に示すように、レジス
トマスク９００を形成する。レジストマスク９００は、
第１のマスクパターン９０１、第２のマスクパターン９
０２及び第３のマスクパターン９０３を有する。第１の
マスクパターン９０１は、実測限界幅（Ｗｍｉｎ）より
も小さな第１の幅（Ａ１）を有する。

【０１０５】第２のマスクパターン９０２は、第１のマ
スクパターン９０１と同一平面上にあり、実測限界幅
（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ１）を有してい
る。第３のマスクパターン９０３は、第１及び第２のマ
スクパターン９０１、９０２と同一の平面上にあり、第
２のマスクパターン９０２の第２の幅（Ｂ１）よりも大
きな第３の幅（Ｃ１）を有している。

【０１０６】次に、図２４及び図２５に示した状態で、
第１の測定ステップを実行する。第１の測定ステップ
は、フォトリソグラフィ工程において、第２の薄膜パタ
ーン及び第３の薄膜パターンに対応するレジストマスク
パターン９０２、９０３の幅（Ｂ１）、（Ｃ１）を、Ｓ
ＥＭ等の測長装置を用いて実測し、その実測値から、第
１の薄膜パターンに対応する第１のマスクパターン９０
１の幅（Ａ１）を求める。

【０１０７】もし、第１のマスクパターン９０１が、規
格値を満たさないときは、レジストマスク９００を剥離
し、再度、フォトリソグラフィ工程を繰り返す。この工
程は、薄膜９１〜９６のパターニング前に行われるの
で、工程の繰り返しによってウエハが無駄になることも
ない。このため、製造コスト低減に寄与し得る。

【０１０８】この後、レジストマスク９００の周りに存
在する薄膜９１〜９６を、ミリング、ＲＩＥ等のドライ
エッチング手段によって除去する。これにより、薄膜薄
膜９１〜９６は、図２６及び図２７に示すように、レジ
ストマスク９００のパターンに従ってパターニングさ
れ、中央能動領域９０が得られる。中央能動領域９０
は、第１の絶縁層７１の表面に、下地層９１、反強磁性
層９２、ピンド層（第１の強磁性層）９３、非磁性層９
４、フリー層（第２の強磁性層）９５及び保護層９６を
順次に積層した構造であって、レジストマスク９００の
平面形状に従う。

【０１０９】次に、図２８及び図２９に示すように、中
央能動領域９０の両端に端部受動領域１１、１３を形成
する。端部受動領域１１、１３は、例えば、リフトオフ
法の適用によって形成できる。

【０１１０】次に、レジストマスク９００を除去するこ
とにより、図３０、図３１に示すように、第１〜第３の
幅Ａ〜Ｃを有する第１〜第３の薄膜パターン９１１〜９
１３が得られる。第１の薄膜パターン９１１は、実測限
界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有す
る。第２の薄膜パターン９１２は、第１のマスクパター
ン９０１と同一平面上にあり、実測限界幅（Ｗｍｉｎ）
よりも大きな第２の幅（Ｂ）を有している。第３の薄膜
パターン９１３は、第１及び第２の薄膜パターン９１
１、９１２と同一の平面上にあり、第２の薄膜パターン
９０２の第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を
有している。

【０１１１】次に、図３０及び図３１に示す状態で、第
２の薄膜パターン９１２及び第３の薄膜パターン９１３
の幅Ｂ、Ｃを実測し、その実測値から、第１の薄膜パタ
ーン９１１の幅Ａを求める第２の測定ステップを実行す
ることもできる。

【０１１２】図３２に表示されていないが、第２の測定
ステップにおいて、第１の薄膜パターン９１１の幅Ａが
規格値よりも大きいことが解ったときは、第１乃至第３
の薄膜パターン９１１、９１３をＲＩＥ等の適用によっ
てエッチングしてもよい。これにより、第１の薄膜パタ
ーン９１１の幅Ａを規格値に合わせることができる。従
って、第１乃至第３の薄膜パターン９１１〜９１３を形
成したウエハ基体を、第１の薄膜パターン９１１の幅Ａ
が規格値よりも大きいことを理由に廃棄する必要がなく
なるから、製造コスト低減に寄与できる。

【０１１３】この後、更に、薄膜磁気ヘッド集合体とし
て必要な製造工程、例えば、書き込み素子の形成工程等
の次工程が実行される。

【０１１４】（２）実施例２ 実施例２は図３３〜図４７に図示されている。図４８は
図３３〜図４７に図示された製造工程のフローチャート
である。まず、図３３に示すように、ウエハ基体１の一
部を構成する第１の絶縁層７１の表面に、下地層９１、
反強磁性層９２、ピンド層（第１の強磁性層）９３、非
磁性層９４、フリー層（第２の強磁性層）９５及び保護
層９６を成膜する。

【０１１５】次に、最上層の保護層９６の表面に、フォ
トレジスト層を、スピンコート等の周知の手段によって
塗布した後、フォトリソグラフィ工程を適用（図５及び
図６参照）し、図３４及び図３５に示すように、レジス
トマスク９００を形成する。このレジストマスク９００
は、例えば、長方形状の単純な形状でよい。

【０１１６】この後、レジストマスク９００の周りに存
在する薄膜９１〜９６を、ミリング等のドライエッチン
グ手段によって除去する。これにより、薄膜薄膜９１〜
９６は、図３６及び図３７に示すように、レジストマス
ク９００のパターンに従ってパターニングされ、中央能
動領域９０が得られる。中央能動領域９０は、第１の絶
縁層７１の表面に、下地層９１、反強磁性層９２、ピン
ド層（第１の強磁性層）９３、非磁性層９４、フリー層
（第２の強磁性層）９５及び保護層９６を順次に積層し
た構造であって、レジストマスク９００の長方形状の平
面形状に従う。

【０１１７】次に、図３８及び図３９に示すように、中
央能動領域９０の両端に、磁区制御膜１１１、１３１を
形成する。磁区制御膜１１１、１３１は、例えば、リフ
トオフ法の適用によって形成できる。

【０１１８】次に、図４０及び図４１に示すように、レ
ジストマスク９００を除去する。これにより、磁区制御
膜１１１、１３１の間に、中央能動領域９０を構成する
最上層の保護層９６の表面が表れる。

【０１１９】次に、図４２及び図４３に図示するよう
に、磁区制御膜１１１、１３１及び中央能動領域９０の
表面に、電極膜１２０を形成するとともに、電極膜１２
０の上にレジストマスク９００を形成する。レジストマ
スク９００は、中央能動領域９０の真上に、第１の抜き
パターン９０１、第２の抜きパターン９０２及び第３の
抜きパターン９０３を有する。第１の抜きパターン９０
１は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅
（Ａ１）を有する。

【０１２０】第２の抜きパターン９０２は、実測限界幅
（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ１）を有してい
る。第３の抜きパターン９０３は、第２のマスクパター
ン９０２の第２の幅（Ｂ１）よりも大きな第３の幅（Ｃ
１）を有している。

【０１２１】次に、図４２及び図４５に示した状態で、
第１の測定ステップを実行する。第１の測定ステップで
は、第２の薄膜パターン及び第３の薄膜パターンに対応
する第１〜第３の抜きパターン９０２、９０３の幅（Ｂ
１）、（Ｃ１）を、ＳＥＭ等の測長装置を用いて実測
し、その実測値から、第１の薄膜パターンに対応する第
１の抜きパターン９０１の幅（Ａ１）を求める。

【０１２２】もし、第１の抜きパターン９０１が、規格
値を満たさないときは、レジストマスク９００を剥離
し、再度、フォトリソグラフィ工程を繰り返す。この工
程は、薄膜９１〜９６のパターニング前に行われるの
で、工程繰り返しによってウエハが無駄になることもな
い。このため、製造コスト低減に寄与し得る。

【０１２３】次に、図４４及び図４５に図示するよう
に、レジストマスク９００の第１〜第３の抜きパターン
９０１〜９０３の内部に存在する電極膜１２０を、ＲＩ
Ｅ等のドライエッチング手段によって除去する。これに
より、電極膜１２０は、図４４及び図４５に示すよう
に、電極膜１１２と、電極膜１３２とに分離される。電
極膜１２０は、レジストマスク９００の第１〜第３の抜
きパターン９０１〜９０３のパターンに従ってパターニ
ングされる。このため、電極膜１１２と、電極膜１３２
との間には、レジストマスク９００の第１〜第３の抜き
パターン９０１〜９０３のパターンに従った中央能動領
域９０が得られる。中央能動領域９０は、第１の絶縁層
７１の表面に、下地層９１、反強磁性層９２、ピンド層
（第１の強磁性層）９３、非磁性層９４、フリー層（第
２の強磁性層）９５及び保護層９６を順次に積層した構
造である。

【０１２４】次に、レジストマスク９００を除去するこ
とにより、図４６、図４７に示すように、第１〜第３の
幅Ａ〜Ｃを有する第１〜第３の薄膜パターン９１１〜９
１３が得られる。第１の薄膜パターン９１１は、実測限
界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ）を有す
る。第２の薄膜パターン９１２は実測限界幅（Ｗｍｉ
ｎ）よりも大きな第２の幅（Ｂ）を有している。第３の
薄膜パターン９１３は、第２の薄膜パターン９０２の第
２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有してい
る。

【０１２５】次に、第２の薄膜パターン９１２及び第３
の薄膜パターン９１３の幅Ｂ、Ｃを実測し、その実測値
から、第１の薄膜パターン９１１の幅Ａを求める第２の
測定ステップを実行する。第２の測定ステップは、フォ
トリソグラフィ工程における第１の測定ステップと併用
してもよいし、フォトリソグラフィ工程における第１の
測定ステップは含まずに、第２の測定ステップのみを単
独で用いてもよい。

【０１２６】第２の測定ステップにおいて、第１の薄膜
パターン９１１の幅Ａが規格値よりも大きいことが解っ
たときは、第１乃至第３の薄膜パターン９１１、９１３
を、追加のＲＩＥによって、ドライエッチングする。こ
れにより、第１の薄膜パターン９１１の幅Ａを規格値に
合わせることができる。従って、第１の薄膜パターン９
１１の幅Ａが規格値よりも大きいことを理由に廃棄する
必要がなくなるから、製造コスト低減に寄与できる。

【０１２７】この後、更に、薄膜磁気ヘッド集合体とし
て必要な製造工程、例えば、書き込み素子の形成工程が
実行される。

【０１２８】（３）実施例３ 実施例３は図４９〜図５８に図示されている。図５９は
図４９〜図５８に示した工程のフローチャートである。
実施例３は、磁区制御膜を反強磁性膜によって構成した
ものである。

【０１２９】まず、図４９に示すように、ウエハ基体１
の一部を構成する第１の絶縁層７１の表面に、下地層９
１、反強磁性層９２、ピンド層（第１の強磁性層）９
３、非磁性層９４及びフリー層（第２の強磁性層）９５
を成膜し、更に、フリー層９５の上に、反強磁性層９７
を成膜し、フリー層９５と反強磁性層９７との間に交換
結合による磁気バイアスを生じさせる。反強磁性層９７
として有効な材料組成は既に知られているので、これら
を選択使用すればよい。反強磁性層９７の好ましい一例
はＰｔＭｎである。反強磁性層９７の上にはＴａ等でな
る保護層９８が成膜されている。

【０１３０】次に、最上層の保護層９８の表面に、フォ
トレジスト層９００を、スピンコート等の周知の手段に
よって塗布した後、フォトリソグラフィ工程を適用し、
図５１及び図５２に示すように、レジストマスク９００
を形成する。レジストマスク９００は、第１の抜きパタ
ーン９０１、第２の抜きパターン９０２及び第３の抜き
パターン９０３を有する。第１の抜きパターン９０１
は、実測限界幅（Ｗｍｉｎ）よりも小さな第１の幅（Ａ
１）を有する。

【０１３１】第２の抜きパターン９０２は、実測限界幅
（Ｗｍｉｎ）よりも大きな第２の幅（Ｂ１）を有してい
る。第３の抜きパターン９０３は、第２の抜きパターン
９０２の第２の幅（Ｂ１）よりも大きな第３の幅（Ｃ
１）を有している。

【０１３２】次に、図５１及び図５２に示した状態で、
測定ステップを実行する。測定ステップは、フォトリソ
グラフィ工程において、第２の薄膜パターン及び第３の
薄膜パターンに対応する第２及び第３の抜きパターン９
０２、９０３の幅（Ｂ１）、（Ｃ１）を、ＳＥＭ等の測
長装置を用いて実測し、その実測値から、第１の薄膜パ
ターンに対応する第１の抜きパターン９０１の幅（Ａ
１）を求める。

【０１３３】もし、第１の抜きパターン９０１が、規格
値を満たさないときは、レジストマスク９００を剥離
し、再度、フォトリソグラフィ工程を繰り返す。この工
程は、薄膜９１〜９６のパターニング前に行われるの
で、工程繰り返しによってウエハが無駄になることもな
い。

【０１３４】次に、図５３及び図５４に図示するよう
に、レジストマスク９００の第１〜第３の抜きパターン
９０１〜９０３の内部に存在する保護膜９８を、ＲＩＥ
等のドライエッチング手段によって除去する。これによ
り、保護膜９８は、第１の保護膜９８１及び第２の保護
膜９８２に分割される。保護膜９８は、レジストマスク
９００の第１〜第３の抜きパターン９０１〜９０３に従
ってパターニングされる。このため、第１の保護膜９８
１と第２の保護膜９８２との間には、レジストマスク９
００の第１〜第３の抜きパターン９０１〜９０３に従っ
た形状で、反強磁性層９７が表れる（図５４参照）。

【０１３５】次に、図５５、図５６に示すように、レジ
ストマスク９００を除去した後、図５７及び図５８に示
すように、第１の保護膜９８１及び第２の保護膜９８２
をマスクとして、反強磁性層９７をドライエッチングす
る。反強磁性層９７は第１及び第２の保護膜９８１、９
８２の形状に従ってパターニングされる。これにより、
反強磁性層９７は、第１の反強磁性層９７１と、第２の
反強磁性層９７２とに分離される。反強磁性層９７は、
レジストマスク９００の第１〜第３の抜きパターン９０
１〜９０３のパターンに従ってパターニングされる。こ
のため、第１の反強磁性層９７１と、第２の反強磁性層
９７２との間には、レジストマスク９００の第１〜第３
の抜きパターン９０１〜９０３のパターンに従った中央
能動領域９０が得られる。中央能動領域９０は、第１の
絶縁層７１の表面に、下地層９１、反強磁性層９２、ピ
ンド層（第１の強磁性層）９３、非磁性層９４及びフリ
ー層（第２の強磁性層）９５を順次に積層し、フリー層
９５に対し、反強磁性層９７１、９７２を交換結合さ
せ、更に、反強磁性層９７１、９７２の表面に保護層９
８１、９８２を設けた構造となる。

【０１３６】第１の反強磁性層９７１と、第２の反強磁
性層９７２との間に表れる第１〜第３の薄膜パターン９
１１〜９１３は第１〜第３の幅Ａ〜Ｃを有する。第１の
薄膜パターン９１１の第１の幅（Ａ）は実測限界幅（Ｗ
ｍｉｎ）よりも小さい。第２の薄膜パターン９１２の第
２の幅（Ｂ）は実測限界幅（Ｗｍｉｎ）よりも大きい。
第３の薄膜パターン９１３の第３の幅（Ｃ）は、第２の
薄膜パターン９０２の第２の幅（Ｂ）よりも大きい。

【０１３７】図５７及び図５８の状態で、第２の測定ス
テップを実行し、第２の薄膜パターン９１２及び第３の
薄膜パターン９１３の幅Ｂ、Ｃを実測し、その実測値か
ら、第１の薄膜パターン９１１の幅Ａを求める。

【０１３８】第２の測定ステップにおいて、第１の薄膜
パターン９１１の幅Ａが規格値よりも大きいときは、電
極膜９８１、９８２をドライエッチングすることによ
り、第１の薄膜パターン９１１の幅Ａを規格値似合わせ
ることができる。従って、第１の薄膜パターン９１１の
幅Ａが規格値よりも大きいことを理由に廃棄する必要が
なくなるから、製造コスト低減に寄与できる。

【０１３９】この後、更に、薄膜磁気ヘッド集合体とし
て必要な製造工程、例えば、書き込み素子の形成工程が
実行される。

【０１４０】

【発明の効果】以上述べたように、本発明によれば、実
測限界よりも小さな幅を持つ薄膜パターンについて、そ
の幅を高度の信頼度をもって求め得る構造の薄膜デバイ
ス、薄膜磁気ヘッド集合体、磁気ヘッド及びそれらの製
造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る薄膜デバイスの構成を概略的に示
す平面図である。

【図２】第２の幅（Ｂ）及び第３の幅（Ｃ）から第１の
幅（Ａ）を求める際に利用し得るグラフの一例を示す図
である。

【図３】薄膜デバイスの製造工程を示す図である。

【図４】図３に示した工程の平面図である。

【図５】図３及び図４に示した工程の後の工程を示す図
である。

【図６】図５に示した工程の平面図である。

【図７】図５及び図６に示した工程の後の工程を示す図
である。

【図８】図７に示した工程の平面図である。

【図９】図７及び図８に示した工程の後の工程を示す図
である。

【図１０】図９に示した工程の平面図である。

【図１１】図９及び図１０に示した工程の後の工程を示
す図である。

【図１２】図１１に示した工程の平面図である。

【図１３】本発明に係るウエハ状薄膜磁気ヘッド集合体
の斜視図である。

【図１４】薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍのいくつ
かを拡大して示す図である。

【図１５】図１４に示された薄膜磁気ヘッド要素の一つ
の拡大断面図である。

【図１６】ＳＶ膜を備える磁気抵抗効果素子の拡大端面
図である。

【図１７】図１６に示した磁気抵抗効果膜の平面図であ
る。

【図１８】中央能動領域に対する端部受動領域の別の配
置例を示す図である。

【図１９】図１〜図１７に示した薄膜磁気ヘッド集合体
から得られた薄膜磁気ヘッドの外観斜視図である。

【図２０】図１９に示した薄膜磁気ヘッドの電磁変換部
分の拡大断面図である。

【図２１】図１９及び図２０に示した薄膜磁気ヘッドの
磁気抵抗効果素子部分の拡大端面図である。

【図２２】図２１に示した磁気抵抗効果素子の部分の平
面図である。

【図２３】本発明に係る薄膜磁気ヘッド集合体の製造方
法に含まれる工程を示す図である。

【図２４】図２３に示した工程の後の工程を示す図であ
る。

【図２５】図２４に示した工程の平面図である。

【図２６】図２４及び図２５に示した後の工程を示す図
である。

【図２７】図２６に示した工程の平面図である。

【図２８】図２６及び図２７に示した後の工程を示す図
である。

【図２９】図２８に示した工程の平面図である。

【図３０】図２８及び図２９に示した後の工程を示す図
である。

【図３１】図３０に示した工程の平面図である。

【図３２】図２３乃至図３１に示した製造方法の工程フ
ローチャートである。

【図３３】薄膜磁気ヘッド集合体の別の製造方法に含ま
れる工程を示す図である。

【図３４】図３３に示した工程の後の工程を示す図であ
る。

【図３５】図３４に示した工程の平面図である。

【図３６】図３４及び図３５に示した工程の後の工程を
示す図である。

【図３７】図３６に示した工程の平面図である。

【図３８】図３６及び図３７に示した工程の後の工程を
示す図である。

【図３９】図３８に示した工程の平面図である。

【図４０】図３８及び図３９に示した工程の後の工程を
示す図である。

【図４１】図４０に示した工程の平面図である。

【図４２】図４０及び図４１に示した工程の後の工程を
示す図である。

【図４３】図４２に示した工程の平面図である。

【図４４】図４２及び図４３に示した工程の後の工程を
示す図である。

【図４５】図４４に示した工程の平面図である。

【図４６】図４４及び図４５に示した工程の後の工程を
示す図である。

【図４７】図４６に示した工程の平面図である。

【図４８】図３３乃至図４８に示した製造方法の工程フ
ローチャートである。

【図４９】薄膜磁気ヘッド集合体の更に別の製造方法に
含まれる工程を示す図である。

【図５０】図４９に示した工程の後の工程を示す図であ
る。

【図５１】図５０に示した工程の後の工程を示す図であ
る。

【図５２】図５１に示した工程の平面図である。

【図５３】図５１及び図５２に示した工程の後の工程を
示す図である。

【図５４】図５３に示した工程の平面図である。

【図５５】図５３及び図５４に示した工程の後の工程を
示す図である。

【図５６】図５５に示した工程の平面図である。

【図５７】図５５及び図５６に示した工程の後の工程を
示す図である。

【図５８】図５７に示した工程の平面図である。

【図５９】図４９乃至図５８に示した製造方法の工程フ
ローチャートである。

【符号の説明】

１００ 支持体 ２１１、９１１ 第１の薄膜パターン ２１２、９１２ 第２の薄膜パターン ２１３、９１３ 第３の薄膜パターン Ａ 第１の幅 Ｂ 第２の幅 Ｃ 第３の幅

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 43/12 43/12 21/302 Ｊ (72)発明者 照沼 幸一 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5D033 BA13 BB43 DA07 DA08 DA22 DA31 5D034 BA03 BB02 BB12 CA06 DA07 5F004 BA04 CB13 DB08 EB02

Claims (27)

【特許請求の範囲】
1. 【請求項１】 第１の薄膜パターンと、第２の薄膜パタ
   ーンと、第３の薄膜パターンとを含む薄膜デバイスであ
   って、 前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
   りも小さな第１の幅（Ａ）を有しており、 前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
   りも大きな第２の幅（Ｂ）を有しており、 前記第３の薄膜パターンは、前記第２の薄膜パターンの
   第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有してい
   る薄膜デバイス。
2. 【請求項２】 請求項１に記載された薄膜デバイスであ
   って、 前記第１の薄膜パターンは、機能部分であり、 第２及び第３の薄膜パターンは、非機能部分である薄膜
   デバイス。
3. 【請求項３】 請求項１に記載された薄膜デバイスであ
   って、前記第１乃至第３の薄膜パターンは、同一平面上
   にある薄膜デバイス。
4. 【請求項４】 請求項１に記載された薄膜デバイスであ
   って、前記第１乃至第３の薄膜パターンは、順次に連続
   するパターンである薄膜デバイス。
5. 【請求項５】 フォトリソグラフィ工程と、パターニン
   グ工程と、測定ステップとを含み、薄膜パターンを有す
   る薄膜デバイスを製造する方法であって、前記薄膜パタ
   ーンは、第１の薄膜パターンと、第２の薄膜パターン
   と、第３の薄膜パターンとを含んでおり、 前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
   りも小さな第１の幅（Ａ）を有しており、 前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
   りも大きな第２の幅（Ｂ）を有しており、 前記第３の薄膜パターンは、前記第２の薄膜パターンの
   前記第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有し
   ており、 前記フォトリソグラフィ工程は、前記第１乃至第３の薄
   膜パターンのために準備された薄膜の上に、前記第１乃
   至第３の薄膜パターンに対応するレジストマスクを形成
   する工程を含んでおり、 前記パターニング工程は、前記レジストマスクによって
   覆われていない前記薄膜を、ドライエッチングによって
   パターニングする工程を含み、 前記測定ステップは、前記フォトリソグラフィ工程にお
   いて、前記レジストマスクを形成したあと、前記第２の
   薄膜パターン及び第３の薄膜パターンに対応するレジス
   トマスクパターンの幅を実測し、その実測値から、前記
   第１の薄膜パターンに対応するレジストマスクパターン
   の幅を求めるステップである製造方法。
6. 【請求項６】 請求項５に記載された製造方法であっ
   て、求められたレジストマスクパターンの幅が規格外で
   あるとき、前記レジストマスクを除去し、再度、フォト
   リソグラフィ工程を実行する工程を含む製造方法。
7. 【請求項７】 請求項５または６の何れかに記載された
   薄膜デバイスの製造方法であって、前記パターニング工
   程の後、前記第２の薄膜パターン及び第３の薄膜パター
   ンの幅を実測し、その実測値から、前記第１の薄膜パタ
   ーンの幅を求める工程を含む製造方法。
8. 【請求項８】 請求項７に記載された製造方法であっ
   て、求められた前記第１の薄膜パターンの幅が規格値よ
   りも大きいとき、前記第１乃至第３の薄膜パターンをド
   ライエッチングする工程を含む製造方法。
9. 【請求項９】 フォトリソグラフィ工程と、パターニン
   グ工程と、測定ステップとを含み、薄膜パターンを有す
   る薄膜デバイスを製造する方法であって、前記薄膜パタ
   ーンは、第１の薄膜パターンと、第２の薄膜パターン
   と、第３の薄膜パターンとを含んでおり、 前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
   りも小さな第１の幅（Ａ）を有しており、 前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
   りも大きな第２の幅（Ｂ）を有しており、 前記第３の薄膜パターンは、前記第２の薄膜パターンの
   前記第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有し
   ており、 前記フォトリソグラフィ工程は、前記第１乃至第３の薄
   膜パターンのために準備された薄膜の上に、前記第１乃
   至第３の薄膜パターンに対応するレジストマスクを形成
   する工程を含んでおり、 前記パターニング工程は、前記レジストマスクによって
   覆われていない前記薄膜を、ドライエッチングによって
   パターニングする工程を含み、 前記測定ステップは、前記パターニング工程の後、前記
   第２の薄膜パターン及び第３の薄膜パターンの幅を実測
   し、その実測値から、前記第１の薄膜パターンの幅を求
   めるステップである製造方法。
10. 【請求項１０】 請求項９に記載された製造方法であっ
    て、求められた前記第１の薄膜パターンの幅が規格値よ
    りも大きいとき、前記第１乃至第３の薄膜パターンをド
    ライエッチングする工程を含む製造方法。
11. 【請求項１１】 基体上に複数の薄膜磁気ヘッド要素を
    有する薄膜磁気ヘッド集合体であって、 前記薄膜磁気ヘッド要素のそれぞれは、磁気抵抗効果素
    子を含んでおり、 前記磁気抵抗効果素子は、第１の薄膜パターンと、第２
    の薄膜パターンと、第３の薄膜パターンとを含んでお
    り、 前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
    りも小さな第１の幅（Ａ）を有し、トラック幅を画定す
    る部分であり、 前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
    りも大きな第２の幅（Ｂ）を有しており、 前記第３の薄膜パターンは、前記第２の薄膜パターンの
    第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有する薄
    膜磁気ヘッド集合体。
12. 【請求項１２】 請求項１１に記載された薄膜磁気ヘッ
    ド集合体であって、前記第１乃至第３の薄膜パターン
    は、順次に連続するパターンである薄膜磁気ヘッド集合
    体。
13. 【請求項１３】 請求項１１または１２の何れかに記載
    された薄膜磁気ヘッド集合体であって、 前記基体は、ウエハであり、 前記薄膜磁気ヘッド要素は、前記基体上に行列状に配列
    されている薄膜磁気ヘッド集合体。
14. 【請求項１４】 請求項１１または１２の何れかに記載
    された薄膜磁気ヘッド集合体であって、 前記基体は、バー状であり、 前記薄膜磁気ヘッド要素は、前記基体の長手方向に沿っ
    て配列されている薄膜磁気ヘッド集合体。
15. 【請求項１５】 請求項１１乃至１４の何れかに記載さ
    れた薄膜磁気ヘッド集合体であって、前記磁気抵抗効果
    素子は、スピンバルブ膜、強磁性トンネル接合、また
    は、ペロブスカイト型磁性体の何れかを含む薄膜磁気ヘ
    ッド集合体。
16. 【請求項１６】 請求項１１乃至１４の何れかに記載さ
    れた薄膜磁気ヘッド集合体であって、更に、誘導型磁気
    変換素子を含む薄膜磁気ヘッド集合体。
17. 【請求項１７】 フォトリソグラフィ工程と、パターニ
    ング工程と、測定ステップとを含み、基体上に複数の薄
    膜磁気ヘッド要素を有する薄膜磁気ヘッド集合体を製造
    する方法であって、 前記薄膜磁気ヘッド要素のそれぞれは、磁気抵抗効果素
    子を含んでおり、 前記磁気抵抗効果素子は、第１の薄膜パターンと、第２
    の薄膜パターンと、第３の薄膜パターンとを含んでお
    り、 前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
    りも小さな第１の幅（Ａ）を有し、トラック幅を画定す
    る部分であり、 前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
    りも大きな第２の幅（Ｂ）を有しており、 前記第３の薄膜パターンは、前記第２の薄膜パターンの
    前記第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有し
    ており、 前記フォトリソグラフィ工程は、前記第１乃至第３の薄
    膜パターンのために準備された薄膜の上に、前記第１乃
    至第３の薄膜パターンに対応するレジストマスクを形成
    する工程を含んでおり、 前記パターニング工程は、前記レジストマスクによって
    覆われていない前記薄膜を、ドライエッチングによって
    パターニングする工程を含んでおり、 前記測定ステップは、前記フォトリソグラフィ工程にお
    いて、前記レジストマスクを形成したあと、前記第２の
    薄膜パターン及び第３の薄膜パターンに対応するレジス
    トマスクパターンの幅を実測し、その実測値から、前記
    第１の薄膜パターンに対応するレジストマスクパターン
    の幅を求めるステップである製造方法。
18. 【請求項１８】 請求項１７に記載された製造方法であ
    って、求められたレジストマスクパターンの幅が規格外
    であるとき、前記レジストマスクを除去し、再度、フォ
    トリソグラフィ工程を実行する工程を含む製造方法。
19. 【請求項１９】 請求項１７または１８の何れかに記載
    された製造方法であって、前記パターニング工程の後、
    前記第２の薄膜パターン及び第３の薄膜パターンの幅を
    実測し、その実測値から、前記第１の薄膜パターンの幅
    を求める工程を含む製造方法。
20. 【請求項２０】 請求項１９に記載された製造方法であ
    って、求められた前記第１の薄膜パターンの幅が規格値
    よりも大きいとき、前記第１乃至第３の薄膜パターンを
    ドライエッチングする工程を含む製造方法。
21. 【請求項２１】 フォトリソグラフィ工程と、パターニ
    ング工程と、測定ステップとを含み、基体上に複数の薄
    膜磁気ヘッド要素を有する薄膜磁気ヘッド集合体を製造
    する方法であって、 前記薄膜磁気ヘッド要素のそれぞれは、磁気抵抗効果素
    子を含んでおり、 前記磁気抵抗効果素子は、第１の薄膜パターンと、第２
    の薄膜パターンと、第３の薄膜パターンとを含んでお
    り、 前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
    りも小さな第１の幅（Ａ）を有し、トラック幅を画定す
    る部分であり、 前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
    りも大きな第２の幅（Ｂ）を有しており、 前記第３の薄膜パターンは、前記第２の薄膜パターンの
    前記第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有し
    ており、 前記フォトリソグラフィ工程は、前記第１乃至第３の薄
    膜パターンのために準備された薄膜の上に、前記第１乃
    至第３の薄膜パターンに対応するレジストマスクを形成
    する工程を含んでおり、 前記パターニング工程は、前記レジストマスクによって
    覆われていない前記薄膜を、ドライエッチングによって
    パターニングする工程を含み、 前記測定ステップは、前記パターニング工程の後、前記
    第２の薄膜パターン及び第３の薄膜パターンの幅を実測
    し、その実測値から、前記第１の薄膜パターンの幅を求
    めるステップである製造方法。
22. 【請求項２２】 請求項２１に記載された製造方法であ
    って、求められた前記第１の薄膜パターンの幅が規格値
    よりも大きいとき、前記第１乃至第３の薄膜パターンを
    ドライエッチングする工程を含む製造方法。
23. 【請求項２３】 磁気抵抗効果素子を有する薄膜磁気ヘ
    ッドであって、 前記磁気抵抗効果素子は、第１の薄膜パターンと、第２
    の薄膜パターンと、第３の薄膜パターンとを含んでお
    り、 前記第１の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
    りも小さな第１の幅（Ａ）を有し、トラック幅を画定す
    る部分であり、 前記第２の薄膜パターンは、実測限界幅（Ｗｍｉｎ）よ
    りも大きな第２の幅（Ｂ）を有しており、 前記第３の薄膜パターンは、前記第２の薄膜パターンの
    第２の幅（Ｂ）よりも大きな第３の幅（Ｃ）を有する薄
    膜磁気ヘッド。
24. 【請求項２４】 請求項２３に記載された薄膜磁気ヘッ
    ドであって、前記第１乃至第３の薄膜パターンは、同一
    平面上にある薄膜磁気ヘッド。
25. 【請求項２５】 請求項２４に記載された薄膜磁気ヘッ
    ドであって、前記第１乃至第３の薄膜パターンは、順次
    に連続するパターンである薄膜磁気ヘッド。
26. 【請求項２６】 請求項２３乃至２５の何れかに記載さ
    れた薄膜磁気ヘッドであって、前記磁気抵抗効果素子
    は、スピンバルブ膜、強磁性トンネル接合、または、ペ
    ロブスカイト型磁性体の何れかを含む薄膜磁気ヘッド。
27. 【請求項２７】 請求項２３乃至２６の何れかに記載さ
    れた薄膜磁気ヘッドであって、更に、誘導型磁気変換素
    子を含む薄膜磁気ヘッド。