JP2015119158A - チップ電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は、チップ電子部品及びその製造方法に関する。
【解決手段】本発明は、絶縁基板を含む磁性体本体と、上記絶縁基板の少なくとも一面に形成される内部コイル部と、上記磁性体本体の一端面に形成され、上記内部コイル部と接続する外部電極と、を含み、上記内部コイル部は、上記絶縁基板上に形成された第１コイルパターンと、上記第１コイルパターン上に形成された第２コイルパターンと、を含み、上記第２コイルパターンの幅は、上記第１コイルパターンの幅より狭く形成されるチップ電子部品を提供する。
【選択図】図３

Description

本発明は、チップ電子部品及びその製造方法に関する。

チップ電子部品の一つであるインダクタ（ｉｎｄｕｃｔｏｒ）は、抵抗、キャパシタとともに電子回路を成してノイズ（Ｎｏｉｓｅ）を除去する代表的な受動素子であり、電磁気的特性を利用してキャパシタと組み合わせることで、特定周波数帯域の信号を増幅させる共振回路、フィルタ（Ｆｉｌｔｅｒ）回路などの構成に用いられる。

最近では、様々な通信デバイスまたはディスプレイデバイスなどのＩＴデバイスの小型化及び薄膜化が加速しており、該ＩＴデバイスに採用されるインダクタ、キャパシタ、トランジスタなどの各種素子も小型化及び薄型化するための研究が継続的に行われている。これによって、インダクタも小型で、且つ高密度の自動表面実装が可能なチップへの転換が急速に行われており、薄膜の絶縁基板の上下面にめっきにより形成されるコイルパターン上に磁性粉末を樹脂と混合して製造した磁性体シートを積層及び圧着して形成した薄膜型インダクタが開発されつつある。

インダクタの主な特性の一つである直流抵抗（Ｒｄｃ）は、コイルの断面積が大きいほど低くなる。従って、直流抵抗（Ｒｄｃ）を下げ、インダクタンスを向上させるためには、内部コイルの断面積を増加させる必要がある。

コイルの断面積を増加させる方法には、コイルの幅を増加させる方法と、コイルの高さを増加させる方法がある。

コイルの幅を増加させると、コイルとコイル間のショート（ｓｈｏｒｔ）が発生する恐れが極めて高くなり、インダクタチップで具現できるターン数に限界が生じ、磁性体が占める面積の縮小に繋がって、効率が低下し、大容量製品の具現に限界がある。

従って、薄膜型インダクタの内部コイルには、コイルの高さを増加させた高アスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ、ＡＲ）を有する構造が求められている。内部コイルのアスペクト比（ＡＲ）とは、コイルの高さをコイルの幅で割った値で、コイルの幅の増加量よりコイルの高さの増加量が大きいほど、高いアスペクト比（ＡＲ）を具現することができる。

内部コイルの高アスペクト比（ＡＲ）を具現するためには、コイルの幅方向の成長を抑制し、高さ方向の成長を促進しなければならない。

しかし、従来のめっきレジストを使用するパターンめっき法を行うときには、コイルの高さを高く形成するためにめっきレジストを高く形成しなければならず、めっきレジストがその形態を保持するには一定幅以上を有さなければならないため、コイル間の間隔が広くなるという問題点があった。

また、従来の電気めっき法を行うときには、コイルの高さ方向及び幅方向に成長する等方成長により、コイル間ショート（ｓｈｏｒｔ）が発生し、コイルの高アスペクト比（ＡＲ）を具現することが困難であった。

日本公開特許第２００６−２７８４７９号

本発明の一実施形態は、コイル間ショート（ｓｈｏｒｔ）が発生せず、コイルの幅に対する高さを増加させて高アスペクト比（ＡＲ）を具現することができる構造のチップ電子部品及びその製造方法に関する。

本発明の一実施形態は、絶縁基板を含む磁性体本体と、上記絶縁基板の少なくとも一面に形成される内部コイル部と、上記磁性体本体の一端面に形成され、上記内部コイル部と接続する外部電極と、を含み、上記内部コイル部は、上記絶縁基板上に形成された第１コイルパターンと、上記第１コイルパターン上に形成された第２コイルパターンと、を含み、上記第２コイルパターンの幅は、上記第１コイルパターンの幅より狭く形成されるチップ電子部品を提供する。

上記内部コイル部は、上記第１コイルパターン上に形成され、上記第２コイルパターンを被覆するように形成される第３コイルパターンを含んでもよい。

上記第２コイルパターンの幅は、上記第１コイルパターンの幅の０．５〜０．９倍であってもよい。

上記第１コイルパターンの幅は、８０μｍ〜１２０μｍであってもよい。

上記第２コイルパターンの幅は、４０μｍ〜６０μｍであってもよい。

上記内部コイル部のコイル間の間隔は５μｍ〜２０μｍであってもよい。

上記内部コイル部は、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）及び白金（Ｐｔ）からなる群より選択される何れか一つ以上を含んでもよい。

上記第１コイルパターン及び第２コイルパターンは同じ金属で形成されてもよい。

上記内部コイル部のアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）は１．１以上であってもよい。

本発明の他の一実施形態は、絶縁基板の少なくとも一面に内部コイル部を形成する段階と、上記内部コイル部が形成された絶縁基板の上部及び下部に磁性体層を積層して磁性体本体を形成する段階と、上記磁性体本体の少なくとも一端面に上記内部コイル部と接続されるように外部電極を形成する段階と、を含み、上記内部コイル部を形成する段階は、上記絶縁基板上に第１コイルパターンを形成し、上記第１コイルパターンより幅の狭い第２コイルパターンを上記第１コイルパターン上に形成するチップ電子部品の製造方法を提供する。

上記内部コイル部を形成する段階は、上記絶縁基板上に第１コイルパターン形成用開口部を有する第１めっきレジストを形成する段階と、上記第１コイルパターン形成用開口部を充填して第１コイルパターンを形成する段階と、上記第１めっきレジスト及び第１コイルパターン上に上記第１コイルパターンが露出するように第２コイルパターン形成用開口部を有する第２めっきレジストを形成する段階と、上記第２コイルパターン形成用開口部を充填して第２コイルパターンを形成する段階と、上記第１めっきレジスト及び第２めっきレジストを除去する段階と、を含み、上記第２コイルパターン形成用開口部の幅は、上記第１コイルパターン形成用開口部の幅よりも狭くてもよい。

上記第２コイルパターン形成用開口部の幅は、上記第１コイルパターン形成用開口部の幅の０．５〜０．９倍であってもよい。

上記内部コイル部を形成する段階は、上記第１コイルパターン上に電気めっきを行って上記第２コイルパターンを被覆する第３コイルパターンをさらに形成してもよい。

上記第１コイルパターンの幅は、８０μｍ〜１２０μｍであってもよい。

上記第２コイルパターンの幅は、４０μｍ〜６０μｍであってもよい。

上記内部コイル部のコイル間の間隔は、５μｍ〜２０μｍであってもよい。

上記第１コイルパターン形成用開口部及び第２コイルパターン形成用開口部は、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）及び白金（Ｐｔ）からなる群より選択される何れか一つ以上の金属で充填されてもよい。

本発明の一実施形態のチップ電子部品は、コイル間ショート（ｓｈｏｒｔ）の発生を防止し、コイルの幅に対する高さを増加させて高アスペクト比（ＡＲ）の内部コイル構造を具現することができる。

これにより、コイルの断面積が大きくなり、直流抵抗（Ｒｄｃ）が減少し、インダクタンスが向上することができる。

本発明の一実施形態によるチップ電子部品の内部コイル部が示されるように図示した概略斜視図である。 図１のＩ−Ｉ'線による断面図である。 図２のＡ部分の一実施形態を拡大して示した概略図である。 本発明の一実施形態によるチップ電子部品の製造方法を示す工程図である。 本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。 本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。 本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。 本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。 本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。 本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

チップ電子部品
以下では、本発明の一実施形態によるチップ電子部品を、特に薄膜型インダクタで説明するが、これに制限されない。

図１は本発明の一実施形態のチップ電子部品の内部コイル部が示されるように図示した概略斜視図であり、図２は図１のＩ−Ｉ'線による断面図であり、図３は図２のＡ部分の一実施形態を拡大して示した概略図である。

図１〜図３を参照すると、チップ電子部品の一例として、電源供給回路の電源ラインに用いられる薄膜型チップインダクタ１００が開示されている。上記チップ電子部品は、チップインダクタの他にもチップビーズ（ｃｈｉｐ ｂｅａｄ）、チップフィルタ（ｃｈｉｐ ｆｉｌｔｅｒ）などであってもよい。

上記薄膜型インダクタ１００は、磁性体本体５０と、絶縁基板２０と、内部コイル部４０と、外部電極８０と、を含む。

磁性体本体５０は、薄膜型インダクタ１００の外観を成し、磁気特性を示す材料であれば制限されず、例えば、フェライトまたは金属系軟磁性材料が充填されて形成されてもよい。上記フェライトとしては、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライトまたはＬｉ系フェライトなどを用いることができ、上記金属系軟磁性材料としては、Ｆｅ−Ｓｉ−Ｂ−Ｃｒ系非晶質金属粉末材料を用いることができるが、これに制限されない。

磁性体本体５０は六面体状であってもよく、本発明の実施形態を明確に説明するために、六面体の方向を定義すると、図１に示されたＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向、厚さ方向を示す。上記磁性体本体５０は、長さ方向が幅方向より長い直方体状であってもよい。

上記磁性体本体５０の内部に形成される絶縁基板２０は、薄膜に形成され、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板等で形成されてもよい。

上記絶縁基板２０の中央部には貫通孔が形成され、上記孔をフェライトまたは金属系軟磁性材料などの磁性体で充填してコア部を形成することができる。磁性体で充填されるコア部を形成することにより、インダクタンス（Ｉｎｄｕｃｔａｎｃｅ、Ｌ）を向上させることができる。

上記絶縁基板２０の一面にはコイル状のパターンを有する内部コイル部４０が形成されてもよく、上記絶縁基板２０の反対面にもコイル状のパターンの内部コイル部４０が形成されてもよい。

上記内部コイル部４０は、スパイラル（ｓｐｉｒａｌ）状にコイルパターンが形成されてもよく、上記絶縁基板２０の一面と反対面に形成される内部コイル部４０は、上記絶縁基板２０に形成されるビア電極４５を介して電気的に接続されてもよい。

上記内部コイル部４０は、絶縁基板２０上に形成される第１コイルパターン４１と、第１コイルパターン４１上に形成される第２コイルパターン４２と、第１コイルパターン４１上に形成され、第２コイルパターン４２を被覆するように形成される第３コイルパターン４３と、を含んでもよく、上記第２コイルパターン４２の幅は、上記第１コイルパターン４１の幅より狭く形成されてもよい。

上記第１コイルパターン４１は、絶縁基板２０上にパターニングされためっきレジストを形成し、開口部を伝導性金属で充填して形成することができる。

第１コイルパターン４１を形成した後、第１コイルパターン４１が露出するように第１コイルパターン４１上に２次めっきレジストを形成し、露出した第１コイルパターン上の開口部を伝導性金属で充填して第２コイルパターン４２を形成することができる。

このとき、上記第２コイルパターン４２の幅ｗ２を第１コイルパターン４１の幅ｗ１より狭く形成し、第１コイルパターン４１上に第２コイルパターン４２を被覆するように第３コイルパターン４３を形成することで、コイルの幅方向の成長は抑制しながら高さ方向の成長を促進して、高アスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ、ＡＲ）の内部コイル部４０を具現することができる。

第３コイルパターン４３は、第１コイルパターン４１及び第２コイルパターン４２をシード層にして電気めっきを施すことで形成してもよい。

第２コイルパターン４２の幅ｗ２は、第１コイルパターン４１の幅ｗ１の０．５〜０．９倍であってもよい。第２コイルパターン４２の幅ｗ２が第１コイルパターン４１の幅ｗ１の０．５倍未満では、高アスペクト比（ＡＲ）のコイルを具現するのに限界があり、０．９倍を超えると、第３コイルパターンが第２コイルパターンだけでなく、第１コイルパターンまで被覆し等方成長してコイル間ショート（ｓｈｏｒｔ）が発生することがあり、アスペクト比（ＡＲ）が低くなる恐れがある。

上記第１コイルパターン４１の幅ｗ１は８０μｍ〜１２０μｍであってもよく、上記第２コイルパターン４２の幅ｗ２は４０μｍ〜６０μｍであってもよい。

また、内部コイル部４０のコイル間の間隔ｄ１は、５μｍ〜２０μｍであってもよい。

第１コイルパターン４１、第２コイルパターン４２及び第３コイルパターン４３を含む内部コイル部４０は、電気伝導性に優れた金属を含んで形成することができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）またはこれらの合金などで形成することができる。

第１コイルパターン４１、第２コイルパターン４２及び第３コイルパターン４３は、同じ金属で形成してもよく、銅（Ｃｕ）で形成することが最も好ましい。

このように、上記内部コイル部４０は、第１コイルパターン４１、上記第１コイルパターン４１より幅の狭い第２コイルパターン４２、及び上記第２コイルパターン４２を被覆するように上記第１コイルパターン４１上に形成された第３コイルパターン４３を含む構造で形成されることで、高アスペクト比（ＡＲ）を具現することができ、例えば、アスペクト比（ＡＲ）（Ｔ／Ｗ）が１．１以上であることができる。

上記内部コイル部４０は、絶縁層３０で被覆されてもよい。

絶縁層３０は、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ、ＰＲ）の露光及び現像による工程、スプレー（ｓｐｒａｙ）塗布工程などの公知の方法で形成することができる。内部コイル部４０は、絶縁層３０で被覆されることで、磁性体本体５０をなす磁性体材料と直接接触しない。

絶縁基板２０の一面に形成される内部コイル部４０の一端部は、磁性体本体５０の長さ方向の一端面に露出してもよく、絶縁基板２０の反対面に形成される内部コイル部４０の一端部は、磁性体本体５０の長手方向の他端面に露出することができる。

上記磁性体本体５０の長さ方向の両端面に露出する上記内部コイル部４０と接続するように、長さ方向の両端面には外部電極８０が形成されてもよい。上記外部電極８０は、上記磁性体本体５０の厚さ方向の両端面及び／または幅方向の両端面に延長形成されてもよい。

上記外部電極８０は、電気伝導性に優れた金属を含んで形成されてもよく、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、銀（Ａｇ）などの単独またはこれらの合金などで形成されてもよい。

チップ電子部品の製造方法
図４は本発明の一実施形態によるチップ電子部品の製造方法を示す工程図であり、図５〜図１０は本発明の一実施形態によるチップ電子部品の製造方法を順に示したものである。

図４を参照すると、まず、絶縁基板２０の少なくとも一面に内部コイル部４０を形成する。

上記絶縁基板２０は、特に制限されず、例えば、ＰＣＢ基板、フェライト基板、金属系軟磁性基板等を使用することができ、４０〜１００μｍの厚さであってもよい。

上記内部コイル部４０の形成方法として、図５を参照すると、絶縁基板２０上に第１コイルパターン形成用開口部６１を有する第１めっきレジスト６０を形成することができる。

上記第１めっきレジスト６０は通常の感光性レジストフィルムであり、ドライフィルムレジストなどを用いてもよいが、特にこれに限定されない。

図６を参照すると、第１コイルパターン形成用開口部６１に電気めっきなどの工程により電気伝導性金属を充填することで、第１コイルパターン４１を形成することができる。

第１コイルパターン４１は電気伝導性に優れた金属で形成してもよく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）またはこれらの合金などで形成することができる。

第１コイルパターン４１の幅は、８０μｍ〜１２０μｍに形成してもよい。

図７を参照すると、第１めっきレジスト６０及び第１コイルパターン４１上に、第２コイルパターン形成用開口部７１を有する第２めっきレジスト７０を形成することができる。

上記第２めっきレジスト７０は通常の感光性レジストフィルムであり、ドライフィルムレジストなどを用いてもよいが、特にこれに限定されない。

第２コイルパターン形成用開口部７１を介して上記第１コイルパターン４１が露出することができる。このとき、第２コイルパターン形成用開口部７１の幅は、第１コイルパターン４１の幅または第１コイルパターン形成用開口部６１の幅より狭く形成してもよい。

図８を参照すると、第２コイルパターン形成用開口部７１に電気めっきなどの工程により電気伝導性金属を充填することで、第２コイルパターン４２を形成することができる。

第２コイルパターン４２は電気伝導性に優れた金属で形成してもよく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）またはこれらの合金などで形成することができる。より好ましくは、第２コイルパターン４２は、上記第１コイルパターン４１と同じ金属で形成して、コイルパターン間の連結性及び電気伝導性を向上させることができる。

第２コイルパターン４２の幅は、第１コイルパターン４１の幅より狭く形成されてもよく、例えば、第２コイルパターン４２の幅は、第１コイルパターン４１の幅の０．５〜０．９倍であってもよい。第２コイルパターン４２の幅ｗ２が第１コイルパターン４１の幅ｗ１の０．５倍未満では、高アスペクト比（ＡＲ）のコイルを具現するのに限界があり、０．９倍を超えると、第３コイルパターンが第２コイルパターンだけでなく、第１コイルパターンまで被覆し等方成長してコイル間ショート（ｓｈｏｒｔ）が発生することがあり、アスペクト比（ＡＲ）が低くなる恐れがある。

第２コイルパターン４２の幅は、４０μｍ〜６０μｍに形成してもよい。

図９を参照すると、第１めっきレジスト６０及び第２めっきレジスト７０を除去することができる。

図１０を参照すると、第１コイルパターン４１上に電気めっきを行って第２コイルパターン４２を被覆する第３コイルパターン４３を形成することができる。

第３コイルパターン４３は、第１コイルパターン４１及び第２コイルパターン４２をシード層にして形成してもよい。

第２コイルパターン４２の幅を第１コイルパターン４１の幅より狭く形成し、第１コイルパターン４１上に第２コイルパターン４２を被覆するように第３コイルパターン４３を形成することで、コイルの幅方向の成長は抑制しながら高さ方向の成長を促進して、高アスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ、ＡＲ）の内部コイル部４０を形成することができる。

第３コイルパターン４３は電気伝導性に優れた金属で形成してもよく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）またはこれらの合金などで形成することができる。より好ましくは、第３コイルパターン４３は、上記第１コイルパターン４１及び第２コイルパターン４２と同じ金属で形成して、コイルパターン間の連結性及び電気伝導性を向上させることができる。

このように形成された第１コイルパターン４１、第２コイルパターン４２及び第３コイルパターン４３を含む内部コイル部４０は、アスペクト比（ＡＲ）（Ｔ／Ｗ）が１．１以上であり、コイル間の間隔は５μｍ〜２０μｍであることができる。

上記絶縁基板２０の一部には、孔を形成し、伝導性材料を充填してビア電極４５を形成することができ、上記ビア電極４５を介して絶縁基板２０の一面と反対面に形成される内部コイル部４０を電気的に接続させることができる。

上記絶縁基板２０の中央部にはドリル、レーザー、サンドブラスト、穿孔加工などによって、絶縁基板を貫通する孔を形成することができる。

内部コイル部４０を形成した後、上記内部コイル部４０を被覆する絶縁層３０を形成することができる。絶縁層３０はスクリーン印刷法、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ、ＰＲ）の露光及び現像による工程、スプレー（ｓｐｒａｙ）塗布工程などの公知の方法により形成することができるが、これに制限されない。

次に、内部コイル部４０が形成された絶縁基板２０の上部及び下部に磁性体層を積層して磁性体本体５０を形成する。

磁性体層を絶縁基板２０の両面に積層し、ラミネート法または静水圧プレス法により圧着して磁性体本体５０を形成することができる。このとき、上記孔が磁性体で充填されるようにしてコア部を形成することができる。

次に、上記磁性体本体５０の少なくとも一端面に露出する内部コイル部４０と接続するように外部電極８０を形成することができる。

上記外部電極８０は、電気伝導性に優れた金属を含むペーストを用いて形成することができ、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）または銀（Ａｇ）などの単独またはこれらの合金などを含む伝導性ペーストであってもよい。外部電極８０は、外部電極８０の形状に応じて印刷するだけでなく、ディッピング（ｄｉｐｐｉｎｇ）法などで形成してもよい。

その他、上述した本発明の一実施形態によるチップ電子部品の特徴と同じ部分については、その説明を省略する。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ 薄膜型インダクタ
２０ 絶縁基板
３０ 絶縁層
４０ 内部コイル部
４１ 第１コイルパターン
４２ 第２コイルパターン
４３ 第３コイルパターン
４５ ビア電極
５０ 磁性体本体
６０ 第１めっきレジスト
６１ 第１コイルパターン形成用開口部
７０ 第２めっきレジスト
７１ 第２コイルパターン形成用開口部

Claims (17)

1. 絶縁基板を含む磁性体本体と、前記絶縁基板の少なくとも一面に形成される内部コイル部と、前記磁性体本体の一端面に形成され、前記内部コイル部と接続する外部電極と、を含み、
   前記内部コイル部は、
   前記絶縁基板上に形成された第１コイルパターンと、
   前記第１コイルパターン上に形成された第２コイルパターンと、を含み、
   前記第２コイルパターンの幅は、前記第１コイルパターンの幅より狭く形成されるチップ電子部品。
2. 前記内部コイル部は、前記第１コイルパターン上に形成され、前記第２コイルパターンを被覆するように形成される第３コイルパターンを含む、請求項１に記載のチップ電子部品。
3. 前記第２コイルパターンの幅は前記第１コイルパターンの幅の０．５〜０．９倍である、請求項１または２に記載のチップ電子部品。
4. 前記第１コイルパターンの幅は８０μｍ〜１２０μｍである、請求項１から３の何れか１項に記載のチップ電子部品。
5. 前記第２コイルパターンの幅は４０μｍ〜６０μｍである、請求項１から４の何れか１項に記載のチップ電子部品。
6. 前記内部コイル部のコイル間の間隔は５μｍ〜２０μｍである、請求項１から５の何れか１項に記載のチップ電子部品。
7. 前記内部コイル部は、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）及び白金（Ｐｔ）からなる群より選択される何れか一つ以上を含む、請求項１から６の何れか１項に記載のチップ電子部品。
8. 前記第１コイルパターン及び第２コイルパターンは同じ金属で形成される、請求項１から７の何れか１項に記載のチップ電子部品。
9. 前記内部コイル部のアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）は１．１以上である、請求項２に記載のチップ電子部品。
10. 絶縁基板の少なくとも一面に内部コイル部を形成する段階と、
    前記内部コイル部が形成された絶縁基板の上部及び下部に磁性体層を積層して磁性体本体を形成する段階と、
    前記磁性体本体の少なくとも一端面に前記内部コイル部と接続されるように外部電極を形成する段階と、を含み、
    前記内部コイル部を形成する段階は、
    前記絶縁基板上に第１コイルパターンを形成し、前記第１コイルパターンより幅の狭い第２コイルパターンを前記第１コイルパターン上に形成する、チップ電子部品の製造方法。
11. 前記内部コイル部を形成する段階は、
    前記絶縁基板上に第１コイルパターン形成用開口部を有する第１めっきレジストを形成する段階と、
    前記第１コイルパターン形成用開口部を充填して第１コイルパターンを形成する段階と、
    前記第１めっきレジスト及び第１コイルパターン上に前記第１コイルパターンが露出するように第２コイルパターン形成用開口部を有する第２めっきレジストを形成する段階と、
    前記第２コイルパターン形成用開口部を充填して第２コイルパターンを形成する段階と、
    前記第１めっきレジスト及び第２めっきレジストを除去する段階と、を含み、
    前記第２コイルパターン形成用開口部の幅は、前記第１コイルパターン形成用開口部の幅よりも狭い、請求項１０に記載のチップ電子部品の製造方法。
12. 前記第２コイルパターン形成用開口部の幅は、前記第１コイルパターン形成用開口部の幅の０．５〜０．９倍である、請求項１１に記載のチップ電子部品の製造方法。
13. 前記内部コイル部を形成する段階は、前記第１コイルパターン上に電気めっきを行って前記第２コイルパターンを被覆する第３コイルパターンをさらに形成する、請求項１０から１２の何れか１項に記載のチップ電子部品の製造方法。
14. 前記第１コイルパターンの幅は８０μｍ〜１２０μｍである、請求項１０から１３の何れか１項に記載のチップ電子部品の製造方法。
15. 前記第２コイルパターンの幅は４０μｍ〜６０μｍである、請求項１０から１４の何れか１項に記載のチップ電子部品の製造方法。
16. 前記内部コイル部のコイル間の間隔は５μｍ〜２０μｍである、請求項１０から１５の何れか１項に記載のチップ電子部品の製造方法。
17. 前記第１コイルパターン形成用開口部及び第２コイルパターン形成用開口部は、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）及び白金（Ｐｔ）からなる群より選択される何れか一つ以上の金属で充填される、請求項１１に記載のチップ電子部品の製造方法。

Images