JP2004007606A - 分散されたゲートドライバを備えた電源集積回路 - Google Patents
分散されたゲートドライバを備えた電源集積回路 Download PDFInfo
- Publication number
- JP2004007606A JP2004007606A JP2003115516A JP2003115516A JP2004007606A JP 2004007606 A JP2004007606 A JP 2004007606A JP 2003115516 A JP2003115516 A JP 2003115516A JP 2003115516 A JP2003115516 A JP 2003115516A JP 2004007606 A JP2004007606 A JP 2004007606A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- integrated circuit
- supply integrated
- transistor
- gate driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
【課題】分散されたゲートドライバを備え、かつ、高電圧出力装置を備えた電源集積回路（ＩＣ）を提供する。
【解決手段】ゲートドライバ論理回路２２がノード２１に信号を与え、それによって出力トランジスタ２９をスイッチ状態にする。回路２２は、トランジスタ２９のスイッチング動作を制御するデジタルパルス信号（例えばパルス幅変調信号）を生成する普通の論理回路を含む。ノード２１は、ゲートドライバの入力ノードであり、該ゲートドライバは、ＶＤＤ供給線３０とＶＳＳ供給線２０との間に直列に結合された状態で図示されているＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７とを含む。ゲートドライバは、ノード２８において出力トランジスタ２９のゲートに結合される。
【選択図】 図２
【解決手段】ゲートドライバ論理回路２２がノード２１に信号を与え、それによって出力トランジスタ２９をスイッチ状態にする。回路２２は、トランジスタ２９のスイッチング動作を制御するデジタルパルス信号（例えばパルス幅変調信号）を生成する普通の論理回路を含む。ノード２１は、ゲートドライバの入力ノードであり、該ゲートドライバは、ＶＤＤ供給線３０とＶＳＳ供給線２０との間に直列に結合された状態で図示されているＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７とを含む。ゲートドライバは、ノード２８において出力トランジスタ２９のゲートに結合される。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電源集積回路（ＩＣ）に関し、より具体的には、高電圧出力装置を備えたＩＣに関する。
【０００２】
【従来の技術】
一般的なタイプの集積回路装置としては、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）がある。ＭＯＳＦＥＴは、ソース領域と、ドレイン領域と、該ソース領域と該ドレイン領域との間で延びるチャネル領域と、該チャネル領域上に配置されたゲートとを含む。ゲートは、チャネル領域上に配置されかつ薄い酸化物層により該チャネル領域から絶縁された導電性ゲート構造を含む。
【０００３】
大型のラテラル型ＭＯＳＦＥＴ装置は、高電圧で作動する電源集積回路内で広く用いられている。電源ＩＣは、一般的に１つ又はそれより多くの外部負荷への電流を制御する１つ又はそれより多くの大型の高電圧出力トランジスタを含む。ある種の用途においては、高電圧出力トランジスタは、高いスイッチング速度で作動する。例えば、スイッチモード電源集積回路においては、１つの出力トランジスタが、変圧器の一次巻線を通る電流を制御し、それによって電源により供給される電力を制御する。スイッチング・トランジスタが変圧器の一次巻線に結合されている電源回路の一例が、米国特許第４，９９９，７５９号に開示されている。米国特許第６，２２５，６６４Ｂ１号には、集積回路ドライバを備えた電源ＩＣが開示されている。
【０００４】
電源ＩＣにおいて、大型の出力トランジスタは、一般的にはＭＯＳＦＥＴのソース領域とドレイン領域とを含む細長いセグメントのアレイとして設計される。出力トランジスタの電流処理能力を高めるために、装置に対して単純に多くのセグメントが付加される。或る設計においては、出力トランジスタのソース領域とドレイン領域とは、セグメントが１つ又はそれより多くのソース／ドレイン指状部の対を含むことができるインターディジタル構造の方式で配置される。これについての背景技術としては、米国特許第５，２５８，６３６号に、インターディジタル構造のソース・ドレイン領域を有する高電圧トランジスタが開示されている。
【０００５】
電源ＩＣはまた、一般的に出力トランジスタを制御する制御回路を含む。制御回路は、出力トランジスタをターンオン及びターンオフするために、該出力トランジスタのゲートに与えられる信号を生成する。この信号はゲートドライバによって生成され、該ゲートドライバは、典型的には出力トランジスタをターンオンするための比較的大型のＰＭＯＳトランジスタと、出力トランジスタをターンオフするための比較的大型のＮＭＯＳトランジスタとを含む。出力トランジスタがターンオン及びターンオフする速度は、出力装置のスイッチング電力損失を決定する因子である。電源ＩＣの電力損失分にとってこのオン／オフ速度は、スイッチング頻度が増大するにつれて益々重要になる。出力トランジスタの分散されたゲートキャパシタンスと、このキャパシタンスとターンオン電圧（典型的にはＶＤＤ）及びターンオフ電圧（典型的にはＶＳＳ）との間の実効抵抗とが、電源装置のスイッチング速度を大半決定する。
【０００６】
先行技術による装置においては、ゲートドライバはＩＣチップ上の制御回路部分内に置かれ、該ゲートドライバの出力側を出力トランジスタの各セグメントのゲート電極に接続するために、長いバスが使用される。そのような構成を図１に示す。
【０００７】
図１は、物理的にチップの制御回路１１と同一部分内に置かれたゲートドライバ１２を含む、先行技術による典型的な電源ＩＣ１０の平面図である。バス１３が、ゲートドライバ１２の出力側を出力トランジスタ１４のゲート電極に接続する。図１の例においては詳しく図示されていないが、出力トランジスタ１４は、各々が複数対の細長いソース／ドレイン指状部を備えた４つのセグメントを有する。出力トランジスタ１４の各セグメントは、関連するドレインパッド１５とソースパッド１６とを有する。
【０００８】
図１に示す先行技術による電源ＩＣのもつ欠点の１つは、任意の制御回路に接続された最も大型の出力装置を高速でスイッチング作動させるために、ゲートドライバを十分に大きくする必要があることである。このことは、同一の制御回路に接続されたより小型の出力トランジスタを含む製品の場合にゲートドライバが一般的にオーバサイズとなり、従ってシリコン面積が無駄になるということを意味している。もう１つの欠点は、ゲートドライバを出力トランジスタの各々のセグメントに接続するバスがより大きくなり、従ってより大型の出力トランジスタの場合に抵抗がより大きくなることである。回路内のこのノードにおけるより大きい抵抗は、電源ＩＣのスイッチング電力損失に悪影響を及ぼす。
【０００９】
【発明の実施の形態】
限定するためではなく実例として、本発明を添付図面の図において説明する。分散されたゲートドライバ回路を備えた電源ＩＣについて説明する。以下の説明においては、本発明の完全な理解に資するために、装置の形式、寸法、回路構成等々のような数多くの具体的な詳細事項について述べる。ＩＣ技術における当業者は、これらの詳細事項の多くが無くても本発明を実施できることが分かるであろう。別の場合には、本発明を曖昧にすることを避けるために、公知の回路素子、技術、及び処理過程に関する詳述は省いてある。
【００１０】
本発明は、半導体基板上に作られる電源集積回路（電源ＩＣ）に関するものである。電源ＩＣは、同一基板上のゲートドライバに結合された高電圧出力トランジスタを含む。一実施形態においては、ゲートドライバ及び出力トランジスタは、両者共に複数のセグメントを有する。ゲートドライバは、該ゲートドライバのドライバセグメントの各々が出力トランジスタの出力セグメントのうちの対応する１つに隣接して置かれるように、分散配置される。この構成は、各出力トランジスタセグメントのゲートとゲートドライバとの間の距離を最小化する。その結果、ゲートドライバと出力トランジスタのゲートとの間の抵抗が減少し、高速スイッチング性能が改善される。更に、ゲートドライバのサイズは、シリコン面積を無駄にすることなく出力トランジスタのサイズに合わせて調整することができる。
【００１１】
図２は、本発明の一実施形態による電源ＩＣの概略回路図であって、この電源ＩＣにおいては、ゲートドライバ論理回路２２がノード２１に信号を与え、それによって出力トランジスタ２９をスイッチ状態にする。回路２２は、トランジスタ２９のスイッチング動作を制御するデジタルパルス信号（例えばパルス幅変調信号）を生成する普通の論理回路を含む。ノード２１は、ゲートドライバの入力ノードであり、該ゲートドライバは、ＶＤＤ供給線３０とＶＳＳ供給線２０との間に直列に結合された状態で図示されているＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７とを含む。ゲートドライバは、ノード２８において出力トランジスタ２９のゲートに結合される。
【００１２】
オン状態における抵抗を低くして出力トランジスタ２９を高速で駆動させるために、ゲートドライバのＰＭＯＳトランジスタ２６及びＮＭＯＳトランジスタ２７は、比較的大きなゲート幅をもつことができる。相対的な装置サイズの一例としては、出力トランジスタ２９は典型的には３４０，０００ｕｍのゲート幅をもつことができ、またゲートドライバのＮＭＯＳトランジスタ２７は１３，０００ｕｍのゲート幅をもつことができる。
【００１３】
次に図３を参照すると、ここには本発明の一実施形態において利用される出力トランジスタの一部分の上面配置図が示されている。この例においては、ソース／ドレイン領域間のインターディジタル構造のパターンを説明するために、出力トランジスタ２９のセグメント１７についてのドレイン１９及びソース１８電極のメタライゼーションのパターンが図示されている。この用途においては、セグメントは、インターディジタル構造のトランジスタにある１つ又はそれより多くの指状部からなる群として識別されることを理解されたい。例えば図３において、セグメント１７は、３対のソース／ドレイン指状部を含む。
【００１４】
図４は、本発明の一実施形態による電源ＩＣ５０の平面図である。電源ＩＣ５０は、制御回路５１と、図４においてＯＳ１乃至ＯＳ４で表示した４つのセグメントを含む大型の出力トランジスタ５４とを含む。この特定の実施形態においては、ソースパッド５５とドレインパッド５６とが各出力トランジスタセグメントの対向する端部に配置された状態で図示されている。他の実施形態では、ソースパッド及びドレインパッドを異なる配置で実装することができる。別の実施形態では、もっと多い数の又は少ない数のセグメントを含んでもよいことが分かるであろう。異なる実施形態においては、セグメントの各々を含むソース／ドレイン指状部の数も変えることができる。ゲートドライバ５２もまた、セグメントＧＳ１乃至ＧＳ４に分けて配置され、該セグメントＧＳ１乃至ＧＳ４の各々は多数のソース／ドレイン指状部を含む。ゲートドライバセグメントの各々は、出力トランジスタ５４の対応する出力セグメントに隣接して置かれる。
【００１５】
ゲートドライバセグメントＧＳ１乃至ＧＳ４は全て、制御回路５１によって生成された信号により並列的に駆動される。各ゲートドライバセグメントは、出力トランジスタ５４のゲートをターンオンするためのＰＭＯＳ装置と、出力トランジスタ５４のゲートをターンオフするためのＮＭＯＳ装置とを含む。出力装置のターンオン及びターンオフのスイッチング速度を大半決定する適正な抵抗を得るために、ＰＭＯＳ装置及びＮＭＯＳ装置は適切なサイズにされる。
【００１６】
図４の特定の実施形態においては、各ゲートドライバセグメント内のＮＭＯＳ装置は、対応する出力トランジスタセグメントのソースパッド５５に隣接して置かれる。このように配置することにより、ＮＭＯＳドライバ装置がターンオンになった時、出力トランジスタ５４のゲート及びソース間の抵抗は最小となる。
【００１７】
別の実施形態においては、ＰＭＯＳドライバ装置又はＮＭＯＳドライバ装置の１つのみが上記の様に分散され、他方のドライバ装置は、例えばＩＣの制御回路部分内などほかの場所に置かれる。例えば、出力トランジスタ５４のターンオフ速度がターンオン速度よりもずっと重要である場合には、より大型のＮＭＯＳ装置のみを、ＮＭＯＳセグメントの各々がトランジスタ５４の対応するセグメントに隣接して置かれた状態で、出力トランジスタ５４に隣接して分散させることができる。そのような場合には、より小型のＰＭＯＳドライバ装置をチップの制御回路部分内に置くことができる。
他方、ターンオン速度がより重要視される場合には、ＰＭＯＳドライバ装置を出力装置に隣接させて置き、ＮＭＯＳドライバ装置をそのＩＣの制御回路部分内に置くことができる。
【００１８】
本発明を特定の実施形態に関して説明してきたが、多くの修正及び変更もまた本発明の範囲内にあることを理解されたい。従って、明細書及び図面は、本発明を説明するためのものであって、これを限定するためのものではないと見なされるべきである。
【図面の簡単な説明】
【図１】先行技術による電源集積回路の平面図である。
【図２】本発明の一実施形態による電源集積回路の概略回路図である。
【図３】本発明の一実施形態において利用される出力トランジスタの一部分の上面配置図である。
【図４】本発明の一実施形態による電源集積回路の一部分の平面図である。
【符号の説明】
２０ ＶＳＳ供給線
２１ ノード
２２ ゲートドライブ論理回路
２６ ＰＭＯＳトランジスタ
２７ ＮＭＯＳトランジスタ
２８ ノード
２９ 出力トランジスタ
３０ ＶＤＤ供給線
【発明の属する技術分野】
本発明は、電源集積回路（ＩＣ）に関し、より具体的には、高電圧出力装置を備えたＩＣに関する。
【０００２】
【従来の技術】
一般的なタイプの集積回路装置としては、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）がある。ＭＯＳＦＥＴは、ソース領域と、ドレイン領域と、該ソース領域と該ドレイン領域との間で延びるチャネル領域と、該チャネル領域上に配置されたゲートとを含む。ゲートは、チャネル領域上に配置されかつ薄い酸化物層により該チャネル領域から絶縁された導電性ゲート構造を含む。
【０００３】
大型のラテラル型ＭＯＳＦＥＴ装置は、高電圧で作動する電源集積回路内で広く用いられている。電源ＩＣは、一般的に１つ又はそれより多くの外部負荷への電流を制御する１つ又はそれより多くの大型の高電圧出力トランジスタを含む。ある種の用途においては、高電圧出力トランジスタは、高いスイッチング速度で作動する。例えば、スイッチモード電源集積回路においては、１つの出力トランジスタが、変圧器の一次巻線を通る電流を制御し、それによって電源により供給される電力を制御する。スイッチング・トランジスタが変圧器の一次巻線に結合されている電源回路の一例が、米国特許第４，９９９，７５９号に開示されている。米国特許第６，２２５，６６４Ｂ１号には、集積回路ドライバを備えた電源ＩＣが開示されている。
【０００４】
電源ＩＣにおいて、大型の出力トランジスタは、一般的にはＭＯＳＦＥＴのソース領域とドレイン領域とを含む細長いセグメントのアレイとして設計される。出力トランジスタの電流処理能力を高めるために、装置に対して単純に多くのセグメントが付加される。或る設計においては、出力トランジスタのソース領域とドレイン領域とは、セグメントが１つ又はそれより多くのソース／ドレイン指状部の対を含むことができるインターディジタル構造の方式で配置される。これについての背景技術としては、米国特許第５，２５８，６３６号に、インターディジタル構造のソース・ドレイン領域を有する高電圧トランジスタが開示されている。
【０００５】
電源ＩＣはまた、一般的に出力トランジスタを制御する制御回路を含む。制御回路は、出力トランジスタをターンオン及びターンオフするために、該出力トランジスタのゲートに与えられる信号を生成する。この信号はゲートドライバによって生成され、該ゲートドライバは、典型的には出力トランジスタをターンオンするための比較的大型のＰＭＯＳトランジスタと、出力トランジスタをターンオフするための比較的大型のＮＭＯＳトランジスタとを含む。出力トランジスタがターンオン及びターンオフする速度は、出力装置のスイッチング電力損失を決定する因子である。電源ＩＣの電力損失分にとってこのオン／オフ速度は、スイッチング頻度が増大するにつれて益々重要になる。出力トランジスタの分散されたゲートキャパシタンスと、このキャパシタンスとターンオン電圧（典型的にはＶＤＤ）及びターンオフ電圧（典型的にはＶＳＳ）との間の実効抵抗とが、電源装置のスイッチング速度を大半決定する。
【０００６】
先行技術による装置においては、ゲートドライバはＩＣチップ上の制御回路部分内に置かれ、該ゲートドライバの出力側を出力トランジスタの各セグメントのゲート電極に接続するために、長いバスが使用される。そのような構成を図１に示す。
【０００７】
図１は、物理的にチップの制御回路１１と同一部分内に置かれたゲートドライバ１２を含む、先行技術による典型的な電源ＩＣ１０の平面図である。バス１３が、ゲートドライバ１２の出力側を出力トランジスタ１４のゲート電極に接続する。図１の例においては詳しく図示されていないが、出力トランジスタ１４は、各々が複数対の細長いソース／ドレイン指状部を備えた４つのセグメントを有する。出力トランジスタ１４の各セグメントは、関連するドレインパッド１５とソースパッド１６とを有する。
【０００８】
図１に示す先行技術による電源ＩＣのもつ欠点の１つは、任意の制御回路に接続された最も大型の出力装置を高速でスイッチング作動させるために、ゲートドライバを十分に大きくする必要があることである。このことは、同一の制御回路に接続されたより小型の出力トランジスタを含む製品の場合にゲートドライバが一般的にオーバサイズとなり、従ってシリコン面積が無駄になるということを意味している。もう１つの欠点は、ゲートドライバを出力トランジスタの各々のセグメントに接続するバスがより大きくなり、従ってより大型の出力トランジスタの場合に抵抗がより大きくなることである。回路内のこのノードにおけるより大きい抵抗は、電源ＩＣのスイッチング電力損失に悪影響を及ぼす。
【０００９】
【発明の実施の形態】
限定するためではなく実例として、本発明を添付図面の図において説明する。分散されたゲートドライバ回路を備えた電源ＩＣについて説明する。以下の説明においては、本発明の完全な理解に資するために、装置の形式、寸法、回路構成等々のような数多くの具体的な詳細事項について述べる。ＩＣ技術における当業者は、これらの詳細事項の多くが無くても本発明を実施できることが分かるであろう。別の場合には、本発明を曖昧にすることを避けるために、公知の回路素子、技術、及び処理過程に関する詳述は省いてある。
【００１０】
本発明は、半導体基板上に作られる電源集積回路（電源ＩＣ）に関するものである。電源ＩＣは、同一基板上のゲートドライバに結合された高電圧出力トランジスタを含む。一実施形態においては、ゲートドライバ及び出力トランジスタは、両者共に複数のセグメントを有する。ゲートドライバは、該ゲートドライバのドライバセグメントの各々が出力トランジスタの出力セグメントのうちの対応する１つに隣接して置かれるように、分散配置される。この構成は、各出力トランジスタセグメントのゲートとゲートドライバとの間の距離を最小化する。その結果、ゲートドライバと出力トランジスタのゲートとの間の抵抗が減少し、高速スイッチング性能が改善される。更に、ゲートドライバのサイズは、シリコン面積を無駄にすることなく出力トランジスタのサイズに合わせて調整することができる。
【００１１】
図２は、本発明の一実施形態による電源ＩＣの概略回路図であって、この電源ＩＣにおいては、ゲートドライバ論理回路２２がノード２１に信号を与え、それによって出力トランジスタ２９をスイッチ状態にする。回路２２は、トランジスタ２９のスイッチング動作を制御するデジタルパルス信号（例えばパルス幅変調信号）を生成する普通の論理回路を含む。ノード２１は、ゲートドライバの入力ノードであり、該ゲートドライバは、ＶＤＤ供給線３０とＶＳＳ供給線２０との間に直列に結合された状態で図示されているＰＭＯＳトランジスタ２６とＮＭＯＳトランジスタ２７とを含む。ゲートドライバは、ノード２８において出力トランジスタ２９のゲートに結合される。
【００１２】
オン状態における抵抗を低くして出力トランジスタ２９を高速で駆動させるために、ゲートドライバのＰＭＯＳトランジスタ２６及びＮＭＯＳトランジスタ２７は、比較的大きなゲート幅をもつことができる。相対的な装置サイズの一例としては、出力トランジスタ２９は典型的には３４０，０００ｕｍのゲート幅をもつことができ、またゲートドライバのＮＭＯＳトランジスタ２７は１３，０００ｕｍのゲート幅をもつことができる。
【００１３】
次に図３を参照すると、ここには本発明の一実施形態において利用される出力トランジスタの一部分の上面配置図が示されている。この例においては、ソース／ドレイン領域間のインターディジタル構造のパターンを説明するために、出力トランジスタ２９のセグメント１７についてのドレイン１９及びソース１８電極のメタライゼーションのパターンが図示されている。この用途においては、セグメントは、インターディジタル構造のトランジスタにある１つ又はそれより多くの指状部からなる群として識別されることを理解されたい。例えば図３において、セグメント１７は、３対のソース／ドレイン指状部を含む。
【００１４】
図４は、本発明の一実施形態による電源ＩＣ５０の平面図である。電源ＩＣ５０は、制御回路５１と、図４においてＯＳ１乃至ＯＳ４で表示した４つのセグメントを含む大型の出力トランジスタ５４とを含む。この特定の実施形態においては、ソースパッド５５とドレインパッド５６とが各出力トランジスタセグメントの対向する端部に配置された状態で図示されている。他の実施形態では、ソースパッド及びドレインパッドを異なる配置で実装することができる。別の実施形態では、もっと多い数の又は少ない数のセグメントを含んでもよいことが分かるであろう。異なる実施形態においては、セグメントの各々を含むソース／ドレイン指状部の数も変えることができる。ゲートドライバ５２もまた、セグメントＧＳ１乃至ＧＳ４に分けて配置され、該セグメントＧＳ１乃至ＧＳ４の各々は多数のソース／ドレイン指状部を含む。ゲートドライバセグメントの各々は、出力トランジスタ５４の対応する出力セグメントに隣接して置かれる。
【００１５】
ゲートドライバセグメントＧＳ１乃至ＧＳ４は全て、制御回路５１によって生成された信号により並列的に駆動される。各ゲートドライバセグメントは、出力トランジスタ５４のゲートをターンオンするためのＰＭＯＳ装置と、出力トランジスタ５４のゲートをターンオフするためのＮＭＯＳ装置とを含む。出力装置のターンオン及びターンオフのスイッチング速度を大半決定する適正な抵抗を得るために、ＰＭＯＳ装置及びＮＭＯＳ装置は適切なサイズにされる。
【００１６】
図４の特定の実施形態においては、各ゲートドライバセグメント内のＮＭＯＳ装置は、対応する出力トランジスタセグメントのソースパッド５５に隣接して置かれる。このように配置することにより、ＮＭＯＳドライバ装置がターンオンになった時、出力トランジスタ５４のゲート及びソース間の抵抗は最小となる。
【００１７】
別の実施形態においては、ＰＭＯＳドライバ装置又はＮＭＯＳドライバ装置の１つのみが上記の様に分散され、他方のドライバ装置は、例えばＩＣの制御回路部分内などほかの場所に置かれる。例えば、出力トランジスタ５４のターンオフ速度がターンオン速度よりもずっと重要である場合には、より大型のＮＭＯＳ装置のみを、ＮＭＯＳセグメントの各々がトランジスタ５４の対応するセグメントに隣接して置かれた状態で、出力トランジスタ５４に隣接して分散させることができる。そのような場合には、より小型のＰＭＯＳドライバ装置をチップの制御回路部分内に置くことができる。
他方、ターンオン速度がより重要視される場合には、ＰＭＯＳドライバ装置を出力装置に隣接させて置き、ＮＭＯＳドライバ装置をそのＩＣの制御回路部分内に置くことができる。
【００１８】
本発明を特定の実施形態に関して説明してきたが、多くの修正及び変更もまた本発明の範囲内にあることを理解されたい。従って、明細書及び図面は、本発明を説明するためのものであって、これを限定するためのものではないと見なされるべきである。
【図面の簡単な説明】
【図１】先行技術による電源集積回路の平面図である。
【図２】本発明の一実施形態による電源集積回路の概略回路図である。
【図３】本発明の一実施形態において利用される出力トランジスタの一部分の上面配置図である。
【図４】本発明の一実施形態による電源集積回路の一部分の平面図である。
【符号の説明】
２０ ＶＳＳ供給線
２１ ノード
２２ ゲートドライブ論理回路
２６ ＰＭＯＳトランジスタ
２７ ＮＭＯＳトランジスタ
２８ ノード
２９ 出力トランジスタ
３０ ＶＤＤ供給線
Claims (23)
- 複数のセグメントを有する出力トランジスタと、
該出力トランジスタに結合されたゲートドライバと、
を含み、
該ゲートドライバが複数のセグメントを有し、該ゲートドライバのセグメントの各々が、前記出力トランジスタのセグメントのうちの対応する１つに隣接して置かれている、
ことを特徴とする電源集積回路。 - 前記出力トランジスタのセグメントの各々が、１つ又はそれより多くのソース／ドレイン指状部を含むことを特徴とする、請求項１に記載の電源集積回路。
- 前記ゲートドライバが、ＰＭＯＳ装置とＮＭＯＳ装置とを含むことを特徴とする、請求項１に記載の電源集積回路。
- 前記ＰＭＯＳ装置及び前記ＮＭＯＳ装置がインバータとして構成されていることを特徴とする、請求項３に記載の電源集積回路。
- 前記ＰＭＯＳ装置及び前記ＮＭＯＳ装置が、ＶＤＤとＶＳＳとの間で直列に結合されていることを特徴とする、請求項３に記載の電源集積回路。
- 前記ドライバ回路のセグメントが、前記ＰＭＯＳ装置にある１つ又はそれより多くのソース／ドレイン指状部を含むことを特徴とする、請求項３に記載の電源集積回路。
- 前記ゲートドライバのセグメントが、前記ＮＭＯＳ装置にある１つ又はそれより多くのソース／ドレイン指状部を含むことを特徴とする、請求項３に記載の電源集積回路。
- 前記ゲートドライバのセグメントが、前記ＰＭＯＳ装置及び前記ＮＭＯＳ装置の各々にある１つ又はそれより多くのソース／ドレイン指状部を含むことを特徴とする、請求項３に記載の電源集積回路。
- 前記ゲートドライバに結合された論理回路を更に含み、該論理回路がスイッチング信号を生成することを特徴とする、請求項１に記載の電源集積回路。
- 前記ゲートドライバの各セグメントが、前記出力トランジスタのソースパッドに隣接して置かれていることを特徴とする、請求項１に記載の電源集積回路。
- 基板上に作られる電源集積回路であって、
ゲートと、複数の出力セグメントとして配置されたインターディジタル構造のソース／ドレイン領域とを有する出力トランジスタと、
該出力トランジスタの前記ゲートに結合され、各々が前記出力セグメントのうちの対応する１つに隣接して前記基板上に置かれている複数のドライバセグメントを有する、ゲートドライバと、
該ゲートドライバに結合された論理回路と、
を含むことを特徴とする電源集積回路。 - 前記ゲートドライバが、ＰＭＯＳ装置とＮＭＯＳ装置とを含むことを特徴とする、請求項１１に記載の電源集積回路。
- 前記ＰＭＯＳ装置及び前記ＮＭＯＳ装置がインバータとして構成されていることを特徴とする、請求項１２に記載の電源集積回路。
- 前記ドライバセグメントが、前記ＰＭＯＳ装置にある１つ又はそれより多くのソース／ドレイン指状部を含むことを特徴とする、請求項１２に記載の電源集積回路。
- 前記ドライバセグメントが、前記ＮＭＯＳ装置にある１つ又はそれより多くのソース／ドレイン指状部を含むことを特徴とする、請求項１２に記載の電源集積回路。
- 前記ドライバセグメントが、前記ＰＭＯＳ装置及び前記ＮＭＯＳ装置の各々にある１つ又はそれより多くのソース／ドレイン指状部を含むことを特徴とする、請求項１２に記載の電源集積回路。
- 前記出力セグメントが、関連するソースパッドを有し、
前記ドライバセグメントの各々が、前記ソースパッドのうちの対応する１つに隣接して置かれていることを特徴とする、請求項１１に記載の電源集積回路。 - 複数の出力セグメントを有する出力トランジスタと、
該出力トランジスタに結合され、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを含むゲートドライバと、
該ゲートドライバに結合された論理回路と、
を含み、
前記ＰＭＯＳトランジスタ及び前記ＮＭＯＳトランジスタのうちの少なくとも１つがドライバセグメントを含み、該ドライバセグメントの各々が前記出力セグメントのうちの対応する１つに隣接して置かれている、
ことを特徴とする電源集積回路。 - 前記ＮＭＯＳトランジスタのみが、前記ドライバセグメントを含むことを特徴とする、請求項１８に記載の電源集積回路。
- 前記ＰＭＯＳトランジスタが、制御回路内に置かれていることを特徴とする、請求項１９に記載の電源集積回路。
- 前記ＰＭＯＳトランジスタのみが、前記ドライバセグメントを含むことを特徴とする、請求項１８に記載の電源集積回路。
- 前記ＮＭＯＳトランジスタが、制御回路内に置かれていることを特徴とする、請求項２１に記載の電源集積回路。
- 前記出力セグメントの各々が、１つ又はそれより多くのソース／ドレイン指状部を含むことを特徴とする、請求項２２に記載の電源集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/127,989 US6583663B1 (en) | 2002-04-22 | 2002-04-22 | Power integrated circuit with distributed gate driver |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004179763A Division JP2004260224A (ja) | 2002-04-22 | 2004-06-17 | 分散されたゲートドライバを備えた電源集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004007606A true JP2004007606A (ja) | 2004-01-08 |
Family
ID=22433025
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003115516A Pending JP2004007606A (ja) | 2002-04-22 | 2003-04-21 | 分散されたゲートドライバを備えた電源集積回路 |
| JP2004179763A Pending JP2004260224A (ja) | 2002-04-22 | 2004-06-17 | 分散されたゲートドライバを備えた電源集積回路 |
| JP2008142645A Expired - Fee Related JP4917571B2 (ja) | 2002-04-22 | 2008-05-30 | 分散されたゲートドライバを備えた電源集積回路及びｍｏｓトランジスタを駆動するための方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004179763A Pending JP2004260224A (ja) | 2002-04-22 | 2004-06-17 | 分散されたゲートドライバを備えた電源集積回路 |
| JP2008142645A Expired - Fee Related JP4917571B2 (ja) | 2002-04-22 | 2008-05-30 | 分散されたゲートドライバを備えた電源集積回路及びｍｏｓトランジスタを駆動するための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6583663B1 (ja) |
| EP (2) | EP1357601B1 (ja) |
| JP (3) | JP2004007606A (ja) |
| AT (2) | ATE458277T1 (ja) |
| DE (2) | DE60331276D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294334A (ja) * | 2007-05-28 | 2008-12-04 | Fuji Electric Device Technology Co Ltd | 半導体装置及びゲート耐圧試験方法 |
| CN102460805A (zh) * | 2009-05-27 | 2012-05-16 | 巴莱诺斯清洁能源控股公司 | 用于燃料电池堆中的电池的旁路系统 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1307867B1 (en) * | 2000-07-26 | 2010-06-23 | Smiths Detection Inc. | Methods and systems for networked camera control |
| US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
| US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US8093621B2 (en) | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
| US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
| US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
| US7557406B2 (en) * | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| US7875962B2 (en) * | 2007-10-15 | 2011-01-25 | Power Integrations, Inc. | Package for a power semiconductor device |
| US7924065B2 (en) * | 2008-07-17 | 2011-04-12 | Continental Automotive Gmbh | Control circuit for a power field-effect transistor and method for configuring a control circuit for a power field-effect transistor |
| US7964912B2 (en) | 2008-09-18 | 2011-06-21 | Power Integrations, Inc. | High-voltage vertical transistor with a varied width silicon pillar |
| US20100155831A1 (en) * | 2008-12-20 | 2010-06-24 | Power Integrations, Inc. | Deep trench insulated gate bipolar transistor |
| US7871882B2 (en) | 2008-12-20 | 2011-01-18 | Power Integrations, Inc. | Method of fabricating a deep trench insulated gate bipolar transistor |
| US8115457B2 (en) * | 2009-07-31 | 2012-02-14 | Power Integrations, Inc. | Method and apparatus for implementing a power converter input terminal voltage discharge circuit |
| US8207455B2 (en) * | 2009-07-31 | 2012-06-26 | Power Integrations, Inc. | Power semiconductor package with bottom surface protrusions |
| US8207577B2 (en) * | 2009-09-29 | 2012-06-26 | Power Integrations, Inc. | High-voltage transistor structure with reduced gate capacitance |
| US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
| US8634218B2 (en) | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
| US8310845B2 (en) * | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
| US8653600B2 (en) | 2012-06-01 | 2014-02-18 | Power Integrations, Inc. | High-voltage monolithic schottky device structure |
| US9299691B2 (en) * | 2012-11-30 | 2016-03-29 | Enpirion, Inc. | Semiconductor device including alternating source and drain regions, and respective source and drain metallic strips |
| US9978862B2 (en) * | 2013-04-30 | 2018-05-22 | Infineon Technologies Austria Ag | Power transistor with at least partially integrated driver stage |
| US9799643B2 (en) | 2013-05-23 | 2017-10-24 | Infineon Technologies Austria Ag | Gate voltage control for III-nitride transistors |
| US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US9530765B1 (en) | 2015-04-30 | 2016-12-27 | Silanna Asia Pte Ltd | Distributing capacitance with gate driver for power switch |
| US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
| US9973183B2 (en) * | 2015-09-28 | 2018-05-15 | Power Integrations, Inc. | Field-effect transistor device with partial finger current sensing FETs |
| US20170093282A1 (en) * | 2015-09-30 | 2017-03-30 | The Silanna Group Pty Ltd. | Power Converter with Low Threshold Voltage Transistor |
| US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
| US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
| US11898987B2 (en) * | 2020-09-10 | 2024-02-13 | Raytheon Company | SAW-based hydrogel testing for detecting viruses or other antigens |
| US11437911B2 (en) | 2020-12-22 | 2022-09-06 | Power Integrations, Inc. | Variable drive strength in response to a power converter operating condition |
| US11979090B2 (en) | 2021-08-12 | 2024-05-07 | Power Integrations, Inc. | Power converter controller with branch switch |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238037A (ja) * | 1988-03-18 | 1989-09-22 | Hitachi Ltd | 半導体装置、半導体装置の設計支援システム及び半導体装置を用いた電源システム |
| JPH06196630A (ja) * | 1992-12-25 | 1994-07-15 | Hitachi Ltd | 半導体集積回路装置 |
| JP2002043521A (ja) * | 2000-07-25 | 2002-02-08 | Denso Corp | 半導体装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215230B (it) * | 1985-01-08 | 1990-01-31 | Ates Componenti Elettron | Diretta. dispositivo a semiconduttore integrato con drastica riduzione dei fenomeni di rottura secondaria |
| US5023678A (en) * | 1987-05-27 | 1991-06-11 | International Rectifier Corporation | High power MOSFET and integrated control circuit therefor for high-side switch application |
| US4949139A (en) * | 1988-09-09 | 1990-08-14 | Atmel Corporation | Transistor construction for low noise output driver |
| IT1231052B (it) | 1989-09-27 | 1991-11-12 | Bull Hn Information Syst | Alimentatore a commutazione con piu' uscite, regolazione di una tensione di uscita e compensazione di carico. |
| JP3071915B2 (ja) * | 1991-12-20 | 2000-07-31 | 株式会社東芝 | 出力回路 |
| US5334885A (en) * | 1993-01-13 | 1994-08-02 | At&T Bell Laboratories | Automatic control of buffer speed |
| JP3173268B2 (ja) * | 1994-01-06 | 2001-06-04 | 富士電機株式会社 | Ｍｉｓ電界効果トランジスタを備えた半導体装置 |
| US5728594A (en) * | 1994-11-02 | 1998-03-17 | Texas Instruments Incorporated | Method of making a multiple transistor integrated circuit with thick copper interconnect |
| US5610503A (en) * | 1995-05-10 | 1997-03-11 | Celestica, Inc. | Low voltage DC-to-DC power converter integrated circuit and related methods |
| JPH08321604A (ja) * | 1995-05-25 | 1996-12-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0927554A (ja) * | 1995-07-12 | 1997-01-28 | Sanyo Electric Co Ltd | 半導体電子回路 |
| JP3698828B2 (ja) * | 1996-08-29 | 2005-09-21 | 富士通株式会社 | 信号伝送システム、半導体装置モジュール、入力バッファ回路、及び半導体装置 |
| JP3269475B2 (ja) * | 1998-02-16 | 2002-03-25 | 日本電気株式会社 | 半導体装置 |
| JP3517154B2 (ja) | 1998-04-30 | 2004-04-05 | 株式会社東芝 | 誘電体分離集積回路 |
| JP2000332191A (ja) * | 1999-05-17 | 2000-11-30 | Toshiba Corp | ハイブリッド型半導体装置 |
| JP3384386B2 (ja) * | 1999-07-07 | 2003-03-10 | セイコーエプソン株式会社 | 半導体装置 |
| US6313672B1 (en) | 1999-12-15 | 2001-11-06 | Exar Corporation | Over-voltage tolerant integrated circuit I/O buffer |
| US6313671B1 (en) | 1999-12-15 | 2001-11-06 | Exar Corporation | Low-power integrated circuit I/O buffer |
| JP2001352047A (ja) * | 2000-06-05 | 2001-12-21 | Oki Micro Design Co Ltd | 半導体集積回路 |
| US20020071293A1 (en) * | 2000-07-13 | 2002-06-13 | Eden Richard C. | Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods a of forming power transistor |
| JP3647728B2 (ja) * | 2000-08-01 | 2005-05-18 | 松下電器産業株式会社 | スイッチング電源装置及びスイッチング電源用半導体装置 |
| US6362608B1 (en) * | 2001-02-01 | 2002-03-26 | Maxim Integrated Products, Inc. | Multi-phase switching converters and methods |
-
2002
- 2002-04-22 US US10/127,989 patent/US6583663B1/en not_active Expired - Fee Related
-
2003
- 2003-04-09 US US10/410,725 patent/US6680646B2/en not_active Expired - Fee Related
- 2003-04-21 JP JP2003115516A patent/JP2004007606A/ja active Pending
- 2003-04-22 EP EP03252522A patent/EP1357601B1/en not_active Expired - Lifetime
- 2003-04-22 AT AT03252522T patent/ATE458277T1/de not_active IP Right Cessation
- 2003-04-22 DE DE60331276T patent/DE60331276D1/de not_active Expired - Lifetime
- 2003-04-22 EP EP04029126A patent/EP1513197B1/en not_active Expired - Lifetime
- 2003-04-22 DE DE60331221T patent/DE60331221D1/de not_active Expired - Lifetime
- 2003-04-22 AT AT04029126T patent/ATE457527T1/de not_active IP Right Cessation
-
2004
- 2004-06-17 JP JP2004179763A patent/JP2004260224A/ja active Pending
-
2008
- 2008-05-30 JP JP2008142645A patent/JP4917571B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238037A (ja) * | 1988-03-18 | 1989-09-22 | Hitachi Ltd | 半導体装置、半導体装置の設計支援システム及び半導体装置を用いた電源システム |
| JPH06196630A (ja) * | 1992-12-25 | 1994-07-15 | Hitachi Ltd | 半導体集積回路装置 |
| JP2002043521A (ja) * | 2000-07-25 | 2002-02-08 | Denso Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294334A (ja) * | 2007-05-28 | 2008-12-04 | Fuji Electric Device Technology Co Ltd | 半導体装置及びゲート耐圧試験方法 |
| CN102460805A (zh) * | 2009-05-27 | 2012-05-16 | 巴莱诺斯清洁能源控股公司 | 用于燃料电池堆中的电池的旁路系统 |
| JP2012528431A (ja) * | 2009-05-27 | 2012-11-12 | ベレノス・クリーン・パワー・ホールディング・アーゲー | 燃料電池スタックのセル用シャントシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60331221D1 (de) | 2010-03-25 |
| US20030206047A1 (en) | 2003-11-06 |
| ATE458277T1 (de) | 2010-03-15 |
| EP1513197A2 (en) | 2005-03-09 |
| JP2008277842A (ja) | 2008-11-13 |
| EP1357601A3 (en) | 2007-08-29 |
| US6680646B2 (en) | 2004-01-20 |
| EP1513197B1 (en) | 2010-02-10 |
| EP1357601B1 (en) | 2010-02-17 |
| ATE457527T1 (de) | 2010-02-15 |
| DE60331276D1 (de) | 2010-04-01 |
| US6583663B1 (en) | 2003-06-24 |
| JP2004260224A (ja) | 2004-09-16 |
| EP1357601A2 (en) | 2003-10-29 |
| EP1513197A3 (en) | 2007-08-29 |
| JP4917571B2 (ja) | 2012-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917571B2 (ja) | 分散されたゲートドライバを備えた電源集積回路及びｍｏｓトランジスタを駆動するための方法 | |
| JP4125567B2 (ja) | 近接して結合された高電圧出力及びオフラインのトランジスタ対を有する集積回路 | |
| US20080062596A1 (en) | Distributed electrostatic discharge protection circuit with varying clamp size | |
| US6057726A (en) | Output circuit for power IC with high breakdown voltage | |
| JPH11234104A (ja) | 半導体モジュール及びインバータ装置 | |
| JPH08228141A (ja) | 出力バッファ回路 | |
| JPH1168540A (ja) | 高耐圧パワーｉｃの出力段回路 | |
| WO1992002052A1 (en) | Master slice semiconductor integrated circuit | |
| JP4092246B2 (ja) | パワースイッチデバイス | |
| JP2006278772A (ja) | 半導体装置 | |
| WO2007145307A1 (ja) | 半導体集積回路装置 | |
| JPH03232316A (ja) | スパイク電流を減少させたｃｍｏｓスイッチドライバ | |
| JP2006313814A (ja) | 半導体装置 | |
| JPH0832064A (ja) | Ｍｏｓ半導体装置とその駆動方法および駆動回路 | |
| JP2004242484A (ja) | パワースイッチング装置 | |
| JPH04364784A (ja) | Ｍｏｓ型半導体素子駆動回路 | |
| KR20070038650A (ko) | Ｏｓｔ를 이용한 ｅｓｄ 보호회로 | |
| US20240097671A1 (en) | Semiconductor device | |
| JP2003273714A (ja) | 負荷駆動回路および負荷駆動回路を有する半導体装置 | |
| US20110156765A1 (en) | Data output circuit provided with output driver | |
| EP1085575B1 (en) | Electronic device for controlling the "bouncing" in electronic circuits integrated on semiconductor substrate | |
| JP2010028040A (ja) | Ｍｏｓトランジスタ、ｃｍｏｓ及びこれを用いたモータ駆動用半導体集積回路装置 | |
| JP2003338740A (ja) | 高耐圧スイッチング回路 | |
| JP2003169465A (ja) | ゲート駆動回路、および電力変換装置 | |
| JPH02301323A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070305 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090309 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090312 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090408 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090413 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090508 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091030 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100108 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110509 |