JP2004006643A

JP2004006643A - スペーサ技術を用いるナノサイズインプリント用スタンプ

Info

Publication number: JP2004006643A
Application number: JP2003018275A
Authority: JP
Inventors: Heon Lee; ヘオン　リー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 2002-01-31
Filing date: 2003-01-28
Publication date: 2004-01-08
Anticipated expiration: 2023-01-28
Also published as: EP1333324A3; DE60307336T2; US20030141276A1; JP4005927B2; CN1435728A; CN100367109C; EP1333324A2; DE60307336D1; EP1333324B1; US6743368B2

Abstract

【課題】大きな領域上に複雑なパターンおよび形状を形成することができるナノサイズのインプリント用スタンプを提供する。
【解決手段】利用可能なベース表面１３を有する基板１１と、前記ベース表面１３と接触し、そこから外側に延在する複数のインプリントスタンプ２０は、所定の形状を有し、相対する側面２２ａ、２２ｂを有する微小機構２１と、前記相対する側面２２ａ、２２ｂから横方向外側に延在する複数のスペーサ２３と、を備え、前記微小機構２１および前記スペーサ２３は前記ベース表面１３から外側に延在し、また前記微小機構２１および前記スペーサ２３は、インプリントプロファイル２４を画定するために、前記微小機構２１および前記スペーサ２３の間で異なる高さｈ_１、ｈ_２および幅を有する。
【選択図】図１１

Description

【０００１】
【発明の属する技術分野】
本発明は全般に、スペーサ技術を用いるナノメートルサイズのインプリント用スタンプを形成する構造および方法に関する。より具体的には、本発明は、その結果として得られるインプリント用スタンプが、そのインプリント用スタンプが形成される基板の表面積の概ね全体を占有することができ、またそのインプリント用スタンプが、インプリント用スタンプ間で異なる複雑な形状を有することができる、スペーサ技術を用いるナノメートルサイズのインプリント用スタンプを形成する構造および方法に関する。
【０００２】
【従来の技術】
ナノインプリントリソグラフィは、ナノサイズ（数十ナノメートル程度）のパターンを得るための有望な技術である。ナノサイズのパターンを形成する際に重要なステップは、ナノサイズのパターンと相補的な形状を有するパターンを含むインプリント用スタンプを最初に形成することである。
【０００３】
図１（ａ）では、従来のナノインプリントリソグラフィプロセスが、複数のインプリントパターン２０２がその上に形成されたインプリント用スタンプ２００を含む。図１（ｂ）では、インプリントパターン２０２は、隣接する線２０４との間を複数の空間２０６によって分離された複数の線２０４を有する、簡単な線および空間パターンから構成される。インプリント用スタンプ２００を特別に設計されたマスク層２０３上に押圧することにより（破線の矢印２０１を参照）、マスク層２０３の厚みがインプリントパターン２０２（図１（ａ）を参照）に応じて変化し、インプリントパターン２０２がマスク層２０３に複製されるようになる。
【０００４】
典型的には、マスク層２０３はポリマーのような材料から形成される。たとえば、マスク層２０３のためにフォトレジスト材料を用いることができる。マスク層２０３は支持基板２０５上に堆積される。マスク層２０３内にインプリントパターン２０２を複製し、かつマスク層２０３の全面積を覆うために、ステップ・アンド・リピートプロセスを用いて、インプリント用スタンプ２００がマスク層２０３に繰返し押圧される。
【０００５】
図２では、ステップ・アンド・リピートプロセス後に、マスク層２０３は、インプリントパターン２０２の形状と相補的な形状を有する複数のナノサイズの圧痕２０７を含む。次に図３では、マスク層２０３は異方性エッチング（すなわち、方向性の高いエッチング）されて、マスク層２０３内にナノサイズのパターン２０９が形成される。典型的には、支持基板２０５、あるいはマスク層２０３と支持基板２０５との間に配置される別の層（図示せず）が、異方性エッチングのためのエッチストップとしての役割を果たす。別法では、マスク層２０３は、下側をなす層のためのエッチングマスクとしての役割を果たすことができ（図７（ａ）〜図７（ｄ）の参照番号２０８を参照されたい）、ナノサイズの圧痕２０７のパターンが、後続の異方性エッチングプロセスによって下層に複製される。
【０００６】
図４（ａ）では、従来のインプリント用スタンプ２００上へのインプリントパターン２０２の形成が、基板２１５上に薄膜材料の層（２１１、２１３）を交互に堆積して、基板２１５から外側に延在する多層薄膜２１０を形成することにより開始される。その後、多層薄膜２１０は、破線の矢印Ｓによって示される方向に沿って、複数の個別の部分Δ_Ｓにスライスされる。たとえば、図４（ｂ）では、基板２１５として、その上に多層薄膜２１０が堆積された半導体材料のウェーハを用いることができる。多層薄膜２１０の全ての層が堆積された後に、ウェーハ（すなわち基板２１５）はスライスされ、個別の部分Δ_Ｓが形成される。
【０００７】
図５（ａ）では、個別の部分Δ_Ｓは多層薄膜２１０の一部と、基板２１５の一部とを含む。図５（ｂ）および図５（ｃ）では、個別の部分Δ_Ｓが選択的にエッチングされ、インプリントパターン２０２が画定される。交互に堆積された層（２１１、２１３）間のエッチング速度の差によって、層のうちの一方が他方の層よりも速くエッチングされるようになり、結果として、交互に堆積された層（２１１、２１３）間に高さの差が生じる。それらの高さの差がインプリントパターン２０２を画定する。
【０００８】
従来のインプリントスタンプ２００の１つの欠点は、図５（ｂ）、図５（ｃ）および図６に示されるようにインプリントパターン２０２がインプリント用スタンプ２００の利用可能な領域の一部にしか形成されないことである。インプリントパターン２０２は、パターン形成できない領域Ｎ_Ａよりも著しく小さなインプリント領域Ｉ_Ａを占有する。結果として、利用可能な領域の一部のみがインプリントパターン２０２によって用いられる。
【０００９】
従来のインプリントスタンプ２００の第２の欠点は、図６に示されるようにインプリントパターン２０２が簡単な線および空間パターン（２０４、２０６）から構成されることである。結果として、形成されるナノサイズの圧痕２０７も簡単な線および空間パターンに制限される。なぜなら、圧痕２０７はインプリントパターン２０２と相補的な形状を有するためである。
【００１０】
図７（ａ）では、インプリントスタンプ２００がマスク層２０３上に押圧され（２０１）、マスク層２０３内のインプリントパターン２０２の簡単な線２０４および空間２０６のパターンが複製される。図７（ｂ）では、押圧ステップ後に、マスク層２０３は、その中に複製された相補的な形状のナノサイズの圧痕２０７を含む。上記のように、ナノサイズの圧痕２０７も、２０４’および２０６’としてそれぞれ示される簡単な線および空間パターンを有する。
【００１１】
図７（ｃ）では、空間パターン２０６’が下層２０８の上側表面２０８’と一致し、線パターン２０４’が上側表面２０８’から外側に延在するまで、マスク層２０３が異方性エッチングされる。線および空間パターン（２０４’、２０６’）は後続の異方性エッチングステップのためのエッチングマスクとしての役割を果たすであろう。次に図７（ｄ）では、線および空間パターン（２０４’、２０６’）によって形成されるマスクを通して下層２０８が異方性エッチングされ、ナノサイズパターン２０９が画定される。
【００１２】
図７（ａ）〜図７（ｄ）に示されるような従来のインプリントプロセスの別の欠点は、インプリントスタンプ２００のインプリント領域Ｉ_Ａおよびパターン形成できない領域Ｎ_Ａがナノサイズパターン２０９において複製され、基板２０５の利用可能な領域のうちの小さな部分だけがパターン形成された領域Ｐ_Ａによって示されるようなナノサイズパターン２０９を含み、基板２０５の大部分がパターン形成されない領域Ｕ_Ａとして残されるようになることである。たとえば、パターン形成される領域Ｐ_Ａは数ミクロンになり、パターン形成されない領域Ｕ_Ａは数百ミクロン以上になる可能性がある。
【００１３】
ステップ・アンド・リピートプロセスを用いて、マスク層２０３のより大きな領域上にインプリントパターン２０２を繰返し押圧することができるが、そのプロセスの結果として、マスク層２０３からある量の材料がインプリントパターン２０２に接着することにより、あるいは繰返し押圧するステップに起因するインプリントパターン２０２の摩耗によって、プリントに欠陥が生じるようになる。さらに、ステップ・アンド・リピートプロセスは、上記の簡単な線および空間パターン（２０４、２０６）によって加えられる制限に対処しない。
【００１４】
【発明が解決しようとする課題】
それゆえ本発明の目的は、大きな領域上に形成されることができるナノサイズのインプリント用スタンプを提供することである。また、本発明の目的は複雑なパターンおよび形状を含むことができるナノサイズのインプリント用スタンプを提供することである。
【００１５】
【課題を解決するための手段】
本発明のナノサイズインプリントスタンプは上記の欠点および制限を解消する。本発明のワイドエリア・ナノサイズインプリント用スタンプは、基板の利用可能な表面積の概ね全てを占有することができる複数のインプリントスタンプを含み、それにより、インプリントパターンが利用可能な領域の一部にしか形成されなかった従来のインプリントスタンプの欠点のうちの１つを解決する。本発明のインプリントスタンプは、インプリントスタンプの間で変更することができる複雑な所定形状を有し、それにより、従来のインプリントスタンプの簡単な線および空間パターンに関する制限を解消する。さらに、本発明のインプリント用スタンプは、広い領域にわたって形成されることができ、それにより、従来のインプリントスタンプのパターン形成できない領域に関連する欠点も解決される。
【００１６】
本発明の他の態様および利点は、一例として本発明の原理を示す、添付の図面とともに取り上げられる以下に記載される詳細な説明から明らかになるであろう。
【００１７】
【発明の実施の形態】
以下に記載される詳細な説明およびいくつかの図面において、類似の要素は類似の参照番号で特定される。
【００１８】
説明のための図面に示されるように、本発明は、その上に利用可能な領域を画定されたベース表面を含む基板によって支持されるワイドエリア・ナノサイズインプリント用スタンプにおいて具現される。複数のインプリントスタンプがベース表面と接触し、ベース表面から外側に延在する。インプリントスタンプは互いから離隔して配置され、ベース表面の利用可能な領域の概ね全てを占有する。各インプリントスタンプは所定の形状を有しており、相対して配置される側面を有する微小機構と、相対する側面上に形成され、その側面から外側に延在する複数のスペーサとを含む。スペーサおよび微小機構もベース表面から外側に延在し、スペーサおよび微小機構は、インプリントプロファイルを画定するためにスペーサおよび微小機構の間で異なる高さおよび幅を含む。そのインプリントプロファイルは、マスク層上にパターンとして刻印されることができる複雑な形状を画定することができる。
【００１９】
図８では、基板１１が、ベース表面１３の幅Ｗと長さＬとの積によって、利用可能な領域Ａ_Ｕ＝Ｗ＊Ｌのように画定される利用可能な領域Ａ_Ｕを有するベース表面１３を含む。図８には長方形の形状が示されるが、本発明はその形状には限定されず、たとえば、円形のような他の形状を用いることができ、利用可能な領域Ａ_Ｕを、選択された形状に基づいて決定することができる。たとえば、円形の場合の利用可能な領域Ａ_Ｕは、Ａ_Ｕ＝２π＊ｒ^２になるであろう。複数のインプリントスタンプ２０がベース表面１３と接触し、ベース表面１３から外側に延在する（以下に説明される）。インプリントスタンプ２０は互いから離隔して配置され、インプリントスタンプ２０が利用可能な領域Ａ_Ｕの概ね全てを占有するようにベース表面１３上に配置される。
【００２０】
図８および図１０では、各インプリントスタンプ２０は所定の形状を有しており、ベース表面１３から外側に延在し、相対する側面（２２ａ、２２ｂ）を含む微小機構２１を含む。各インプリントスタンプ２０はさらに、微小機構２１の相対する側面（２２ａ、２２ｂ）から横方向外側に延在する複数のスペーサ２３（図１０には２つが示される）を含み、スペーサ２３もベース表面１３から外側に延在する。微小機構２１およびスペーサ２３は、インプリントプロファイル２４を画定するために、微小機構２１およびスペーサ２３の間で異なる高さおよび幅を含む（以下に説明する）。
【００２１】
図９では、スペーサ２３が、たとえば化学気相成長（ＣＶＤ）あるいは原子層堆積（ＡＬＤ）のようなマイクロエレクトロニクス分野においてよく知られている堆積プロセスを用いて微小機構２１およびベース表面１３上にスペーサ層２３ａのための材料を堆積することにより形成されることができる。スペーサ層２３ａのための材料は微小機構２１およびベース表面１３上にコンフォーマルに堆積され、相対する側面（２２ａ、２２ｂ）上の材料の第１の厚みｔ_１が、ベース表面１３上、および微小機構２１の上側表面２５上の材料の第２の厚みｔ_２に概ね等しく（ｔ_１　ｔ_２）なるようにすることが好ましい。すなわち、材料の横方向の成長速度は、材料の縦方向の成長速度と概ね等しい。上側表面２５およびベース表面１３上に堆積されるスペーサ層２３ａの部分は、破線の矢印Ｅによって示される好ましいエッチング方向においてより速いエッチング速度で材料をエッチングする、たとえば異方性エッチングのような選択性の高いエッチングプロセスを用いて除去される。結果として、上側表面２５およびベース表面１３を覆う材料が除去され、相対する側面（２２ａ、２２ｂ）を覆う材料は残されて、図１０に示されるようなスペーサ２３が形成される。
【００２２】
図１１（ａ）では、複数の微小機構２１が基板１１のベース表面１３上に形成される。スペーサ２３のための材料をコンフォーマルに堆積し、次に選択的にエッチングした後に、図１１（ｂ）に示されるように、相対する側面（２２ａ、２２ｂ）上に複数のスペーサ２３が形成される。
【００２３】
必要に応じて堆積プロセスを繰り返して、図１１（ｃ）および図１１（ｄ）に示されるようにさらに多くのスペーサ２３を形成することができる。各堆積ステップの後に選択的なエッチングステップが続く。
【００２４】
図１１（ｅ）では、所望の数のスペーサ２３が形成された後に、その複数の微小機構２１およびそれらの関連するスペーサ２３は、たとえば化学機械平坦化（ＣＭＰ）のような平坦化プロセスによって平坦化される（すなわち、概ね平坦に成形される）。平坦化ステップの後に、その微小機構２１およびそれらの関連するスペーサ２３は、概ね均一な高さｈ_０だけベース表面１３から外側に延在する。
【００２５】
図１１（ｆ）では、ワイドエリア・ナノサイズインプリント用スタンプ１０が、微小機構２１およびスペーサ２３を選択的にエッチングすることにより形成される。たとえば、エッチング剤は、微小機構２１だけをエッチングし、微小機構２１の高さ（すなわち、それらがベース表面１３から外側に延在する高さ）がエッチング時間とともに減少するように選択されることができる。結果として、エッチングプロセス後には、その微小機構２１とそれらの関連するスペーサ２３との間に高さの変化が生じる（ｈ_１およびｈ_２）。それらの高さの変化（ｈ_１およびｈ_２）は、各インプリントスタンプ２０のためのインプリントプロファイル２４を画定する。
【００２６】
種々のスペーサ２３および微小機構２１が形成される材料に応じて、エッチング剤によってターゲットにされない材料をエッチングすることなく、その材料のうちの１つあるいは複数のみをエッチングし、その材料の高さを減少させるようなエッチング剤を選択することができる。結果として、エッチングプロセス後に、各インプリントスタンプ２０のインプリントプロファイル２４を画定するスペーサ２３および微小機構２１の間に高さの変化が生じるであろう。
【００２７】
各インプリントスタンプ２０の所定の形状は、微小機構２１およびスペーサ２３を画定するために用いられるリソグラフィプロセス、微小機構２１およびスペーサ２３のために用いられる材料、および各インプリントスタンプ２０のインプリントプロファイル２４を画定するために用いられるエッチング剤およびエッチングプロセスを含むいくつかの要因によって画定される。その所定の形状は、全てのインプリントスタンプ２０の間で同一の形状にすることができるか、全てのインプリントスタンプ２０の間で異なる形状にすることができるか、あるいは全てのインプリントスタンプ２０の間で同一の形状と異なる形状とを組み合わせることができる。
【００２８】
図１１（ｆ）では、インプリントスタンプ２０の所定の形状は、全てのインプリントスタンプ２０の間で同一である。対照的に、図１４および図１５では、インプリントスタンプ２０は、全てのインプリントスタンプ２０（２つが示される）の間で異なる所定の形状を有する。図１１（ｆ）、図１４および図１５に示されるように、インプリントスタンプ２０は、複雑な形状を画定するインプリントプロファイル２４を有することができる。
【００２９】
図１２（ａ）〜図１２（ｃ）では、図１４のインプリントスタンプ２０のための複雑な形状が、最初にベース表面１３上に微小機構２１を堆積することにより形成される。図１２（ａ）では、微小機構２１は円形と菱形とを有する。しかしながら、それらの形状は一例にすぎず、本発明は、ここに記載される形状だけに限定されるものと解釈されるべきではない。同様に、図１２（ｂ）では、微小機構２３の形状と一致する形状を有するスペーサ２３が、ベース表面１３上と、相対する側面（２２ａ、２２ｂ）（図示せず）上とに形成される。図１２（ｃ）では、さらに別のスペーサ２３の層が、以前に形成されたスペーサ２３の層上に形成される。
【００３０】
図１３（ａ）〜図１３（ｃ）は、図１２（ｃ）の破線ＡＡに沿って見た断面図である。図１３（ａ）では、隣接するインプリントスタンプ２０間に充填材層３１が配置される。平坦化ステップを用いて構造全体が平坦化され、充填材層３１、微小機構２１およびスペーサ２３が概ね均一な高さｈ_０だけベース表面１３から外側に延在し、破線ｘによって示されるように概ね平坦な表面が画定されるようにする。
【００３１】
図１４では、１回あるいは複数回の選択的なエッチングステップの後に、スペーサ２３および充填材層３１が、図１３（ｃ）の微小機構２１より速いエッチング速度でエッチングされ、結果として、微小機構２１がベース表面１３から最も外側に延在するようになる。さらに、スペーサ２３のために用いられるエッチング速度および材料の差によって、スペーサ２３の最も内側の部分が、スペーサ２３の最も外側の部分より遠くへ、ベース表面１３から外側に延在するようになる。結果として、図１４のインプリントスタンプ２０は、同心状の円形および矩形を画定するインプリントプロファイル２４を有する。図１５では、インプリントパターン２０のための他の実現可能な複雑な形状が示される。リソグラフィプロセスおよびフォトレジストマスクを用いて、図１５のプロファイルに類似の複雑なインプリントプロファイル２４を画定することができる。
【００３２】
図１６は、基板１１（Ａで示される）上に形成され、平坦化された複数の微小機構２１（Ｂで示される）およびスペーサ２３（Ｄ、ＥおよびＦで示される）を示す断面図である。本明細書に記載される全ての実施形態の場合に、微小機構２１のための材料Ｂおよびスペーサ２３のための材料Ｄ、Ｅ、Ｆには、以下の表１に記載される材料を含むがそれらに限定しない材料を用いることができる。
【００３３】
【表１】

図１６では、スペーサ２３のための材料Ｄ、Ｅ、Ｆの層が、Ｄ、Ｅ、Ｆのための材料として異なる材料あるいは同じ材料を用いることができるように交互に配列される。たとえば、Ｄ、Ｅ、Ｆには、それぞれのエッチング速度を変更するために異なる不純物をドープされた同じ材料を用いることができる。
【００３４】
オプションでは、隣接するインプリントスタンプ２０間に充填材層３１（Ｃで示される）を配置することができる。充填材層３１には、以下の表２に記載される材料を含むがそれらに限定しない材料を用いることができる。
【００３５】
【表２】

基板１１（Ａで示される）は、以下の表３に記載される材料を含むがそれらに限定しない材料から形成されることができる。
【００３６】
【表３】

オプションでは、基板１１（Ａで示される）は支持基板Ｓ上に形成されることができる。たとえば、基板１１には酸化シリコン（ＳｉＯ_２）の層を用いることができ、支持基板Ｓにはシリコン（Ｓｉ）のような半導体材料を用いることができる。たとえば、支持基板Ｓには単結晶シリコン（Ｓｉ）のウェーハを用いることができる。
【００３７】
上記のように、インプリントスタンプ２０は利用可能な領域Ａ_Ｕ＝Ｗ＊Ｌの概ね全てを占有することができる。しかしながら、いくつかの事例においては、インプリントスタンプが、利用可能な領域Ａ_Ｕの概ね全ての領域よりも小さな領域を占有することが望ましいまたは必要な場合がある。図１８（ａ）および図１８（ｂ）では、インプリントスタンプ２０は、利用可能な領域Ａ_Ｕより小さな領域Ａ_Ｐを占有する。図１８（ａ）では基板１１は長方形を有し、図１８（ｂ）では基板１１は円形を有する。いずれの場合でも、領域Ａ_Ｐは基板１１の一部を占有せず、その占有されない領域を用いて、ワイドエリア・ナノサイズインプリント用スタンプ１０の微細加工中に基板１１を物理的に取り扱うことができる。
【００３８】
図１９（ａ）では、ワイドエリア・ナノサイズインプリント用スタンプ１０は、基板１１上に形成される複数のダイ５０上に形成されることができる。ダイ５０は、ＡＳＩＣのような半導体素子の製造時に用いられるダイと同じように互いから離隔して配置され、隣接するダイ間の空間は、基板を個々のダイに切断する際に用いられるスクライブマークを画定する。たとえば、基板１１がシリコン（Ｓｉ）のウェーハである場合には、ウェーハはスクライブ線に沿って切断され、個々のダイ５０がウェーハから切り離される。
【００３９】
破線ｄｄによって指示されるダイ５０が図１９（ｂ）に詳細に示されており、ダイ５０はＷ_Ｄ＊Ｌ_Ｄの積として定義されるダイ面積を有し、インプリントスタンプ２０は、ダイ面積（すなわちＷ_Ｄ＊Ｌ_Ｄ）の概ね全ての面積とすることができるか、あるいはダイ面積より小さい面積にとすることができるサブ領域Ａ_Ｐを占有する。図１９（ｂ）では、サブ領域Ａ_Ｐはダイ面積（Ｗ_Ｄ＊Ｌ_Ｄ）より小さい。
【００４０】
ワイドエリア・ナノサイズインプリント用スタンプ１０は、周知のマイクロエレクトロニクス処理技術を用いて形成されることができる。図２１（ａ）ないし図２１（ｄ）では、微小機構２１が、基板１１のベース表面１３の利用可能な領域Ａ_Ｕ上に機構層２１ａを堆積することにより形成されることができる。その後、機構層２１ａはリソグラフィによりパターニングされ（２７）、さらにドライエッチングされて、上側表面２５および相対する側面（２２ａ、２２ｂ）を有する複数の微小機構２１が画定される。
【００４１】
次に、スペーサ層２３ａが上側表面２５および相対する側面（２２ａ、２２ｂ）上で概ね等しい所望の厚み（ｔ_１、ｔ_２）を有する（すなわちｔ_１　ｔ_２）まで、微小機構２１上にスペーサ層２３ａをコンフォーマルに成長させる（図９の参照番号２３ａを参照されたい）。スペーサ層をコンフォーマルに成長させるために、ＣＶＤのようなプロセスを用いることができる。
【００４２】
スペーサ層２３ａは、上側表面２５上に配置されるスペーサ層２３ａの部分を除去するために異方性エッチングされ、それにより微小機構２１の相対する側面（２２ａ、２２ｂ）上に配置される複数のスペーサ２３を含む複数のインプリントスタンプ２０が画定される。異方性エッチングステップのために、選択性の高いウエットあるいはドライエッチングプロセスを用いることができる。
【００４３】
コンフォーマル成長ステップおよび異方性エッチングステップは必要に応じて繰り返されて、インプリントスタンプ２０上にさらに別のスペーサ２３が画定される。コンフォーマル成長ステップおよび異方性エッチングステップを完了した後に、微小機構２１およびスペーサ２３がベース表面から概ね同じ高さｈ_０だけ外側に延在するように、インプリントスタンプ２０が平坦化される。平坦化ステップのためにＣＭＰのようなプロセスを用いることができる。
【００４４】
微小機構２１およびスペーサ２３のうちの選択された１つあるいは複数のものが選択的にエッチングされて、インプリントスタンプ２０においてインプリントプロファイル２４が画定される。選択的なエッチングプロセスは必要に応じて繰り返されて、微小機構２１およびスペーサ２３のうちの選択された１つあるいは複数のものが選択的にエッチングされ、それによりインプリントプロファイル２４が画定される。微小機構２１およびスペーサ２３を選択的にエッチングするために、ウエットあるいはドライエッチングプロセスを用いることができる。
【００４５】
上記の平坦化ステップの前に、充填材層３１をインプリントスタンプ２０上に堆積させることができる。充填材層３１はインプリントスタンプ２０を完全に覆う。充填材層３１を堆積した後に、微小機構２１、スペーサ２３および充填材層３１がベース表面１３から概ね同じ高さｈ_０だけ外側に延在するように、平坦化ステップを用いて、インプリントスタンプ２０および充填材層３１が平坦化される。平坦化ステップの後、充填材層３１が所定の厚みｔ_ｆに達するまで、充填材層３１は選択的にエッチングされることができる。すなわち、充填材層３１が概ね同じ高さｈ_０未満に窪むまでエッチングされる（図２０を参照されたい）。
【００４６】
図２２では、ワイドエリア・ナノサイズインプリント用スタンプ１０が押圧されて、フィルム層６３とマスク層６５とを支持するマスク基板６１に接触する（破線矢印Ｕを参照されたい）。たとえば、マスク層６５には、ワイドエリア・ナノサイズインプリント用スタンプ１０およびマスク基板６１が互いに押圧されて（Ｕ）接触する際に、変形し、インプリントスタンプ２０のインプリントプロファイル２４に一致するようになる、ＰＭＭＡのようなフォトレジスト材料を用いることができる。後続の処理ステップでは、マスク層をエッチングして、インプリントプロファイル２４によってその中に形成されるインプリントパターンを下側にあるフィルム層６３に転写することができる。
【００４７】
図１７では、スペーサ技術を用いてワイドエリア・ナノサイズインプリント用スタンプ１０を形成するための１つの方法の一例が、低濃度ドープドレイン（ＬＤＤ）の金属酸化膜半導体トランジスタ（ＭＯＳ）のためのｎ−ゲートを形成するための微細加工プロセスに類似のプロセスを用いることを含む。基板１１には、その上のベース表面１３上に薄いゲート誘電体層４１が堆積されたシリコン（Ｓｉ）基板を用いることができる。ゲート誘電体層４１には、たとえば二酸化シリコン（ＳｉＯ_２）を用いることができる。次に、ｇとして示されるゲート電極がゲート誘電体層４１上に形成され、ゲート電極ｇが微小機構２１を形成する。たとえば、ポリシリコンのような材料を用いて、微小機構２１を形成することができる。微小機構２１を形成した後に、スペーサ層２３ａが微小機構２１上にコンフォーマルに堆積され、その後、異方性エッチングされて、スペーサ２３が形成される。たとえば、窒化シリコン（Ｓｉ_３Ｎ_４）のような材料がスペーサ層２３ａのために用いられることができる。ＣＶＤのようなプロセスを用いて、スペーサ層２３ａをコンフォーマルに堆積させることができる。
【００４８】
図１７では、コンフォーマル堆積ステップと後続の異方性エッチングステップが２回繰り返されて、微小機構２１の相対する側面から外側に延在する２つのスペーサ２３が画定される。スペーサ２３の実際の数は、コンフォーマル堆積ステップの数と異方性エッチングステップの数とによって決定されるであろう。
【００４９】
微小機構２１は、微小機構２１を画定するために用いられるリソグラフィスプロセスとエッチングプロセスとによって部分的に決定することができる寸法ｔ_０を有することができる。たとえば、寸法ｔ_０は約０．１０μｍにすることができる。同様に、スペーサ２３は、スペーサ２３の間で同じにすることができるか、あるいは変更することができる寸法ｔ_１およびｔ_２を有することができる。たとえば、寸法ｔ_１およびｔ_２は約０．０１０μｍにすることができる。上記の平坦化ステップの後に、スペーサ２３および微小機構２１の各材料と、スペーサ２３および微小機構２１が作用を受ける異方性エッチングプロセスとによって、スペーサ２３および微小機構２１間の高さの変化が決定されるであろう。ｔ_０、ｔ_１およびｔ_２のための寸法は本明細書に記載される値には限定されず、ｔ_０、ｔ_１およびｔ_２のための実際の寸法は応用形態に依存するであろう。
【００５０】
単なる例示にすぎないが、ソースｓおよびドレインｄが基板１１内に形成されることができ、低濃度のドープ領域４３と高濃度のドープ領域４５とを含むことができる。典型的なＬＤＤプロセスでは、低濃度のドープ領域４３は、ゲート電極ｇをマスクとして用いて、基板１１に低濃度のドーパントを注入することにより形成されるであろう。次に、スペーサ２３を形成した後に、スペーサ層２３をマスクとして用いて、基板１１に高濃度のドーパントを注入することにより高濃度のドープ領域４５が形成されるであろう。
【００５１】
しかしながら、低濃度のドープ領域４３と高濃度のドープ領域４５とを形成するための上記のステップは、スペーサ技術を用いてワイドエリア・ナノサイズインプリント用スタンプ１０を形成するためには必ずしも必要ではなく、全体として省略されることができる。ゲート誘電体層４１はオプションであり、同様に省略されることができる。微小機構２１およびスペーサ２３は注入ステップを用いることなく形成されることができ、ＬＤＤプロセスの上記の説明は、マイクロエレクトロニクス分野の専門家によく知られているマイクロエレクトロニクス製造技術（たとえば、ＣＭＯＳプロセス）を、本発明のスペーサ技術を用いてワイドエリア・ナノサイズインプリント用スタンプ１０を形成するためにいかに適合させることができるかを示すための役割のみを果たす。
【００５２】
本発明のいくつかの実施形態が開示され、説明されてきたが、本発明は、そのような記載され、説明される特定の形態あるいは部品の構成に限定されない。本発明は、特許請求の範囲によってのみ限定される。
【００５３】
本発明は以下に要約される。
【００５４】
１．　ワイドエリア・ナノサイズインプリント用スタンプ（１０）において、
利用可能な領域（Ａ_Ｕ）を有するベース表面（１３）を有する基板（１１）と、
相互に離隔されて前記利用可能な領域（Ａ_Ｕ）の概ね全てを占有するように配置され、前記ベース表面（１３）と接触し、そこから外側に延在する複数のインプリントスタンプ（２０）と、
前記各インプリントスタンプ（２０）は所定の形状を有し、相対する側面（２２ａ、２２ｂ）を有する微小機構（２１）と、前記相対する側面（２２ａ、２２ｂ）から横方向外側に延在する複数のスペーサ（２３）と、を備え、
前記微小機構（２１）および前記スペーサ（２３）は前記ベース表面（１３）から外側に延在し、また前記微小機構（２１）および前記スペーサ（２３）は、インプリントプロファイル（２４）を画定するために、前記微小機構（２１）および前記スペーサ（２３）の間で異なる高さ（ｈ_１、ｈ_２）および幅を有する、
ことを特徴とするワイドエリア・ナノサイズインプリント用スタンプ。
【００５５】
２．　前記所定の形状は、前記インプリントスタンプ（２０）の全ての間で同一の形状、前記インプリントスタンプ（２０）の全ての間で異なる形状、および前記インプリントスタンプ（２０）の全ての間で同一の形状および異なる形状の組み合わせからなるグループから選択される形状であることを特徴とする第１項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００５６】
３．　前記微小機構（２１）は、酸化シリコン、窒化シリコン、ポリシリコン、金属、酸窒化シリコン、炭化シリコン、ダイヤモンド・ライク・カーボンおよびシリサイドからなるグループから選択される材料から形成されることを特徴とする第１項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００５７】
４．　前記スペーサ（２３）は、酸化シリコン、窒化シリコン、ポリシリコン、金属、酸窒化シリコン、炭化シリコン、ダイヤモンド・ライク・カーボンおよびシリサイドからなるグループから選択される材料から形成されることを特徴とする第１項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００５８】
５．　前記基板（１１）は、ガラス、パイレックス（ＰＹＲＥＸ）、酸化シリコン、酸化アルミニウムおよびリン化インジウムからなるグループから選択される材料から形成されることを特徴とする第１項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００５９】
６．　前記基板は、半導体材料であることを特徴とする第１項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００６０】
７．　前記半導体材料は、シリコンであることを特徴とする第６項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００６１】
８．　隣接する前記インプリントスタンプ（２０）間に配置される充填材層（３１）をさらに含むことを特徴とする第１項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００６２】
９．　前記充填材層（３１）は、テトラエチルオルトシリケート、ホウ素をドープしたテトラエチルオルトシリケート、リンをドープしたテトラエチルオルトシリケート、ホウ素およびリンをドープしたテトラエチルオルトシリケートからなるグループから選択される材料であることを特徴とする第８項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００６３】
１０．　前記インプリントスタンプ（２０）は、前記利用可能な領域（Ａ_Ｕ）の概ね全てよりも小さい領域（Ａ_Ｐ）を占有することを特徴とする第１項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００６４】
１１．　前記領域（Ａ_Ｐ）は、複数のダイ（５０）に分割され、前記ダイ（５０）は互いから離隔して配置され、前記各ダイ（５０）はダイ面積を含み、前記各ダイ（５０）において、前記インプリントスタンプ（２０）は、前記ダイ面積の概ね全ての面積とすることができるか、あるいは前記ダイ面積より小さい面積とすることができるサブ領域（Ａ_Ｐ）を占有することを特徴とする第１０項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【００６５】
１２．　ワイドエリア・ナノサイズインプリント用スタンプ（１０）を形成する方法であって、
基板（１１）のベース表面（１３）上の利用可能な領域（Ａ_Ｕ）上に機構層（２１ａ）を堆積することと、
前記機構層（２１ａ）をパターニングし、その後ドライエッチングして、上側表面（２５）および相対する側面（２２ａ、２２ｂ）を有する複数の微小機構（２１）を画定することと、
スペーサ層（２３ａ）が前記上側表面（２５）および前記相対する側面（２２ａ、２２ｂ）上で概ね等しい所望の厚み（ｔ_１、ｔ_２）を有するまで、前記微小機構（２１）上に前記スペーサ層（２３ａ）をコンフォーマルに成長させることと、
前記スペーサ層（２３ａ）を異方性エッチングし、前記上側表面（２５）上に配置される前記スペーサ層（２３ａ）の一部分を除去し、個々の前記微小機構（２１）の前記相対する側面（２２ａ、２２ｂ）上に配置される複数のスペーサ（２３）を含む複数のインプリントスタンプ（２０）を画定することと、
前記コンフォーマルに成長させるステップと前記異方性エッチングするステップとを必要に応じて繰り返して、前記インプリントスタンプ（２０）上にさらに別のスペーサ（２３）を画定することと、
前記インプリントスタンプ（２０）を平坦化して、前記微小機構（２１）および前記スペーサ（２３）が、前記ベース表面（１３）から概ね同じ高さ（ｈ_０）だけ外側に延在するようにすることと、
前記スペーサ（２３）および前記微小機構（２１）のうちの選択された１つあるいは複数のものを選択的にエッチングして、前記インプリントスタンプ（２０）内にインプリントプロファイル（２４）を画定することと、
前記選択的にエッチングするステップを必要に応じて繰り返して、前記スペーサ（２３）および前記微小機構（２１）のうちの選択された１つあるいは複数のものを選択的にエッチングして、前記インプリントスタンプ（２０）の前記インプリントプロファイル（２４）をさらに画定することとを含む方法。
【００６６】
１３．　前記平坦化するステップの前に、前記インプリントスタンプ（２０）を完全に覆う充填材層（３１）を堆積することをさらに含み、その後前記平坦化するステップを実施して、前記インプリントスタンプ（２０）および前記充填材層（３１）を平坦化し、前記微小機構（２１）、前記スペーサ（２３）および前記充填材層（３１）が前記ベース表面（１３）から所定の高さ（ｈ_０）だけ外側に延在するようにする第１２項に記載の方法。
【００６７】
１４．　前記選択的にエッチングするステップは、前記充填材層（３１）を所定の厚み（ｔ_ｆ）まで選択的にエッチングすることを含むことを特徴とする第１３項に記載の方法。
【００６８】
【発明の効果】
本発明によれば、大きな領域上に形成されることができ、さらに、複雑なパターンおよび形状を形成することができるナノサイズのインプリント用スタンプを実現することができる。
【図面の簡単な説明】
【図１】（ａ）は従来のインプリントスタンプの外形図であり、（ｂ）は従来のインプリントパターンの平面図である。
【図２】図１（ａ）の従来のインプリントスタンプよって形成されるナノサイズの圧痕を有する従来のマスク層の外形図である。
【図３】異方性エッチングステップ後の図２の従来のマスク層の外形図である。
【図４】（ａ）は従来のインプリントスタンプを形成するための従来のプロセスの断面図であり、（ｂ）は基板が個別の部分にスライスされる前の従来の基板の外形図である。
【図５】従来のインプリントパターンを画定するために選択的にエッチングされた従来のインプリントスタンプの個別の部分の断面図である。
【図６】従来のインプリントスタンプのインプリント領域およびパターン形成できない領域を示す外形図である。
【図７】ナノサイズパターンを形成するために、従来のインプリントスタンプを従来のマスク層に押圧するための従来のプロセスを示す図である。
【図８】本発明による微小機構の外形図である。
【図９】本発明による図８の微小機構上に形成されるスペーサ層の外形図である。
【図１０】本発明による図９のスペーサ層を選択的にエッチングすることにより形成されるスペーサの外形図である。
【図１１】本発明によるワイドエリア・ナノサイズインプリント用スタンプを形成するためのプロセスを示す図である。
【図１２】本発明による複雑な形状を有する微小機構およびスペーサの平面外形図である。
【図１３】図１２（ａ）ないし（ｃ）の微小機構およびスペーサを形成するためのプロセスを示す断面図である。
【図１４】図１３（ｃ）の微小機構およびスペーサを選択的にエッチングすることにより形成されるワイドエリア・ナノサイズインプリント用スタンプの外形図である。
【図１５】本発明による複雑な形状を有する微小機構およびスペーサによって形成されるインプリントプロファイルを示す外形図である。
【図１６】本発明によるワイドエリア・ナノサイズインプリント用スタンプを形成するために用いられることができる種々の材料層の断面図である。
【図１７】本発明によるＬＤＤプロセスに類似のプロセスを用いて形成される微小機構およびスペーサの断面図である。
【図１８】本発明による、インプリントスタンプが基板の利用可能な領域の概ね全てを占有する、基板の平面図である。
【図１９】本発明による、複数のダイに分割された基板と、インプリントスタンプがダイ面積の概ね全てを占有するダイとの平面図である。
【図２０】本発明による、充填材層が所定の厚みまで選択的にエッチングされたインプリントスタンプの断面図である。
【図２１】本発明による、機構層から微小機構を形成することを示す断面図である。
【図２２】本発明による、インプリントプロファイルをマスク層に転写するために互いに押圧されて接触するワイドエリア・ナノサイズインプリント用スタンプとマスク層との外形図である。
【符号の説明】
１０　ワイドエリアなのサイズインプリント用スタンプ
１１　基板
１３　ベース表面
２０　インプリントスタンプ
２１　微小機構
２２ａ、２２ｂ　相対する側面
２３　スペーサ
２４　インプリントプロファイル

Claims

ワイドエリア・ナノサイズインプリント用スタンプ（１０）において、
利用可能な領域（Ａ_Ｕ）を有するベース表面（１３）を有する基板（１１）と、
相互に離隔されて前記利用可能な領域（Ａ_Ｕ）の概ね全てを占有するように配置され、前記ベース表面（１３）と接触し、そこから外側に延在する複数のインプリントスタンプ（２０）と、
前記各インプリントスタンプ（２０）は所定の形状を有し、相対する側面（２２ａ、２２ｂ）を有する微小機構（２１）と、前記相対する側面（２２ａ、２２ｂ）から横方向外側に延在する複数のスペーサ（２３）と、を備え、
前記微小機構（２１）および前記スペーサ（２３）は前記ベース表面（１３）から外側に延在し、また前記微小機構（２１）および前記スペーサ（２３）は、インプリントプロファイル（２４）を画定するために、前記微小機構（２１）および前記スペーサ（２３）の間で異なる高さ（ｈ_１、ｈ_２）および幅を有する、
ことを特徴とするワイドエリア・ナノサイズインプリント用スタンプ。