TW202410178A - 圖案化製程 - Google Patents

圖案化製程 Download PDF

Info

Publication number
TW202410178A
TW202410178A TW111131062A TW111131062A TW202410178A TW 202410178 A TW202410178 A TW 202410178A TW 111131062 A TW111131062 A TW 111131062A TW 111131062 A TW111131062 A TW 111131062A TW 202410178 A TW202410178 A TW 202410178A
Authority
TW
Taiwan
Prior art keywords
material layer
hard mask
layer
patterned
patterning process
Prior art date
Application number
TW111131062A
Other languages
English (en)
Inventor
張登耀
湯志賢
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW111131062A priority Critical patent/TW202410178A/zh
Priority to CN202211113755.3A priority patent/CN117637465A/zh
Priority to US17/947,186 priority patent/US20240063023A1/en
Publication of TW202410178A publication Critical patent/TW202410178A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

一種圖案化製程，其包括以下步驟。於基底上形成材料層。使用壓印模仁對所述材料層進行壓印製程，以形成具有多個圖案部分的圖案化材料層。於相鄰的所述圖案部分之間形成硬罩幕層。使用所述硬罩幕層作為蝕刻罩幕來進行蝕刻製程，以移除所述圖案部分與一部分的所述基底。移除所述硬罩幕層。

Description

圖案化製程
本發明是有關於一種半導體製程，且特別是有關於一種圖案化製程（patterning process）。
隨著積體電路產業的快速發展，在要求電路積集化愈來愈高的情況下，整個電路元件尺寸也必須縮小。因此，在進行圖案化製程之後，對於所形成的元件的圖案精確度存在高度要求。
在一般採用壓印（imprinting）方式的圖案化製程中，在以壓印模仁（imprint stamp）對材料層進行壓印之後，在壓印出的圖案之間的區域中容易殘留不需要的材料。因此，通常會進行蝕刻製程來移除殘留的材料。然而，在進行所述蝕刻製程的過程中，除了移除殘留的材料之外，還會移除一部分的壓印出的圖案，因而造成圖案精確度降低。特別是，可能造成元件的關鍵尺寸（critical dimension，CD）不均的問題。如此一來，對於所形成的半導體裝置的電性將造成極大影響。
本發明提供一種圖案化製程，其可將所需的圖案精確地轉移到待圖案化的基底。
本發明的圖案化製程包括以下步驟。於基底上形成材料層。使用壓印模仁對所述材料層進行壓印製程，以形成具有多個圖案部分的圖案化材料層。於相鄰的所述圖案部分之間形成硬罩幕層。使用所述硬罩幕層作為蝕刻罩幕來進行蝕刻製程，以移除所述圖案部分與一部分的所述基底。移除所述硬罩幕層。
在本發明的圖案化製程的一實施例中，所述圖案化材料層還包括位於相鄰的所述圖案部分之間的殘留部分。
在本發明的圖案化製程的一實施例中，在移除所述硬罩幕層時，所述殘留部分被移除。
在本發明的圖案化製程的一實施例中，所述硬罩幕層包括氧化矽（SiO 2）層、氮化矽（Si 3N 4）層或其組合。
在本發明的圖案化製程的一實施例中，形成所述硬罩幕層的方法包括以下步驟。形成硬罩幕材料層以覆蓋所述圖案化材料層，其中所述硬罩幕材料層填滿所述圖案化材料層的相鄰的所述圖案部分之間的區域。移除所述圖案化材料層上的所述硬罩幕材料層。
在本發明的圖案化製程的一實施例中，移除所述圖案化材料層上的所述硬罩幕材料層的方法包括進行化學機械研磨（chemical mechanical polishing，CMP）製程或回蝕刻（etching-back）製程。
本發明的圖案化製程包括以下步驟。於壓印模仁基底上形成第一材料層。使用壓印模具（imprint mold）對所述第一材料層進行第一壓印製程，以形成具有多個第一圖案部分的第一圖案化材料層。於相鄰的所述第一圖案部分之間形成第一硬罩幕層。使用所述第一硬罩幕層作為蝕刻罩幕來進行第一蝕刻製程，以移除所述第一圖案部分與一部分的所述壓印模仁基底。移除所述第一硬罩幕層，以形成壓印模仁。於基底上形成第二材料層。使用所述壓印模仁對所述第二材料層進行壓印製程，以形成具有多個第二圖案部分的第二圖案化材料層。使用第二圖案化材料層作為蝕刻罩幕來進行蝕刻製程，以移除一部分的所述基底。移除所述第二圖案化材料層。
在本發明的圖案化製程的一實施例中，所述第一圖案化材料層還包括位於相鄰的所述第一圖案部分之間的第一殘留部分。
在本發明的圖案化製程的一實施例中，在移除所述第一硬罩幕層時，所述第一殘留部分被移除。
在本發明的圖案化製程的一實施例中，所述第一硬罩幕層包括氧化矽層、氮化矽層或其組合。
在本發明的圖案化製程的一實施例中，形成所述第一硬罩幕層的方法包括以下步驟。形成硬罩幕材料層以覆蓋所述第一圖案化材料層，其中所述硬罩幕材料層填滿所述第一圖案化材料層的相鄰的所述第一圖案部分之間的區域。移除所述第一圖案化材料層上的所述硬罩幕材料層。
在本發明的圖案化製程的一實施例中，移除所述第一圖案化材料層上的所述硬罩幕材料層的方法包括進行化學機械研磨製程或回蝕刻製程。
在本發明的圖案化製程的一實施例中，還包括以下步驟。在形成所述第二圖案化材料層之後，於相鄰的所述第二圖案部分之間形成第二硬罩幕層。使用所述第二硬罩幕層作為蝕刻罩幕來進行第二蝕刻製程，以移除所述第二圖案部分與一部分的所述基底。移除所述第二硬罩幕層。
在本發明的圖案化製程的一實施例中，所述第二圖案化材料層還包括位於相鄰的所述第二圖案部分之間的第二殘留部分。
在本發明的圖案化製程的一實施例中，在移除所述第二硬罩幕層時，所述第二殘留部分被移除。
在本發明的圖案化製程的一實施例中，所述第二硬罩幕層包括氧化矽層、氮化矽層或其組合。
在本發明的圖案化製程的一實施例中，形成所述第二硬罩幕層的方法包括以下步驟。形成硬罩幕材料層以覆蓋所述第二圖案化材料層，其中所述硬罩幕材料層填滿所述第二圖案化材料層的相鄰的所述第二圖案部分之間的區域。移除所述第二圖案化材料層上的所述硬罩幕材料層。
在本發明的圖案化製程的一實施例中，移除所述第二圖案化材料層上的所述硬罩幕材料層的方法包括進行化學機械研磨製程或回蝕刻製程。
綜上所述，在本發明中，在對基底上的材料層進行壓印製程之後，於相鄰的圖案部分之間形成硬罩幕層。通過使用硬罩幕層作為蝕刻罩幕來進行蝕刻製程，可精確地形成基底處的圖案。此外，基底上的材料層的殘留部分可在移除硬罩幕層時被移除，因此不須額外進行移除殘留部分的蝕刻製程，進而可確保形成於基底處的圖案的尺寸與輪廓。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，附圖僅以說明為目的，並未依照原尺寸作圖。為了方便理解，在下述說明中相同的元件將以相同的符號標示來說明。
關於文中所使用「包含」、「包括」、「具有」等等用語，均為開放性的用語，也就是指「包含但不限於」。
當以「第一」、「第二」等的用語來說明元件時，僅用於將這些元件彼此區分，並不限制這些元件的順序或重要性。因此，在一些情況下，第一元件亦可稱作第二元件，第二元件亦可稱作第一元件，且此不偏離本發明的範疇。
此外，文中所提到的方向性用語，例如「上」、「下」等，僅是用以參考圖式的方向，並非用來限制本發明。因此，應理解，「上」可與「下」互換使用，且當層或膜等元件放置於另一元件「上」時，所述元件可直接放置於所述另一元件上，或者可存在中間元件。另一方面，當稱元件「直接」放置於另一元件「上」時，則兩者之間不存在中間元件。
圖1A至圖1F為本發明的第一實施例的圖案化製程的剖面示意圖。
參照圖1A，於基底100上形成材料層102。在本實施例中，基底100可為半導體製程中的任何待圖案化基底。舉例來說，基底100可以是待形成有突出圖案的矽基底，也可以是待形成有溝槽的矽基底或介電基底，本發明不對此進行限定。此外，材料層102為待進行壓印製程的膜層。在本實施例中，材料層102可為介電層，但本發明不限於此。
此外，提供壓印模仁104。壓印模仁104用以對材料層102進行壓印製程。在本實施例中，壓印模仁104具有突出部分104a，且突出部分104a的圖案可對應於待形成於基底100處的圖案部分。在一實施例中，壓印模仁104可經由使用壓印模具對壓印模仁基底進行壓印製程以及接著進行蝕刻製程而形成，且此技術手段為本領域技術人員所熟知，於此不再贅述。
參照圖1B，使用壓印模仁104對材料層102進行壓印製程，以形成具有多個圖案部分106a的圖案化材料層106。詳細地說，以突出部分104a朝向材料層102的方式，將壓印模仁104壓至材料層102。此時，所形成的圖案化材料層106的圖案部分106a對應於壓印模仁104的突出部分104a之間的區域。此外，在壓印製程中，壓印模仁104的突出部分104a與基底100之間可能會有材料層102的殘留部分106b。換句話說，在進行壓印製程之後，所形成的圖案化材料層106包括對應於壓印模仁104的突出部分104a之間的區域的圖案部分106a以及位於壓印模仁104的突出部分104a與基底100之間的殘留部分106b。
參照圖1C，移除壓印模仁104。接著，於基底100上形成硬罩幕材料層108。硬罩幕材料層108覆蓋圖案化材料層106，且填滿圖案化材料層106的相鄰的圖案部分106a之間的區域。在本實施例中，硬罩幕材料層108可為氧化矽層、氮化矽層或其組合，但本發明不限於此。
參照圖1D，移除圖案化材料層106上的硬罩幕材料層108，以於相鄰的圖案部分106a之間形成硬罩幕層108a。在本實施例中，移除圖案化材料層106上的硬罩幕材料層108的方法例如是進行化學機械研磨製程或回蝕刻製程，以移除部分的硬罩幕材料層108，直到暴露出圖案化材料層106的圖案部分106a的頂表面。如此一來，硬罩幕層108a形成於相鄰的圖案部分106a之間，且位於圖案化材料層106的殘留部分106b上。
參照圖1E，使用硬罩幕層108a作為蝕刻罩幕來進行蝕刻製程，以移除圖案部分106a與一部分的基底100。在本實施例中，使用硬罩幕層108a作為蝕刻罩幕來進行非等向性（anisotropic）蝕刻製程。由於圖案化材料層106的殘留部分106b位於硬罩幕層108a與基底100之間，因此蝕刻製程僅會移除圖案化材料層106的圖案部分106a以及位於其下方的基底100，且殘留部分106b不會被移除。如此一來，可於基底100處形成多個突出部分100a以及位於相鄰的突出部分100a之間的凹陷部分100b。
參照圖1F，移除硬罩幕層108a。在本實施例中，在移除硬罩幕層108a時，殘留部分106b也被移除。如此一來，完成了本實施例的圖案化製程，且形成本實施例的圖案化基底10。
在本實施例的圖案化製程中，在使用壓印模仁104對材料層102進行壓印製程之後，於相鄰的圖案部分106a之間形成硬罩幕層108a。通過使用硬罩幕層108a作為蝕刻罩幕來進行蝕刻製程，可精確地形成基底100處的圖案（突出部分100a）。此外，圖案化材料層106的殘留部分106b可在移除硬罩幕層108a時被移除，因此不須額外進行移除殘留部分106b的蝕刻製程，進而確保了形成於基底100處的圖案的尺寸與輪廓。
此外，在本實施例中，壓印模仁104的圖案與最終形成於基底100處的圖案相對應，因此可知用於形成壓印模仁104的壓印模具的圖案與欲轉移到基底100的圖案屬於反相（reverse tone）。
圖2A至圖2G為本發明的第二實施例的圖案化製程的剖面示意圖。在本實施例中，與第一實施例中相同或相似的元件將以相同或相似的參考符號表示，且不再對其進行說明。
參照圖2A，於壓印模仁基底200上形成第一材料層202。在本實施例中，第一材料層202可為高分子材料層，但本發明不限於此。此外，提供壓印模具204。壓印模具204用以對第一材料層202進行壓印製程。在本實施例中，壓印模具204具有突出部分204a，且突出部分204a的圖案可對應於待形成於壓印模仁基底200處的圖案部分。
參照圖2B，使用壓印模具204對第一材料層202進行壓印製程，以形成具有多個第一圖案部分206a的第一圖案化材料層206。詳細地說，以突出部分204a朝向第一材料層202的方式，將壓印模具204壓至第一材料層202。此時，所形成的第一圖案化材料層206的第一圖案部分206a對應於壓印模具204的突出部分204a之間的區域。此外，在壓印製程中，壓印模具204的突出部分204a與壓印模仁基底200之間可能會有第一材料層202的殘留部分206b。換句話說，在進行壓印製程之後，所形成的第一圖案化材料層206包括對應於壓印模具204的突出部分204a之間的區域的第一圖案部分206a以及位於壓印模具204的突出部分204a與壓印模仁基底200之間的第一殘留部分206b。
參照圖2C，移除壓印模具204。接著，可採用如同圖1C與圖1D所述的方式，於第一圖案化材料層206的相鄰的第一圖案部分206a之間形成第一硬罩幕層208。在本實施例中，第一硬罩幕層208可為氧化矽層、氮化矽層或其組合，但本發明不限於此。如此一來，第一硬罩幕層208形成於相鄰的第一圖案部分206a之間，且位於第一圖案化材料層206的第一殘留部分206b上。
參照圖2D，使用第一硬罩幕層208作為蝕刻罩幕來進行蝕刻製程，以移除第一圖案部分206a與一部分的壓印模仁基底200。在本實施例中，使用第一硬罩幕層208作為蝕刻罩幕來進行非等向性蝕刻製程。由於第一圖案化材料層206的第一殘留部分206b位於第一硬罩幕層208與壓印模仁基底200之間，因此蝕刻製程僅會移除第一圖案化材料層206的第一圖案部分206a以及位於其下方的壓印模仁基底200，而第一殘留部分206b不會被移除。如此一來，可於壓印模仁基底200處形成多個突出部分200a以及位於相鄰的突出部分200a之間的凹陷部分200b。
參照圖2E，移除第一硬罩幕層208。在本實施例中，在移除第一硬罩幕層208時，第一殘留部分206b也被移除。如此一來，形成了本實施例的壓印模仁20。在形成壓印模仁20的過程中，在使用壓印模具204對第一材料層202進行壓印製程之後，於相鄰的第一圖案部分206a之間形成第一硬罩幕層208。通過使用第一硬罩幕層208作為蝕刻罩幕來進行蝕刻製程，可精確地形成壓印模仁基底200處的圖案（突出部分200a）。此外，第一圖案化材料層206的第一殘留部分206b可在移除第一硬罩幕層208時被移除，因此不須額外進行移除第一殘留部分206的蝕刻製程，進而確保了形成於壓印模仁基底200處的圖案的尺寸與輪廓，使得所需的圖案能夠通過壓印模仁20而精確地轉移到待圖案化層。
此外，可如同圖1A所述，提供基底100。然後，於基底100上形成第二材料層（材料層102）。
參照圖2F，使用壓印模仁20對材料層102進行壓印製程。使用壓印模仁20對材料層102進行壓印製程之後，形成了具有多個第二圖案部分106a’的第二圖案化材料層106’。在本實施例中，壓印模仁20的突出部分200a可對應於待形成於基底100處的相鄰的圖案部分之間的區域。此外，在本實施例中，在壓印製程中，壓印模仁20的突出部分200a與基底100之間沒有殘留材料層102。也就是說，在本實施例中，壓印模仁20的突出部分200a會與基底100接觸。
參照圖2G，移除壓印模仁20。接著，使用第二圖案化材料層106’作為蝕刻罩幕來進行蝕刻製程，以移除一部分的基底100。在本實施例中，使用第二圖案化材料層106’作為蝕刻罩幕來進行非等向性蝕刻製程。之後，移除第二圖案化材料層106’，以完成本實施例的圖案化製程，且形成本實施例的圖案化基底22。圖案化基底22包括形成於基底100處的多個突出部分100a’以及位於相鄰的突出部分100a’之間的凹陷部分100b’，其中突出部分100a’對應於第二圖案化材料層106’的第二圖案部分106a’。
在本實施例中，由於使用的壓印模仁20的圖案具有精確的尺寸與輪廓，因此使用壓印模仁20可將所需的圖案精確地轉移到基底100。此外，在本實施例中，用於形成壓印模仁20的壓印模具204的圖案以及壓印模仁20的圖案與形成於基底100處的圖案屬於反相。
圖3A至圖3D為本發明的第三實施例的圖案化製程的剖面示意圖。在本實施例中，與第二實施例中相同或相似的元件將以相同或相似的參考符號表示，且不再對其進行說明。
參照圖3A，進行如同圖2A至圖2F所述的步驟，形成壓印模仁20，並使用壓印模仁20對材料層102進行壓印製程。在本實施例中，第二圖案化材料層106’除了包括對應於壓印模仁20的突出部分200a之間的區域的第二圖案部分106a’之外，還包括位於壓印模仁20的突出部分200a與基底100之間的第二殘留部分106b’。
參照圖3B，移除壓印模仁20。接著，可採用如同圖1C與圖1D所述的方式，於第二圖案化材料層106’的相鄰的第二圖案部分106a’之間形成第二硬罩幕層210。在本實施例中，第二硬罩幕層210可為氧化矽層、氮化矽層或其組合，但本發明不限於此。如此一來，第二硬罩幕層210形成於相鄰的第二圖案部分106a’之間，且位於第二圖案化材料層106’的第二殘留部分106b’上。
參照圖3C，可採用如同圖1E所述的方式，使用第二硬罩幕層210作為蝕刻罩幕來進行第二蝕刻製程，以移除第二圖案部分106a’與一部分的基底100。在本實施例中，使用第二硬罩幕層210作為蝕刻罩幕來進行非等向性蝕刻製程。由於第二圖案化材料層106’的第二殘留部分106b’位於第二硬罩幕層210與基底100之間，因此蝕刻製程僅會移除第二圖案化材料層106’的第二圖案部分106a’以及位於其下方的基底100，而第二殘留部分106b’不會被移除。如此一來，可於基底100處形成多個突出部分100a以及位於相鄰的突出部分100a之間的凹陷部分100b。
參照圖3D，移除硬罩幕層210。在本實施例中，在移除硬罩幕層210時，第二殘留部分106b’也被移除。如此一來，完成了本實施例的圖案化製程，且形成本實施例的圖案化基底。
在本實施例的圖案化製程中，在使用壓印模仁104對材料層102進行壓印製程之後，於相鄰的第二圖案部分106a’之間形成第二硬罩幕層210。通過使用第二硬罩幕層210作為蝕刻罩幕來進行蝕刻製程，可精確地形成基底100處的圖案（突出部分100a）。此外，第二圖案化材料層106’的第二殘留部分106b’可在移除硬罩幕層210時被移除。因此，在本實施例中，除了使用壓印模仁20可將所需的圖案精確地轉移到基底100之外，在存在第二殘留部分106b’的情況下，不須額外進行移除第二殘留部分106b’的蝕刻製程，確保了形成於基底100處的圖案的尺寸與輪廓。
此外，在本實施例中，用於形成壓印模仁20的壓印模具204的圖案以及壓印模仁20的圖案與形成於基底100處的圖案是相對應的。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視所附的申請專利範圍所界定者為準。
10、22:圖案化基底 20:壓印模仁 100:基底 100a’、104a、200a、204a:突出部分 100b’、200b:凹陷部分 102:材料層 104:壓印模仁 106:圖案化材料層 106’:第二圖案化材料層 106a:圖案部分 106a’:第二圖案部分 106b:殘留部分 106b’:第二殘留部分 108:硬罩幕材料層 108a:硬罩幕層 200:壓印模仁基底 202:第一材料層 204:壓印模具 206:第一圖案化材料層 206a:第一圖案部分 206b:第一殘留部分 208:第一硬罩幕層 210:第二硬罩幕層
圖1A至圖1F為本發明的第一實施例的圖案化製程的剖面示意圖。 圖2A至圖2G為本發明的第二實施例的圖案化製程的剖面示意圖。 圖3A至圖3D為本發明的第三實施例的圖案化製程的剖面示意圖。
100:基底
106:圖案化材料層
106a:圖案部分
106b:殘留部分
108a:硬罩幕層

Claims (18)

  1. 一種圖案化製程，包括： 於基底上形成材料層； 使用壓印模仁對所述材料層進行壓印製程，以形成具有多個圖案部分的圖案化材料層； 於相鄰的所述圖案部分之間形成硬罩幕層； 使用所述硬罩幕層作為蝕刻罩幕來進行蝕刻製程，以移除所述圖案部分與一部分的所述基底；以及 移除所述硬罩幕層。
  2. 如請求項1所述的圖案化製程，其中所述圖案化材料層還包括位於相鄰的所述圖案部分之間的殘留部分。
  3. 如請求項2所述的圖案化製程，其中在移除所述硬罩幕層時，所述殘留部分被移除。
  4. 如請求項1所述的圖案化製程，其中所述硬罩幕層包括氧化矽層、氮化矽層或其組合。
  5. 如請求項1所述的圖案化製程，其中形成所述硬罩幕層的方法包括： 形成硬罩幕材料層以覆蓋所述圖案化材料層，其中所述硬罩幕材料層填滿所述圖案化材料層的相鄰的所述圖案部分之間的區域；以及 移除所述圖案化材料層上的所述硬罩幕材料層。
  6. 如請求項5所述的圖案化製程，其中移除所述圖案化材料層上的所述硬罩幕材料層的方法包括進行化學機械研磨製程或回蝕刻製程。
  7. 一種圖案化製程，包括： 於壓印模仁基底上形成第一材料層； 使用壓印模具對所述第一材料層進行第一壓印製程，以形成具有多個第一圖案部分的第一圖案化材料層； 於相鄰的所述第一圖案部分之間形成第一硬罩幕層； 使用所述第一硬罩幕層作為蝕刻罩幕來進行第一蝕刻製程，以移除所述第一圖案部分與一部分的所述壓印模仁基底； 移除所述第一硬罩幕層，以形成壓印模仁； 於基底上形成第二材料層； 使用所述壓印模仁對所述第二材料層進行壓印製程，以形成具有多個第二圖案部分的第二圖案化材料層； 使用第二圖案化材料層作為蝕刻罩幕來進行蝕刻製程，以移除一部分的所述基底；以及 移除所述第二圖案化材料層。
  8. 如請求項7所述的圖案化製程，其中所述第一圖案化材料層還包括位於相鄰的所述第一圖案部分之間的第一殘留部分。
  9. 如請求項8所述的圖案化製程，其中在移除所述第一硬罩幕層時，所述第一殘留部分被移除。
  10. 如請求項7所述的圖案化製程，其中所述第一硬罩幕層包括氧化矽層、氮化矽層或其組合。
  11. 如請求項7所述的圖案化製程，其中形成所述第一硬罩幕層的方法包括： 形成硬罩幕材料層以覆蓋所述第一圖案化材料層，其中所述硬罩幕材料層填滿所述第一圖案化材料層的相鄰的所述第一圖案部分之間的區域；以及 移除所述第一圖案化材料層上的所述硬罩幕材料層。
  12. 如請求項11所述的圖案化製程，其中移除所述第一圖案化材料層上的所述硬罩幕材料層的方法包括進行化學機械研磨製程或回蝕刻製程。
  13. 如請求項7所述的圖案化製程，還包括： 在形成所述第二圖案化材料層之後，於相鄰的所述第二圖案部分之間形成第二硬罩幕層； 使用所述第二硬罩幕層作為蝕刻罩幕來進行第二蝕刻製程，以移除所述第二圖案部分與一部分的所述基底；以及 移除所述第二硬罩幕層。
  14. 如請求項13所述的圖案化製程，其中所述第二圖案化材料層還包括位於相鄰的所述第二圖案部分之間的第二殘留部分。
  15. 如請求項14所述的圖案化製程，其中在移除所述第二硬罩幕層時，所述第二殘留部分被移除。
  16. 如請求項13所述的圖案化製程，其中所述第二硬罩幕層包括氧化矽層、氮化矽層或其組合。
  17. 如請求項13所述的圖案化製程，其中形成所述第二硬罩幕層的方法包括： 形成硬罩幕材料層以覆蓋所述第二圖案化材料層，其中所述硬罩幕材料層填滿所述第二圖案化材料層的相鄰的所述第二圖案部分之間的區域；以及 移除所述第二圖案化材料層上的所述硬罩幕材料層。
  18. 如請求項17所述的圖案化製程，其中移除所述第二圖案化材料層上的所述硬罩幕材料層的方法包括進行化學機械研磨製程或回蝕刻製程。
TW111131062A 2022-08-18 2022-08-18 圖案化製程 TW202410178A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111131062A TW202410178A (zh) 2022-08-18 2022-08-18 圖案化製程
CN202211113755.3A CN117637465A (zh) 2022-08-18 2022-09-14 图案化工艺
US17/947,186 US20240063023A1 (en) 2022-08-18 2022-09-19 Patterning process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111131062A TW202410178A (zh) 2022-08-18 2022-08-18 圖案化製程

Publications (1)

Publication Number Publication Date
TW202410178A true TW202410178A (zh) 2024-03-01

Family

ID=89907149

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131062A TW202410178A (zh) 2022-08-18 2022-08-18 圖案化製程

Country Status (3)

Country Link
US (1) US20240063023A1 (zh)
CN (1) CN117637465A (zh)
TW (1) TW202410178A (zh)

Also Published As

Publication number Publication date
CN117637465A (zh) 2024-03-01
US20240063023A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US6743368B2 (en) Nano-size imprinting stamp using spacer technique
US7662299B2 (en) Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same
US5902752A (en) Active layer mask with dummy pattern
KR20060113162A (ko) 반도체 소자의 패턴 형성 방법
US7060625B2 (en) Imprint stamp
US6303458B1 (en) Alignment mark scheme for Sti process to save one mask step
CN108666207A (zh) 制作半导体元件的方法
TW448556B (en) Method for making an integrated circuit including alignment marks
KR100810895B1 (ko) 반도체 소자 및 그 제조방법
TW589707B (en) Method for doping sidewall of isolation trench
TW202410178A (zh) 圖案化製程
CN104714364B (zh) 形成器件图案的方法
JP2010118529A (ja) 半導体素子の製造方法
KR100650859B1 (ko) 반도체 소자의 미세패턴 형성방법
JP3906037B2 (ja) 半導体装置の製造方法
CN108470691B (zh) 用于接触孔对准的多晶硅迭层测量图形的制造方法
KR20070000204A (ko) 미세 패턴 형성 방법
KR20060136174A (ko) 미세 패턴 형성 방법
TW591784B (en) Overlay mark and method for making the same
KR100688753B1 (ko) 트랜지스터 제조 방법
KR100620173B1 (ko) 게이트 미세 패턴 형성 방법
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
US6197676B1 (en) Method of forming metal lines
KR100427718B1 (ko) 반도체 소자의 제조 방법
TW518708B (en) Method for simultaneously forming alignment marks and shallow trenches