JP2005217417A - 半導体デバイスを形成する方法およびシステム - Google Patents

半導体デバイスを形成する方法およびシステム Download PDF

Info

Publication number
JP2005217417A
JP2005217417A JP2005020698A JP2005020698A JP2005217417A JP 2005217417 A JP2005217417 A JP 2005217417A JP 2005020698 A JP2005020698 A JP 2005020698A JP 2005020698 A JP2005020698 A JP 2005020698A JP 2005217417 A JP2005217417 A JP 2005217417A
Authority
JP
Japan
Prior art keywords
semiconductor device
forming
substrate
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005020698A
Other languages
English (en)
Other versions
JP5090625B2 (ja
Inventor
Ping Mei
ピン・メイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2005217417A publication Critical patent/JP2005217417A/ja
Application granted granted Critical
Publication of JP5090625B2 publication Critical patent/JP5090625B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 本発明は、半導体デバイスを形成する方法およびシステムを提供する。
【解決手段】 半導体デバイスを形成する方法であって、
基板（４１５）に３次元（３Ｄ）パターン（４０５）を形成すること、および、
前記半導体デバイスの所望の特性に従って、前記基板（４１５）上に少なくとも１つの材料（４１０）を堆積させることを含む半導体デバイスを形成する方法。
【選択図】 図１

Description

本発明は包括的に、半導体デバイスの分野に関し、より詳細には、半導体デバイスを形成する方法およびシステムに関する。
半導体処理業界には現在、既存の構造をスケールダウンし、小型の構造を作製しようという強い傾向がある。このプロセスは一般に、微細加工と呼ばれる。微細加工が重要な影響を及ぼした１つの領域は微小電子領域である。特に、微小電子構造のスケーリングダウンは一般に、構造がより安価であり、より高い性能を有し、軽減された電力消費を示し、所与の寸法についてより多くの部品を収容することを可能にした。微細加工は、エレクトロニクス業界では広く使用されてきたが、バイオテクノロジー、光学装置、機械システム、検知デバイス、およびリアクタなどの他の用途にも適用されている。
通常、電子デバイスの作製は、デバイスの最小機能サイズに近いか、または、さらにそれを超える精度で互いに位置合わせされなければならない場合が多い、いくつかの堆積およびエッチング工程を必要とする。現在、電子デバイスは、フォトリソグラフィを用いて、結晶Ｓｉまたはガラスなどの平坦で、非可撓性で、変形不可能な基板上に作製される。しかし、こうしたデバイスを生産するもっと安価な手段は、インプリントリソグラフィによる。
インプリントリソグラフィは通常、作製されるべき構造の機能を有するマスターとパターニングされるべき基板材料の間の接触を用いて、基板材料上に薄膜を高分解能でパターニングするために利用される。パターニングされる薄膜は、誘電体、半導体、金属、または、有機体であり、薄膜すなわち個々の層としてパターニングされることができる。インプリントリソグラフィは、スループットが高く、広範囲の基板を取り扱うことができるため、ロールツーロール処理(工程)において特に役立つ。
従来のフォトリソグラフィにおいて、光学位置合わせマークは、連続するパターニング工程の間の位置合わせを保証するために用いられる。ロールツーロール処理において光学位置合わせマークを用いることが可能であるが、いくつかの理由で、光学位置合わせマークを用いることは実用的でない。第１に、基本的なインプリントリソグラフィプロセスが光学的でないため、光学位置合わせマークを用いることによって、さらなる複雑さが追加される。次に、ロールツーロール環境において基板の平坦度がないことによって、被写界深度の制限および他の光学収差により、光学位置合わせを行うことができる精度に問題を生ずる。最後に、ロールツーロール処理において用いられる可撓性基板は、温度、湿度、または機械的応力の変動による寸法変化を受ける場合がある。１つのパターニング層の次のパターニング層に対するこれらの変形および／または膨張は、大きな領域にわたる正確な位置合わせを不可能にさせる場合がある。
したがって、必要とされているものは、ロールツーロール作製プロセスに関連して先に言及した問題を解決するデバイスを作製する方法およびシステムである。
方法およびシステムは、簡単で、安価で、既存の技術に容易に適合されることが可能であるべきである。本発明は、これらのニーズに対処する。
本発明の態様は、半導体デバイスを形成する方法である。方法は、基板に３次元（３Ｄ）パターンを形成すること、および、半導体デバイスの所望の特性に従って、基板上に少なくとも１つの材料を堆積させることを含む。
本発明の他の態様および利点は、例によって本発明の原理を示す、添付図面に関連して行われる以下の詳細な説明から明らかになるであろう。
本発明は、半導体デバイスを形成する方法およびシステムに関する。以下の説明は、当業者が、本発明を作成し使用することを可能にするために提示され、特許出願およびその要件の文脈で提供される。本明細書で述べられる実施形態および一般的な原理および特徴に対する種々の変更は、当業者に容易に明らかになるであろう。そのため、本発明は、示される実施形態に限定されることを意図するのではなく、本明細書に述べる原理および特徴と整合する最も広い範囲と一致することが意図される。
例示のために図面に示されるように、半導体デバイスを形成する方法およびシステムが開示される。方法およびシステムのいろいろな実施形態は、任意の処理工程の前に、２次元位置合わせ機能（features）が、デバイス基板上に３Ｄ構造で作成されることを可能にする。材料堆積、平坦化、および異方性エッチングを含むその後の処理工程は、マルチレベルで位置合わせされたパターンを構築するのに利用される。したがって、方法およびシステムの使用はおそらく、半導体製造プロセスの柔軟性を増す可能性がある。
開示される実施形態は、半導体デバイスを形成するのに利用されるものとして述べられるが、たとえば、機械的、光学的、生物学的などの他のタイプのデバイスが形成されてもよいことを、当業者は容易に認識するであろう。
図１は、半導体デバイスを形成する方法の高レベルフローチャートである。第１工程１１０は、基板に３次元（３Ｄ）パターンを形成することを含む。一実施形態において、基板は、ロールツーロール処理で用いられるのに適した可撓性基板である。最終工程１２０は、半導体デバイスの所望の特性に従って、基板上に少なくとも１つの材料を堆積させることを含む。その結果、機能のアスペクト比がインプリント用ツールの材料特性によって制限される直接インプリントプロセスにおいて、提案される基板における３Ｄパターンの形成は、３Ｄ機能のアスペクト比に対する制約を軽減する。提案される方法は、クロスポイントメモリアレイの形成において特に役立つ。
一実施形態において、工程１１０は、３Ｄパターンを基板に転写することによって達成される。図２は、３Ｄパターンを基板に転写するプロセスのフローチャートである。第１工程２０１は、基板上に材料の層を堆積させることを含む。一実施形態において、材料の層は、ノーランド（Norland）製光学部品用接着剤（ＮＯＡ）ポリマーの系統（family）からのポリマーなどのポリマー材料である。代替の実施形態において、材料の層は、フォトレジスト材料である。第２工程２０２は、３Ｄパターンを材料の層にインプリントすることを含む。最終工程２０３は、３Ｄパターンを基板に転写することを含む。
一実施形態において、工程２０２は、スタンピングツールが３Ｄパターンを含むスタンピングツールを利用することによって達成される。したがって、スタンピングツールは、材料の層と接触するようにされ、それによって、３Ｄパターンを材料の層にインプリントする。３Ｄパターンを材料の層内に生成するためにスタンピングツールを利用する方法は、「A Method and System for Forming a Semiconductor Device」という名称の特許出願第１０／１８４，５８７号（参照により本明細書に援用される）に記載される。
あるいは、３Ｄパターンは、成形加工プロセスによって基板に形成することができる。図３は、代替の実施形態による構成を示す。構成は、ドクターブレード３２０および剥離(release)ドラム３４０を含む成型ドラム３１０を含む。したがって、ポリイミド前駆体の液体化合物３３０は、成型ドラム３１０に充填され、熱により硬化され、成型ドラム３１０から剥離ドラム３４０上へ剥離される。
図４は、一実施形態による構造の側面斜視図である。図４に見られるように、材料の層４１０は、３Ｄパターン４０５を含み、基板４１５と接触している。基板４１５は、プラスチック基板上に無機コーティングを有するか、または、有さないポリイミドプラッスチックシートである可能性がある。好ましくは、基板４１５は、少なくとも１６０℃の温度に耐えることができなければならない。
３Ｄパターンが材料の層にインプリントされると、３Ｄパターンは、一連のシニングおよび基板エッチング工程によって、基板に転写される。図５は、３Ｄパターンを基板に形成するプロセスのフローチャートである。第１工程５０１は、材料の層の一部をエッチングし、それによって、基板の第１の部分を露出させることを含む。図５ａは、材料の層４１０および基板４１５の第１の露出部分４２０の側面斜視図を示す。
第２工程５０２は、基板の露出部分を選択的にエッチングすることを含む。本明細書において、基板のエッチング特性は、基板がポリマー層より速いレートで除去されるようなものである。図５ｂは、基板４１５が選択的にエッチングされた後の構造を示す。
第３工程５０３は、材料の層の別の部分を除去し、それによって、基板の第２の部分を露出させることを含む。図５ｃは、基板４１５の第２の露出部分４２５を示す。
第４工程５０４は、基板の露出部分を選択的にエッチングすることを含む。再び、この工程は、基板のエッチング特性が、基板が材料の層より速いレートで除去されるようなものであるために達成される。図５ｄは、基板４１５が再び選択的にエッチングされた後の構造を示す。材料の層４１０の残りの部分もまた、図５ｄに見ることができる。
最終工程５０５は、材料の層の残りの部分を除去することを含む。図５ｅは、材料の層の残りの部分を除去した後の基板４１５を示す。
３Ｄパターンが基板に転写されると、パターニングされた基板は、種々の半導体デバイスの形成において実施される(implement)ことができる。したがって、パターニングされた基板は、クロスポイントメモリアレイの形成において特に役立つ。
クロスポイントアレイ
好ましくは、クロスポイントメモリアレイは、半導体層がその間にあるように配列された、直交する２層の組の平行に離間した導体を含む。２つの導体の組は、行電極のそれぞれが、列電極のそれぞれを、正確に１つの場所において交差するように重ねられる行電極および列電極を形成する。
クロスポイントアレイのより詳細な理解のために、ここで図６を参照されたい。図６は、クロスポイントアレイ構成６００の図である。交差のそれぞれにおいて、直列のダイオードおよびヒューズのように働く半導体層６３０を通して行電極６１０と列電極６２０の間で接続が行われる。共通電位が、行電極６１０全てと列電極６２０全ての間に印加される場合、アレイのダイオードは全て、ダイオードが全て同じ方向にバイアスされるように配置される。ヒューズ素子は、臨界電流が流れる時に回路を開く個別の素子として実現されるか、または、ダイオードの動作に組み込まれてもよい。
先に述べたクロスポイントアレイが、トランジスタ、抵抗器、コンデンサ、ダイオード、ヒューズ、およびアンチヒューズなどを含むがそれらに限定はしない、種々の半導体デバイスの形成において利用されるであろうことを、当業者は容易に認識するであろう。
図７は、一実施形態によるクロスポイントアレイを形成するプロセスを示す。例示のために、図８は、３次元パターンが形成された基板７１５を示す。図９および図１０は、図７のプロセスの実施時に得られる構造の断面Ｘ−Ｘ’およびＹ−Ｙ’を示す。
第１工程７０１は、第１金属層をパターニングされた基板上に堆積させることを含む。図９の７（ａ）は、パターニングされた基板７１５上に第１金属層７２０を含む構造を示す。実施形態において、第１金属層７２０は、金属、有機体、誘電体、または半導体の１層または複数の層である。堆積が、非常に方向性が強い(directional)場合、第１金属層７２０が段状部の良好な適用範囲を有するためには、パターニングされた基板７１５にはテーパ状側壁プロファイルが必要とされる。
第２工程７０２は、第１平坦化ポリマーを第１金属層に塗布することを含む。図９の７（ｂ）は、第１金属層７２０と接触する第１平坦化ポリマー７３０を示す。平坦化ポリマーの例は、フォトレジスト、紫外線硬化可能なポリマー、およびスピンオンガラスである。
第３工程７０３は、第１平坦化ポリマーの一部を除去することを含む。図９の７（ｃ）は、第１平坦化ポリマーの残りの部分７３０’を含む構造を示す。一実施形態において、第１平坦化ポリマーは、反応性イオンエッチング（ＲＩＥ）プロセスによって除去され、それによって、エッチングは、第１金属層に関して選択性を有する。
ＲＩＥにおいて、基板は、数種のガスが導入されるリアクタ内部に設置される。プラズマが、ＲＦ電力源を用いてガス混合物に打ち込まれ、ガス分子をイオン状態にする（break）。イオンは、エッチングされる材料の表面の方に加速され、表面で反応し、別のガス材料を形成する。これは、反応性イオンエッチングの化学的な部分として知られる。性質が、スパッタリング堆積プロセスと同じである物理的な部分もまた存在する。
イオンが十分に大きなエネルギーを有する場合、イオンは、原子を材料から叩き出して、化学反応なしでエッチングされることができる。調整すべき多くのパラメータが存在するため、化学的エッチングと物理的エッチングを平衡させるドライエッチプロセスを開発することは非常に複雑な仕事である。化学的な部分は等方性であり、物理的な部分は極めて異方性であるため、平衡を変化させることによって、エッチングの異方性に影響を与えることが可能である。したがって、ＲＩＥは、非常に方向性のあるエッチングを行うことが可能である。
第４工程７０４は、第１金属層の一部をエッチングするために、第１平坦化ポリマーをエッチングマスクとして利用することを含む。図９の７（ｄ）は、第１金属層の一部が除去された後の構造を示す。見ることができるように、第１平坦化ポリマーの残りの部分７３０’は、第１金属層の残りの部分７２０’と共に残される。一実施形態において、このエッチング工程は、第１金属層を除去する選択性を有するが、第１平坦化ポリマーまたは基板には選択性を有さない。
第５工程７０５は、基板を選択的にエッチングすることを含む。図９の７（ｅ）は、基板７１５が選択的にエッチングされた後の構造を示す。再び、このエッチング工程は、第１平坦化ポリマーの残りの部分７３０’および第１金属層の残りの部分７２０’が基板７１５上に残る点で選択性がある。
第６工程７０６は、第１平坦化ポリマーの残りの部分を除去することを含む。図９の７（ｆ）は、第１平坦化ポリマーの残りの部分が除去された後の構造を示す。見ることができるように、第１金属層の残りの部分７２０’のみが基板７１５上に残される。
プロセスは図７に続く。次の工程７０７は、第２金属層を第１金属層の残りの部分の上に堆積させることを含む。図１０の７（ｇ）は、第２金属層７４０が第１金属層の残りの部分７２０’の上に堆積した後の構造を示す。第１金属層と同様に、第２金属層７４０は、金属、有機体、誘電体、または半導体の１層または複数の層である。
次の工程７０８は、第２平坦化ポリマーを第２金属層に塗布することを含む。図１０の７（ｈ）は、第２平坦化ポリマー７５０の堆積後の構造を示す。このポリマーを、第１平坦化ポリマーと同じタイプとすることができるか、または、異なるポリマーを利用することができる。
次の工程７０９は、第２平坦化ポリマーの一部を除去し、それによって、第２金属層の一部を露出させることを含む。図１０の７（ｉ）は、第２平坦化ポリマーの残りの部分７５０’および第２金属層の露出した部分７４０’を含む構造を示す。一実施形態において、第２平坦化ポリマーは、反応性イオンエッチング（ＲＩＥ）プロセスによって除去され、それによって、エッチングは、第２金属層に関して選択性を有する。
次の工程７１０は、第２金属層の一部をエッチングするために、第２平坦化ポリマーをエッチングマスクとして利用することを含む。図１０の７（ｊ）は、第２金属層の一部が除去された後の構造を示す。見ることができるように、第２平坦化ポリマーの残りの部分７５０’は、第２金属層の残りの部分７４０’と共に残される。一実施形態において、このエッチング工程は、第２金属層を除去する選択性を有するが、第２平坦化ポリマーまたは基板には選択性を有さない。
最終工程７１１は、第２平坦化ポリマーの残りの部分を除去することを含む。図１０の７（ｋ）は、第２平坦化ポリマーの残りの部分が除去された後の構造を示す。再び、クロスポイントメモリアレイは、半導体層がその間にあるように配列された、直交する２層の組の平行に離間した導体を含む。２つの導体の組は、行電極のそれぞれが、列電極のそれぞれを、正確に１つの場所において交差するように重ねられる行電極および列電極を形成する。
例示的な実施形態において、第１金属層は、金属膜、真性Ｓｉ層およびドープしたＳｉ層を含む。第２金属層は、真性ａ−Ｓｉ層、ドープしたＳｉ層、および金属膜を含む。図１１は例示的なクロスポイント構造１１００を示す。構造１１００は、基板１１１０上に第１金属層１１２０および第２金属層１１３０を含む。第１金属層１１２０は、金属膜１１２１、真性Ｓｉ層１１２２およびドープしたＳｉ層１１２３を含む。第２金属層１１３０は、真性ａ−Ｓｉ層１１３１、ドープしたＳｉ層１１３２、および第２金属膜１１３３を含む。その結果、クロスポイント１１００は、ａ−Ｓｉダイオードと接続するアンチヒューズメモリスイッチである。
半導体デバイスを形成する方法およびシステムが開示されている。方法およびシステムのいろいろな実施形態は、任意の処理工程の前に、２次元位置合わせ機能が、デバイス基板上に３Ｄ構造で作成されることを可能にする。材料堆積、平坦化、および異方性エッチングを含むその後の処理工程は、マルチレベルで位置合わせされたパターンを構築するのに利用される。したがって、方法およびシステムの使用はおそらく、半導体製造プロセスの柔軟性を増す可能性がある。
本発明を、示される実施形態に従って述べたが、実施形態に対する変形が存在するであろうこと、および、これらの変形形態は、本発明の精神および範囲に入るであろうことを、当業者は容易に認識するであろう。したがって、添付特許請求項の精神および範囲から逸脱することなく、当業者によって多くの変更が行われてもよい。
以上本発明の各実施例について説明したが、実施例の理解を容易にするために、実施例ごとの要約を以下に列挙する。
〔１〕 半導体デバイスを形成する方法であって、
基板（４１５）に３次元（３Ｄ）パターン（４０５）を形成すること、および、
前記半導体デバイスの所望の特性に従って、前記基板（４１５）上に少なくとも１つの材料（４１０）を堆積させることを含む半導体デバイスを形成する方法。
〔２〕 前記３Ｄパターン（４０５）を形成することは、
前記基板（４１５）上に材料の層（４１０）を堆積させること、
前記材料の層（４１０）内に３Ｄパターン（４０５）をインプリントすること、および、
前記３Ｄパターン（４０５）を前記基板（４１５）に転写することをさらに含む〔１〕に記載の半導体デバイスを形成する方法。
〔３〕 前記半導体デバイスは、クロスポイントメモリアレイ（６００）を備える〔１〕に記載の半導体デバイスを形成する方法。
〔４〕 前記半導体デバイスは、トランジスタ、抵抗器、コンデンサ、ダイオード、ヒューズ、およびアンチヒューズのうちの少なくとも１つである〔２〕に記載の半導体デバイスを形成する方法。
〔５〕 ３Ｄパターン（４０５）を前記材料の層（４１０）内にインプリントすることは、前記３Ｄパターン（４０５）を作製するのに３Ｄスタンピングツールを利用することをさらに含む〔２〕に記載の半導体デバイスを形成する方法。
〔６〕 半導体デバイスを形成するシステムであって、
３次元であるパターン（４０５）を基板（４１５）に形成する手段と、
前記半導体デバイスの所望の特性に従って、基板（４１５）上に少なくとも１つの半導体材料を堆積させる手段とを備える半導体デバイスを形成するシステム。
〔７〕 前記半導体デバイスは、クロスポイントメモリアレイ（６００）を備える〔６〕に記載の半導体デバイスを形成するシステム。
〔８〕 前記３Ｄパターン（４０５）を形成する前記手段は、
前記基板（４１５）上に材料の層（４１０）を堆積させる手段と、
前記材料の層（４１０）内に３Ｄパターン（４０５）をインプリントする手段と、
前記３Ｄパターン（４０５）を前記基板（４１５）に転写する手段とをさらに備える〔６〕に記載の半導体デバイスを形成するシステム。
〔９〕 前記基板（４１５）上に少なくとも１つの半導体材料を堆積させる前記手段は、
２組の導体を、該２組の導体の間に半導体層（６３０）がある状態で堆積させて、行電極（６１０）のそれぞれが、列電極（６２０）のそれぞれを、正確に１つの場所において交差するように重ねられる前記行電極（６１０）、および列電極（６２０）を形成する手段とをさらに備える〔７〕に記載の半導体デバイスを形成するシステム。
〔１０〕前記半導体デバイスは、トランジスタ、抵抗器、コンデンサ、ダイオード、ヒューズ、およびアンチヒューズのうちの少なくとも１つである〔７〕に記載の半導体デバイスを形成するシステム。
本発明の一実施形態による方法の高レベルフローチャートである。 本発明の一実施形態による、３Ｄパターンを基板に形成するプロセスのフローチャートである。 本発明の代替の実施形態による構成を示す図である。 本発明の一実施形態による構造の側面斜視図である。 本発明の一実施形態による、３Ｄパターンを形成するプロセスのフローチャートである。 図５のプロセスについて得られる構造の側面斜視図である。 図５のプロセスについて得られる構造の側面斜視図である。 図５のプロセスについて得られる構造の側面斜視図である。 図５のプロセスについて得られる構造の側面斜視図である。 図５のプロセスについて得られる構造の側面斜視図である。 本発明の一実施形態によるクロスポイントアレイ構成の図である。 本発明の一実施形態による、クロスポイントアレイを形成するプロセスを示すフローチャートである。 本発明の一実施形態による、基板に形成された３次元パターンを含む基板を示す図である。 本発明の一実施形態による、図７のプロセスの実施時の、得られる構造の断面Ｘ−Ｘ’およびＹ−Ｙ’を示す図である。 本発明の一実施形態による、図７のプロセスの実施時の、得られる構造の断面Ｘ−Ｘ’およびＹ−Ｙ’を示す図である。 本発明の一実施形態による例示的なクロスポイント構造を示す図である。
符号の説明
３１０ 成型ドラム
３２０ ドクターブレード
３３０ 液体化合物
３４０ 剥離(release)ドラム
４０５ ３Ｄパターン
４１０ 材料の層
４１５，７１５ 基板
４２０ 第１の露出部分
４２５ 第２の露出部分
６１０ 行電極
６２０ 列電極
６３０ 半導体層
７２０ 第１金属層
７２０’ 第１金属層の残りの部分
７３０ 第１平坦化ポリマー
７３０’ 第１平坦化ポリマーの残りの部分
７４０ 第２金属層
７４０’ 第２金属層の残りの部分
７５０ 第２平坦化ポリマー
７５０’ 第２平坦化ポリマーの残りの部分

Claims (10)

  1. 半導体デバイスを形成する方法であって、
    基板に３次元（３Ｄ）パターンを形成すること、および、
    前記半導体デバイスの所望の特性に従って、前記基板上に少なくとも１つの材料を堆積させることを含む半導体デバイスを形成する方法。
  2. 前記３Ｄパターンを形成することは、
    前記基板上に材料の層を堆積させること、
    前記材料の層内に３Ｄパターンをインプリントすること、および、
    前記３Ｄパターンを前記基板に転写することをさらに含む請求項１に記載の半導体デバイスを形成する方法。
  3. 前記半導体デバイスは、クロスポイントメモリアレイを備える請求項１に記載の半導体デバイスを形成する方法。
  4. 前記半導体デバイスは、トランジスタ、抵抗器、コンデンサ、ダイオード、ヒューズ、およびアンチヒューズのうちの少なくとも１つである請求項２に記載の半導体デバイスを形成する方法。
  5. ３Ｄパターンを前記材料の層内にインプリントすることは、前記３Ｄパターンを作製するのに３Ｄスタンピングツールを利用することをさらに含む請求項２に記載の半導体デバイスを形成する方法。
  6. 半導体デバイスを形成するシステムであって、
    ３次元であるパターンを基板に形成する手段と、
    前記半導体デバイスの所望の特性に従って、基板上に少なくとも１つの半導体材料を堆積させる手段とを備える半導体デバイスを形成するシステム。
  7. 前記半導体デバイスは、クロスポイントメモリアレイを備える請求項６に記載の半導体デバイスを形成するシステム。
  8. 前記３Ｄパターンを形成する前記手段は、
    前記基板上に材料の層を堆積させる手段と、
    前記材料の層内に３Ｄパターンをインプリントする手段と、
    前記３Ｄパターンを前記基板に転写する手段とをさらに備える請求項６に記載の半導体デバイスを形成するシステム。
  9. 前記基板上に少なくとも１つの半導体材料を堆積させる前記手段は、
    ２組の導体を、該２組の導体の間に半導体層がある状態で堆積させて、行電極のそれぞれが、列電極のそれぞれを、正確に１つの場所において交差するように重ねられる前記行電極、および列電極を形成する手段とをさらに備える請求項７に記載の半導体デバイスを形成するシステム。
  10. 前記半導体デバイスは、トランジスタ、抵抗器、コンデンサ、ダイオード、ヒューズ、およびアンチヒューズのうちの少なくとも１つである請求項７に記載の半導体デバイスを形成するシステム。
JP2005020698A 2004-01-30 2005-01-28 半導体デバイスを形成する方法およびシステム Expired - Fee Related JP5090625B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/769127 2004-01-30
US10/769,127 US8148251B2 (en) 2004-01-30 2004-01-30 Forming a semiconductor device

Publications (2)

Publication Number Publication Date
JP2005217417A true JP2005217417A (ja) 2005-08-11
JP5090625B2 JP5090625B2 (ja) 2012-12-05

Family

ID=34274916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005020698A Expired - Fee Related JP5090625B2 (ja) 2004-01-30 2005-01-28 半導体デバイスを形成する方法およびシステム

Country Status (5)

Country Link
US (1) US8148251B2 (ja)
JP (1) JP5090625B2 (ja)
CN (1) CN100405542C (ja)
GB (1) GB2411289B (ja)
TW (1) TWI386973B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067413A (ja) * 2005-08-31 2007-03-15 Stmicroelectronics Sa 可変キャパシタを形成する方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7195950B2 (en) * 2004-07-21 2007-03-27 Hewlett-Packard Development Company, L.P. Forming a plurality of thin-film devices
SG134178A1 (en) * 2006-01-09 2007-08-29 Agency Science Tech & Res Microstructure formation technique
US8049110B2 (en) * 2008-10-01 2011-11-01 Hewlett-Packard Development Company, L.P. Microelectronic device
US9034233B2 (en) * 2010-11-30 2015-05-19 Infineon Technologies Ag Method of processing a substrate
US20120305892A1 (en) * 2010-12-08 2012-12-06 Martin Thornton Electronic device, method of manufacturing a device and apparatus for manufacturing a device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JPH11317346A (ja) * 1998-04-30 1999-11-16 Ebara Corp 微細パターンの形成のための装置及び方法
WO2002027768A2 (en) * 2000-09-27 2002-04-04 Nüp2 Incorporated Fabrication of semiconductor devices
JP2002258457A (ja) * 2001-03-05 2002-09-11 Dainippon Printing Co Ltd 位相シフトマスクの製造方法および位相シフトマスク
JP2002543582A (ja) * 1999-04-21 2002-12-17 ミヌタ・テクノロジー・カンパニー・リミテッド 微細パターン形成方法
JP2003007977A (ja) * 2001-06-05 2003-01-10 Hewlett Packard Co <Hp> 交点ダイオードメモリアレイをアドレス指定するための回路製造技術
JP2003115574A (ja) * 2001-09-28 2003-04-18 Hewlett Packard Co <Hp> ワンタイムプログラマブルヒューズ／アンチヒューズの組み合わせを用いたメモリセル
JP2004006643A (ja) * 2002-01-31 2004-01-08 Hewlett Packard Co <Hp> スペーサ技術を用いるナノサイズインプリント用スタンプ
JP2004040092A (ja) * 2002-06-28 2004-02-05 Hewlett-Packard Development Co Lp 半導体デバイスを形成する方法およびシステム
JP2004071587A (ja) * 2002-08-01 2004-03-04 Hitachi Ltd スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309580B1 (en) 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
JPH11345880A (ja) * 1998-06-01 1999-12-14 Fujitsu Ltd 半導体装置及びその製造方法
WO2000045608A1 (en) * 1999-01-29 2000-08-03 Digilens Inc. Optical sensor
JP4289801B2 (ja) 2001-02-06 2009-07-01 株式会社ソフィア 遊技機
JP3861197B2 (ja) 2001-03-22 2006-12-20 株式会社東芝 記録媒体の製造方法
US7037639B2 (en) 2002-05-01 2006-05-02 Molecular Imprints, Inc. Methods of manufacturing a lithography template
US6900881B2 (en) 2002-07-11 2005-05-31 Molecular Imprints, Inc. Step and repeat imprint lithography systems
US7147790B2 (en) * 2002-11-27 2006-12-12 Komag, Inc. Perpendicular magnetic discrete track recording disk
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JP4310468B2 (ja) * 2004-10-29 2009-08-12 株式会社村田製作所 セラミック多層基板及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JPH11317346A (ja) * 1998-04-30 1999-11-16 Ebara Corp 微細パターンの形成のための装置及び方法
JP2002543582A (ja) * 1999-04-21 2002-12-17 ミヌタ・テクノロジー・カンパニー・リミテッド 微細パターン形成方法
WO2002027768A2 (en) * 2000-09-27 2002-04-04 Nüp2 Incorporated Fabrication of semiconductor devices
JP2002258457A (ja) * 2001-03-05 2002-09-11 Dainippon Printing Co Ltd 位相シフトマスクの製造方法および位相シフトマスク
JP2003007977A (ja) * 2001-06-05 2003-01-10 Hewlett Packard Co <Hp> 交点ダイオードメモリアレイをアドレス指定するための回路製造技術
JP2003115574A (ja) * 2001-09-28 2003-04-18 Hewlett Packard Co <Hp> ワンタイムプログラマブルヒューズ／アンチヒューズの組み合わせを用いたメモリセル
JP2004006643A (ja) * 2002-01-31 2004-01-08 Hewlett Packard Co <Hp> スペーサ技術を用いるナノサイズインプリント用スタンプ
JP2004040092A (ja) * 2002-06-28 2004-02-05 Hewlett-Packard Development Co Lp 半導体デバイスを形成する方法およびシステム
JP2004071587A (ja) * 2002-08-01 2004-03-04 Hitachi Ltd スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067413A (ja) * 2005-08-31 2007-03-15 Stmicroelectronics Sa 可変キャパシタを形成する方法

Also Published As

Publication number Publication date
GB0501735D0 (en) 2005-03-02
GB2411289B (en) 2008-02-13
US20050170639A1 (en) 2005-08-04
US8148251B2 (en) 2012-04-03
TW200525598A (en) 2005-08-01
CN1649088A (zh) 2005-08-03
TWI386973B (zh) 2013-02-21
GB2411289A (en) 2005-08-24
CN100405542C (zh) 2008-07-23
JP5090625B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
US7195950B2 (en) Forming a plurality of thin-film devices
US6861365B2 (en) Method and system for forming a semiconductor device
US9190274B2 (en) Methods of fabricating fine patterns
US8852851B2 (en) Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8183138B2 (en) Methods for forming nanodots and/or a patterned material during the formation of a semiconductor device
US9354519B2 (en) Methods of forming patterns
US9840059B2 (en) Fine pattern structures having block co-polymer materials
JP5090625B2 (ja) 半導体デバイスを形成する方法およびシステム
US20150243525A1 (en) Method of forming a fine pattern by using block copolymers
JP2004111933A (ja) エンボス加工マスクリソグラフィ
US8962491B2 (en) Methods of fabricating semiconductor devices and semiconductor devices fabricated thereby
KR20100109937A (ko) 자기 조립 물질을 적용한 2차원 패터닝
KR20150064264A (ko) 나노 스케일 형상 구조 및 형성 방법
KR20150094823A (ko) 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
WO2015016851A1 (en) Memristor and methods for making the same
US8721905B2 (en) Method for forming minute pattern and method for forming minute pattern mask
US10504726B2 (en) Nano-scale structures
US7678626B2 (en) Method and system for forming a thin film device
KR102498174B1 (ko) 회로 구조 및 그 제조 방법
KR20060135126A (ko) 반도체 소자의 패턴 형성 방법
US9640399B2 (en) Methods of forming patterns with block copolymer
JP2009032782A (ja) 電子装置の製造方法
US20090269935A1 (en) Method of Forming Pattern of Semiconductor Device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110823

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120409

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120501

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees