KR20150094823A - 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법 - Google Patents

블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법 Download PDF

Info

Publication number
KR20150094823A
KR20150094823A KR1020140014899A KR20140014899A KR20150094823A KR 20150094823 A KR20150094823 A KR 20150094823A KR 1020140014899 A KR1020140014899 A KR 1020140014899A KR 20140014899 A KR20140014899 A KR 20140014899A KR 20150094823 A KR20150094823 A KR 20150094823A
Authority
KR
South Korea
Prior art keywords
phase
polymer block
region
block
layer
Prior art date
Application number
KR1020140014899A
Other languages
English (en)
Other versions
KR102176758B1 (ko
Inventor
반근도
복철규
김명수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140014899A priority Critical patent/KR102176758B1/ko
Priority to US14/326,046 priority patent/US9257281B2/en
Publication of KR20150094823A publication Critical patent/KR20150094823A/ko
Application granted granted Critical
Publication of KR102176758B1 publication Critical patent/KR102176758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

블록 코폴리머를 이용한 패턴 형성을 위한 구조는, 기판의 제1 영역 위에 배치되는 제1 블록 코폴리머층과, 그리고 기판의 제1 영역 위에서는 제1 블록 코폴리머층 위에 배치되고, 기판의 제2 영역 위에서는 기판 위에 배치되는 제2 블록 코폴리머층을 포함한다.

Description

블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법{Structure and method for forming pattern using block copolymer materials}
본 출원은 패턴 형성을 위한 구조 및 패턴 형성 방법에 관한 것으로서, 특히 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법에 관한 것이다.
나노 크기(nanoscale)의 기계적, 전기적, 화학적 및 생물학적 장치들 및 시스템들에 대한 개발이 증가함에 따라, 나노 크기의 장치들 및 성분들을 제조하는데 필요한 새로운 공정들 및 물질들이 요구된다. 이는 특별히 구조물의 크기가 수십 나노미터(nm) 내로 줄어들면서 더 절실해지고 있다. 블록 코폴리머 물질은 나노 제조공정에서 유용하게 사용될 수 있는데, 이는 블록 코폴리머 물질이 수십 나노미터 이하의 크기를 갖는 구별된 영역 내에서 자기-조립(self-assemble)되는 특성이 이용될 수 있기 때문이다.
본 출원이 해결하고자 하는 과제는, 블록 코폴리머 물질을 이용하여 패턴을 형성하는데 있어서 복수의 패턴들이 일 방향을 따라 연속적으로 형성될 수 있도록 하는 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법을 제공하는 것이다.
일 예에 따른 블록 코폴리머를 이용한 패턴 형성을 위한 구조는, 기판의 제1 영역 위에 배치되는 제1 블록 코폴리머층과, 그리고 기판의 제1 영역 위에서는 제1 블록 코폴리머층 위에 배치되고, 기판의 제2 영역 위에서는 기판 위에 배치되는 제2 블록 코폴리머층을 포함한다.
일 예에 따른 블록 코폴리머를 이용한 패턴 형성 방법은, 제1 영역 및 제2 영역을 갖는 기판의 패턴 대상층 위에 중성층을 형성하는 단계와, 제2 영역의 중성층 위에 가이드 패턴층을 형성하는 단계와, 제1 영역의 중성층 위에 제1 블록 코폴리머층을 형성하는 단계와, 제1 블록 코폴리머층을 제1 상의 제1 폴리머블록 및 제2 상의 제1 폴리머블록으로 상분리하는 단계와, 가이드 패턴층을 제거하는 단계와, 제1 영역 및 제2 영역에 제2 블록 코폴리머층을 형성하는 단계와, 제2 블록 코폴리머층을 제1 상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록으로 상분리하는 단계와, 제2 상의 제1 폴리머블록 및 제2 상의 제2 폴리머블록을 제거하는 단계와, 그리고 제1 상의 제1 폴리머블록 및 제1 상의 제1 폴리머블록을 식각마스크로 패턴 대상층을 패터닝하는 단계를 포함한다.
본 예에 따르면, 블록 코폴리머 물질을 이용하여 패턴을 형성하는데 있어서 복수의 패턴들이 일 방향을 따라 연속적으로 형성될 수 있도록 할 수 있다는 이점이 제공된다.
도 1은 일 예에 따른 블록 코폴리머를 이용한 패턴 형성을 위한 구조를 나타내 보인 평면도이다.
도 2는 도 1의 선 I-I'를 따라 절단하여 나타내 보인 단면도이다.
도 3은 도 2의 "A" 부분을 상세하게 나타내 보인 도면이다.
도 4 내지 도 20은 일 예에 따른 블록 코폴리머를 이용한 패턴 형성 방법을 설명하기 위해 나타내 보인 도면들이다.
현재 집적회로 패턴 형성에 이용되는 포토리소그라피 기술은 노광장치(exposure tool)과 포토레지스트(photoresist)로 구성되며, 이는 대면적에서의 패턴 제작에 효과적일 뿐 아니라 레지스트레이션(registration)과 오버레이(overlay), 그리고 다양한 모양의 기하학적 구조를 만드는데 매우 용이하다. 포토리소그라피 방식은 많은 회의적인 예측에도 불구하고 여전히 높은 잠재력을 가지고 진보되고 있지만, 아래의 식 (1)에 따른 해상도 제한을 가지고 있다.
R=k1 (λ/NA)...............식 (1)
여기서, 패턴 규모(R)은, 빛의 파장(λ)과 개구수(numerical aperture)(NA)의 값에 크게 의존하게 되며, 공정에 관련된 변수인 k1에 비례하게 된다. 따라서 최소규모의 패턴을 전사하기 위해서는 빛의 파장(λ)과 k1값을 줄이거나, 제1 개구부(NA)를 증가시켜야 한다. 이중에서 빛의 파장(λ)을 줄이기 위해 많은 노력을 기울이고 있으며, 현재 반도체 공정에서는 193nm 파장의 포토리소그라피 기술을 사용하여 미세패턴을 제작하고 있다. 이 외에도 40nm 이하의 미세한 패턴을 만들기 위해 전자빔 리소그라피(E-beam lithography)나 EUV(Extreme ultraviolet)에 관한 연구가 진행되고 있으며, 특히 EUV의 경우 13.5nm의 아주 작은 파장을 가지고 있기 때문에 차세대 나노 리소그라피 기술로 각광받고 있다. 그러나 EUV는 상당히 높은 포톤(photon) 에너지에 의해 광학기기의 수명이나 레지스트에 흡수되는 빛의 조절에 어려움을 가지고 있다.
파장이 짧은 노광장치의 개발과 동시에, 나노 규모의 패턴을 만들기 위해 보다 안정하고 낮은 선폭거칠기(LWR; Line Width Roughness)를 가지는 포토레지스트의 개발도 활발하게 진행되고 있다. 예컨대 화학적 증폭 레지스트(CARs; Chemically Amplified Resist)는 산(acid)의 생성을 유도하여 레지스트가 빛에 민감하게 반응할 수 있도록 하였으며, 이를 통해 약 50nm 정도의 패턴 형성을 가능하게 하고 있다. 이와 같은 특성은 소자의 생산 공정을 원활하게 만들어 생산성 향상의 결과를 가져오게 하지만, 50nm 이하의 패턴을 만들 시에 고분자 사슬의 응집이나 산 분자(acid molecule)의 빠른 확산속도에 의해 레지스트 패턴의 CD(Critical Dimension) 조절이나 선단거칠기(LER; Line Edge Roughness)에 심각한 문제를 안고 있다. 또한 강력한 모세관 현상에 의해 현상시에 패턴의 붕괴를 초래하게 된다. 따라서 차세대 반도체 개발을 위해서는 기존의 포토리소그라피 기술이 갖고 있는 문제점을 해결할 수 있는 능력을 가져야 함과 동시에 생산 비용을 절감할 수 있어야 하며, 공정의 단순화를 가져 올 수 있어야 한다. 이와 같은 조건을 만족시킬 수 있는 방법으로 블록 코폴리머 자기조립(self-assembly of block copolymer)이 널리 연구되고 있다.
블록 코폴리머는 화학적으로 서로 다른 분자사슬이 공유결합을 통해 연결된 분자구조로써 사슬간의 비친화성으로 인해 미세상을 형성하게 된다. 이 미세상의 크기는 대략 50nm 이하로 10nm 이하의 분자수준까지 도달 가능성을 가지고 있으며, 규칙적으로 반복되는 나노구조를 넓은 면적에 배열할 수 있는 장점을 가지고 있다. 뿐만 아니라 자기조립 과정을 거치기 때문에 나노구조의 형성이 단순한 공정을 통해 저비용으로 이루어지게 되며, 물질의 화학구조가 현재 사용되는 포토레지스트와 유사하기 때문에 반도체 생산공정에 쉽게 적용될 수 있다. 특히 블록 코폴리머 박막은 적응 비용으로 손쉽게 나노 규모의 패턴을 제작할 수 있는 장점을 가지고 있으며, 상(phase)간에 존재하는 계면의 두께가 수나노 이하로 아주 작기 때문에 선단거칠기(LER) 또는 선폭거칠기(LWR)가 아주 낮은 패턴의 제작을 가능하게 한다.
본 실시예에서는 블록 코폴리머 물질을 이용하여 패턴을 형성하는데 있어서 복수의 패턴들이 일 방향을 따라 연속적으로 형성될 수 있도록 할 수 있는 패턴 형성을 위한 구조 및 패턴 형성 방법을 제시한다. 이 패턴 형성을 위한 구조 및 패턴 형성 방법은, DRAM, SRAM, FLASH, MRAM, PcRAM, ReRAM, FeRAM과 같은 메모리 소자나, 또는 논리 집적회로가 집적된 로직(logic) 소자를 구성하는 패턴들 중 돌출영역과 함몰영역이 교대로 배치되는 층의 돌출영역 상부에 배치되는 패턴을 구현하는데 적용될 수 있다. 본 실시예의 기재에 있어서, 어느 부재의 "상"에 위치하거나 "상부" 또는 "하부"에 위치한다는 기재는 상대적으로 위치 관계를 의미하는 것이지, 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다.
도 1은 일 예에 따른 블록 코폴리머를 이용한 패턴 형성을 위한 구조를 나타내 보인 평면도이다. 그리고 도 2는 도 1의 선 I-I'를 따라 절단하여 나타내 보인 단면도이다. 도 1 및 도 2를 참조하면, 본 예에 따른 패턴 형성을 위한 구조(100)는, 기판(130) 위에 배치되는 패턴 대상층(140) 및 중성층(150)을 포함한다. 비록 도면에 나타내지는 않았지만, 기판(130)과 패턴 대상층(140) 사이에는 다른 층이 개재되어 있을 수 있으며, 기판(130) 자체가 패턴 대상층이 될 수도 있다. 기판(130)은 제1 영역(110) 및 제2 영역(120)을 갖는다. 제1 영역(110) 및 제2 영역(120)은 일 방향, 예컨대 제1 방향을 따라 교대로 배치된다. 일 예에서 기판(130)은 실리콘과 같은 반도체 기판일 수 있다. 다른 예에서 기판(130)은, 절연 기판 또는 글래스일 수도 있다. 일 예에서 패턴 대상층(140)은 최종 패턴 대상인 도전층이나 절연층일 수 있다. 다른 예에서 패턴 대상층(140)은 하부층을 패터닝하기 위한 하드 마스크층일 수도 있다. 중성층(150)은 대략 38-45 dyn/cm의 표면 에너지(surface energy)를 갖는 중성적 표면을 가질 수 있다. 일 예에서 중성층(150)은 유기물로 이루어질 수 있다.
제1 영역(110)에서 중성층(150) 위에는 제1 블록 코폴리머층(160) 및 제2 블록 코폴리머층(170)이 순차적으로 배치된다. 반면에 제2 영역(120)에서 중성층(150) 위에는 제2 블록 코폴리머층(170)만이 배치된다. 제1 블록 코폴리머층(160)은, 제1상의 제1 폴리머블록(161) 및 제2상의 제1 폴리머블록(162)으로 상분리된 상태를 갖는다. 제1상의 제1 폴리머블록(161) 및 제2 상의 제1 폴리머블록(162)은 제1 방향을 따라 교대로 배치되며, 제1 방향과 실질적으로 수직인 제2 방향을 따라서는 각각 길게 배치되는 스트라이프 형태를 갖는다. 제2 블록 코폴리머층(170)은, 제1 상의 제2 폴리머블록(171) 및 제2상의 제2 폴리머블록(172)으로 상분리된 상태를 갖는다. 제1상의 제2 폴리머블록(171) 및 제2상의 제2 폴리머블록(172)은 제1 방향을 따라 교대로 배치되며, 제1 방향과 실질적으로 수직인 제2 방향을 따라서는 각각 길게 배치되는 스트라이프 형태를 갖는다. 제1 영역(110)에서, 제1 블록 코폴리머층(160)의 제1상의 제1 폴리머블록(161) 위에는 제2 블록 코폴리머층(170)의 제1 상의 제2 폴리머블록(171)이 배치되며, 제1 블록 코폴리머층(160)의 제2상의 제1 폴리머블록(162) 위에는 제2 블록 코폴리머층(170)의 제2 상의 제2 폴리머블록(172)이 배치된다.
일 예에서 상분리된 제1 블록 코폴리머층(160)과 상분리된 제2 블록 코폴리머층(170)은 동일한 블록 코폴리머 물질로 이루어질 수 있다. 이 경우 제1 블록 코폴리머층(160)의 제1상의 제1 폴리머블록(161)과 제2 블록 코폴리머층(170)의 제1 상의 제2 폴리머블록(171)은 실질적으로 동일한 폴리머블록 물질로 이루어질 수 있다. 또한 제1 블록 코폴리머층(160)의 제2상의 제1 폴리머블록(162)과 제2 블록 코폴리머층(170)의 제2 상의 제2 폴리머블록(172)도 실질적으로 동일한 폴리머블록 물질로 이루어질 수 있다. 일 예에서 제1 블록 코폴리머층(160) 및 제2 블록 코폴리머층(170)은, 폴리스티렌-폴리메틸메타크릴레이트(PS-PMMA) (polystyrene- polymethylmethacrylate) 코폴리머일 수 있다. 이 경우 제1상의 제1 폴리머블록(161) 및 제1 상의 제2 폴리머블록(171)은 PS이고, 제2상의 제1 폴리머블록(162) 및 제2 상의 제2 폴리머블록(172)은 PMMA일 수 있다.
다른 예에서 제1 블록 코폴리머층(160) 및 제2 블록 코폴리머층(170)은, 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-polybutylmethacrylate) 코폴리머, 폴리부타디엔-폴리디메틸실록산 (polybutadiene-polydimethylsiloxane) 코폴리머, 폴리부타디엔-폴리메틸메타크릴레이트(polybutadiene-polymethylmethacrylate) 코폴리머, 폴리부타디엔-폴리비닐피리딘 (polybutadiene-polyvinylpyridine) 코폴리머, 폴리부틸아크릴레이트-폴리메틸메타크릴레이트 (polybutylacrylate-polymethylmethacrylate) 코폴리머, 폴리부틸아크릴레이트-폴리비닐피리딘 (polybutylacrylate-polyvinylpyridine) 코폴리머, 폴리이소프렌-폴리비닐피리딘 (polyisoprene-polyvinylpyridine) 코폴리머, 폴리이소프렌-폴리메틸메타크릴레이트(polyisoprene-polymethylmethacrylate) 코폴리머, 폴리헥실아크릴레이트-폴리비닐피리딘 (polyhexylacrylate-polyvinylpyridine) 코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리메틸메타크릴레이트 (polyisobutylene-polymethylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리디메틸실록산 (polyisobutylene-polydimethylsiloxane) 코폴리머, 폴리부틸메타크릴레이트-폴리부틸아크릴레이트 (polybutylmethacrylate-polybutylacrylate) 코폴리머, 폴리에틸에틸렌-폴리메틸메타크릴레이트 (polyethylethylene-polymethylmethacrylate) 코폴리머, 폴리스티렌-폴리부틸메타크릴레이트 (polystyrene-polybutylmethacrylate), 폴리스티렌-폴리부타디엔(polystyrene-polybutadiene) 코폴리머, 폴리스티렌-폴리이소프렌 (polystyrene-polyisoprene) 코폴리머, 폴리스티렌-폴리메틸실록산 (polystyrene-polydimethylsiloxane) 코폴리머, 폴리스티렌-폴리비닐피리딘 (polystyrene-polyvinylpyridine) 코폴리머, 폴리에틸에틸렌-폴리비닐피리딘 (polyethylethylene-polyvinylpyridine), 폴리에틸렌-폴리비닐피리딘(polyethylene-polyvinylpyridine) 코폴리머, 폴리비닐피리딘-폴리메틸메타크릴레이트 (polyvinylpyridine-polymethylmethacrylate) 코폴리머, 폴리에틸렌옥사이드-폴리이소프렌 (polyethyleneoxide-polyisoprene) 코폴리머, 폴리에틸렌옥사이드-폴리부타디엔 polyethyleneoxide-polybutadiene) 코폴리머, 폴리에틸렌옥사이드-폴리스티렌(polyethyleneoxide-polystyrene) 코폴리머, 폴리에틸렌옥사이드-폴리메틸메타크릴레이트 (polyethyleneoxide-polymethylmethacrylate) 코폴리머, 폴리에틸렌옥사이드-폴리디메틸실록산 (polyethyleneoxide-polydimethylsiloxane) 코폴리머, 폴리스티렌-폴리에틸렌옥사이드 (polystyrene-polyethyleneoxide) 코폴리머일 수도 있다.
도 3은 도 2의 "A" 부분을 상세하게 나타내 보인 도면이다. 도 3을 도 2와 함께 참조하면, 제1 영역(110)에서 제1 상의 제1 폴리머블록(161)과 제2 상의 제1 폴리머블록(162)이 교대로 배치된다. 제1 영역(110)의 양 가장자리, 즉 제2 영역(120)에 접하는 제1 영역(110)에는 제2 상의 제1 폴리머블록(162)이 배치된다. 제1상의 제2 폴리머블록(171) 및 제2 상의 제2 폴리머블록(172)은 각각 제1 상의 제1 폴리머블록(161) 및 제2 상의 제1 폴리머블록(162)에 각각 정렬되도록 배치되며, 이에 따라 제1 영역(110)의 양 가장자리에 배치되는 제2 상의 제1 폴리머블록(162) 위에는 제2 상의 제2 폴리머블록(172)이 배치된다. 제2 영역(120)의 양 가장자리, 즉 제1 영역(110)에 접하는 제2 영역(120)에는 제2상의 제2 폴리머블록(172)이 배치된다.
일 예에서 제1 영역(110)에 배치되는 제1 상의 제1 폴리머블록(161)의 폭(w1)과 제2 상의 제1 폴리머블록(162)의 폭(w2)은 실질적으로 동일할 수 있다. 이에 따라 제1 영역(110) 및 제2 영역(120)에 배치되는 제1 상의 제2 폴리머블록(171)의 폭(w4)과 제2 상의 제2 폴리머블록(172)의 폭(w5)도 실질적으로 동일할 수 있다. 제1 영역(110)의 양 가장자리에 배치되는 제2 상의 제1 폴리머블록(162)의 폭(w3)은 제1 영역(110)의 내부에 배치되는 제2 상의 제1 폴리머블록(162)의 폭(w2)의 실질적으로 1/2일 수 있다. 이를 위해 제1 영역(110)의 전체 폭은 2ㅇn'ㅇw'를 만족하는 값을 갖는다. 여기서 n'는 제1 영역(110)에 배치되는 제1 상의 제1 폴리머블록(161)의 개수이고, w'는 제1 영역(110) 내부에 배치되는 제2 상의 제1 폴리머블록(162)의 폭(w2)을 의미한다. 제1상의 제2 폴리머블록(171) 및 제2 상의 제2 폴리머블록(172)은 각각 제1 상의 제1 폴리머블록(161) 및 제2 상의 제1 폴리머블록(162)에 각각 정렬되도록 배치됨에 따라 제1 영역(110)의 양 가장자리에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(w6)도 제1 영역(110)의 내부에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(w2)의 실질적으로 1/2이 된다.
제2 영역(120)에 배치되는 제1 상의 제2 폴리머블록(171)의 폭(w4')과 제2 상의 제2 폴리머블록(172)의 폭(w5')은, 각각 제1 영역(110)에 배치되는 제1 상의 제2 폴리머블록(171)의 폭(w4)과 제2 상의 제2 폴리머블록(172)의 폭(w5)과 실질적으로 동일하다. 제2 영역(120)의 양 가장자리에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(w6')은 제2 영역(120) 내부에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(w5)의 실질적으로 1/2일 수 있다. 이를 위해 제2 영역(120)의 전체 폭은 2ㅇn"ㅇw"를 만족하는 값을 갖는다. 여기서 n"는 제2 영역(120)에 배치되는 제1 상의 제2 폴리머블록(171)의 개수이고, w"는 제2 영역(120) 내부에 배치되는 제2 상의 제1 폴리머블록(172)의 폭(w5')을 의미한다. 제1상의 제2 폴리머블록(171) 및 제2 상의 제2 폴리머블록(172)이 각각 제1 상의 제1 폴리머블록(161) 및 제2 상의 제1 폴리머블록(162)에 각각 정렬되도록 배치됨에 따라 제1 영역(110)의 양 가장자리에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(w6')도 제1 영역(120)의 내부에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(w5')의 실질적으로 1/2이 된다.
도 4 내지 도 21은 일 예에 따른 블록 코폴리머를 이용한 패턴 형성 방법을 설명하기 위해 나타내 보인 도면들이다. 도 5, 도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19, 및 도 21은 각각 도 5, 도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 도 19, 및 도 21의 선 II-II'를 따라 절단하여 나타내 보인 단면도이다.
도 4 및 도 5를 참조하면, 기판(130)의 패턴 대상층(140) 위에 중성층(150)을 형성한다. 기판(130)은 제1 영역(110) 및 제2 영역(120)을 갖는다. 제1 영역(110) 및 제2 영역(120)은 일 방향, 예컨대 제1 방향을 따라 교대로 배치된다. 일 예에서 기판(130)은 실리콘과 같은 반도체 기판이거나, 또는 절연 기판이나 글래스일 수 있다. 패턴 대상층(140)은 최종 패터닝 대상일 수 있지만, 경우에 따라서 하부층을 패터닝하기 위한 하드 마스크층일 수도 있다. 이 경우 패턴 대상층(140)과 기판(130) 사이에는 적어도 하나 이상의 다른 층이 개재될 수 있다. 중성층(150)은 대략 38-45 dyn/cm의 표면 에너지(surface energy)를 갖는 중성적 표면을 갖는 물질층으로 형성할 수 있다. 일 예에서 중성층(150)은 유기물층으로 형성할 수 있다.
중성층(150) 위에 가이드 패턴층(180)을 형성한다. 가이드 패턴층(180)은 제2 영역(120)에 배치되도록 형성되며, 이에 따라 제1 영역(110)의 중성층(150) 표면을 노출시키는 제1 개구부(182)들을 갖는다. 일 예에서 가이드 패턴층(180)은 그 폭(w8)이 제1 개구부(182)의 폭(w7)과 동일해지도록 형성할 수 있다. 다른 예에서 가이드 패턴층(180)은 그 폭(w8)이 제1 개구부(182)의 폭(w7)과 다르게 형성할 수도 있다. 제1 개구부(182)의 폭(w7) 및 가이드 패턴층(180)의 폭(w8)은 특정 조건에 충족하는 값을 갖는데, 이에 대해서는 후술하기로 한다.
일 예에서 가이드 패턴층(180)은 네가티브형 포토레지스트층으로 형성할 수 있다. 이 경우 노광 및 현상을 통해 네가티브형 포토레지스트층으로 이루어진 가이드 패턴층(180)은 산성화 상태가 된다. 다른 예에서 가이드 패턴층(180)은 포티지티브형 포토레지스트층으로 형성할 수도 있다. 이 경우, 가이드 패턴층(180) 형성후 블랭크 노광 공정을 추가로 수행하여 포지티브형 포토레지스트층으로 이루어진 가이드 패턴층(180)이 산성화 상태가 되도록 한다. 가이드 패턴층(180)을 산성화함으로써, 후속 공정에서 제1 개구부(182) 내에 형성되는 두 상의 폴리머블록 중 어느 하나와 우선적으로 반응되도록 할 수 있다.
도 6 및 도 7을 참조하면, 가이드 패턴층(180) 사이의 중성층(150) 위에, 즉 제1 영역(110)의 중성층(150) 위에 제1 블록 코폴리머층(165)을 형성한다. 일 예에서 제1 블록 코폴리머층(165)은 스핀 코팅(spin coating) 방법을 사용하여 형성할 수 있다. 일 예에서 제1 블록 코폴리머층(165)은 두 개의 폴리머블록들이 1:1의 부피비로 공유 결합된 구조로 이루어질 수 있다. 본 예에서 제1 블록 코폴리머층(165)은 폴리스티렌(PS) 블록 및 폴리메틸메타크릴레이트(PMMA) 블록이 공유 결합된 구조의 폴리스티렌-폴리메틸메타크릴레이트(polystyrene-polymethylmethacrylate) 코폴리머이다. 그러나 이는 단지 하나의 예시일 뿐이며, 경우에 따라서는 다른 블록 코폴리머 물질, 예컨대 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-polybutylmethacrylate) 코폴리머, 폴리부타디엔-폴리디메틸실록산 (polybutadiene-polydimethylsiloxane) 코폴리머, 폴리부타디엔-폴리메틸메타크릴레이트(polybutadiene-polymethylmethacrylate) 코폴리머, 폴리부타디엔-폴리비닐피리딘 (polybutadiene-polyvinylpyridine) 코폴리머, 폴리부틸아크릴레이트-폴리메틸메타크릴레이트 (polybutylacrylate-polymethylmethacrylate) 코폴리머, 폴리부틸아크릴레이트-폴리비닐피리딘 (polybutylacrylate-polyvinylpyridine) 코폴리머, 폴리이소프렌-폴리비닐피리딘 (polyisoprene-polyvinylpyridine) 코폴리머, 폴리이소프렌-폴리메틸메타크릴레이트(polyisoprene-polymethylmethacrylate) 코폴리머, 폴리헥실아크릴레이트-폴리비닐피리딘 (polyhexylacrylate-polyvinylpyridine) 코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리메틸메타크릴레이트 (polyisobutylene-polymethylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리디메틸실록산 (polyisobutylene-polydimethylsiloxane) 코폴리머, 폴리부틸메타크릴레이트-폴리부틸아크릴레이트 (polybutylmethacrylate-polybutylacrylate) 코폴리머, 폴리에틸에틸렌-폴리메틸메타크릴레이트 (polyethylethylene-polymethylmethacrylate) 코폴리머, 폴리스티렌-폴리부틸메타크릴레이트 (polystyrene-polybutylmethacrylate), 폴리스티렌-폴리부타디엔(polystyrene-polybutadiene) 코폴리머, 폴리스티렌-폴리이소프렌 (polystyrene-polyisoprene) 코폴리머, 폴리스티렌-폴리메틸실록산 (polystyrene-polydimethylsiloxane) 코폴리머, 폴리스티렌-폴리비닐피리딘 (polystyrene-polyvinylpyridine) 코폴리머, 폴리에틸에틸렌-폴리비닐피리딘 (polyethylethylene-polyvinylpyridine), 폴리에틸렌-폴리비닐피리딘(polyethylene-polyvinylpyridine) 코폴리머, 폴리비닐피리딘-폴리메틸메타크릴레이트 (polyvinylpyridine-polymethylmethacrylate) 코폴리머, 폴리에틸렌옥사이드-폴리이소프렌 (polyethyleneoxide-polyisoprene) 코폴리머, 폴리에틸렌옥사이드-폴리부타디엔 polyethyleneoxide-polybutadiene) 코폴리머, 폴리에틸렌옥사이드-폴리스티렌(polyethyleneoxide-polystyrene) 코폴리머, 폴리에틸렌옥사이드-폴리메틸메타크릴레이트 (polyethyleneoxide-polymethylmethacrylate) 코폴리머, 폴리에틸렌옥사이드-폴리디메틸실록산 (polyethyleneoxide-polydimethylsiloxane) 코폴리머, 폴리스티렌-폴리에틸렌옥사이드 (polystyrene-polyethyleneoxide) 코폴리머일 수도 있다.
도 8 및 도 9를 참조하면, 제1 영역(110) 내의 제1 블록 코폴리머층(도 6 및 도 7의 165)을 제1 상의 제1 폴리머블록(161) 및 제2 상의 제1 폴리머블록(162)으로 상분리시킨다. 제1 블록 코폴리머층(165)에 대한 상분리는 어닐링(annealing)을 통해 수행할 수 있다. 제1 블록 코폴리머층(165)을 폴리스티렌-폴리메틸메타크릴레이트 코폴리머로 형성하는 경우, 어닐링에 의해 제1 블록 코폴리머층(165)은 폴리스티렌(PS) 블록인 제1 상의 제1 폴리머블록(161)과 폴리메틸메타크릴레이트(PMMA) 블록인 제2 상의 제1 폴리머블록(162)으로 상분리된다. 제1 상의 제1 폴리머블록(161) 및 제2 상의 제1 폴리머블록(162)은, 제1 방향을 따라 상호 교대로 배치되며, 제1 방향과 실질적으로 수직인 제2 방향을 따라서는 길게 연장되는 스트라이프 형태를 갖는다. 제1 상의 제1 폴리머블록(161)의 폭(w1)은 제1 상의 제1 폴리머블록(161)의 중합도에 따라 결정되며, 제2 상의 제1 폴리머블록(162)의 폭(w2)은 제2 상의 제1 폴리머블록(162)의 중합도에 따라 결정된다. 일 예에서 제1 상의 제1 폴리머블록(161)의 폭(w1)과 제2 상의 제1 폴리머블록(162)의 폭(w2)이 실질적으로 동일해지도록 제1 상의 제1 폴리머블록(161)의 중합도 및 제2 상의 제1 폴리머블록(162)의 중합도를 조절할 수 있다.
제1 블록 코폴리머층(165)을 폴리스티렌-폴리메틸메타크릴레이트 코폴리머로 형성하고, 가이드 패턴층(180)이 산성화 상태의 포토레지스트층으로 이루어진 경우, 가이드 패턴층(180)의 양 측면에는 제2 상의 제1 폴리머블록(162)가 배치된다. 이에 따라 제1 영역(110)의 양 가장자리에는 제2 상의 제1 폴리머블록(162)이 배치되며, 제1 영역(110)의 내부에는 제1 상의 제1 폴리머블록(161)과 제2 상의 제1 폴리머블록(162)이 교대로 배치된다. 제1 상의 제1 폴리머블록(161)의 폭(w1)과 제2 상의 제1 폴리머블록(162)의 폭(w2)이 실질적으로 동일할 경우, 제1 영역(110)의 폭, 즉 제1 개구부(도 4 및 도 5의 182)의 폭(w7)은 2ㅇn'ㅇw'를 만족하는 값을 갖는다. 여기서 n'는 제1 영역(110)에 배치되는 제1 상의 제1 폴리머블록(161)의 개수이고, w'는 제1 영역(110) 내부에 배치되는 제2 상의 제1 폴리머블록(162)의 폭(w2)을 의미한다. 이에 따라 제1 영역(110)의 양 가장자리에 배치되는 제2 상의 제1 폴리머블록(162)의 폭(W3)은 제1 영역(110) 내부에 배치되는 제2 상의 제1 폴리머블록(162)의 폭(W2)의 실질적으로 1/2이 된다.
도 10 및 도 11을 참조하면, 가이드 패턴층(도 8 및 도 9의 180)을 제거한다. 가이드 패턴층(180)을 포토레지스트층으로 형성한 경우, 가이드 패턴층(180)의 제거는 통상의 포토레지스트 현상액, 예컨대 수산화 테트라메틸암모늄(TMAH) 용액을 사용하여 수행할 수 있다. 가이드 패턴층(180)을 제거함에 따라 제2 영역(120)의 중성층(150)을 노출시키는 제2 개구부(192)가 만들어진다. 제2 개구부(192)의 양 가장자리에는 제1 영역(110)의 양 가장자리에 배치되는 제2 상의 제1 폴리머블록(162)이 노출된다.
도 12 및 도 13을 참조하면, 제1 영역(110)에서 상분리된 제1 폴리머블록들(161, 162) 위와 제2 영역(120)의 제2 개구부(192)에 의해 노출되는 중성층(150) 표면 위에 제2 블록 코폴리머층(175)을 형성한다. 일 예에서 제2 블록 코폴리머층(175)은 스핀 코팅(spin coating) 방법을 사용하여 형성할 수 있다. 일 예에서 제2 블록 코폴리머층(175)은 두 개의 폴리머블록들이 1:1의 부피비로 공유 결합된 구조로 이루어질 수 있다. 본 예에서 제2 블록 코폴리머층(175)은 폴리스티렌(PS) 블록 및 폴리메틸메타크릴레이트(PMMA) 블록이 공유 결합된 구조의 폴리스티렌-폴리메틸메타크릴레이트(polystyrene-polymethylmethacrylate) 코폴리머일 수 있다. 그러나 이는 단지 하나의 예시일 뿐이며, 경우에 따라서는 다른 블록 코폴리머 물질, 예컨대 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-polybutylmethacrylate) 코폴리머, 폴리부타디엔-폴리디메틸실록산 (polybutadiene-polydimethylsiloxane) 코폴리머, 폴리부타디엔-폴리메틸메타크릴레이트(polybutadiene-polymethylmethacrylate) 코폴리머, 폴리부타디엔-폴리비닐피리딘 (polybutadiene-polyvinylpyridine) 코폴리머, 폴리부틸아크릴레이트-폴리메틸메타크릴레이트 (polybutylacrylate-polymethylmethacrylate) 코폴리머, 폴리부틸아크릴레이트-폴리비닐피리딘 (polybutylacrylate-polyvinylpyridine) 코폴리머, 폴리이소프렌-폴리비닐피리딘 (polyisoprene-polyvinylpyridine) 코폴리머, 폴리이소프렌-폴리메틸메타크릴레이트(polyisoprene-polymethylmethacrylate) 코폴리머, 폴리헥실아크릴레이트-폴리비닐피리딘 (polyhexylacrylate-polyvinylpyridine) 코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리메틸메타크릴레이트 (polyisobutylene-polymethylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리디메틸실록산 (polyisobutylene-polydimethylsiloxane) 코폴리머, 폴리부틸메타크릴레이트-폴리부틸아크릴레이트 (polybutylmethacrylate-polybutylacrylate) 코폴리머, 폴리에틸에틸렌-폴리메틸메타크릴레이트 (polyethylethylene-polymethylmethacrylate) 코폴리머, 폴리스티렌-폴리부틸메타크릴레이트 (polystyrene-polybutylmethacrylate), 폴리스티렌-폴리부타디엔(polystyrene-polybutadiene) 코폴리머, 폴리스티렌-폴리이소프렌 (polystyrene-polyisoprene) 코폴리머, 폴리스티렌-폴리메틸실록산 (polystyrene-polydimethylsiloxane) 코폴리머, 폴리스티렌-폴리비닐피리딘 (polystyrene-polyvinylpyridine) 코폴리머, 폴리에틸에틸렌-폴리비닐피리딘 (polyethylethylene-polyvinylpyridine), 폴리에틸렌-폴리비닐피리딘(polyethylene-polyvinylpyridine) 코폴리머, 폴리비닐피리딘-폴리메틸메타크릴레이트 (polyvinylpyridine-polymethylmethacrylate) 코폴리머, 폴리에틸렌옥사이드-폴리이소프렌 (polyethyleneoxide-polyisoprene) 코폴리머, 폴리에틸렌옥사이드-폴리부타디엔 polyethyleneoxide-polybutadiene) 코폴리머, 폴리에틸렌옥사이드-폴리스티렌(polyethyleneoxide-polystyrene) 코폴리머, 폴리에틸렌옥사이드-폴리메틸메타크릴레이트 (polyethyleneoxide-polymethylmethacrylate) 코폴리머, 폴리에틸렌옥사이드-폴리디메틸실록산 (polyethyleneoxide-polydimethylsiloxane) 코폴리머, 폴리스티렌-폴리에틸렌옥사이드 (polystyrene-polyethyleneoxide) 코폴리머일 수도 있다. 제2 블록 코폴리머층(175)은 제1 블록 코폴리머층(165)과 동일한 물질층으로 형성할 수 있다.
도 14 및 도 15를 참조하면, 제2 블록 코폴리머층(도 12 및 도 13의 175)을 제1 상의 제2 폴리머블록(171) 및 제2 상의 제2 폴리머블록(172)으로 상분리시킨다. 제2 블록 코폴리머층(175)에 대한 상분리는 어닐링(annealing)을 통해 수행할 수 있다. 제2 블록 코폴리머층(175)을 폴리스티렌-폴리메틸메타크릴레이트 코폴리머로 형성하는 경우, 어닐링에 의해 제2 블록 코폴리머층(175)은 폴리스티렌(PS) 블록인 제1 상의 제2 폴리머블록(171)과 폴리메틸메타크릴레이트(PMMA) 블록인 제2 상의 제2 폴리머블록(172)으로 상분리된다.
제1 블록 코폴리머층(165) 및 제2 블록 코폴리머층(175)을 동일한 물질로 형성한 경우, 제1 영역(110)에서 제1 상의 제2 폴리머블록(171)은 하부의 제1 상의 제1 폴리머블록(161)에 정렬되어 배치되며, 제2 상의 제2 폴리머블록(172)은 하부의 제2 상의 제1 폴리머블록(162)에 정렬되어 배치된다. 이에 따라 제1 영역(110)에서 제1 상의 제2 폴리머블록(171) 및 제2 상의 제2 폴리머블록(172)은, 각각 제1 상의 제1 폴리머블록(161) 및 제2 상의 제1 폴리머블록(162)과 동일하게 제1 방향을 따라 상호 교대로 배치되며, 제1 방향과 실질적으로 수직인 제2 방향을 따라서는 길게 연장되는 스트라이프 형태를 갖는다. 또한 제1 영역(110)의 양 가장자리에는 제2 상의 제2 폴리머블록(172)이 배치된다.
제2 영역(120)에서도, 제1 영역(110)에서와 마찬가지로 제1 상의 제2 폴리머블록(171) 및 제2 상의 제2 폴리머블록(172)이 제1 방향을 따라 상호 교대로 배치되며, 제1 방향과 실질적으로 수직인 제2 방향을 따라서는 길게 연장되는 스트라이프 형태를 갖도록 배치된다. 제1 영역(110)의 양 가장자리에 제2 상의 제1 폴리머블록(162) 및 제2 상의 제2 폴리머블록(172)이 배치됨에 따라 제2 영역(120)의 양 가장자리에도 제2 상의 제2 폴리머블록(172)이 배치된다. 제1 상의 제2 폴리머블록(171)의 폭(w4')과 제2 상의 제2 폴리머블록(172)의 폭(w5')이 실질적으로 동일할 경우, 제2 영역(120)의 폭, 즉 가이드 패턴층(도 4 및 도 5의 180)의 폭(w7)은 2ㅇn"ㅇw"를 만족하는 값을 갖는다. 여기서 n"는 제2 영역(120)에 배치되는 제1 상의 제2 폴리머블록(171)의 개수이고, w"는 제2 영역(120) 내부에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(w5')을 의미한다. 이에 따라 제2 영역(120)의 양 가장자리에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(W6')은 제2 영역(120) 내부에 배치되는 제2 상의 제2 폴리머블록(172)의 폭(W5')의 실질적으로 1/2이 된다.
도 16 및 도 17을 참조하면, 제1 영역(110) 및 제2 영역(120)의 제2 상의 제2 폴리머블록(도 14 및 도 15의 172)과 제1 영역(110)의 제2 상의 제1 폴리머블록(도 14 및 도 15의 162)을 제거한다. 이에 따라 제1 영역(110)에서는 제1 상의 제1 폴리머블록(161) 및 제1 상의 제2 폴리머블록(171)만 남고, 제2 영역(120)에서는 제1 상의 제2 폴리머블록(171)만 남는다. 제1 영역(110) 및 제2 영역(120)의 제2 상의 제2 폴리머블록(도 14 및 도 15의 172)과 제1 영역(110)의 제2 상의 제1 폴리머블록(도 14 및 도 15의 162)의 제거는 자외선(UV) 조사 후 현상액을 이용하여 수행할 수 있다.
도 18 및 도 19를 참조하면, 제1 영역(110)의 제1 상의 제1 폴리머블록(161) 및 제1 상의 제2 폴리머블록(171)과, 제2 영역(120)의 제1 상의 제2 폴리머블록(171)을 식각마스크로 식각 공정을 수행하여 중성층(150) 및 패턴 대상층(140)의 노출 부분을 순차적으로 제거한다. 이에 따라 기판(130) 위에는 패턴(142) 및 중성층패턴(152)이 만들어진다.
도 20 및 도 21을 참조하면, 제1 영역(110)의 제1 상의 제1 폴리머블록(161) 및 제1 상의 제2 폴리머블록(171)과, 제2 영역(120)의 제1 상의 제2 폴리머블록(171)을 제거하고, 이어서 중성층 패턴(152)을 제거한다. 이에 따라 기판(130) 위에는 연속적인 라인 앤 스페이스(line and space) 형태의 패턴(142)만 남게 된다.
본 출원에 따르면, 블록 코폴리머를 이용하여 일 방향을 따라 연속적인 라인 앤 스페이스 형태의 패턴을 형성할 수 있도록 하는 구조체를 제공할 수 있다. 이와 같은 구조체는, 선격자를 포함하는 편광판의 제조, 반사형 액정표시장치의 반사 렌즈의 형성 등에 이용할 수 있다. 위 구조체는 독립적인 편광판의 제조에 사용될 뿐만 아니라, 표시 패널과 일체형인 편광부의 형성에도 이용할 수 있다. 예컨대, 박막 트랜지스터를 포함하는 어레이(array) 기판이나, 컬러필터 기판 상에 직접적으로 편광부를 형성하는 공정에 이용할 수 있다. 위 구조체는 트랜지스터, 메모리의 제작을 위한 주형, 배선 구조체와 같은 전기 전자 부품의 주형, 태양 전지와 연료 전지의 촉매 제작을 위한 주형, 식각 마스크와 유기 다이오드(OLED) 셀 제작을 위한 주형 및 가스 센서 제작을 위한 주형에 이용할 수 있다.
상술한 본 출원에 따른 방법 및 구조체들은 집적 회로 칩(integrated circuit chip) 제조에 사용될 수 있다. 결과의 집적 회로 칩은 웨이퍼 형태(raw wafer form)나 베어 다이(bare die) 또는 패키지 형태(package form)으로 제조자에 의해 배포될 수 있다. 칩은 단일 칩 패키지(single chip package)나 멀티칩 패키지 chip package) 형태로 제공될 수 있다. 또한, 하나의 칩은 다른 집적 회로 칩에 집적되거나 별도의 회로 요소(discrete circuit element)에 집적될 수 있다. 하나의 칩은 마더보드(mother board)와 같은 중간 제품(intermediate product)이나 최종 제제품(end product) 형태의 한 부품으로 다른 신호 프로세싱 소자(signal processing device)를 이루도록 집적될 수 있다. 최종 제품은 집적 회로 칩을 포함하는 어떠한 제품일 수 있으며, 장난감이나 저성능 적용 제품(application)으로부터 고성능 컴퓨터 제품일 수 있으며, 표시장치(display)나 키보드(keyboard) 또는 다른 입력 수단(input device) 및 중앙연산장치(central processor)를 포함하는 제품일 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
110...제1 영역 120...제2 영역
130...기판 140...패턴 대상층
150...중성층 160...제1 블록 코폴리머층
161...제1 상의 제1 폴리머블록 162...제2 상의 제1 폴리머블록
170...제2 블록 코폴리머층 171...제1 상의 제2 폴리머블록
172...제2 상의 제2 폴리머블록

Claims (24)

  1. 기판의 제1 영역 위에 배치되는 제1 블록 코폴리머층; 및
    상기 기판의 제1 영역 위에서는 상기 제1 블록 코폴리머층 위에 배치되고, 상기 기판의 제2 영역 위에서는 상기 기판 위에 배치되는 제2 블록 코폴리머층을 포함하는 패턴 형성을 위한 구조.
  2. 제1항에 있어서,
    상기 제1 영역 및 제2 영역은 제1 방향을 따라 교대로 배치되는 패턴 형성을 위한 구조.
  3. 제1항에 있어서,
    상기 제1 블록 코폴리머층은 제1 상의 제1 폴리머블록 및 제2 상의 제1 폴리머블록으로 상분리된 상태를 갖고, 상기 제2 블록 코폴리머층은 제1 상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록으로 상분리된 상태를 갖는 패턴 형성을 위한 구조.
  4. 제3항에 있어서,
    상기 제1 영역에서 상기 제1상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록은 각각 상기 제1 상의 제1 폴리머블록 및 제2 상의 제1 폴리머블록 위에 배치되는 패턴 형성을 위한 구조.
  5. 제4항에 있어서,
    상기 제1 상의 제1 폴리머블록 및 제2 상의 제1 폴리머블록과, 상기 제1 상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록은 제1 방향을 따라 교대로 배치되는 패턴 형성을 위한 구조.
  6. 제5항에 있어서,
    상기 제1 상의 제1 폴리머블록 및 제2 상의 제1 폴리머블록과, 상기 제1 상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록은 상기 제1 방향과 실질적으로 수직인 제2 방향을 따라 길게 배치되는 스트라이프 형태를 갖는 패턴 형성을 위한 구조.
  7. 제5항에 있어서,
    상기 제2 영역에 접하는 제1 영역의 양 가장자리에는 제2 상의 제1 폴리머블록 및 제2상의 제2 폴리머블록의 적층 구조가 배치되고, 상기 제1 영역에 접하는 제2 영역의 양 가장자리에는 제2 상의 제2 폴리머블록이 배치되는 패턴 형성을 위한 구조.
  8. 제7항에 있어서,
    상기 제1 영역의 양 가장자리에 배치되는 제2 상의 제1 폴리머블록 및 제2상의 제2 폴리머블록의 폭은 제1 영역의 내부에 배치되는 제2 상의 제1 폴리머블록 및 제2상의 제2 폴리머블록의 폭의 실질적으로 1/2인 패턴 형성을 위한 구조.
  9. 제8항에 있어서,
    상기 제1 영역의 폭은 2ㅇn'ㅇw' (여기서 n'는 상기 제1 영역에 배치되는 제1 상의 제1 폴리머블록의 개수이고, w'는 상기 제1 영역 내부에 배치되는 제2 상의 제1 폴리머블록의 폭)을 만족하는 값으로 이루어지는 패턴 형성을 위한 구조.
  10. 제7항에 있어서,
    상기 제2 영역의 양 가장자리에 배치되는 제2 상의 제2 폴리머블록의 폭은 제2 영역의 내부에 배치되는 제2 상의 제2 폴리머블록의 폭의 실질적으로 1/2인 패턴 형성을 위한 구조.
  11. 제10항에 있어서,
    상기 제2 영역의 폭은 2ㅇn"ㅇw" (여기서 n"는 상기 제2 영역에 배치되는 제1 상의 제2 폴리머블록의 개수이고, w"는 상기 제2 영역 내부에 배치되는 제2 상의 제1 폴리머블록의 폭)을 만족하는 값으로 이루어지는 패턴 형성을 위한 구조.
  12. 제1항에 있어서,
    상기 기판 위에 배치되는 중성층을 더 포함하는 패턴 형성을 위한 구조.
  13. 제1 영역 및 제2 영역을 갖는 기판의 패턴 대상층 위에 중성층을 형성하는 단계;
    상기 제2 영역의 중성층 위에 가이드 패턴층을 형성하는 단계;
    상기 제1 영역의 중성층 위에 제1 블록 코폴리머층을 형성하는 단계;
    상기 제1 블록 코폴리머층을 제1 상의 제1 폴리머블록 및 제2 상의 제1 폴리머블록으로 상분리하는 단계;
    상기 가이드 패턴층을 제거하는 단계;
    상기 제1 영역 및 제2 영역에 제2 블록 코폴리머층을 형성하는 단계;
    상기 제2 블록 코폴리머층을 제1 상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록으로 상분리하는 단계;
    상기 제2 상의 제1 폴리머블록 및 제2 상의 제2 폴리머블록을 제거하는 단계; 및
    상기 제1 상의 제1 폴리머블록 및 제1 상의 제1 폴리머블록을 식각마스크로 상기 패턴 대상층을 패터닝하는 단계를 포함하는 패턴 형성 방법.
  14. 제13항에 있어서,
    상기 제1 영역 및 제2 영역은 제1 방향을 따라 교대로 배치되는 패턴 형성 방법.
  15. 제13항에 있어서,
    상기 가이드 패턴층은, 네가티브형 포토레지스트층을 사용하여 형성하는 패턴 형성 방법.
  16. 제13항에 있어서,
    상기 가이드 패턴층은, 포티지브형 포토레지스트층을 사용하여 형성하는 패턴 형성 방법.
  17. 제16항에 있어서,
    상기 가이드 패턴층을 형성한 후에 블랭크 노광을 수행하는 단계를 더 포함하는 패턴 형성 방법.
  18. 제13항에 있어서,
    상기 제1 블록 코폴리머층을 제1 상의 제1 폴리머블록 및 제2 상의 제1 폴리머블록으로 상분리하는 단계는, 상기 제1 영역의 양 가장자리에 상기 제2 상의 제1 폴리머블록이 배치되도록 수행하는 패턴 형성 방법.
  19. 제18항에 있어서,
    상기 제1 영역의 양 가장자리에 배치되는 제2 상의 제1 폴리머블록의 폭은 상기 제1 영역 내부에 배치되는 제2 상의 제1 폴리머블록의 폭의 실질적으로 1/2이 되도록 하는 패턴 형성 방법.
  20. 제19항에 있어서,
    상기 제1 영역의 폭은, 2ㅇn'ㅇw' (여기서 n'는 상기 제1 영역에 배치되는 제1 상의 제1 폴리머블록의 개수이고, w'는 상기 제1 영역 내부에 배치되는 제2 상의 제1 폴리머블록의 폭)을 만족하는 값으로 설정하는 패턴 형성 방법.
  21. 제13항에 있어서,
    상기 제2 블록 코폴리머층을 제1 상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록으로 상분리하는 단계는, 상기 제2 영역의 양 가장자리에 상기 제2 상의 제2 폴리머블록이 배치되도록 수행하는 패턴 형성 방법.
  22. 제21항에 있어서,
    상기 제2 영역의 양 가장자리에 배치되는 제2 상의 제2 폴리머블록의 폭은 상기 제2 영역 내부에 배치되는 제2 상의 제2 폴리머블록의 폭의 실질적으로 1/2이 되도록 하는 패턴 형성 방법.
  23. 제22항에 있어서,
    상기 제2 영역의 폭은, 2ㅇn"ㅇw" (여기서 n"는 상기 제2 영역에 배치되는 제1 상의 제2 폴리머블록의 개수이고, w"는 상기 제2 영역 내부에 배치되는 제2 상의 제1 폴리머블록의 폭)을 만족하는 값으로 설정하는 패턴 형성 방법.
  24. 제13항에 있어서,
    상기 제2 블록 코폴리머층을 제1 상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록으로 상분리하는 단계는, 상기 제1 영역에서 상기 제1 상의 제2 폴리머블록 및 제2 상의 제2 폴리머블록이 상기 제1 상의 제1 폴리머블록 및 제2 상의 제2 폴리머블록에 각각 정렬되어 배치되도록 수행하는 패턴 형성 방법.
KR1020140014899A 2014-02-10 2014-02-10 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법 KR102176758B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140014899A KR102176758B1 (ko) 2014-02-10 2014-02-10 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
US14/326,046 US9257281B2 (en) 2014-02-10 2014-07-08 Methods of fabricating a pattern using the block co-polymer materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140014899A KR102176758B1 (ko) 2014-02-10 2014-02-10 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20150094823A true KR20150094823A (ko) 2015-08-20
KR102176758B1 KR102176758B1 (ko) 2020-11-10

Family

ID=53775536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140014899A KR102176758B1 (ko) 2014-02-10 2014-02-10 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법

Country Status (2)

Country Link
US (1) US9257281B2 (ko)
KR (1) KR102176758B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105384145A (zh) * 2015-11-19 2016-03-09 中国科学院微电子研究所 一种内嵌式纳米森林结构及其制备方法
KR20180013741A (ko) * 2016-07-29 2018-02-07 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 코폴리머 다층 전해질을 사용한 네거티브 톤 현상 방법 및 이로부터 제조된 물품
WO2018067671A1 (en) * 2016-10-04 2018-04-12 Brewer Science Inc. Chemically patterned guide layers for use in chemoepitaxy directing of block co-polymers
KR20180049101A (ko) * 2015-09-24 2018-05-10 도쿄엘렉트론가부시키가이샤 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107227B1 (ko) * 2013-12-02 2020-05-07 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
KR20150101875A (ko) * 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US9607887B1 (en) * 2015-09-09 2017-03-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US10304803B2 (en) 2016-05-05 2019-05-28 Invensas Corporation Nanoscale interconnect array for stacked dies
US9910355B2 (en) * 2016-07-29 2018-03-06 Rohm And Haas Electronic Materials Llc Method of negative tone development using a copolymer multilayer electrolyte and articles made therefrom
TWI669496B (zh) * 2016-09-26 2019-08-21 美商羅門哈斯電子材料有限公司 氣體感測器及其製造方法
WO2018102340A1 (en) * 2016-12-02 2018-06-07 Massachusetts Institute Of Technology Multi-scale block copolymer coating that induces hydrophobic properties
TWI688776B (zh) * 2016-12-30 2020-03-21 美商陶氏全球科技責任有限公司 氣體感測器及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100014768A (ko) * 2007-02-08 2010-02-11 마이크론 테크놀로지, 인크. 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법
US20120273460A1 (en) * 2011-04-29 2012-11-01 Industry-University Cooperation Foundation Sogang University Random copolymer for forming neutral surface and methods of manufacturing and using the same
US20130140272A1 (en) * 2010-09-09 2013-06-06 Roelof Koole Lithography using self-assembled polymers

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9372398B2 (en) 2012-03-02 2016-06-21 Wisconsin Alumni Research Foundation Patterning in the directed assembly of block copolymers using triblock or multiblock copolymers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100014768A (ko) * 2007-02-08 2010-02-11 마이크론 테크놀로지, 인크. 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법
US20130140272A1 (en) * 2010-09-09 2013-06-06 Roelof Koole Lithography using self-assembled polymers
US20120273460A1 (en) * 2011-04-29 2012-11-01 Industry-University Cooperation Foundation Sogang University Random copolymer for forming neutral surface and methods of manufacturing and using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049101A (ko) * 2015-09-24 2018-05-10 도쿄엘렉트론가부시키가이샤 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
CN105384145A (zh) * 2015-11-19 2016-03-09 中国科学院微电子研究所 一种内嵌式纳米森林结构及其制备方法
KR20180013741A (ko) * 2016-07-29 2018-02-07 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 코폴리머 다층 전해질을 사용한 네거티브 톤 현상 방법 및 이로부터 제조된 물품
WO2018067671A1 (en) * 2016-10-04 2018-04-12 Brewer Science Inc. Chemically patterned guide layers for use in chemoepitaxy directing of block co-polymers
US10366887B2 (en) 2016-10-04 2019-07-30 Brewer Science, Inc. Method of using chemically patterned guide layers in chemoepitaxy directing of block co-polymers

Also Published As

Publication number Publication date
US9257281B2 (en) 2016-02-09
KR102176758B1 (ko) 2020-11-10
US20150228475A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
KR102176758B1 (ko) 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
KR102166522B1 (ko) 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
US9190274B2 (en) Methods of fabricating fine patterns
US9437452B2 (en) Method of forming a fine pattern by using block copolymers
US8183138B2 (en) Methods for forming nanodots and/or a patterned material during the formation of a semiconductor device
KR102156409B1 (ko) 패턴 형성 방법
JP4407770B2 (ja) パターン形成方法
JP5359430B2 (ja) パターン形成方法、インプリントモールド及びフォトマスク
KR102107227B1 (ko) 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법
KR20150064264A (ko) 나노 스케일 형상 구조 및 형성 방법
KR20160105660A (ko) 서로 다른 형상의 패턴들 형성 방법
KR20160121059A (ko) 미세 패턴 형성 방법
JP5090625B2 (ja) 半導体デバイスを形成する方法およびシステム
US7678626B2 (en) Method and system for forming a thin film device
US8470515B2 (en) Method of forming an etch mask
JP2012023242A (ja) パターン製造方法およびパターン形成体
US9034766B2 (en) Pattern formation method
JP2011167780A (ja) パターン形成方法およびパターン形成体
JP5837525B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
JP5440071B2 (ja) パターン形成方法、パターン形成体
KR20180054956A (ko) 스페이서를 이용한 미세 패턴 형성 방법
KR20180058125A (ko) 임프린트 공정을 이용한 패턴 형성 방법
KR20180086818A (ko) 오버레이 버니어를 포함하는 패턴 형성 방법 및 이를 이용하여 제조된 임프린트 템플레이트

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant