JP4005927B2 - スペーサ技術を用いるナノサイズインプリント用スタンプ - Google Patents
スペーサ技術を用いるナノサイズインプリント用スタンプ Download PDFInfo
- Publication number
- JP4005927B2 JP4005927B2 JP2003018275A JP2003018275A JP4005927B2 JP 4005927 B2 JP4005927 B2 JP 4005927B2 JP 2003018275 A JP2003018275 A JP 2003018275A JP 2003018275 A JP2003018275 A JP 2003018275A JP 4005927 B2 JP4005927 B2 JP 4005927B2
- Authority
- JP
- Japan
- Prior art keywords
- imprint
- spacer
- imprint stamp
- wide area
- nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
- B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
- B29C59/022—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing characterised by the disposition or the configuration, e.g. dimensions, of the embossments or the shaping tools therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C99/00—Subject matter not provided for in other groups of this subclass
- B81C99/0075—Manufacture of substrate-free structures
- B81C99/009—Manufacturing the stamps or the moulds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
- B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
- B29C59/022—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing characterised by the disposition or the configuration, e.g. dimensions, of the embossments or the shaping tools therefor
- B29C2059/023—Microembossing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/03—Processes for manufacturing substrate-free structures
- B81C2201/036—Hot embossing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/2457—Parallel ribs and/or grooves
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/2457—Parallel ribs and/or grooves
- Y10T428/24579—Parallel ribs and/or grooves with particulate matter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24595—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness and varying density
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は全般に、スペーサ技術を用いるナノメートルサイズのインプリント用スタンプを形成する構造および方法に関する。より具体的には、本発明は、その結果として得られるインプリント用スタンプが、そのインプリント用スタンプが形成される基板の表面積の概ね全体を占有することができ、またそのインプリント用スタンプが、インプリント用スタンプ間で異なる複雑な形状を有することができる、スペーサ技術を用いるナノメートルサイズのインプリント用スタンプを形成する構造および方法に関する。
【0002】
【従来の技術】
ナノインプリントリソグラフィは、ナノサイズ(数十ナノメートル程度)のパターンを得るための有望な技術である。ナノサイズのパターンを形成する際に重要なステップは、ナノサイズのパターンと相補的な形状を有するパターンを含むインプリント用スタンプを最初に形成することである。
【0003】
図1(a)では、従来のナノインプリントリソグラフィプロセスが、複数のインプリントパターン202がその上に形成されたインプリント用スタンプ200を含む。図1(b)では、インプリントパターン202は、隣接する線204との間を複数の空間206によって分離された複数の線204を有する、簡単な線および空間パターンから構成される。インプリント用スタンプ200を特別に設計されたマスク層203上に押圧することにより(破線の矢印201を参照)、マスク層203の厚みがインプリントパターン202(図1(a)を参照)に応じて変化し、インプリントパターン202がマスク層203に複製されるようになる。
【0004】
典型的には、マスク層203はポリマーのような材料から形成される。たとえば、マスク層203のためにフォトレジスト材料を用いることができる。マスク層203は支持基板205上に堆積される。マスク層203内にインプリントパターン202を複製し、かつマスク層203の全面積を覆うために、ステップ・アンド・リピートプロセスを用いて、インプリント用スタンプ200がマスク層203に繰返し押圧される。
【0005】
図2では、ステップ・アンド・リピートプロセス後に、マスク層203は、インプリントパターン202の形状と相補的な形状を有する複数のナノサイズの圧痕207を含む。次に図3では、マスク層203は異方性エッチング(すなわち、方向性の高いエッチング)されて、マスク層203内にナノサイズのパターン209が形成される。典型的には、支持基板205、あるいはマスク層203と支持基板205との間に配置される別の層(図示せず)が、異方性エッチングのためのエッチストップとしての役割を果たす。別法では、マスク層203は、下側をなす層のためのエッチングマスクとしての役割を果たすことができ(図7(a)〜図7(d)の参照番号208を参照されたい)、ナノサイズの圧痕207のパターンが、後続の異方性エッチングプロセスによって下層に複製される。
【0006】
図4(a)では、従来のインプリント用スタンプ200上へのインプリントパターン202の形成が、基板215上に薄膜材料の層(211、213)を交互に堆積して、基板215から外側に延在する多層薄膜210を形成することにより開始される。その後、多層薄膜210は、破線の矢印Sによって示される方向に沿って、複数の個別の部分ΔSにスライスされる。たとえば、図4(b)では、基板215として、その上に多層薄膜210が堆積された半導体材料のウェーハを用いることができる。多層薄膜210の全ての層が堆積された後に、ウェーハ(すなわち基板215)はスライスされ、個別の部分ΔSが形成される。
【0007】
図5(a)では、個別の部分ΔSは多層薄膜210の一部と、基板215の一部とを含む。図5(b)および図5(c)では、個別の部分ΔSが選択的にエッチングされ、インプリントパターン202が画定される。交互に堆積された層(211、213)間のエッチング速度の差によって、層のうちの一方が他方の層よりも速くエッチングされるようになり、結果として、交互に堆積された層(211、213)間に高さの差が生じる。それらの高さの差がインプリントパターン202を画定する。
【0008】
従来のインプリントスタンプ200の1つの欠点は、図5(b)、図5(c)および図6に示されるようにインプリントパターン202がインプリント用スタンプ200の利用可能な領域の一部にしか形成されないことである。インプリントパターン202は、パターン形成できない領域NAよりも著しく小さなインプリント領域IAを占有する。結果として、利用可能な領域の一部のみがインプリントパターン202によって用いられる。
【0009】
従来のインプリントスタンプ200の第2の欠点は、図6に示されるようにインプリントパターン202が簡単な線および空間パターン(204、206)から構成されることである。結果として、形成されるナノサイズの圧痕207も簡単な線および空間パターンに制限される。なぜなら、圧痕207はインプリントパターン202と相補的な形状を有するためである。
【0010】
図7(a)では、インプリントスタンプ200がマスク層203上に押圧され(201)、マスク層203内のインプリントパターン202の簡単な線204および空間206のパターンが複製される。図7(b)では、押圧ステップ後に、マスク層203は、その中に複製された相補的な形状のナノサイズの圧痕207を含む。上記のように、ナノサイズの圧痕207も、204’および206’としてそれぞれ示される簡単な線および空間パターンを有する。
【0011】
図7(c)では、空間パターン206’が下層208の上側表面208’と一致し、線パターン204’が上側表面208’から外側に延在するまで、マスク層203が異方性エッチングされる。線および空間パターン(204’、206’)は後続の異方性エッチングステップのためのエッチングマスクとしての役割を果たすであろう。次に図7(d)では、線および空間パターン(204’、206’)によって形成されるマスクを通して下層208が異方性エッチングされ、ナノサイズパターン209が画定される。
【0012】
図7(a)〜図7(d)に示されるような従来のインプリントプロセスの別の欠点は、インプリントスタンプ200のインプリント領域IAおよびパターン形成できない領域NAがナノサイズパターン209において複製され、基板205の利用可能な領域のうちの小さな部分だけがパターン形成された領域PAによって示されるようなナノサイズパターン209を含み、基板205の大部分がパターン形成されない領域UAとして残されるようになることである。たとえば、パターン形成される領域PAは数ミクロンになり、パターン形成されない領域UAは数百ミクロン以上になる可能性がある。
【0013】
ステップ・アンド・リピートプロセスを用いて、マスク層203のより大きな領域上にインプリントパターン202を繰返し押圧することができるが、そのプロセスの結果として、マスク層203からある量の材料がインプリントパターン202に接着することにより、あるいは繰返し押圧するステップに起因するインプリントパターン202の摩耗によって、プリントに欠陥が生じるようになる。さらに、ステップ・アンド・リピートプロセスは、上記の簡単な線および空間パターン(204、206)によって加えられる制限に対処しない。
【0014】
【発明が解決しようとする課題】
それゆえ本発明の目的は、大きな領域上に形成されることができるナノサイズのインプリント用スタンプを提供することである。また、本発明の目的は複雑なパターンおよび形状を含むことができるナノサイズのインプリント用スタンプを提供することである。
【0015】
【課題を解決するための手段】
本発明のナノサイズインプリントスタンプは上記の欠点および制限を解消する。本発明のワイドエリア・ナノサイズインプリント用スタンプは、基板の利用可能な表面積の概ね全てを占有することができる複数のインプリントスタンプを含み、それにより、インプリントパターンが利用可能な領域の一部にしか形成されなかった従来のインプリントスタンプの欠点のうちの1つを解決する。本発明のインプリントスタンプは、インプリントスタンプの間で変更することができる複雑な所定形状を有し、それにより、従来のインプリントスタンプの簡単な線および空間パターンに関する制限を解消する。さらに、本発明のインプリント用スタンプは、広い領域にわたって形成されることができ、それにより、従来のインプリントスタンプのパターン形成できない領域に関連する欠点も解決される。
【0016】
本発明の他の態様および利点は、一例として本発明の原理を示す、添付の図面とともに取り上げられる以下に記載される詳細な説明から明らかになるであろう。
【0017】
【発明の実施の形態】
以下に記載される詳細な説明およびいくつかの図面において、類似の要素は類似の参照番号で特定される。
【0018】
説明のための図面に示されるように、本発明は、その上に利用可能な領域を画定されたベース表面を含む基板によって支持されるワイドエリア・ナノサイズインプリント用スタンプにおいて具現される。複数のインプリントスタンプがベース表面と接触し、ベース表面から外側に延在する。インプリントスタンプは互いから離隔して配置され、ベース表面の利用可能な領域の概ね全てを占有する。各インプリントスタンプは所定の形状を有しており、相対して配置される側面を有する微小機構と、相対する側面上に形成され、その側面から外側に延在する複数のスペーサとを含む。スペーサおよび微小機構もベース表面から外側に延在し、スペーサおよび微小機構は、インプリントプロファイルを画定するためにスペーサおよび微小機構の間で異なる高さおよび幅を含む。そのインプリントプロファイルは、マスク層上にパターンとして刻印されることができる複雑な形状を画定することができる。
【0019】
図8では、基板11が、ベース表面13の幅Wと長さLとの積によって、利用可能な領域AU=W*Lのように画定される利用可能な領域AUを有するベース表面13を含む。図8には長方形の形状が示されるが、本発明はその形状には限定されず、たとえば、円形のような他の形状を用いることができ、利用可能な領域AUを、選択された形状に基づいて決定することができる。たとえば、円形の場合の利用可能な領域AUは、AU=2π*r2になるであろう。複数のインプリントスタンプ20がベース表面13と接触し、ベース表面13から外側に延在する(以下に説明される)。インプリントスタンプ20は互いから離隔して配置され、インプリントスタンプ20が利用可能な領域AUの概ね全てを占有するようにベース表面13上に配置される。
【0020】
図8および図10では、各インプリントスタンプ20は所定の形状を有しており、ベース表面13から外側に延在し、相対する側面(22a、22b)を含む微小機構21を含む。各インプリントスタンプ20はさらに、微小機構21の相対する側面(22a、22b)から横方向外側に延在する複数のスペーサ23(図10には2つが示される)を含み、スペーサ23もベース表面13から外側に延在する。微小機構21およびスペーサ23は、インプリントプロファイル24を画定するために、微小機構21およびスペーサ23の間で異なる高さおよび幅を含む(以下に説明する)。
【0021】
図9では、スペーサ23が、たとえば化学気相成長(CVD)あるいは原子層堆積(ALD)のようなマイクロエレクトロニクス分野においてよく知られている堆積プロセスを用いて微小機構21およびベース表面13上にスペーサ層23aのための材料を堆積することにより形成されることができる。スペーサ層23aのための材料は微小機構21およびベース表面13上にコンフォーマルに堆積され、相対する側面(22a、22b)上の材料の第1の厚みt1が、ベース表面13上、および微小機構21の上側表面25上の材料の第2の厚みt2に概ね等しく(t1 t2)なるようにすることが好ましい。すなわち、材料の横方向の成長速度は、材料の縦方向の成長速度と概ね等しい。上側表面25およびベース表面13上に堆積されるスペーサ層23aの部分は、破線の矢印Eによって示される好ましいエッチング方向においてより速いエッチング速度で材料をエッチングする、たとえば異方性エッチングのような選択性の高いエッチングプロセスを用いて除去される。結果として、上側表面25およびベース表面13を覆う材料が除去され、相対する側面(22a、22b)を覆う材料は残されて、図10に示されるようなスペーサ23が形成される。
【0022】
図11(a)では、複数の微小機構21が基板11のベース表面13上に形成される。スペーサ23のための材料をコンフォーマルに堆積し、次に選択的にエッチングした後に、図11(b)に示されるように、相対する側面(22a、22b)上に複数のスペーサ23が形成される。
【0023】
必要に応じて堆積プロセスを繰り返して、図11(c)および図11(d)に示されるようにさらに多くのスペーサ23を形成することができる。各堆積ステップの後に選択的なエッチングステップが続く。
【0024】
図11(e)では、所望の数のスペーサ23が形成された後に、その複数の微小機構21およびそれらの関連するスペーサ23は、たとえば化学機械平坦化(CMP)のような平坦化プロセスによって平坦化される(すなわち、概ね平坦に成形される)。平坦化ステップの後に、その微小機構21およびそれらの関連するスペーサ23は、概ね均一な高さh0だけベース表面13から外側に延在する。
【0025】
図11(f)では、ワイドエリア・ナノサイズインプリント用スタンプ10が、微小機構21およびスペーサ23を選択的にエッチングすることにより形成される。たとえば、エッチング剤は、微小機構21だけをエッチングし、微小機構21の高さ(すなわち、それらがベース表面13から外側に延在する高さ)がエッチング時間とともに減少するように選択されることができる。結果として、エッチングプロセス後には、その微小機構21とそれらの関連するスペーサ23との間に高さの変化が生じる(h1およびh2)。それらの高さの変化(h1およびh2)は、各インプリントスタンプ20のためのインプリントプロファイル24を画定する。
【0026】
種々のスペーサ23および微小機構21が形成される材料に応じて、エッチング剤によってターゲットにされない材料をエッチングすることなく、その材料のうちの1つあるいは複数のみをエッチングし、その材料の高さを減少させるようなエッチング剤を選択することができる。結果として、エッチングプロセス後に、各インプリントスタンプ20のインプリントプロファイル24を画定するスペーサ23および微小機構21の間に高さの変化が生じるであろう。
【0027】
各インプリントスタンプ20の所定の形状は、微小機構21およびスペーサ23を画定するために用いられるリソグラフィプロセス、微小機構21およびスペーサ23のために用いられる材料、および各インプリントスタンプ20のインプリントプロファイル24を画定するために用いられるエッチング剤およびエッチングプロセスを含むいくつかの要因によって画定される。その所定の形状は、全てのインプリントスタンプ20の間で同一の形状にすることができるか、全てのインプリントスタンプ20の間で異なる形状にすることができるか、あるいは全てのインプリントスタンプ20の間で同一の形状と異なる形状とを組み合わせることができる。
【0028】
図11(f)では、インプリントスタンプ20の所定の形状は、全てのインプリントスタンプ20の間で同一である。対照的に、図14および図15では、インプリントスタンプ20は、全てのインプリントスタンプ20(2つが示される)の間で異なる所定の形状を有する。図11(f)、図14および図15に示されるように、インプリントスタンプ20は、複雑な形状を画定するインプリントプロファイル24を有することができる。
【0029】
図12(a)〜図12(c)では、図14のインプリントスタンプ20のための複雑な形状が、最初にベース表面13上に微小機構21を堆積することにより形成される。図12(a)では、微小機構21は円形と菱形とを有する。しかしながら、それらの形状は一例にすぎず、本発明は、ここに記載される形状だけに限定されるものと解釈されるべきではない。同様に、図12(b)では、微小機構23の形状と一致する形状を有するスペーサ23が、ベース表面13上と、相対する側面(22a、22b)(図示せず)上とに形成される。図12(c)では、さらに別のスペーサ23の層が、以前に形成されたスペーサ23の層上に形成される。
【0030】
図13(a)〜図13(c)は、図12(c)の破線AAに沿って見た断面図である。図13(a)では、隣接するインプリントスタンプ20間に充填材層31が配置される。平坦化ステップを用いて構造全体が平坦化され、充填材層31、微小機構21およびスペーサ23が概ね均一な高さh0だけベース表面13から外側に延在し、破線xによって示されるように概ね平坦な表面が画定されるようにする。
【0031】
図14では、1回あるいは複数回の選択的なエッチングステップの後に、スペーサ23および充填材層31が、図13(c)の微小機構21より速いエッチング速度でエッチングされ、結果として、微小機構21がベース表面13から最も外側に延在するようになる。さらに、スペーサ23のために用いられるエッチング速度および材料の差によって、スペーサ23の最も内側の部分が、スペーサ23の最も外側の部分より遠くへ、ベース表面13から外側に延在するようになる。結果として、図14のインプリントスタンプ20は、同心状の円形および矩形を画定するインプリントプロファイル24を有する。図15では、インプリントパターン20のための他の実現可能な複雑な形状が示される。リソグラフィプロセスおよびフォトレジストマスクを用いて、図15のプロファイルに類似の複雑なインプリントプロファイル24を画定することができる。
【0032】
図16は、基板11(Aで示される)上に形成され、平坦化された複数の微小機構21(Bで示される)およびスペーサ23(D、EおよびFで示される)を示す断面図である。本明細書に記載される全ての実施形態の場合に、微小機構21のための材料Bおよびスペーサ23のための材料D、E、Fには、以下の表1に記載される材料を含むがそれらに限定しない材料を用いることができる。
【0033】
【表1】
図16では、スペーサ23のための材料D、E、Fの層が、D、E、Fのための材料として異なる材料あるいは同じ材料を用いることができるように交互に配列される。たとえば、D、E、Fには、それぞれのエッチング速度を変更するために異なる不純物をドープされた同じ材料を用いることができる。
【0034】
オプションでは、隣接するインプリントスタンプ20間に充填材層31(Cで示される)を配置することができる。充填材層31には、以下の表2に記載される材料を含むがそれらに限定しない材料を用いることができる。
【0035】
【表2】
基板11(Aで示される)は、以下の表3に記載される材料を含むがそれらに限定しない材料から形成されることができる。
【0036】
【表3】
オプションでは、基板11(Aで示される)は支持基板S上に形成されることができる。たとえば、基板11には酸化シリコン(SiO2)の層を用いることができ、支持基板Sにはシリコン(Si)のような半導体材料を用いることができる。たとえば、支持基板Sには単結晶シリコン(Si)のウェーハを用いることができる。
【0037】
上記のように、インプリントスタンプ20は利用可能な領域AU=W*Lの概ね全てを占有することができる。しかしながら、いくつかの事例においては、インプリントスタンプが、利用可能な領域AUの概ね全ての領域よりも小さな領域を占有することが望ましいまたは必要な場合がある。図18(a)および図18(b)では、インプリントスタンプ20は、利用可能な領域AUより小さな領域APを占有する。図18(a)では基板11は長方形を有し、図18(b)では基板11は円形を有する。いずれの場合でも、領域APは基板11の一部を占有せず、その占有されない領域を用いて、ワイドエリア・ナノサイズインプリント用スタンプ10の微細加工中に基板11を物理的に取り扱うことができる。
【0038】
図19(a)では、ワイドエリア・ナノサイズインプリント用スタンプ10は、基板11上に形成される複数のダイ50上に形成されることができる。ダイ50は、ASICのような半導体素子の製造時に用いられるダイと同じように互いから離隔して配置され、隣接するダイ間の空間は、基板を個々のダイに切断する際に用いられるスクライブマークを画定する。たとえば、基板11がシリコン(Si)のウェーハである場合には、ウェーハはスクライブ線に沿って切断され、個々のダイ50がウェーハから切り離される。
【0039】
破線ddによって指示されるダイ50が図19(b)に詳細に示されており、ダイ50はWD*LDの積として定義されるダイ面積を有し、インプリントスタンプ20は、ダイ面積(すなわちWD*LD)の概ね全ての面積とすることができるか、あるいはダイ面積より小さい面積にとすることができるサブ領域APを占有する。図19(b)では、サブ領域APはダイ面積(WD*LD)より小さい。
【0040】
ワイドエリア・ナノサイズインプリント用スタンプ10は、周知のマイクロエレクトロニクス処理技術を用いて形成されることができる。図21(a)ないし図21(d)では、微小機構21が、基板11のベース表面13の利用可能な領域AU上に機構層21aを堆積することにより形成されることができる。その後、機構層21aはリソグラフィによりパターニングされ(27)、さらにドライエッチングされて、上側表面25および相対する側面(22a、22b)を有する複数の微小機構21が画定される。
【0041】
次に、スペーサ層23aが上側表面25および相対する側面(22a、22b)上で概ね等しい所望の厚み(t1、t2)を有する(すなわちt1 t2)まで、微小機構21上にスペーサ層23aをコンフォーマルに成長させる(図9の参照番号23aを参照されたい)。スペーサ層をコンフォーマルに成長させるために、CVDのようなプロセスを用いることができる。
【0042】
スペーサ層23aは、上側表面25上に配置されるスペーサ層23aの部分を除去するために異方性エッチングされ、それにより微小機構21の相対する側面(22a、22b)上に配置される複数のスペーサ23を含む複数のインプリントスタンプ20が画定される。異方性エッチングステップのために、選択性の高いウエットあるいはドライエッチングプロセスを用いることができる。
【0043】
コンフォーマル成長ステップおよび異方性エッチングステップは必要に応じて繰り返されて、インプリントスタンプ20上にさらに別のスペーサ23が画定される。コンフォーマル成長ステップおよび異方性エッチングステップを完了した後に、微小機構21およびスペーサ23がベース表面から概ね同じ高さh0だけ外側に延在するように、インプリントスタンプ20が平坦化される。平坦化ステップのためにCMPのようなプロセスを用いることができる。
【0044】
微小機構21およびスペーサ23のうちの選択された1つあるいは複数のものが選択的にエッチングされて、インプリントスタンプ20においてインプリントプロファイル24が画定される。選択的なエッチングプロセスは必要に応じて繰り返されて、微小機構21およびスペーサ23のうちの選択された1つあるいは複数のものが選択的にエッチングされ、それによりインプリントプロファイル24が画定される。微小機構21およびスペーサ23を選択的にエッチングするために、ウエットあるいはドライエッチングプロセスを用いることができる。
【0045】
上記の平坦化ステップの前に、充填材層31をインプリントスタンプ20上に堆積させることができる。充填材層31はインプリントスタンプ20を完全に覆う。充填材層31を堆積した後に、微小機構21、スペーサ23および充填材層31がベース表面13から概ね同じ高さh0だけ外側に延在するように、平坦化ステップを用いて、インプリントスタンプ20および充填材層31が平坦化される。平坦化ステップの後、充填材層31が所定の厚みtfに達するまで、充填材層31は選択的にエッチングされることができる。すなわち、充填材層31が概ね同じ高さh0未満に窪むまでエッチングされる(図20を参照されたい)。
【0046】
図22では、ワイドエリア・ナノサイズインプリント用スタンプ10が押圧されて、フィルム層63とマスク層65とを支持するマスク基板61に接触する(破線矢印Uを参照されたい)。たとえば、マスク層65には、ワイドエリア・ナノサイズインプリント用スタンプ10およびマスク基板61が互いに押圧されて(U)接触する際に、変形し、インプリントスタンプ20のインプリントプロファイル24に一致するようになる、PMMAのようなフォトレジスト材料を用いることができる。後続の処理ステップでは、マスク層をエッチングして、インプリントプロファイル24によってその中に形成されるインプリントパターンを下側にあるフィルム層63に転写することができる。
【0047】
図17では、スペーサ技術を用いてワイドエリア・ナノサイズインプリント用スタンプ10を形成するための1つの方法の一例が、低濃度ドープドレイン(LDD)の金属酸化膜半導体トランジスタ(MOS)のためのn−ゲートを形成するための微細加工プロセスに類似のプロセスを用いることを含む。基板11には、その上のベース表面13上に薄いゲート誘電体層41が堆積されたシリコン(Si)基板を用いることができる。ゲート誘電体層41には、たとえば二酸化シリコン(SiO2)を用いることができる。次に、gとして示されるゲート電極がゲート誘電体層41上に形成され、ゲート電極gが微小機構21を形成する。たとえば、ポリシリコンのような材料を用いて、微小機構21を形成することができる。微小機構21を形成した後に、スペーサ層23aが微小機構21上にコンフォーマルに堆積され、その後、異方性エッチングされて、スペーサ23が形成される。たとえば、窒化シリコン(Si3N4)のような材料がスペーサ層23aのために用いられることができる。CVDのようなプロセスを用いて、スペーサ層23aをコンフォーマルに堆積させることができる。
【0048】
図17では、コンフォーマル堆積ステップと後続の異方性エッチングステップが2回繰り返されて、微小機構21の相対する側面から外側に延在する2つのスペーサ23が画定される。スペーサ23の実際の数は、コンフォーマル堆積ステップの数と異方性エッチングステップの数とによって決定されるであろう。
【0049】
微小機構21は、微小機構21を画定するために用いられるリソグラフィスプロセスとエッチングプロセスとによって部分的に決定することができる寸法t0を有することができる。たとえば、寸法t0は約0.10μmにすることができる。同様に、スペーサ23は、スペーサ23の間で同じにすることができるか、あるいは変更することができる寸法t1およびt2を有することができる。たとえば、寸法t1およびt2は約0.010μmにすることができる。上記の平坦化ステップの後に、スペーサ23および微小機構21の各材料と、スペーサ23および微小機構21が作用を受ける異方性エッチングプロセスとによって、スペーサ23および微小機構21間の高さの変化が決定されるであろう。t0、t1およびt2のための寸法は本明細書に記載される値には限定されず、t0、t1およびt2のための実際の寸法は応用形態に依存するであろう。
【0050】
単なる例示にすぎないが、ソースsおよびドレインdが基板11内に形成されることができ、低濃度のドープ領域43と高濃度のドープ領域45とを含むことができる。典型的なLDDプロセスでは、低濃度のドープ領域43は、ゲート電極gをマスクとして用いて、基板11に低濃度のドーパントを注入することにより形成されるであろう。次に、スペーサ23を形成した後に、スペーサ層23をマスクとして用いて、基板11に高濃度のドーパントを注入することにより高濃度のドープ領域45が形成されるであろう。
【0051】
しかしながら、低濃度のドープ領域43と高濃度のドープ領域45とを形成するための上記のステップは、スペーサ技術を用いてワイドエリア・ナノサイズインプリント用スタンプ10を形成するためには必ずしも必要ではなく、全体として省略されることができる。ゲート誘電体層41はオプションであり、同様に省略されることができる。微小機構21およびスペーサ23は注入ステップを用いることなく形成されることができ、LDDプロセスの上記の説明は、マイクロエレクトロニクス分野の専門家によく知られているマイクロエレクトロニクス製造技術(たとえば、CMOSプロセス)を、本発明のスペーサ技術を用いてワイドエリア・ナノサイズインプリント用スタンプ10を形成するためにいかに適合させることができるかを示すための役割のみを果たす。
【0052】
本発明のいくつかの実施形態が開示され、説明されてきたが、本発明は、そのような記載され、説明される特定の形態あるいは部品の構成に限定されない。本発明は、特許請求の範囲によってのみ限定される。
【0053】
本発明は以下に要約される。
【0054】
1. ワイドエリア・ナノサイズインプリント用スタンプ(10)において、
利用可能な領域(AU)を有するベース表面(13)を有する基板(11)と、
相互に離隔されて前記利用可能な領域(AU)の概ね全てを占有するように配置され、前記ベース表面(13)と接触し、そこから外側に延在する複数のインプリントスタンプ(20)と、
前記各インプリントスタンプ(20)は所定の形状を有し、相対する側面(22a、22b)を有する微小機構(21)と、前記相対する側面(22a、22b)から横方向外側に延在する複数のスペーサ(23)と、を備え、
前記微小機構(21)および前記スペーサ(23)は前記ベース表面(13)から外側に延在し、また前記微小機構(21)および前記スペーサ(23)は、インプリントプロファイル(24)を画定するために、前記微小機構(21)および前記スペーサ(23)の間で異なる高さ(h1、h2)および幅を有する、
ことを特徴とするワイドエリア・ナノサイズインプリント用スタンプ。
【0055】
2. 前記所定の形状は、前記インプリントスタンプ(20)の全ての間で同一の形状、前記インプリントスタンプ(20)の全ての間で異なる形状、および前記インプリントスタンプ(20)の全ての間で同一の形状および異なる形状の組み合わせからなるグループから選択される形状であることを特徴とする第1項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0056】
3. 前記微小機構(21)は、酸化シリコン、窒化シリコン、ポリシリコン、金属、酸窒化シリコン、炭化シリコン、ダイヤモンド・ライク・カーボンおよびシリサイドからなるグループから選択される材料から形成されることを特徴とする第1項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0057】
4. 前記スペーサ(23)は、酸化シリコン、窒化シリコン、ポリシリコン、金属、酸窒化シリコン、炭化シリコン、ダイヤモンド・ライク・カーボンおよびシリサイドからなるグループから選択される材料から形成されることを特徴とする第1項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0058】
5. 前記基板(11)は、ガラス、パイレックス(PYREX)、酸化シリコン、酸化アルミニウムおよびリン化インジウムからなるグループから選択される材料から形成されることを特徴とする第1項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0059】
6. 前記基板は、半導体材料であることを特徴とする第1項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0060】
7. 前記半導体材料は、シリコンであることを特徴とする第6項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0061】
8. 隣接する前記インプリントスタンプ(20)間に配置される充填材層(31)をさらに含むことを特徴とする第1項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0062】
9. 前記充填材層(31)は、テトラエチルオルトシリケート、ホウ素をドープしたテトラエチルオルトシリケート、リンをドープしたテトラエチルオルトシリケート、ホウ素およびリンをドープしたテトラエチルオルトシリケートからなるグループから選択される材料であることを特徴とする第8項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0063】
10. 前記インプリントスタンプ(20)は、前記利用可能な領域(AU)の概ね全てよりも小さい領域(AP)を占有することを特徴とする第1項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0064】
11. 前記領域(AP)は、複数のダイ(50)に分割され、前記ダイ(50)は互いから離隔して配置され、前記各ダイ(50)はダイ面積を含み、前記各ダイ(50)において、前記インプリントスタンプ(20)は、前記ダイ面積の概ね全ての面積とすることができるか、あるいは前記ダイ面積より小さい面積とすることができるサブ領域(AP)を占有することを特徴とする第10項に記載のワイドエリア・ナノサイズインプリント用スタンプ。
【0065】
12. ワイドエリア・ナノサイズインプリント用スタンプ(10)を形成する方法であって、
基板(11)のベース表面(13)上の利用可能な領域(AU)上に機構層(21a)を堆積することと、
前記機構層(21a)をパターニングし、その後ドライエッチングして、上側表面(25)および相対する側面(22a、22b)を有する複数の微小機構(21)を画定することと、
スペーサ層(23a)が前記上側表面(25)および前記相対する側面(22a、22b)上で概ね等しい所望の厚み(t1、t2)を有するまで、前記微小機構(21)上に前記スペーサ層(23a)をコンフォーマルに成長させることと、
前記スペーサ層(23a)を異方性エッチングし、前記上側表面(25)上に配置される前記スペーサ層(23a)の一部分を除去し、個々の前記微小機構(21)の前記相対する側面(22a、22b)上に配置される複数のスペーサ(23)を含む複数のインプリントスタンプ(20)を画定することと、
前記コンフォーマルに成長させるステップと前記異方性エッチングするステップとを必要に応じて繰り返して、前記インプリントスタンプ(20)上にさらに別のスペーサ(23)を画定することと、
前記インプリントスタンプ(20)を平坦化して、前記微小機構(21)および前記スペーサ(23)が、前記ベース表面(13)から概ね同じ高さ(h0)だけ外側に延在するようにすることと、
前記スペーサ(23)および前記微小機構(21)のうちの選択された1つあるいは複数のものを選択的にエッチングして、前記インプリントスタンプ(20)内にインプリントプロファイル(24)を画定することと、
前記選択的にエッチングするステップを必要に応じて繰り返して、前記スペーサ(23)および前記微小機構(21)のうちの選択された1つあるいは複数のものを選択的にエッチングして、前記インプリントスタンプ(20)の前記インプリントプロファイル(24)をさらに画定することとを含む方法。
【0066】
13. 前記平坦化するステップの前に、前記インプリントスタンプ(20)を完全に覆う充填材層(31)を堆積することをさらに含み、その後前記平坦化するステップを実施して、前記インプリントスタンプ(20)および前記充填材層(31)を平坦化し、前記微小機構(21)、前記スペーサ(23)および前記充填材層(31)が前記ベース表面(13)から所定の高さ(h0)だけ外側に延在するようにする第12項に記載の方法。
【0067】
14. 前記選択的にエッチングするステップは、前記充填材層(31)を所定の厚み(tf)まで選択的にエッチングすることを含むことを特徴とする第13項に記載の方法。
【0068】
【発明の効果】
本発明によれば、大きな領域上に形成されることができ、さらに、複雑なパターンおよび形状を形成することができるナノサイズのインプリント用スタンプを実現することができる。
【図面の簡単な説明】
【図1】(a)は従来のインプリントスタンプの外形図であり、(b)は従来のインプリントパターンの平面図である。
【図2】図1(a)の従来のインプリントスタンプよって形成されるナノサイズの圧痕を有する従来のマスク層の外形図である。
【図3】異方性エッチングステップ後の図2の従来のマスク層の外形図である。
【図4】(a)は従来のインプリントスタンプを形成するための従来のプロセスの断面図であり、(b)は基板が個別の部分にスライスされる前の従来の基板の外形図である。
【図5】従来のインプリントパターンを画定するために選択的にエッチングされた従来のインプリントスタンプの個別の部分の断面図である。
【図6】従来のインプリントスタンプのインプリント領域およびパターン形成できない領域を示す外形図である。
【図7】ナノサイズパターンを形成するために、従来のインプリントスタンプを従来のマスク層に押圧するための従来のプロセスを示す図である。
【図8】本発明による微小機構の外形図である。
【図9】本発明による図8の微小機構上に形成されるスペーサ層の外形図である。
【図10】本発明による図9のスペーサ層を選択的にエッチングすることにより形成されるスペーサの外形図である。
【図11】本発明によるワイドエリア・ナノサイズインプリント用スタンプを形成するためのプロセスを示す図である。
【図12】本発明による複雑な形状を有する微小機構およびスペーサの平面外形図である。
【図13】図12(a)ないし(c)の微小機構およびスペーサを形成するためのプロセスを示す断面図である。
【図14】図13(c)の微小機構およびスペーサを選択的にエッチングすることにより形成されるワイドエリア・ナノサイズインプリント用スタンプの外形図である。
【図15】本発明による複雑な形状を有する微小機構およびスペーサによって形成されるインプリントプロファイルを示す外形図である。
【図16】本発明によるワイドエリア・ナノサイズインプリント用スタンプを形成するために用いられることができる種々の材料層の断面図である。
【図17】本発明によるLDDプロセスに類似のプロセスを用いて形成される微小機構およびスペーサの断面図である。
【図18】本発明による、インプリントスタンプが基板の利用可能な領域の概ね全てを占有する、基板の平面図である。
【図19】本発明による、複数のダイに分割された基板と、インプリントスタンプがダイ面積の概ね全てを占有するダイとの平面図である。
【図20】本発明による、充填材層が所定の厚みまで選択的にエッチングされたインプリントスタンプの断面図である。
【図21】本発明による、機構層から微小機構を形成することを示す断面図である。
【図22】本発明による、インプリントプロファイルをマスク層に転写するために互いに押圧されて接触するワイドエリア・ナノサイズインプリント用スタンプとマスク層との外形図である。
【符号の説明】
10 ワイドエリアなのサイズインプリント用スタンプ
11 基板
13 ベース表面
20 インプリントスタンプ
21 微小機構
22a、22b 相対する側面
23 スペーサ
24 インプリントプロファイル
Claims (14)
- ワイドエリア・ナノサイズインプリント用スタンプにおいて、
利用可能な領域を有するベース面を含む基板と、
相互に離隔されて前記利用可能な領域の概ね全てを占有するように配置され、前記ベース面と接触し、前記ベース面から外側に延在する複数の押し型と、
を備え、
前記各押し型は所定の形状を有し、かつ前記各押し型は相対する側面を有する微小機構と、前記相対する側面から横方向外側に延在する複数のスペーサとを有しており、
前記微小機構および前記スペーサは前記ベース面から外側に延在し、また印刷プロファイルを画定するために、前記微小機構と前記スペーサとの間で異なる高さおよび幅を有する、
ことを特徴とするワイドエリア・ナノサイズインプリント用スタンプ。 - 前記所定の形状は、前記押し型の全ての間で同一の形状、前記押し型の全ての間で異なる形状、または前記押し型の全ての間で同一および異なる形状を組み合わせた形状であることを特徴とする請求項1に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 前記微小機構は、酸化シリコン、窒化シリコン、ポリシリコン、金属、酸窒化シリコン、炭化シリコン、ダイヤモンドライクカーボンおよびシリサイドのうちから選択された材料によって形成されることを特徴とする請求項1に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 前記スペーサは、酸化シリコン、窒化シリコン、ポリシリコン、金属、酸窒化シリコン、炭化シリコン、ダイヤモンドライクカーボンおよびシリサイドのうちから選択された材料によって形成されることを特徴とする請求項1に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 前記基板は、ガラス、ホウケイ酸ガラス、酸化シリコン、酸化アルミニウムおよびリン化インジウムのうちから選択された材料によって形成されることを特徴とする請求項1に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 前記基板は半導体であることを特徴とする請求項1に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 前記半導体はシリコンであることを特徴とする請求項6に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 隣接する前記押し型の間に配置される充填材層をさらに備えることを特徴とする請求項1に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 前記充填材層は、テトラエチルオルトシリケート、ホウ素を添加したテトラエチルオルトシリケート、リンを添加したテトラエチルオルトシリケート、ホウ素およびリンを添加したテトラエチルオルトシリケートのうちから選択された物質を材料としていることを特徴とする請求項8に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 前記押し型は、前記利用可能な領域よりも小さい領域を占有することを特徴とする請求項1に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- 前記利用可能な領域は互いに離隔するように配置された複数のダイに分割され、前記押 し型は、ダイ面積を有する前記各ダイの中で、前記ダイ面積の概ね全ての面積を占有するサブ領域と、前記ダイ面積より狭い面積を占有するサブ領域と、のうちのいずれかの領域を占有することを特徴とする請求項10に記載のワイドエリア・ナノサイズインプリント用スタンプ。
- ワイドエリア・ナノサイズインプリント用スタンプを形成する方法であって、
基板のベース面上の利用可能な領域上に機構層を堆積することと、
前記機構層をパターン成形し、その後ドライエッチングして、上側表面および相対する側面を有する複数の微小機構を形成することと、
スペーサ層が前記上側表面および前記相対する側面上で概ね等しい所望の厚みを有するまで、前記微小機構上に前記スペーサ層を一様に増大させることと、
前記スペーサ層を異方性エッチングし、前記上側表面上に配置される前記スペーサ層の一部分を除去し、個々の前記微小機構の前記相対する側面上に複数のスペーサを有する複数の押し型を形成することと、
前記スペーサ層を一様に増大させるステップと前記スペーサ層を異方性エッチングするステップとを必要に応じて繰り返して、前記押し型上にさらに別のスペーサを形成することと、
前記微小機構および前記スペーサが、前記ベース面から概ね同じ高さとなるように前記押し型を平坦化することと、
選択された1つ以上の前記スペーサおよび前記微小機構を選択的にエッチングして、前記押し型に印刷プロファイルを形成することと、
選択された1つ以上の前記スペーサおよび前記微小機構を選択的にエッチングする前記ステップを必要に応じて繰り返して、前記押し型の前記印刷プロファイルをさらに形成することと、
を含むことを特徴とする方法。 - 前記平坦化するステップの前に、前記押し型を完全に覆う充填材層を堆積することをさらに含み、その後前記平坦化するステップを実施して、前記押し型および前記充填材層を平坦化し、前記微小機構、前記スペーサおよび前記充填材層が前記ベース面から概ね同じ高さとなるようにすることを特徴とする請求項12に記載の方法。
- 前記微小機構を選択的にエッチングするステップは、前記充填材層が前記高さより低くなるまで前記充填材層を選択的にエッチングすることを含むことを特徴とする請求項13に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/062,952 US6743368B2 (en) | 2002-01-31 | 2002-01-31 | Nano-size imprinting stamp using spacer technique |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004006643A JP2004006643A (ja) | 2004-01-08 |
JP2004006643A5 JP2004006643A5 (ja) | 2005-06-23 |
JP4005927B2 true JP4005927B2 (ja) | 2007-11-14 |
Family
ID=22045931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003018275A Expired - Lifetime JP4005927B2 (ja) | 2002-01-31 | 2003-01-28 | スペーサ技術を用いるナノサイズインプリント用スタンプ |
Country Status (5)
Country | Link |
---|---|
US (1) | US6743368B2 (ja) |
EP (1) | EP1333324B1 (ja) |
JP (1) | JP4005927B2 (ja) |
CN (1) | CN100367109C (ja) |
DE (1) | DE60307336T2 (ja) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1257878B1 (en) * | 2000-01-21 | 2006-07-05 | Obducat Aktiebolag | A mold for nano imprinting |
US20040195202A1 (en) * | 2000-04-28 | 2004-10-07 | Alexander Pechenik | Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate |
US6696220B2 (en) * | 2000-10-12 | 2004-02-24 | Board Of Regents, The University Of Texas System | Template for room temperature, low pressure micro-and nano-imprint lithography |
WO2002006902A2 (en) | 2000-07-17 | 2002-01-24 | Board Of Regents, The University Of Texas System | Method and system of automatic fluid dispensing for imprint lithography processes |
US20050064344A1 (en) * | 2003-09-18 | 2005-03-24 | University Of Texas System Board Of Regents | Imprint lithography templates having alignment marks |
US7179079B2 (en) * | 2002-07-08 | 2007-02-20 | Molecular Imprints, Inc. | Conforming template for patterning liquids disposed on substrates |
US20080160129A1 (en) | 2006-05-11 | 2008-07-03 | Molecular Imprints, Inc. | Template Having a Varying Thickness to Facilitate Expelling a Gas Positioned Between a Substrate and the Template |
US6916511B2 (en) * | 2002-10-24 | 2005-07-12 | Hewlett-Packard Development Company, L.P. | Method of hardening a nano-imprinting stamp |
EP1443344A1 (en) * | 2003-01-29 | 2004-08-04 | Heptagon Oy | Manufacturing micro-structured elements |
US7256435B1 (en) * | 2003-06-02 | 2007-08-14 | Hewlett-Packard Development Company, L.P. | Multilevel imprint lithography |
CN1314097C (zh) * | 2003-09-25 | 2007-05-02 | 茂德科技股份有限公司 | 隔离沟槽的侧壁掺杂方法 |
DE602004024585D1 (de) * | 2003-09-29 | 2010-01-21 | Ibm | Herstellungsverfahren |
US7060625B2 (en) * | 2004-01-27 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Imprint stamp |
US8148251B2 (en) | 2004-01-30 | 2012-04-03 | Hewlett-Packard Development Company, L.P. | Forming a semiconductor device |
US7168936B2 (en) * | 2004-03-19 | 2007-01-30 | Intel Corporation | Light transparent substrate imprint tool with light blocking distal end |
US7140861B2 (en) * | 2004-04-27 | 2006-11-28 | Molecular Imprints, Inc. | Compliant hard template for UV imprinting |
US7785526B2 (en) | 2004-07-20 | 2010-08-31 | Molecular Imprints, Inc. | Imprint alignment method, system, and template |
CN100555076C (zh) * | 2004-07-26 | 2009-10-28 | 鸿富锦精密工业(深圳)有限公司 | 用于纳米压印的压模及其制备方法 |
US8088293B2 (en) * | 2004-07-29 | 2012-01-03 | Micron Technology, Inc. | Methods of forming reticles configured for imprint lithography |
US7309225B2 (en) * | 2004-08-13 | 2007-12-18 | Molecular Imprints, Inc. | Moat system for an imprint lithography template |
US7939131B2 (en) * | 2004-08-16 | 2011-05-10 | Molecular Imprints, Inc. | Method to provide a layer with uniform etch characteristics |
AU2005282060A1 (en) * | 2004-09-08 | 2006-03-16 | Nil Technology Aps | A flexible nano-imprint stamp |
US7158219B2 (en) * | 2004-09-16 | 2007-01-02 | Hewlett-Packard Development Company, L.P. | SERS-active structures including nanowires |
US7321422B2 (en) * | 2004-09-16 | 2008-01-22 | Hewlett-Packard Development Company, L.P. | SERS-active structures having nanoscale dimensions |
US7189635B2 (en) * | 2004-09-17 | 2007-03-13 | Hewlett-Packard Development Company, L.P. | Reduction of a feature dimension in a nano-scale device |
US7399422B2 (en) * | 2005-11-29 | 2008-07-15 | Asml Holding N.V. | System and method for forming nanodisks used in imprint lithography and nanodisk and memory disk formed thereby |
JP4679585B2 (ja) * | 2004-12-16 | 2011-04-27 | エーエスエムエル ホールディング エヌ.ブイ. | インプリントリソグラフィに使用されるナノディスクを形成するための方法 |
US7331283B2 (en) * | 2004-12-16 | 2008-02-19 | Asml Holding N.V. | Method and apparatus for imprint pattern replication |
US7409759B2 (en) * | 2004-12-16 | 2008-08-12 | Asml Holding N.V. | Method for making a computer hard drive platen using a nano-plate |
US7410591B2 (en) * | 2004-12-16 | 2008-08-12 | Asml Holding N.V. | Method and system for making a nano-plate for imprint lithography |
US7363854B2 (en) * | 2004-12-16 | 2008-04-29 | Asml Holding N.V. | System and method for patterning both sides of a substrate utilizing imprint lithography |
US7676088B2 (en) * | 2004-12-23 | 2010-03-09 | Asml Netherlands B.V. | Imprint lithography |
CN100541326C (zh) * | 2004-12-30 | 2009-09-16 | 中国科学院电工研究所 | 纳米级别图形的压印制造方法及其装置 |
US7245370B2 (en) * | 2005-01-06 | 2007-07-17 | Hewlett-Packard Development Company, L.P. | Nanowires for surface-enhanced Raman scattering molecular sensors |
JP4585866B2 (ja) * | 2005-01-07 | 2010-11-24 | 株式会社日立産機システム | 型押し成形型及びそれを用いた型押し成形方法 |
US7236242B2 (en) * | 2005-01-27 | 2007-06-26 | Hewlett-Packard Development Company, L.P. | Nano-enhanced Raman spectroscopy-active nanostructures including elongated components and methods of making the same |
US20060177535A1 (en) * | 2005-02-04 | 2006-08-10 | Molecular Imprints, Inc. | Imprint lithography template to facilitate control of liquid movement |
US7329115B2 (en) * | 2005-02-18 | 2008-02-12 | Hewlett-Packard Development Company, L.P. | Patterning nanoline arrays with spatially varying pitch |
WO2006090417A1 (en) * | 2005-02-28 | 2006-08-31 | Stmicroelectronics S.R.L. | Method for realising a nanometric circuit architecture between standard electronic components and semiconductor device obtained with said method |
CN101198904B (zh) * | 2005-05-10 | 2011-04-13 | 陶氏康宁公司 | 亚微米印花转移光刻术 |
US7291560B2 (en) * | 2005-08-01 | 2007-11-06 | Infineon Technologies Ag | Method of production pitch fractionizations in semiconductor technology |
US7662299B2 (en) | 2005-08-30 | 2010-02-16 | Micron Technology, Inc. | Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same |
EP1772773B1 (en) * | 2005-10-06 | 2011-06-29 | STMicroelectronics Srl | Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould |
FR2893018B1 (fr) * | 2005-11-09 | 2008-03-14 | Commissariat Energie Atomique | Procede de formation de supports presentant des motifs, tels que des masques de lithographie. |
US20070138699A1 (en) * | 2005-12-21 | 2007-06-21 | Asml Netherlands B.V. | Imprint lithography |
JP4641321B2 (ja) * | 2006-03-27 | 2011-03-02 | パイオニア株式会社 | パターン転写用モールド |
US20080020303A1 (en) * | 2006-07-24 | 2008-01-24 | Wei Wu | Alignment for contact lithography |
US7780431B2 (en) * | 2006-09-14 | 2010-08-24 | Hewlett-Packard Development Company, L.P. | Nanoimprint molds and methods of forming the same |
WO2008032416A1 (fr) * | 2006-09-15 | 2008-03-20 | Hitachi High-Technologies Corporation | Puce d'alignement pour une mesure d'aberration ponctuelle de microscope électronique à balayage |
US7388661B2 (en) * | 2006-10-20 | 2008-06-17 | Hewlett-Packard Development Company, L.P. | Nanoscale structures, systems, and methods for use in nano-enhanced raman spectroscopy (NERS) |
US7391511B1 (en) | 2007-01-31 | 2008-06-24 | Hewlett-Packard Development Company, L.P. | Raman signal-enhancing structures and Raman spectroscopy systems including such structures |
DE102007007719A1 (de) * | 2007-02-16 | 2008-08-21 | Forschungszentrum Karlsruhe Gmbh | Verfahren zur Strukturierung einer Schicht auf einem Substrat |
JP5144127B2 (ja) | 2007-05-23 | 2013-02-13 | キヤノン株式会社 | ナノインプリント用のモールドの製造方法 |
US20090115094A1 (en) * | 2007-05-29 | 2009-05-07 | Chou Stephen Y | Methods for making continuous nanochannels |
US7906274B2 (en) * | 2007-11-21 | 2011-03-15 | Molecular Imprints, Inc. | Method of creating a template employing a lift-off process |
GEP20094788B (en) * | 2008-02-25 | 2009-09-25 | Nikoloz Khoperia | Method for production of photomasks and facilities with nanosize elements |
JP2010009729A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | インプリント用スタンパ、インプリント用スタンパの製造方法、磁気記録媒体、磁気記録媒体の製造方法及び磁気ディスク装置 |
FR2942738B1 (fr) * | 2009-03-03 | 2016-04-15 | Commissariat A L'energie Atomique | Procede de fabrication d'un moule pour la lithographie par nano-impression |
FR2942739B1 (fr) * | 2009-03-03 | 2011-05-13 | Commissariat Energie Atomique | Procede de fabrication d'un moule pour la lithographie par nano-impression |
US20110084417A1 (en) * | 2009-10-08 | 2011-04-14 | Molecular Imprints, Inc. | Large area linear array nanoimprinting |
KR101215304B1 (ko) * | 2009-11-03 | 2012-12-26 | 한국전자통신연구원 | 나노 임프린트 리소그라피 공정용 템플릿 및 그 제조 방법 |
FR2955520B1 (fr) * | 2010-01-28 | 2012-08-31 | Commissariat Energie Atomique | Moule pour la lithographie par nano-impression et procedes de realisation |
CN102751378A (zh) * | 2012-06-20 | 2012-10-24 | 常州天合光能有限公司 | 一种选择性扩散的实现方式 |
JP6232731B2 (ja) * | 2013-04-16 | 2017-11-22 | 大日本印刷株式会社 | インプリントモールドの製造方法 |
JP6178651B2 (ja) * | 2013-07-19 | 2017-08-09 | 株式会社東芝 | パターン転写用モールド及びパターン形成方法 |
CN109328301B (zh) | 2016-01-28 | 2021-03-12 | 罗斯韦尔生物技术股份有限公司 | 大规模并行dna测序装置 |
JP7280590B2 (ja) * | 2016-01-28 | 2023-05-24 | ロズウェル バイオテクノロジーズ,インコーポレイテッド | 大スケールの分子電子工学センサアレイを使用する被分析物を測定するための方法および装置 |
JP6854532B2 (ja) | 2016-02-09 | 2021-04-07 | ロズウェル バイオテクノロジーズ,インコーポレイテッド | 電子的、標識フリーのdnaおよびゲノムシークエンシング |
RU2753172C2 (ru) * | 2016-12-22 | 2021-08-12 | Иллюмина, Инк. | Устройство для выдавливания рельефа |
WO2018136148A1 (en) | 2017-01-19 | 2018-07-26 | Roswell Biotechnologies, Inc. | Solid state sequencing devices comprising two dimensional layer materials |
JP6952121B2 (ja) * | 2017-02-01 | 2021-10-20 | モレキュラー インプリンツ, インコーポレイテッドMolecular Imprints,Inc. | インプリントリソグラフィプロセスにおける光学層の構成 |
KR102692957B1 (ko) | 2017-04-25 | 2024-08-06 | 로스웰 엠이 아이엔씨. | 분자 센서들을 위한 효소 회로들 |
US10508296B2 (en) | 2017-04-25 | 2019-12-17 | Roswell Biotechnologies, Inc. | Enzymatic circuits for molecular sensors |
EP4023764A3 (en) | 2017-05-09 | 2022-09-21 | Roswell Biotechnologies, Inc. | Binding probe circuits for molecular sensors |
WO2019046589A1 (en) | 2017-08-30 | 2019-03-07 | Roswell Biotechnologies, Inc. | PROCESSIVE ENZYME MOLECULAR ELECTRONIC SENSORS FOR STORING DNA DATA |
WO2019075100A1 (en) | 2017-10-10 | 2019-04-18 | Roswell Biotechnologies, Inc. | METHODS, APPARATUS AND SYSTEMS FOR STORING DNA DATA WITHOUT AMPLIFICATION |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4024275A1 (de) * | 1990-07-31 | 1992-02-06 | Kernforschungsz Karlsruhe | Verfahren zur herstellung von mikrostrukturen mit bereichsweise unterschiedlicher strukturhoehe |
US5110760A (en) * | 1990-09-28 | 1992-05-05 | The United States Of America As Represented By The Secretary Of The Navy | Method of nanometer lithography |
JP3317582B2 (ja) * | 1994-06-01 | 2002-08-26 | 菱電セミコンダクタシステムエンジニアリング株式会社 | 微細パターンの形成方法 |
US6518189B1 (en) * | 1995-11-15 | 2003-02-11 | Regents Of The University Of Minnesota | Method and apparatus for high density nanostructures |
US6309580B1 (en) | 1995-11-15 | 2001-10-30 | Regents Of The University Of Minnesota | Release surfaces, particularly for use in nanoimprint lithography |
US6482742B1 (en) * | 2000-07-18 | 2002-11-19 | Stephen Y. Chou | Fluid pressure imprint lithography |
US5772905A (en) | 1995-11-15 | 1998-06-30 | Regents Of The University Of Minnesota | Nanoimprint lithography |
WO1997035302A1 (en) | 1996-03-19 | 1997-09-25 | International Business Machines Corporation | Planar head gimbal assembly for pico/nano slider |
US6069380A (en) | 1997-07-25 | 2000-05-30 | Regents Of The University Of Minnesota | Single-electron floating-gate MOS memory |
US6117344A (en) | 1998-03-20 | 2000-09-12 | Borealis Technical Limited | Method for manufacturing low work function surfaces |
KR100335070B1 (ko) * | 1999-04-21 | 2002-05-03 | 백승준 | 압축 성형 기법을 이용한 미세 패턴 형성 방법 |
US6517995B1 (en) * | 1999-09-14 | 2003-02-11 | Massachusetts Institute Of Technology | Fabrication of finely featured devices by liquid embossing |
US6294450B1 (en) * | 2000-03-01 | 2001-09-25 | Hewlett-Packard Company | Nanoscale patterning for the formation of extensive wires |
US6365059B1 (en) * | 2000-04-28 | 2002-04-02 | Alexander Pechenik | Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate |
WO2002006902A2 (en) * | 2000-07-17 | 2002-01-24 | Board Of Regents, The University Of Texas System | Method and system of automatic fluid dispensing for imprint lithography processes |
US6518194B2 (en) * | 2000-12-28 | 2003-02-11 | Thomas Andrew Winningham | Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation |
US6432740B1 (en) * | 2001-06-28 | 2002-08-13 | Hewlett-Packard Company | Fabrication of molecular electronic circuit by imprinting |
-
2002
- 2002-01-31 US US10/062,952 patent/US6743368B2/en not_active Expired - Lifetime
-
2003
- 2003-01-28 JP JP2003018275A patent/JP4005927B2/ja not_active Expired - Lifetime
- 2003-01-31 CN CNB031031501A patent/CN100367109C/zh not_active Expired - Lifetime
- 2003-01-31 EP EP03250633A patent/EP1333324B1/en not_active Expired - Lifetime
- 2003-01-31 DE DE60307336T patent/DE60307336T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1333324A2 (en) | 2003-08-06 |
DE60307336T2 (de) | 2007-03-29 |
US6743368B2 (en) | 2004-06-01 |
CN1435728A (zh) | 2003-08-13 |
US20030141276A1 (en) | 2003-07-31 |
EP1333324B1 (en) | 2006-08-09 |
CN100367109C (zh) | 2008-02-06 |
JP2004006643A (ja) | 2004-01-08 |
EP1333324A3 (en) | 2004-09-29 |
DE60307336D1 (de) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4005927B2 (ja) | スペーサ技術を用いるナノサイズインプリント用スタンプ | |
US7736954B2 (en) | Methods for nanoscale feature imprint molding | |
US6755984B2 (en) | Micro-casted silicon carbide nano-imprinting stamp | |
TWI300237B (en) | Hardened nano-imprinting stamp | |
CN100505148C (zh) | 用于实现纳米器件的接纳结构的方法 | |
JP2004006643A5 (ja) | ||
US7497958B2 (en) | Methods of forming capacitors | |
US8529778B2 (en) | Large area patterning of nano-sized shapes | |
JP5505904B2 (ja) | 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法(自己組織化材料を用いた二次元パターニング) | |
US7060625B2 (en) | Imprint stamp | |
KR101215304B1 (ko) | 나노 임프린트 리소그라피 공정용 템플릿 및 그 제조 방법 | |
CN104714364B (zh) | 形成器件图案的方法 | |
US7462292B2 (en) | Silicon carbide imprint stamp | |
US9935012B1 (en) | Methods for forming different shapes in different regions of the same layer | |
CN101246307B (zh) | 使用半导体工艺制造压印模板的方法及所制得的压印模板 | |
JP5680315B2 (ja) | ナノインプリンティングによってリソグラフィのためのモールドを製造する方法 | |
US20140008604A1 (en) | Super-Long Semiconductor Nano-Wire Structure and Method of Making | |
JP4997811B2 (ja) | モールド及びモールドの作製方法 | |
KR100520488B1 (ko) | 나노 임프린팅 스탬프 및 그 제조방법 | |
CN111128723B (zh) | 半导体纳米线的形成方法 | |
EP4310900A1 (en) | A method for controlling the width of nano-sized fin-shaped features on a semiconductor substrate | |
TW202410178A (zh) | 圖案化製程 | |
TWI337756B (en) | Method of manufacturing an imprinting template utilizing a semiconductor manufacturing process and the imprinting template obtained | |
JP2010228448A (ja) | ナノインプリンティングによってリソグラフィのためのモールドを製造する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4005927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |