CN101167176B - 用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件 - Google Patents
用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件 Download PDFInfo
- Publication number
- CN101167176B CN101167176B CN2005800496364A CN200580049636A CN101167176B CN 101167176 B CN101167176 B CN 101167176B CN 2005800496364 A CN2005800496364 A CN 2005800496364A CN 200580049636 A CN200580049636 A CN 200580049636A CN 101167176 B CN101167176 B CN 101167176B
- Authority
- CN
- China
- Prior art keywords
- spacer
- seed
- substrate
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 125000006850 spacer group Chemical group 0.000 claims abstract description 172
- 239000002070 nanowire Substances 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract 4
- 239000010410 layer Substances 0.000 claims description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 238000005516 engineering process Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 7
- 230000004224 protection Effects 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 3
- 239000012774 insulation material Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- -1 silicon nitrides Chemical class 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 5
- 239000002086 nanomaterial Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000003027 ear inner Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000000763 evoking effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种用于在半导体器件中实现纳米电路结构(2)的方法，包括以下步骤：a)在半导体器件的衬底(A)上实现多个有源区域(1)；b)在所述衬底(A)上实现第一材料的种子层(4)；c)在衬底(A)的包括在所述有源区域(1)之间的区域(A’)中的种子层(4)上实现第二材料的掩模隔离物(5)，所述掩模隔离物(5)通过MSPT实现且具有至少一个在所述区域(A’)上延伸的端部(5a)；d)实现至少一个掩模(6)，与所述掩模隔离物(5)交叠并在与其基本垂直的方向上延伸；e)选择性地去除在所述衬底(A)上暴露的种子层(4)；f)选择性地去除所述至少一个掩模(6)和所述掩模隔离物(5)，获得种子隔离物(7；70)，它包括线性部分(7a)，该线性部分在所述区域(A’)中延伸，并连接到与之基本正交的至少一部分(7b)；g)最终通过MSPT从所述种子隔离物(7；70)实现至少一个绝缘隔离物(8)，所述至少一个绝缘隔离(8)再现了所述种子隔离物(7；70)的图形的至少一部分；h)通过MSPT从所述种子隔离物(7；70)或从所述至少一个绝缘隔离物(8)实现至少一个导电材料的纳米线(3；13；23)，该至少一个纳米线(3；13；23；33)包括至少部分地在所述区域(A’)中延伸的第一部分(3a；13a)以及与相应有源区域(1)接触的至少一个第二部分(3b；13b)，所述第二部分(3b；13b)基本正交于所述第一部分(3a；13a)。
Description
技术领域
本发明最一般地涉及纳米元件电子领域并涉及纳米制造领域。
具体而言，本发明涉及用于在传统或标准的电子元件之间在半导体器件中实现纳米电路结构的方法。
对于标准的电子元件，或只是标准的电子装置，引入如下元件作为参考，例如通过光刻技术获得的二极管、电容器、MOSFET晶体管或其部分，即，在最后分析中，尺寸依赖于光刻源波长的电子装置。
本发明还涉及包括纳米电路结构的半导体器件。
背景技术
已经知道，在电子领域中，尤其感觉到对实现越来越小尺寸的电路构造的需求。
持续的电路结构微型化和增厚的兴趣已经将电子装置推向了在该特殊技术领域中定义的纳米时代。
特征在于实现纳米尺度结构(NLS-纳米长度尺度)的能力的纳米时代的到来，也使得能够推动所谓的混合电子学的发展的背景，混合电子学即一种特殊的领域，其中硅技术的“传统的”电子学遇到了通过化学合成实现的分子元件的纳米世界。
分子元件一般意味着能够执行特定的电学和机械行为的不同功能性分子。
在这种设置的背景之下，集成电子电路可以示意性地表示为包括彼此关联的纳米区域或部分和微米区域或部分的电路。
微米区域又被分割成有源区域和场，且它一般包括晶体管、电容器、二极管和寻址器件、逻辑和标准电子存储器件。与此对照，纳米区域意在包括例如在纳米电路结构中安置的分子器件。
不管获得的结果如何，电子元件微型化到几十纳米的范围和上述类型的电路的实现已经激起了几乎所有试验方面的兴趣，且其在工业程度方面的实现问题仍然基本没有得到解决。
这种限制主要是由于这样的事实：在半导体器件集成电路中实现纳米电路结构或构造，以及将这些结构与器件标准电子元件连接，一般需要使用电子光刻(lithography)(电子束光刻)。
其实施例由Y.Chen等研发，且在Appl.Phys.Lett.82，1610(2003)中以及Nanotechnology 14 462(2003)中发表。
这些技术需要昂贵和复杂的工具，也特别需要尤其长的光刻蚀刻时间，且它们不便于用于在半导体器件集成电路中实现整个纳米部分。
基于多隔离物的图形化技术(Multi Spacer PatterningTechnology)的方法也是已知的，它们关于最先进的光刻技术在重复纳米结构实现中有所改进。“纳米电子学中的策略(Strategy inNano-electronics)”-Microelectro Eng.
然而，电子光刻现在基本用于实现所述纳米结构的接触，以实现与半导体器件标准元件的连接。
在这种情况下，电子光刻或任意其他最新一代的光刻技术所涉及的电路部分，尽管更加受限制，但是涉及用于工业规模应用的十分相关的实现次数。
而且，尽管这种技术仅用于纳米区域中减少的部分，仍然没有解决如下问题，即，发现能够在几十纳米的电磁谱区域中工业性操作的足够强的光源或有效光学系统。
本发明的技术问题是提供一种用于在传统的电子元件之间在半导体器件中实现纳米电路结构，克服所述缺点。
发明内容
本发明的解决思想是使用多隔离物(spacer)图形化技术(MSPT)来获得纳米电路结构，该纳米电路结构可以直接被半导体器件中的至少一个标准电子元件访问和寻址。
基于该解决思想，通过在所附权利要求1中定义的用于实现所述类型的电路结构的方法解决技术问题。
惊奇地发现，首先通过MSPT实现具有预定构造的种子(seed)隔离物，且然后使用该种子隔离物作为基础，还通过MSPT获得直接面向集成电路有源区域寻址且由此可以通过标准电子装置直接寻址的所述结构，可以在标准电子元件之间实现纳米电路结构。
根据本发明的方法的特征和优点将从下面参考附图的非限制性实例给出的实施例的描述变得显现。
附图说明
图1是根据本发明的方法获得的包括纳米电路结构的半导体器件的衬底的局部示意性平面和放大的视图；
图1a示出了在根据本发明的方法获得的纳米电路结构的中间制造步骤过程中的图1的衬底；
图1b示出了在根据本发明的方法获得的纳米电路结构的某些中间制造步骤过程中，图1a的衬底沿着线I-I的剖面图；
图2～6示出了在根据本发明的方法获得的纳米电路结构的某些中间制造步骤过程中的图1的衬底；
图7示出了包括根据本发明的备选实施例获得的纳米电路结构的图1的衬底的放大尺度的透视图；
图8和9示出了根据本发明的方法的某些步骤以获得图7的结构；
图10和11示出了根据本发明的方法的某些步骤过程中，图7的结构细节；
图12示出了包括根据本发明的方法的另一备选实施例获得的纳米电路结构的半导体器件的衬底；
图12a～12n示出了根据本发明的备选实施例的方法的某些步骤；
图12o示出了通过参考图12a～12n所述的方法的步骤获得的包括纳米电路结构的半导体器件的衬底；
图12p～12r示出了包括根据本发明的方法的另一备选实施例的纳米电路结构的半导体器件的衬底；
图13～15示出了根据本发明的方法的另一备选实施例获得的包括纳米结构的衬底；
图13a、13b和13c示出了根据本发明的方法的某些步骤以获得图13的结构；
图16～19示出了根据本发明的另一备选实施例的方法的某些步骤；
图20～25示出了根据本发明的另一备选实施例的方法的某些步骤。
具体实施方式
此后描述的步骤不形成用于获得通过标准电子元件直接寻址的纳米电路结构的完整的方法流程，仅为本领域的一般专家示出了那些必须的步骤以理解此后描述的本发明。
还值得注意，附图是衬底的部分的示意图，在该衬底上，根据本发明的某些方法步骤实现集成电路，且它们并没有按比例绘出，而是以强调本发明的重要特征的方式绘出。
通过使用半导体电子器件制造中使用的一般的技术，尤其是传统的光刻或光刻法以及多隔离物图形化技术(MSPT)，可以实施本发明，后一种技术可用于实现所述结构。
尽管已知，为简单起见，值得简要地概括MSPT的特有方面，通过MSPT，有利地是可以以极大精确度和控制，实现具有极度减小尺寸的隔离物。
MSPT是空间图形化技术SPT的迭代，通过SPT，可以使在衬底上沉积的预定材料薄层或膜的厚度(垂直维度)变成相同材料的隔离物的宽度(水平维度)。
该技术开发了以极其精确的方式控制沉积层厚的可能性，以及很多材料与它们下面的形貌(topograhy)均匀地一致的能力。
通过最初使用提供垂直于衬底延伸的至少一个侧壁的种子块(seed-block)，允许将垂直维度或范围变成水平方向的。通过沉积层的各向异性蚀刻获得与种子块侧壁相邻的隔离物。
在进一步受控制的沉积和各向异性蚀刻以后，选择性地去除不同材料的能力允许获得其他的隔离物和不同的复杂结构。
实际上，可以实现这样一种子结构，其中仅一个维度依赖于光刻，而剩余两个维度通过控制沉积层厚获得，甚至在几个纳米内。
如果所述材料是氧化硅，通过受控沉积，例如，通过“CVD”(受控气相沉积)氧化物获得所述层，或备选地，且因为通常优选地执行较高的控制，例如，通过“热氧化”技术从下面的硅层生长氧化物获得所需的层。
现在参考图1，示出了其上实现了集成电路的半导体器件的衬底A。衬底A包括多个有源区域，在该图中示出的实例中示出了4个有源区域1。
优选地，这些有源区域1实现了与相应标准电子元件的接触或接触部分，例如，MOSFET晶体管的源极或漏极接触，并且，例如，它们可以是重掺杂衬底区域。
通过光刻在衬底A(例如是硅衬底)上打开相应窗口，依次获得所述4个有源区域1。
这些优选地根据矩阵构造(在该实例中是2×2矩阵)实现的有源区域1，具有几百纳米的尺寸，到了掩模容差极限，因为它可以通过使用标准光刻获得，由此它们通过最好具有相似尺寸的衬底部分彼此分开。
还参考图1，根据本发明的方法获得的纳米电路结构整体用2表示。具体而言，在该实例中，结构2包括两个基本C形的隔离物3。
优选地由多晶硅制成的隔离物3是结构2的导电部分，并且它们实现了纳米线，根据本发明，所述纳米线包括至少部分地在衬底A的被包括在有源区域1之间的区域A’中延伸的第一部分3a，以及至少一个第二接触部分3b，该第二接触部分基本与第一部分3a正交，向着相应的有源区域1寻址，并向上延伸以至少部分地跨过相应的有源区域1。
仍然特别参考图1所示的实例，应当注意，对于每个纳米线3，这些第二部分3b是2个且它们优选地对应于每个纳米线3的C的翼。
仍然优选地，每个第二接触部分3完全横跨相应的有源区域1。
必须记住，根据示意图，有源区域1属于所谓的微米电路区域。
考虑部分3a，它们至少部分地延伸到有源区域1之外，例如，它们意在接触一个或多个分子器件(在图中没有示出)，根据相同的示意图，它们和分子器件一起定义了电路纳米元件。
结构2还可以包括绝缘隔离物8，例如C形氧化硅绝缘隔离物，在导电隔离物3的背风(lee)处实现，且被包括在其间，如图1所示。
为了获得结构2，根据本发明的方法，首先在如图1a所示的衬底A上提供预定的第一材料的种子层或膜4的实现。
优选地，通过氧化物层的受控生长，优选地从单晶硅衬底生长的氧化硅，在衬底A上实现种子层4。然而，根据原先的描述，可以通过不同材料的受控沉积，例如，通过沉积氮化硅薄膜的薄层或沉积的氧化硅或甚至通过沉积的多晶硅氧化获得种子层4。
根据本发明，如图2所示，由此提供在衬底A上延伸到有源区域1之外并经过衬底A的被包括在有源区域1之间的所述区域A’上的掩模隔离物5的实现。
在该图的实例中，第二预定材料的掩模隔离物5在有源区域1的矩阵布置的列的方向延伸，然而，它可以在有源区域1的矩阵结构的行的方向上、跨过衬底A的所述区域A’延伸。
本发明的范围的一个重要方面是掩模隔离物5具有几纳米宽的尺寸，优选地，小于50nm。
值得注意，根据本发明，掩模隔离物5具有延伸预定长度部分的端部5a，在衬底区域A’之上在所述矩阵布置的列的方向延伸。
类似地，如果掩模隔离物5沿着矩阵行(raw)方向实现，端部5a将越过(go over)衬底A的区域A’。
根据本发明，掩模隔离物5通过MSPT由绝缘材料制成，例如由氮化硅制成。
具体而言，为实现掩模隔离物5，首先使用在衬底A的外围部分上沉积的且以100表示的种子块，如图1b(a)所示。
此后，沉积具有预定厚度x的至少一个层，根据被定义为牺牲层(未示出)的常规材料的掩模隔离物5占据的位置，该厚度被调整(调节)，接着通过传统的各向异性蚀刻限定牺牲隔离物101，其宽度对应于所述牺牲层的厚度x，如图1b(b)所示。
该牺牲层的厚度x被选择，从而实现牺牲隔离物101，它从种子块100延伸，部分地在其中间部分的背风处上方覆盖衬底A的区域A’。
此时，如图1b(c)所示，通过MSPT，对应于该中间部分实现具有所需宽度Δ(优选地，小于50nm的宽度)的掩模隔离物5。
最后，种子块100和牺牲隔离物101被选择性地去除，如图1b(d)所示，在衬底A上只留下掩模隔离物5。
根据本发明的另一特征，至少另一个掩模6由此提供在氧化物层4上，沿着基本垂直于掩模隔离物5的方向延伸。
在该图的实例中，掩模6是两个且它们通过传统的光刻限定抗蚀剂层获得。
优选地，限定抗蚀剂层以实现这些掩模6，如图3所示，每个掩模与掩模隔离物5的相应的端部5a交叠。
此时提供种子层4的选择性去除。例如，通过化学蚀刻、一般地等离子蚀刻，获得所述选择性去除，如图4所示，通过该步骤，仍然暴露的氧化物层的部分，即，不被隔离掩模5和抗蚀剂掩模6保护的部分，被去除。
掩模隔离物5和掩模6的进一步常规选择性去除，暴露了种子层4的剩余部分，这里定义为种子隔离物且以7表示，如在图5中强调的。
实践中，首先通过掩模隔离物5和掩模6实现预定的结构，然后该结构通过掩模操作，转移到实现所述种子隔离物7(优选地I形)的种子层4。
具体地，种子隔离物7包括通过在衬底A上生长氧化物层4获得的线性部分7a，其具有对应于掩模隔离物5的宽度Δ的宽度以及几纳米的高度，在2～50nm的范围内可调整(调节)。该线性部分7a在衬底A的被包括在有源区域1之间的区域A’中延伸，且它依次连接到与之垂直的两个相对部分7b，每个部分7b都在相应有源区域1(在本实例，沿着行方向的两个连续的有源区域1)的背风处延伸出衬底A的区域A’。
根据本发明，多晶硅层的受控沉积，接着是沉积层的各向异性蚀刻，实现了所述的纳米电路结构2，如图1所示，所述结构2包括一对镜像相同且基本C形的导电隔离物或纳米线3。
具体而言，电路结构2包括两个纳米线3，每个纳米线3都具有第一部分3a，它们彼此平行，在有源区域1之外衬底A的区域A’中延伸，这可以有利地形成用于电路集成的分子器件(在图中未示出)的导电和控制端子。
而且，每个纳米线3包括两个第二接触部分3b，它们与相应的第一部分3a基本垂直，且每个向着一个相应的有源区域1寻址，并向上延伸以至少部分地跨过该一个相应的有源区域1。
因此，通过所述第二接触部分3b，电路结构2被直接布置成通过有源区域1被标准电子装置寻址。
在本方法的优选实施例中，根据本发明，在所述基本C形的纳米线3的实现之前，实现绝缘隔离物8，使得后者再现(reproduce)种子隔离物7的至少一部分轮廓。具体而言，如图6所示，还是通过MSPT实现基本C形的绝缘隔离物8，优选地，绝缘隔离物8由氧化硅制成。
这些绝缘隔离物8的作用是补偿主要由光刻精度限制导致的有源区域1和种子隔离物7的所述部分之间的过度的真空。
实际上，这些种子隔离物8用作“隔离物”或“垫片”，且它们允许纳米线3的第二接触部分3b相对于有源区域1正确地定位。
现在，特别参考图7的实例，它示出了通过根据本发明方法的备选实施例获得的纳米电路结构12。在该备选实施例中，与原先参考原先的实施例描述的元件在结构和功能上类似的元件将以相同的数字或引用表示。
电路结构12包括多个基本L形的导电隔离物或纳米线13。在这种情况下，每个纳米线13包括在衬底A的被包括在有源区域1之间的区域A’中延伸的第一部分13a，以及单个的第二接触部分13b，该第二接触部分基本正交于第一部分13a，向着一个相应的有源区域1被寻址，并向上延伸以接触、至少部分跨过该一个相应的有源区域1。
为了获得结构12，首先实现如图8所示的结构2a。该结构对应于原先参考图1所示的结构2，只是它不具有绝缘隔离物8。
因此，结构2a由两个镜像相同的基本C形的纳米线3组成。
然而，根据参考原先实施例示出的实例，可以提供绝缘隔离物8，而不偏离本发明的保护范围。
如图8所示，各个种子块14然后沉积在种子隔离物7的相对部分7b上。有利的是，相对并平行的这些种子块14通过光刻技术实现。
此后，在被包括在两个种子块14之间的衬底区域中实现两个覆盖隔离物15以覆盖结构2a。
覆盖隔离物15传统地通过MSPT获得，且如图9所示，它们覆盖整个结构2a，除了其减小的中央部分，该部分是到结构2a的访问窗口16。
然后提供传统的选择性氧化步骤，通过该步骤，通过窗口16暴露的纳米线3的部分被氧化。位于覆盖隔离物15之下并通过其保护的纳米线3的剩余部分，在该选择性氧化步骤中不被涉及。
对导电的多晶硅的损害，该选择性氧化实现了绝缘的氧化物部分，该部分与该对纳米线3交叉地延伸。更具体而言，实现绝缘条16a，从而获得所述4个基本L形的纳米线13，如图7所示，其中示出了去除了覆盖隔离物15和种子块14之后的结构12。
必须提及，根据本发明，即使通过本发明的备选实施例，可以实现包括基本L形纳米线的图7所示的类型的结构。具体而言，参考原先为获得I形种子隔离物7描述的内容，可以指出以下方面。
如果在种子层4上提供单个掩模6而不是如上面参考图3所述的两个掩模6，在去除掩模隔离物5和抗蚀剂掩模6之后，如图10所示，获得基本T形的种子隔离物70。
实际上，基本T形的种子隔离物7对应于基本I形的种子隔离物7的一半。
根据本发明，在种子隔离物70上的多晶硅层的受控沉积，接着的沉积层的各向异性蚀刻，允许获得纳米电路结构，该结构包括成对的镜像相同的、基本成L形的纳米线，如图11所示的纳米线23。
应当注意，纳米线23包括相应的第一部分23a和相应的第二部分23b，所述相应的第一部分23a彼此平行并至少部分地在有源区域1之外的衬底A的区域A’中延伸，且相应的第二部分23b基本垂直于第一部分23a，接触相应的有源区域1，在图中没有强调这些有源区域。
根据本发明，还可以获得更加复杂的纳米电路结构，例如，图12所示的结构。
该电路结构包括基本L形的纳米线33通过实现使用32整体标识的所谓的“闩”型结构相交，如在图12中的放大细节强调的。
具体而言，闩电路结构32包括8个纳米线33，它们成对地交叠，确定4个交叉点34。可以注意闩电路结构32包括两个如图7所示的上述类型结构，每个结构包括4个基本L形的纳米线。
实际上，这些结构，32a指示的下面的，32b指示的上面的，彼此正交且它们在彼此平行的两个不同的层上实现。
仍然要注意，对应于交叉点34的两个纳米线33并不直接接触而是被分离层35隔开。
根据本发明，闩结构还可以包括基本C形的纳米线，如图12o所示，其中有源区域1之间的闩结构由42表示，包括下部结构52和上部结构52a，每个结构包括一对基本C形的镜像相同的纳米线53，这两对基本彼此垂直定位。
现在参考包括基本C形的纳米线的结构描述闩结构的实现。
根据本发明，首先，通过上述方法步骤在单晶硅(monosilicon)衬底A上实现完全类似于图8的结构2a的结构52，以获得闩结构42。
如图12a所示，结构52包括第一对基本C形多晶硅纳米线53。
在实现第一对纳米线53之后，执行第一氧化或光(light)氧化步骤，实现某一纳米厚(优选地小于5纳米厚)的第一氧化物保护层54，所述厚度在分子器件尺寸上可调节，如图12b所示。
然后，提供覆盖步骤，如图12c所示，通过该步骤，在氧化的结构上沉积覆盖层55(优选地一百纳米或更厚的多晶硅层)。优选地，后一步骤之后是水平化(leveling)或平坦化步骤，使该覆盖层55达到预定的恒定厚度。
此后，通过第二氧化步骤，执行多晶硅覆盖层55的热氧化。如图12d所示，该第二氧化步骤实现了第二氧化物层56，该第二氧化物层小于一百纳米厚，优选地，5～70纳米厚。
此时，如图12e所示，以与上面描述的完全相似的方法，通过MSPT实现小于50纳米宽的(有利的是氮化硅的)掩模隔离物6。掩模隔离物60沿着与纳米线53基本垂直的方向实现，且它优选地沿着其重心线与这些纳米线53交叠。
仍然以类似于原先描述的方法，在掩模隔离物60的各个相对的端部提供两个抗蚀剂掩模61的光刻实现，且以基本与其垂直的方式实现，如图12e所示。
然后，如图12f所示，优选地，通过化学蚀刻的选择性去除步骤，去除不被掩模隔离物60和掩模61保护的部分中的第二氧化物层56。
进一步的选择性蚀刻步骤，这一次面向抗蚀剂和氮化硅，去除了掩模61和掩模隔离物60，如图12g所示，获得基本I形的氧化物种子隔离物62。
根据本发明，该种子隔离物62然后用于通过MSPT实现一对基本C形的覆盖隔离物63(优选地，使用氮化硅获得)，然后用作下面的多晶硅的非光刻掩模，在下面的描述中这将更加得到体现。
然后，如图12i所示，向着氧化物的进一步选择性去除步骤去除了种子隔离物62。最后，如图12l所示，仍然通过选择性去除步骤，这一次向着覆盖层55，除了不被覆盖隔离物63掩蔽的部分，多晶硅层被去除。
另一针对氮化硅的选择性去除步骤去除了覆盖隔离物63且它允许获得上部结构52a，该上部结构52a包括第二对基本C形的多晶硅纳米线53，它们基本具有与该对覆盖隔离物63相同的尺寸，如图12m所示。
最后，针对第一氧化物保护层54的最后的选择性去除，导致形成了如图12n所示的所述闩结构42，包括下部结构52和上部结构52a，每个包括一对基本C形的镜像相同的纳米线53，这些纳米线交于4个点。
如果用于接触混合电子电路中的分子器件，上面考虑的类型的闩电路结构32、42是尤其有利的。
实际上，纳米线特殊交叉结构不仅允许分子器件在多个点接触(例如，甚至具有不同的功能的多个分子端)，而且实现了所述分子器件的外壳，有利于其在混合电子装置中的插入和保持。
值得注意，上述方法还允许获得参考图12所述的包括基本L形纳米线的所述闩结构32。在这种情况下，可以有利地从图7的结构12开始，其中在基本L形的纳米线之间提供电分离(绝缘条)。然后在最初在下部结构32a上生长的氧化物第一保护层54的选择性去除步骤之前，重复刚才描述的实现对上部结构32b纳米线的导电的多晶硅损坏的绝缘条的方法步骤，就足够了。
根据本发明，可以提供更为复杂的闩结构，例如，在图12p、12q和12r以举例的方式示出且以70、71和72表示的结构。
具体而言，闩结构70和71每一个包括上部结构70a和71a，该上部结构70a和71a包括一对分别基本为C和L形的镜像相同的纳米线，与彼此平行布置形成相应的下部结构70b和71b的多对纳米线相交。
在所述图的实例中，每对纳米线是镜像相同的且分别是基本C和L形的。
结构72包括第一上部结构72a，该第一上部结构包括多对镜像相同的纳米线，与下部结构72b的第二多对镜像相同的纳米线相交。具体而言，在该图的实例中，下或上部结构72a、72b的三对纳米线中每一对与下或上部结构72a、72b另一个的三对纳米线相交。
根据本发明，通过原先参考图12和12o的闩结构32和42描述的方法步骤，获得所述闩结构70、71和72的实现。还必须注意，根据本发明的另一方面，通过本发明的备选实施例，可以实现像上述结构一样的闩电路结构。
实际上，可以获得相同类型的更多结构，而不需要重复上述方法的每个单个步骤。通过使用模具可以允许这样做，所述模具通过根据本发明的方法获得，并在已知的压印光刻工艺(imprintlithography)中使用，它们将在下面的描述中更加得到体现。
为达此目的，分别返回到I和T形种子隔离物7和70的步骤是有用的。下面的描述对这些种子隔离物都成立，因此为了描述的简单，将仅考虑如图10中使用70表示的T形种子隔离物。
现在参考图13a～13c示出这种子基本T形的种子隔离物的实现，图13a～13c中，例如，在硅衬底B上获得使用17表示的种子隔离物。
如图13a所示，首先在衬底B上实现具有预定纳米高度h(优选地包括在1nm～100nm之间的高度)的种子层4a，以获得种子隔离物17。
使用第一预定材料，例如，通过在硅衬底B上热生长氧化硅层实现种子层4a。
此后，参考图13a所示，通过MSPT，与原先描述的类似，在该种子层4a上实现掩模隔离物5a。该掩模隔离物5a使用第二预定材料形成，优选地，使用氮化硅形成，且它在种子层4a上沿着预定方向延伸。
然后，如图13b所示，实现掩模6a，与掩模隔离物5a交叠，并在与之基本垂直的方向上延伸。
有利的是，掩模6a通过标准光刻实现，然而，根据本发明，它也可以通过MSPT获得。
此时，如图13c所示，衬底B上的暴露的种子层4a的选择性去除，即，不被掩模隔离物5a和掩模6a保护的种子层4a部分的去除，实现了基本T形的种子隔离物17。
具体而言，种子隔离物17包括线性部分17a，它和与之基本正交的部分17b相连。
掩模6a和掩模隔离物5a的选择性去除在衬底B上仅留下了种子隔离物17，根据本发明，该种子隔离物可用于实现基本L形的隔离物43，例如如图13所示的且在选择性去除种子隔离物17之后示出的。
通过MSPT使用第三预定材料(优选地仍然是氮化硅)形成基本L形的隔离物43。必须注意这些隔离物43的高度至少等于种子层4a的高度h。
在所述种子层17的选择性去除之后，如图14所示，在衬底B上实现第四材料的层44，例如绝缘层。根据本发明并以非限制性的方式，例如，通过从硅衬底B生长氧化物层获得该层44，以达到最好地对应于隔离物43的高度h的合适高度。
最后，隔离物43的选择性去除实现了所述模具45，根据本发明，该模具包括基本L形的凹槽45a，该凹槽具有与隔离物43基本相同的纳米尺寸，如图15所示。
后面将更好地示出，通过纳米压印光刻工艺(纳米压印光刻-NIL)，模具45可以有利地用作在半导体器件衬底上直接实现基本L形的纳米隔离物的图形。
简而言之，NIL是一种光刻工艺，通过它，通过在衬底上压印形貌或图形定义图形或模具的预定形貌。通过对在衬底上用作掩模的合适的树脂进行机械变形获得所述压印图案(imprint)。
这样可以使用模具45来直接获得基本L形纳米线(或当通过使用基本I形种子隔离物实现模具时获得基本C形的纳米线)，而不必重复上述一系列步骤。
为达此目的，可以指出下面的内容。
首先，例如使用多晶硅实现上述类型的模具45，即，实现包括L形(或C形)压印图案的模具。
此后，模具被压印在原先在衬底47(例如多晶硅层)上沉积的抗蚀剂层46上，如图16所示。通过温度和/或压力和/或照射，压印图案被传统地从模具转移到抗蚀剂。
接下来通过各向异性蚀刻的选择性去除步骤，去除了“压印的”抗蚀剂部分，在多晶硅衬底47上留下一对抗蚀剂隔离物48，其具有与模具45的凹槽45a相同的形状，即，基本L形的形状，如图17所示。
抗蚀剂层46可以使用适于用在压印光刻工艺中的任何已知树脂实现。
抗蚀剂隔离物48用作针对下面的多晶硅衬底47的掩模；然后，在针对多晶硅的选择性蚀刻之后，除了被抗蚀剂隔离物48掩蔽的受保护部分之外，多晶硅被去除，如图18所示。在考虑一对基本L形的镜像相同的纳米线(优选地由多晶硅制成)49的情况下，接下来的抗蚀剂隔离物48的去除实现了所需的结构。
适当地，如上所述的闩结构可以通过使用上面考虑的类型的模具实现。
有利的是，模具45可用于在第一平面上实现成对的基本L形(或C形)多晶硅纳米线，以获得一个或多个下部结构，在图20中示出的纳米线限于在衬底B上实现并以80表示的一对基本L形的纳米线。
然后，多晶硅热氧化步骤导致形成氧化物层，获得如图21所示的氧化的纳米线81。有利的是，该氧化物层可以具有在分子器件的尺度上调节的尺寸。
在图22中示出了接下来在下部结构的氧化的纳米线81上沉积多晶硅层82的步骤。该沉积步骤之后可以是沉积的多晶硅层82的平坦化步骤以及又一次氧化步骤，以获得预定恒定高度的多晶硅层82。
然后，通过NIL和相同模具45的使用，在多晶硅层82上实现成对的基本L形的抗蚀剂纳米线83，如图23所示，它们沿着与下部结构的氧化的纳米线81基本垂直的方向布置。
此时，如图24所示，通过多晶硅的选择性蚀刻执行的去除步骤，进一步转移了模具(即基本L形的纳米线的模板)到下面的多晶硅层82上。
因此，在第二平面上获得了上部结构84，其包括多对基本L形的镜像相同的多晶硅纳米线85，与下部结构的成对的纳米线相交。
最后，在去除抗蚀剂83之后且在选择性蚀刻先前多晶硅纳米线80上生长的热氧化物层的步骤之后，获得如图25所示的用86表示的闩结构。
具体而言，闩结构86包括下部结构86a，该下部结构包括一对的基本L形的镜像相同的导电的纳米线80，该纳米线与上部结构84的两对基本L形的镜像相同的纳米线85相交。
根据本发明的方法的主要优点以这样的事实为代表：获得直接适于通过标准电子器件寻址的纳米电子结构。
具体而言，根据本发明的方法允许实现所述类型的结构，它具有极其高的精确度以及结构尺寸的控制。
还有利的是，除了快速执行之外，根据本发明的方法是尤其经济和易于实现的，提供了易于与当前用于实现半导体电子装置的生产工艺集成的步骤。
而且，如果电路结构完全通过MSPT实现且如果其本身或一部分通过使用NIL实现，根据本发明的方法尤其专用于包括这种结构的集成电路的大规模生产的工业应用。
基本上，通过本发明可以实现纳米电路结构，或在用纳米表示的集成电路区域中聚集更多的纳米结构，其可以直接由标准电子器件寻址，即，由通常定义为微米区域的直接可存取电路部分寻址。
很明显，为了满足偶然性和特别的需求，本领域技术人员可以给上述本发明带来很多变化，然而，它们都被包括在下面的权利要求定义的本发明的保护范围内。
Claims (45)
1.一种用于在半导体器件中实现纳米电路结构(2)的方法，其特征在于包括以下步骤：
a)在所述半导体器件的衬底(A)上实现多个有源区域(1)；
b)在所述衬底(A)上实现第一材料的种子层(4)；
c)在衬底(A)的包括在所述有源区域(1)之间的区域(A’)中在所述种子层(4)上实现第二材料的掩模隔离物(5)，所述掩模隔离物(5)通过多隔离物图形化技术实现且具有至少一个在所述区域(A’)上延伸的端部(5a)；
d)实现至少一个掩模(6)，其与所述掩模隔离物(5)交叠并在与所述掩模隔离物(5)基本垂直的方向上延伸；
e)选择性地去除在所述衬底(A)上暴露的种子层(4)；
f)选择性地去除所述至少一个掩模(6)和所述掩模隔离物(5)，获得种子隔离物(7；70)，它包括线性部分(7a)，该线性部分在所述区域(A’)中延伸并连接到与之基本正交的至少一个部分(7b)；
g)最终通过多隔离物图形化技术从所述种子隔离物(7；70)实现至少一个绝缘隔离物(8)，所述至少一个绝缘隔离(8)再现所述种子隔离物(7；70)的至少一部分轮廓；
h)通过多隔离物图形化技术从所述种子隔离物(7；70)或从所述至少一个绝缘隔离物(8)实现至少一个导电材料的纳米线(3；13；23)，所述至少一个纳米线(3；13；23；33)包括至少部分地在所述区域(A’)中延伸的第一部分(3a；13a)以及与相应有源区域(1)接触的至少一个第二部分(3b；13b)，所述第二部分(3b；13b)基本正交于所述第一部分(3a；13a)。
2.根据权利要求1的方法，其特征在于所述有源区域(1)是掺杂的。
3.根据权利要求1或2的方法，其特征在于通过标准光刻在所述衬底(A)上打开相应窗口来实现所述有源区域(1)。
4.根据权利要求1的方法，其特征在于种子层(4)的所述第一材料是生长在衬底(A)上或沉积在其上的氧化物。
5.根据权利要求1的方法，其特征在于种子层(4)的所述第一材料是生长在衬底(A)上或沉积在其上的氧化硅。
6.根据权利要求1的方法，其特征在于在所述种子层(4)上实现所述掩模隔离物(5)包括以下步骤：
-在衬底(A)的外围部分上沉积种子块(100)；
-通过沉积牺牲层和接下来的所述牺牲层的各向异性蚀刻，从所述种子块(100)定义至少一个牺牲隔离物(101)，所述牺牲隔离物(101)延伸，以部分地覆盖衬底(A)的所述区域(A’)；
-通过沉积具有预定厚度(Δ)的层和接下来的所述沉积层的各向异性蚀刻，从所述牺牲隔离物(101)定义掩模隔离物(5)；
-选择性地去除所述种子块(100)和所述牺牲隔离物(101)。
7.根据权利要求6的方法，其特征在于所述掩模隔离物使用氮化硅实现。
8.根据权利要求1的方法，其特征在于通过标准光刻实现定义抗蚀剂层的所述至少一个掩模(6)。
9.根据权利要求8的方法，其特征在于所述至少一个掩模(6)是抗蚀剂掩模，其与所述掩模隔离物(5)的所述至少一个端部(5a)交叠。
10.根据权利要求1的方法，其特征在于通过沉积具有预定纳米厚度的绝缘材料层接着进行所述绝缘材料层的各向异性蚀刻，从所述种子隔离物(7；70)获得所述至少一个绝缘隔离物(8)。
11.根据权利要求1的方法，其特征在于通过沉积具有预定纳米厚度的导电材料层接着进行所述导电材料层的各向异性蚀刻，从所述种子隔离物(7；70)或从所述至少一个绝缘隔离物(8)获得所述至少一个纳米线(3；13；23；33)。
12.根据权利要求11的方法，其特征在于所述种子隔离物(70)包括所述线性部分(7a)和与之基本正交的部分(7b)，这两个部分基本定义了T形状，且其特征在于所述至少一个纳米线(3；13；23；33)由两个镜像相同且具有基本L形轮廓的纳米线(23)组成。
13.根据权利要求11的方法，其特征在于所述两个镜像相同的纳米线(23)包括L形轮廓的相应的第一部分(23a)和相应的第二部分(23b)，所述第一部分彼此平行并至少部分地在衬底(A)的包括在有源区域(1)之间的区域(A’)中延伸，所述第二部分(23b)与所述第一部分基本正交且与相应的有源区域(1)接触。
14.根据权利要求1的方法，其特征在于所述种子隔离物(7)包括所述线性部分(7a)，该线性部分(7a)连接到基本与之正交的两个相对的部分(7b)，这些部分基本定义了I形状，且其特征在于所述至少一个纳米线(3；13；23；33)由两个镜像相同且具有基本C形轮廓的纳米线(3)组成。
15.根据权利要求14的方法，其特征在于所述两个镜像相同的纳米线(3)包括C形轮廓的相应的第一部分(3a)和相应的两个相对的第二部分(3b)，所述第一部分彼此平行并至少部分地在包括在有源区域(1)之间的衬底(A)的区域(A’)中延伸，所述第二部分(3b)基本正交于所述第一部分(3a)，每一个与相应的有源区(1)接触。
16.根据权利要求14的方法，其特征在于它进一步包括以下步骤：
i)在种子隔离物(7)的所述两个相对的部分(7b)上分别沉积的种子块(14)；
l)通过多隔离物图形化技术定义两个覆盖隔离物(15)，它们每个从种子块(14)延伸，以部分地覆盖衬底(A)的包括在有源区域(1)之间的所述区域(A’)，形成所述覆盖隔离物(15)之间的窗口(16)；
m)对应于在所述窗口(16)中暴露的所述两个纳米线(3)的部分，氧化所述两个纳米线(3)，形成与所述两个纳米线(3)交叉延伸的绝缘条(16a)；
n)选择性地去除所述两个覆盖隔离物(15)和所述两个种子块(14)，获得纳米电路结构(12)，该结构包括镜像相同成对形成的4个基本L形的纳米线(13)，所述成对的纳米线(13)与所述绝缘条(16a)分离。
17.一种用于在半导体器件中实现纳米闩电路结构(32、42、70、71、72)的方法，其特征在于它包括以下步骤：
-根据前面权利要求其中任意一种的方法，在衬底(A)上在有源区域(1)之间实现下部结构(32a、52、70b、71b、72b)，该下部结构包括至少一对镜像相同的纳米线；
-在所述下部结构(32a、52、70b、71b、72b)上实现第一保护层(54)，所述第一保护层(54)具有纳米厚度；
-在所述第一保护层(54)上实现覆盖层(55)且最终平坦化所述覆盖层(5)于预定恒定高度；
-实现具有纳米厚度的第二层(56)；
-通过多隔离物图形化技术在所述第二层(56)上实现至少一个掩模隔离物(60)，其与所述下部结构(32a、52、70b、71b、72b)的所述至少一对纳米线(53)相交；
-实现至少一个掩模(61)，其与所述至少一个掩模隔离物(60)的端部交叠，并在与之基本垂直的方向上延伸；
-选择性地去除不被所述至少一个掩模隔离物(60)和所述至少一个掩模(61)保护的部分中的所述第二层(56)；
-选择性地去除所述至少一个掩模(61)和所述至少一个掩模隔离物(60)，获得至少一个种子隔离物(62)；
-通过多隔离物图形化技术从所述至少一个种子隔离物(62)实现至少一对镜像相同的覆盖隔离物(63)，其与所述下部结构的所述至少一对纳米线交叉布置；
-选择性地去除所述至少一个种子隔离物(62)；
-选择性地去除不被覆盖隔离物(63)掩蔽的部分中的所述覆盖层(55)，获得至少一对纳米线，该对纳米线基本具有与所述至少一对覆盖隔离物(63)相同的尺寸；
-选择性地去除所述至少一对覆盖隔离物(63)，获得上部结构(32；52a；70a；71a；72a)，所述上部结构包括所述至少一对纳米线，所述至少一对纳米线基本具有与所述至少一对覆盖隔离物(63)相同的尺寸，且与所述下部结构的所述至少一对纳米线交叉布置；
-选择性地去除所述第一保护层(54)，获得所述闩电路结构。
18.根据权利要求17的方法，其特征在于所述第一保护层(54)由厚度小于5纳米的氧化硅形成。
19.根据权利要求17的方法，其特征在于所述第二层(56)由厚度小于100纳米的氧化硅形成。
20.根据权利要求19的方法，其特征在于所述第二层(56)具有在5-70纳米之间的纳米厚度。
21.根据权利要求17的方法，其特征在于所述覆盖层是最终平坦化于预定恒定高度的多晶硅层。
22.根据权利要求17的方法，其特征在于所述下部结构或所述上部结构的所述至少一对镜像相同的纳米线的纳米线基本是L或C形的。
23.一种半导体器件，该半导体器件包括衬底(A)，在该衬底上实现多个有源区域(1)和一种电路结构，所述电路结构定义在衬底(A)的包括在所述有源区域(1)之间的区域(A’)中，其特征在于所述电路结构包括多个纳米线(3；13；23；33)，所述纳米线每一个包括至少部分地在衬底(A)的所述区域(A’)中延伸的第一部分(3a；13a；23a)以及至少一个与之基本正交且与相应的有源区域(1)接触的第二部分(3b；13b；23b)。
24.根据权利要求23的半导体器件，其特征在于所述多个纳米线由两个具有基本L形轮廓的镜像相同的纳米线(23)组成。
25.根据权利要求24的半导体器件，其特征在于所述两个镜像相同的纳米线(23)包括L形轮廓的相应的第一部分(23a)和相应的第二部分(23b)，所述第一部分(23a)彼此平行并至少部分地在包括在有源区域(1)之间的衬底(A)的区域(A’)中延伸，所述第二部分(23b)与所述第一部分(23a)基本正交且与相应的有源区域(1)接触。
26.根据权利要求23的半导体器件，其特征在于所述多个纳米线由两个具有基本C形轮廓的镜像相同的纳米线(3)组成。
27.根据权利要求26的半导体器件，其特征在于所述两个镜像相同的纳米线(3)包括C形轮廓的相应的第一部分(3a)和两个相应的相对的第二部分(3b)，所述第一部分(3a)彼此平行并至少部分地在包括在有源区域(1)之间的衬底(A)的区域(A’)中延伸，所述第二部分(3b)与所述第一部分(3a)基本正交，并且每一个与相应的有源区域(1)接触。
28.根据权利要求23的半导体器件，其特征在于所述多个纳米线由成对的四个镜像相同的纳米线(13)组成，所述成对的纳米线(13)通过绝缘条(16a)分离。
29.根据权利要求28的半导体器件，其特征在于所述成对的四个镜像相同的纳米线(13)每一个包括L形轮廓的第一部分(13a)和第二部分(13b)，所述第一部分(13a)至少部分地在包括在有源区域(1)之间的衬底(A)的区域(A’)中延伸，所述第二部分(13b)基本与所述第一部分(13a)正交且与相应的有源区域(1)接触。
30.一种半导体器件，该半导体器件包括其上实现了多个有源区域(1)的衬底(A)，其特征在于它包括闩电路结构，所述闩电路结构包括彼此交叉实现的下部结构(32a)和上部结构(32b)，上和下部结构(32a，32b)每个都包括至少一对镜像相同的纳米线(33)，每个纳米线(33)与有源区域(1)接触，所述下和上部结构(32a，32b)之一的每对纳米线与所述下和上部结构(32a，32b)的另一个的至少一对纳米线相交。
31.根据权利要求30的半导体器件，其特征在于所述下部结构或所述上部结构的所述至少一对镜像相同的纳米线的纳米线基本是L或C形的。
32.一种用于在衬底(B)上实现包括至少一个纳米凹槽(45a)的模具(45)的方法，其特征在于它包括以下步骤：
o)在该衬底(B)上实现第一材料的预定纳米高度(h)的种子层(4a)；
p)通过多隔离物图形化技术在所述种子层(4a)上实现沿着预定方向延伸的第二材料的掩模隔离物(5a)；
q)实现至少一个掩模(6a)，它与所述掩模隔离物(5a)交叠，在与之基本垂直的方向上延伸；
r)选择性地去除所述衬底(B)上暴露的所述种子层(4a)；
s)选择性地去除所述至少一个掩模(6a)和所述掩模隔离物(5a)，获得种子隔离物(17)，该种子隔离物(17)包括线性部分(17a)，该线性部分(17a)连接到与之基本正交的至少一个部分(17b)；
t)通过多隔离物图形化技术从所述种子隔离物(17)实现至少一个隔离物(43)，所述至少一个隔离物(43)使用第三材料实现，并具有对应于所述种子层的高度(h)的高度和纳米厚度；
u)选择性地去除所述种子隔离物(17)；
v)实现由第四材料制成的层(44)，达到所述至少一个隔离物(43)的所述高度(h)；
z)选择性地去除所述至少一个隔离物(43)，获得所述模具(45)，其中所述至少一个凹槽(45a)具有与所述至少一个隔离物(43)基本相同的纳米尺寸，由此代表了其压印图案。
33.根据权利要求32的用于实现模具(45)的方法，其特征在于所述第四材料的层从所述衬底(B)生长，达到所述至少一个隔离物(43)的所述高度(h)。
34.根据权利要求32的用于实现模具(45)的方法，其特征在于所述种子隔离物(17)包括所述线性部分(17a)和与之基本正交的部分(17b)，这两个部分基本定义了T形状，且其特征在于所述至少一个隔离物由两个具有基本L形轮廓的镜像相同的隔离物组成。
35.根据权利要求32的用于实现模具(45)的方法，其特征在于所述种子隔离物(17)包括所述线性部分(17a)和与之基本正交的两个相对的部分(17b)，这些部分基本定义了I形状，且其特征在于所述至少一个隔离物由两个具有基本C形轮廓的镜像相同的隔离物组成。
36.根据权利要求32的用于实现模具(45)的方法，其特征在于所述第一材料和所述第四材料相同。
37.根据权利要求32的用于实现模具(45)的方法，其特征在于所述第一材料和所述第四材料是氧化硅。
38.根据权利要求32的用于实现模具(45)的方法，其特征在于所述第二材料和所述第三材料相同。
39.根据权利要求32的用于实现模具(45)的方法，其特征在于所述第二材料和所述第三材料是氮化硅。
40.根据权利要求32的用于实现模具(45)的方法，其特征在于所述至少一个掩模(6a)通过标准光刻定义抗蚀剂层实现。
41.一种模具(45)，在压印光刻工艺中用作用于实现纳米隔离物的图形，该模具包括衬底(B)和与所述衬底(B)交叠的预定材料的层(44)，其特征在于它包括在所述层(44)中获得的至少一个所述纳米尺寸的凹槽(45a)，与角部分交叠。
42.根据权利要求41的模具(45)，其特征在于所述角部分是正交角部分。
43.根据权利要求41的模具(45)，其特征在于所述至少一个凹槽由两个镜像相同并具有基本L形轮廓的凹槽(45a)组成。
44.根据权利要求41的模具(45)，其特征在于所述至少一个凹槽由两个具有基本C形轮廓的镜像相同的凹槽组成。
45.根据权利要求41～44其中任意一个的模具(45)的用途，用于实现半导体器件衬底上的纳米电路结构。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IT2005/000110 WO2006090417A1 (en) | 2005-02-28 | 2005-02-28 | Method for realising a nanometric circuit architecture between standard electronic components and semiconductor device obtained with said method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101167176A CN101167176A (zh) | 2008-04-23 |
| CN101167176B true CN101167176B (zh) | 2010-06-16 |
Family
ID=35134549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800496364A Active CN101167176B (zh) | 2005-02-28 | 2005-02-28 | 用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8358010B2 (zh) |
| EP (1) | EP1859481A1 (zh) |
| CN (1) | CN101167176B (zh) |
| WO (1) | WO2006090417A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022408B2 (en) | 2005-05-13 | 2011-09-20 | Samsung Electronics Co., Ltd. | Crystalline nanowire substrate, method of manufacturing the same, and method of manufacturing thin film transistor using the same |
| KR101127132B1 (ko) * | 2005-05-13 | 2012-03-21 | 삼성전자주식회사 | 실리콘 나노와이어 기판 및 그 제조방법, 그리고 이를이용한 박막 트랜지스터의 제조방법 |
| EP1772773B1 (en) | 2005-10-06 | 2011-06-29 | STMicroelectronics Srl | Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould |
| CN102437064B (zh) * | 2011-11-30 | 2014-03-19 | 上海华力微电子有限公司 | 硅纳米线的制造方法 |
| TWI495105B (zh) * | 2011-12-21 | 2015-08-01 | Nat Applied Res Laboratories | 金屬閘極奈米線薄膜電晶體元件及其製造方法 |
| US8987071B2 (en) * | 2011-12-21 | 2015-03-24 | National Applied Research Laboratories | Thin film transistor and fabricating method |
| DE102013113283A1 (de) | 2013-11-29 | 2015-06-03 | Leonhard Kurz Stiftung & Co. Kg | Mehrschichtkörper und Verfahren zu dessen Herstellung |
| US9528194B2 (en) | 2014-03-31 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company Limited & National Taiwan University | Systems and methods for forming nanowires using anodic oxidation |
| US9953989B2 (en) * | 2014-03-31 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company Limited and National Taiwan University | Antifuse array and method of forming antifuse using anodic oxidation |
| KR102471766B1 (ko) * | 2017-07-24 | 2022-11-29 | 스파크 써미오닉스, 인크. | 소형 갭 장치 시스템 및 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1435728A (zh) * | 2002-01-31 | 2003-08-13 | 惠普公司 | 利用间隔体技术的纳米尺寸压印模 |
| US20040155011A1 (en) * | 2003-02-10 | 2004-08-12 | Hareland Scott A. | Method of forming sub-micron-size structures over a substrate |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2642663B2 (ja) * | 1988-03-10 | 1997-08-20 | ヤマハ発動機株式会社 | めっき型熱電対 |
| JP3317582B2 (ja) | 1994-06-01 | 2002-08-26 | 菱電セミコンダクタシステムエンジニアリング株式会社 | 微細パターンの形成方法 |
| DE19526011C1 (de) | 1995-07-17 | 1996-11-28 | Siemens Ag | Verfahren zur Herstellung von sublithographischen Ätzmasken |
| US6128214A (en) | 1999-03-29 | 2000-10-03 | Hewlett-Packard | Molecular wire crossbar memory |
| US7084507B2 (en) * | 2001-05-02 | 2006-08-01 | Fujitsu Limited | Integrated circuit device and method of producing the same |
| US6432740B1 (en) | 2001-06-28 | 2002-08-13 | Hewlett-Packard Company | Fabrication of molecular electronic circuit by imprinting |
| US6756296B2 (en) * | 2001-12-11 | 2004-06-29 | California Institute Of Technology | Method for lithographic processing on molecular monolayer and multilayer thin films |
| US6759180B2 (en) | 2002-04-23 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography |
| US7037639B2 (en) | 2002-05-01 | 2006-05-02 | Molecular Imprints, Inc. | Methods of manufacturing a lithography template |
| US6872647B1 (en) | 2003-05-06 | 2005-03-29 | Advanced Micro Devices, Inc. | Method for forming multiple fins in a semiconductor device |
| US7462292B2 (en) | 2004-01-27 | 2008-12-09 | Hewlett-Packard Development Company, L.P. | Silicon carbide imprint stamp |
| US20050189676A1 (en) * | 2004-02-27 | 2005-09-01 | Molecular Imprints, Inc. | Full-wafer or large area imprinting with multiple separated sub-fields for high throughput lithography |
| US7141866B1 (en) | 2004-04-16 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Apparatus for imprinting lithography and fabrication thereof |
| US7449348B1 (en) | 2004-06-02 | 2008-11-11 | Advanced Micro Devices, Inc. | Feedback control of imprint mask feature profile using scatterometry and spacer etchback |
| DE602004016496D1 (de) | 2004-08-31 | 2008-10-23 | St Microelectronics Srl | Verfahren zur Herstellung einer Wirtsstruktur für nanometergroße Elemente |
| EP1630881B1 (en) | 2004-08-31 | 2011-11-16 | STMicroelectronics Srl | Hosting structure of nanometric elements and corresponding manufacturing method |
| DE602005023597D1 (de) | 2005-07-08 | 2010-10-28 | St Microelectronics Srl | Verfahren zur Realisierung einer elektrischen Verbindung in einer elektronischen Halbleitervorrichtung zwischen einem nanometrischen Schaltungsarchitektur und elektronischen Standardkomponenten |
| US7256131B2 (en) | 2005-07-19 | 2007-08-14 | Molecular Imprints, Inc. | Method of controlling the critical dimension of structures formed on a substrate |
| EP1764827A1 (en) | 2005-09-16 | 2007-03-21 | Interuniversitair Microelektronica Centrum ( Imec) | Recursive spacer defined patterning |
| EP1772773B1 (en) | 2005-10-06 | 2011-06-29 | STMicroelectronics Srl | Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould |
| US7579278B2 (en) | 2006-03-23 | 2009-08-25 | Micron Technology, Inc. | Topography directed patterning |
| KR100876805B1 (ko) | 2007-05-14 | 2009-01-09 | 주식회사 하이닉스반도체 | 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법 |
| US7492624B2 (en) | 2007-06-29 | 2009-02-17 | Stmicroelectronics S.R.L. | Method and device for demultiplexing a crossbar non-volatile memory |
| US8003236B2 (en) | 2008-06-17 | 2011-08-23 | Hitachi Global Storage Technologies Netherlands B.V. | Method for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks, master mold made by the method, and disk imprinted by the master mold |
-
2005
- 2005-02-28 WO PCT/IT2005/000110 patent/WO2006090417A1/en active Application Filing
- 2005-02-28 CN CN2005800496364A patent/CN101167176B/zh active Active
- 2005-02-28 EP EP05719020A patent/EP1859481A1/en not_active Withdrawn
- 2005-02-28 US US11/817,318 patent/US8358010B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1435728A (zh) * | 2002-01-31 | 2003-08-13 | 惠普公司 | 利用间隔体技术的纳米尺寸压印模 |
| US20040155011A1 (en) * | 2003-02-10 | 2004-08-12 | Hareland Scott A. | Method of forming sub-micron-size structures over a substrate |
Non-Patent Citations (3)
| Title |
|---|
| jawad nasrullah等.an edge-defined nano-lithography technique suitable forlowthermal budget process and 3-D stackable devices.the institution of electrical engineers2.2003,2502-505. * |
| Yang-kyu choi等.sub-lithographic patterning technology for nanowire modelcatalysts and DNA label-free hybridization detection.nanofabrication technologies5220 1.2003,5220(1),10-19. |
| Yang-kyu choi等.sub-lithographic patterning technology for nanowire modelcatalysts and DNA label-free hybridization detection.nanofabrication technologies5220 1.2003,5220(1),10-19. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101167176A (zh) | 2008-04-23 |
| EP1859481A1 (en) | 2007-11-28 |
| WO2006090417A1 (en) | 2006-08-31 |
| US20080246158A1 (en) | 2008-10-09 |
| US8358010B2 (en) | 2013-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101167176B (zh) | 用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件 | |
| US7432120B2 (en) | Method for realizing a hosting structure of nanometric elements | |
| US6579742B2 (en) | Fabrication of molecular electronic circuit by imprinting | |
| US7586130B2 (en) | Vertical field effect transistor using linear structure as a channel region and method for fabricating the same | |
| US6740910B2 (en) | Field-effect transistor, circuit configuration and method of fabricating a field-effect transistor | |
| US8941166B2 (en) | Multiple patterning method | |
| US20120168723A1 (en) | Electronic devices including graphene and methods of forming the same | |
| US7928578B2 (en) | Electric linkage in a semiconductor electronic device between a nanometric circuit architecture and standard electronic components | |
| CN110211929A (zh) | 阵列基板及其制造方法 | |
| US7799697B2 (en) | Patterning method in semiconductor manufacturing process including an array of rectangular blocks and filling features | |
| CN114556495A (zh) | 电阻器几何形状 | |
| US7951698B2 (en) | Method of fabricating electronic device using nanowires | |
| Prodromakis et al. | Practical micro/nano fabrication implementations of memristive devices | |
| US7727820B2 (en) | Misalignment-tolerant methods for fabricating multiplexing/demultiplexing architectures | |
| US7945867B2 (en) | Method for realizing an electric linkage in a semiconductor electronic device between a nanometric circuit architecture and standard electronic components | |
| CN106972023A (zh) | 具有纳米压印的图案的存储器装置及其制造方法 | |
| KR100543077B1 (ko) | 높은 종횡비의 전극 제조 방법 | |
| NO314738B1 (no) | Fremgangsmåte til fremstilling av selvregistrerende ikke- litografiske transistorer med ultrakorte kanallengder | |
| Mouttet | Alternative Nanoelectronics: A Comparative Analysis | |
| JP6080280B2 (ja) | コンビナトリアルマスキング |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |