CN102437064B - 硅纳米线的制造方法 - Google Patents

硅纳米线的制造方法 Download PDF

Info

Publication number
CN102437064B
CN102437064B CN201110391240.5A CN201110391240A CN102437064B CN 102437064 B CN102437064 B CN 102437064B CN 201110391240 A CN201110391240 A CN 201110391240A CN 102437064 B CN102437064 B CN 102437064B
Authority
CN
China
Prior art keywords
silicon
photoresist layer
silicon nanowires
nanometers
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110391240.5A
Other languages
English (en)
Other versions
CN102437064A (zh
Inventor
曹永峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110391240.5A priority Critical patent/CN102437064B/zh
Publication of CN102437064A publication Critical patent/CN102437064A/zh
Application granted granted Critical
Publication of CN102437064B publication Critical patent/CN102437064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种硅纳米线的制造方法，属于半导体制造领域。该方法包括：提供压印模板，所述压印模板上构建有源/漏极区以及硅纳米线布局的图形；使用所述压印模板形成所述硅纳米线探测单元中的硅纳米线。本发明可以降低硅纳米线探测单元的制造成本。

Description

硅纳米线的制造方法
技术领域
本发明属于半导体制造领域，特别涉及一种硅纳米线的制造方法。
背景技术
硅纳米线(silicon Nano-wire，SiNW)探测单元是目前最常用的生物芯片基本单元，被广泛应用于生物探测领域，其主要的工作原理类似于金属氧化物半导体场效应晶体管(MOSFET)，利用多晶硅(polysilicon)或者硅(Silicon)上的二氧化硅层作为栅氧，由于吸附在硅纳米线探测单元中的硅纳米线上的生物分子通常都带有电荷，该电荷会对硅纳米线进行类似于MOSFET的电势调节，进而影响硅纳米线的导电特性。因此，可以通过对这种导电特性的监控来识别特定的生物分子。
在硅纳米线探测单元中，源极区与漏极区之间通过硅纳米线相连，该硅纳米线的形状可以是长方体形，也可以是弯曲的管道形。当然，硅纳米线的形状可以根据实际情况设置为其他形状。在SiNW探测单元制造工艺中，由于硅纳米线是非常细的多晶硅线条，一般为几纳米到几十纳米，所以对光刻工艺的要求非常高，需要使用目前业界最好的光刻基台，这会大大增加了SiNW探测单元的制造成本。
发明内容
为了降低硅纳米线探测单元的制造成本，本发明提供了一种硅纳米线探测单元的制造方法，技术方案如下：
一种硅纳米线探测单元的制造方法，包括：
提供压印模板，所述压印模板上构建有源/漏极区以及硅纳米线布局的图形；
使用所述压印模板形成所述硅纳米线探测单元中的硅纳米线
本发明利用压印工艺制造SiNW探测单元中的硅纳米线，不需要任何校准动作，无需采用成本昂贵的光刻基台，只需要使用普通的压印机，大幅度地降低了SiNW探测单元的制造成本。
通过以下参照附图对本申请实施例的说明，本申请的上述以及其它目的、特征和优点将更加明显。
附图说明
下面将参照所附附图来描述本申请的实施例，其中：
图1是根据本发明的硅纳米线的制造方法的流程图；
图2是沉积二氧化硅层和多晶硅层后的硅衬底的剖面图；
图3是用压印模板压印如图2所示的硅衬底前的剖面图；
图4是用压印模板压印如图2所示的硅衬底后的剖面图；
图5是对图4所示的图形取走压印模板后的剖面图；
图6是对图5所示的图形进行蚀刻处理后的剖面图；
图7是对图6所示的图形剥离第二光刻胶层后的剖面图。
具体实施方式
下面结合附图详细描述本发明的具体实施例。应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。
本发明提供了一种硅纳米线的制造方法，如图1所示，包括：
步骤101，提供压印模板，该压印模板上构建有源/漏极区以及硅纳米线布局的图形。
提供压印模板包括自行制备压印模板，具体地，是指利用传统的互补金属氧化物(CMOS)图形化工艺(光刻和刻蚀)在硅片上构建源/漏极区和硅纳米线的布局的图形，其中，源/漏极区和硅纳米线相连，该构建后的硅片即为压印模板，如图3所示，压印模板用800指示。此外，压印模板也可以使用光罩厂提供的压印模板。其中，该源/漏极区和硅纳米线的布局的图形的厚度是指图3中的白色凹槽的底部到顶部之间的距离。与图7中的硅纳米线1100对应的白色凹槽的宽度，即左侧边到右侧边之间的距离就是硅纳米线1100的宽度。本实施方式中的各图均为示意图，实际上，源/漏极区和硅纳米线的布局的图形的厚度在100到140纳米之间，硅纳米线1100的宽度一般为几纳米到几十纳米。
步骤102，使用该压印模板形成硅纳米线探测单元中的硅纳米线。
首先，如图2所示，在硅衬底400上采用热氧化工艺或化学气相沉积工艺(CVD)生成二氧化硅层500。采用低压化学气相沉积(LPCVD)工艺在二氧化硅层500上沉积多晶硅层600。
接下来，如图3所示，在二氧化硅层500上沉积多晶硅层600后，在多晶硅层600的表面旋涂一层光刻胶层700。该光刻胶层700的厚度比压印模板800上的源/漏极区和硅纳米线的布局的图形的厚度厚15纳米到25纳米，即该光刻胶层700的厚度介于115纳米到165纳米之间。
其次，如图4所示，利用压印模板800压印光刻胶层700。为了保护多晶硅层600，在用压印模板800进行压印时，在多晶硅层600的表面形成薄的第一光刻胶层900以及与源/漏极区以及硅纳米线布局的图形对应的第二光刻胶层1000。其中，该第一光刻胶层900的厚度介于十几纳米到二十几纳米之间，优选地，介于15纳米到25纳米之间。该第二光刻胶层1000的厚度等于或略小于旋涂的光刻胶层700。
在进行压印时，可以同时实施烘焙(baking)工艺，以对压印出的第一光刻胶层900和第二光刻胶层1000进行硬化。在完成压印后，取走压印模板800形成的图形如图5所示。
然后，利用湿法蚀刻工艺或干法蚀刻工艺蚀刻掉与源/漏极区以及硅纳米线布局的图形对应的多晶硅层之外的多晶硅层，蚀刻后的结构如图6所示，其中，源/漏极区用1100指示，硅纳米线用1200指示。该步骤能通过以下方式来实现：蚀刻第一光刻胶层900；利用第二光刻胶层1000蚀刻掉与源/漏极区以及硅纳米线布局的图形对应的多晶硅层之外的多晶硅层。
然后，剥离(strip)与源/漏极区以及硅纳米线布局的图形对应的第二光刻胶层1000，剥离后的结构如图7所示，其中，源/漏极区用1100指示，硅纳米线用1200指示。
最后，对图7所示的结构进行后续其他工艺的处理，由于后续处理对于本领域技术人员而言是公知技术，在此不再赘述。
本发明利用压印工艺制造SiNW探测单元中的硅纳米线，不需要任何校准动作，无需采用成本昂贵的光刻基台，只需要使用普通的压印机，大幅度地降低了SiNW探测单元的制造成本。
虽然已参照典型实施例描述了本申请，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本申请能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (7)

1.一种硅纳米线的制造方法，其特征在于，包括：
提供压印模板，所述压印模板上构建有源/漏极区以及硅纳米线布局的图形；
使用所述压印模板形成硅纳米线探测单元中的硅纳米线；
其中，所述使用所述压印模板形成硅纳米线探测单元中的硅纳米线的步骤包括：
在硅衬底上生成二氧化硅层，在所述二氧化硅层上沉积多晶硅层，并在所述多晶硅层旋涂光刻胶层；
利用所述压印模板压印所述光刻胶层，同时实施烘焙工艺，以在所述多晶硅层表面上压印出第一光刻胶层以及与所述源/漏极区以及硅纳米线布局的图形对应的第二光刻胶层，然后取走所述压印模板；
利用所述第一光刻胶层和所述第二光刻胶层蚀刻掉与所述源/漏极区以及硅纳米线布局的图形对应的多晶硅层之外的多晶硅层；
剥离与所述源/漏极区以及硅纳米线布局的图形对应的第二光刻胶层，形成所述硅纳米线探测单元中的硅纳米线。
2.根据权利要求1所述的方法，其特征在于，所述提供压印模板的步骤包括：利用互补金属氧化物图形化工艺在硅片上形成所述压印模板。
3.根据权利要求1所述的制造方法，其特征在于，利用所述第一光刻胶层和所述第二光刻胶层蚀刻掉与所述源/漏极区以及硅纳米线布局的图形对应的多晶硅层之外的多晶硅层的步骤包括：
蚀刻掉所述第一光刻胶层；
利用所述第二光刻胶层蚀刻掉与所述源/漏极区以及硅纳米线布局的图形对应的多晶硅层之外的多晶硅层。
4.根据权利要求1所述的制造方法，其特征在于，所述旋涂的光刻胶层的厚度比所述源/漏极区以及硅纳米线布局的图形的厚度厚15纳米到25纳米。
5.根据权利要求1-4任意一项所述的制造方法，其特征在于，所述源/漏极区以及硅纳米线布局的图形的厚度介于100纳米到140纳米之间。
6.根据权利要求1-4任意一项所述的制造方法，其特征在于，所述旋涂的光刻胶层的厚度为115纳米到165纳米。
7.根据权利要求1-4任意一项所述的制造方法，其特征在于，所述第一光刻胶层的厚度介于15纳米到25纳米之间。
CN201110391240.5A 2011-11-30 2011-11-30 硅纳米线的制造方法 Active CN102437064B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110391240.5A CN102437064B (zh) 2011-11-30 2011-11-30 硅纳米线的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110391240.5A CN102437064B (zh) 2011-11-30 2011-11-30 硅纳米线的制造方法

Publications (2)

Publication Number Publication Date
CN102437064A CN102437064A (zh) 2012-05-02
CN102437064B true CN102437064B (zh) 2014-03-19

Family

ID=45985058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110391240.5A Active CN102437064B (zh) 2011-11-30 2011-11-30 硅纳米线的制造方法

Country Status (1)

Country Link
CN (1) CN102437064B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890150B (zh) * 2012-09-20 2016-08-24 上海集成电路研发中心有限公司 一种生物芯片中硅纳米线阵列的制造方法
CN104252103A (zh) * 2013-06-25 2014-12-31 无锡华润上华科技有限公司 光刻返工后残留光刻胶的去除方法
CN105150708A (zh) * 2015-09-16 2015-12-16 苏州大学 一种利用纳米压印制备不同纤维形貌的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1823412A (zh) * 2003-07-15 2006-08-23 惠普开发有限公司 纳米级mosfet晶体管阵列及其制造方法
CN101167176A (zh) * 2005-02-28 2008-04-23 意法半导体股份有限公司 用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件
CN101246307A (zh) * 2007-02-15 2008-08-20 联华电子股份有限公司 使用半导体工艺制造压印模板的方法及所制得的压印模板
CN101587830A (zh) * 2008-05-21 2009-11-25 上海市纳米科技与产业发展促进中心 大面积纳米线p-n结阵列及其制备方法
CN101587905A (zh) * 2008-05-22 2009-11-25 上海市纳米科技与产业发展促进中心 一种相变纳米晶体管单元器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1823412A (zh) * 2003-07-15 2006-08-23 惠普开发有限公司 纳米级mosfet晶体管阵列及其制造方法
CN101167176A (zh) * 2005-02-28 2008-04-23 意法半导体股份有限公司 用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件
CN101246307A (zh) * 2007-02-15 2008-08-20 联华电子股份有限公司 使用半导体工艺制造压印模板的方法及所制得的压印模板
CN101587830A (zh) * 2008-05-21 2009-11-25 上海市纳米科技与产业发展促进中心 大面积纳米线p-n结阵列及其制备方法
CN101587905A (zh) * 2008-05-22 2009-11-25 上海市纳米科技与产业发展促进中心 一种相变纳米晶体管单元器件及其制作方法

Also Published As

Publication number Publication date
CN102437064A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
US11545610B2 (en) Piezoelectric sensor, pressure detecting device, manufacturing methods and detection method
JP2010123936A5 (zh)
JP2010123937A5 (zh)
WO2009041713A3 (en) Method for manufacturing an oxide semiconductor field-effect transistor
TW200627037A (en) Thin film transistor array panel and manufacturing method thereof
CN102437064B (zh) 硅纳米线的制造方法
WO2018196069A1 (zh) 无机薄膜晶体管的制作方法、柔性显示装置
US11152490B2 (en) Array substrate and method for manufacturing same
US20180097116A1 (en) Thin film transistor and method of manufacturing same
CN102354669A (zh) 硅纳米线器件的制作方法
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
RU2435730C1 (ru) Способ изготовления наноразмерных проволочных кремниевых структур
CN107331614B (zh) 一种自限制精确刻蚀硅的方法及其专用装置
CN105826398A (zh) 一种薄膜晶体管、阵列基板及制作方法
JP2014157893A5 (zh)
TW200737344A (en) Method for manufacturing semiconductor device
CN104576746B (zh) 主动元件及其制作方法
US20170104033A1 (en) Array substrate and manufacturing method for the same
CN103107140A (zh) 一种薄膜晶体管阵列基板及其制作方法
TW200633144A (en) Method of fabricating flash memory device
CN102751179B (zh) 一种制备石墨烯器件的方法
CN101483154B (zh) 一种双栅氧器件的栅极侧墙制造方法
CN102446857A (zh) 一种用于提高半导体器件性能的硅化物掩模刻蚀方法
CN103915360A (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN1996147A (zh) Tft阵列半曝光光刻工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant