CN1823412A - 纳米级mosfet晶体管阵列及其制造方法 - Google Patents

纳米级mosfet晶体管阵列及其制造方法 Download PDF

Info

Publication number
CN1823412A
CN1823412A CNA2004800201062A CN200480020106A CN1823412A CN 1823412 A CN1823412 A CN 1823412A CN A2004800201062 A CNA2004800201062 A CN A2004800201062A CN 200480020106 A CN200480020106 A CN 200480020106A CN 1823412 A CN1823412 A CN 1823412A
Authority
CN
China
Prior art keywords
pattern
transistors
semiconductor substrate
doped region
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800201062A
Other languages
English (en)
Other versions
CN100401500C (zh
Inventor
A·L·戈泽伊
J·斯塔西亚克
K·F·彼得斯
G·H·卡瓦莫托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN1823412A publication Critical patent/CN1823412A/zh
Application granted granted Critical
Publication of CN100401500C publication Critical patent/CN100401500C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

通过在半导体衬底上形成氧化层(S10，S20)，涂覆抗蚀剂(S30)，使用压印平版印刷术图案化抗蚀剂以形成沿第一方向对准的图案(S40)，在该图案上涂覆第一离子掩膜材料(S50)，和选择性剥离第一离子掩膜材料以留下形成栅极的第一离子掩膜(S60)，通过注入适合的掺杂剂形成掺杂区(S70)，涂覆另一抗蚀剂层(S90)和使用压印平版印刷术图案化第二抗蚀剂层以形成沿着第二方向对准的第二图案(S100)，在第二图案上涂覆第二离子掩膜材料，和选择性地除去第二离子掩膜材料以留下由第二图案限定的第二离子掩膜(S120)，和通过根据第二离子掩膜选择地注入适合的第二掺杂剂在衬底上形成第二掺杂区(S130)来制造纳米级晶体管(20)。该方法也可用于制造纳米级晶体管(20)的阵列(10或15)。

Description

纳米级MOSFET晶体管阵列及其制造方法
技术领域
本发明涉及纳米级晶体管阵列和更具体地使用压印制造其的方法。
背景技术
在电子器件领域，朝着减小特征尺寸以小型化和增加器件密度的趋势持续没有减弱。根据U.S.国家科学和技术委员会的技术报告“纳米技术研究方向：IWGN工作报告-下一个十年中纳米技术R&D目标”(1999年9月)，使用纳米尺寸范围的器件建立的系统(称作“纳米尺度系统”)具有提高计算机效率兆次的潜能。在本说明书和附加的权利要求中，术语“纳米级”用于表征尺寸范围小于大约1,000纳米的特征。本领域的技术人员清楚当最小化特征尺寸范围小于大约100纳米时，纳米尺度器件的许多优点是优异实现的。
为了取得纳米尺度系统的优点，能够制成纳米级晶体管阵列是尤其有用的。然而，引入的这些纳米级器件元件的精确对准问题是难于解决的。用光刻限定的具有相当大尺寸的栅已经制成单个的纳米级场效应晶体管(FET)。在其它方法中，已经采用使用自由浮动的纳米导线和使用流液以调整和粗略地彼此对准纳米导线的制造方法。
在Stephen Y.Chou等人的文章“Imprint of Sub-25-nm Vias and Trenches inPolymers”、Applied Physics letters、V.67(1995)pp.3114-3116中，“ImprintLithography with 25nm Resolution”，Science，V.272(1996年4月5日)pp.85-87中，和“Nanoimprint Lithography”J.Vac.Sci.Technol.，B 14(6)(11./12.1996)pp.4129-4133中，已经说明了“纳米压印”平版印刷术。通过使用纳米压印平版印刷术方法已经制造了各种纳米器件，制成的器件具有不是纳米级的相对大的通用第三端(常见为衬底)。这些现有解决技术不能提供三端完全纳米级器件的阵列，仅基于两个纳米压印层。
附图说明
本领域的技术人员结合附图阅读随后的详细说明应该易于理解公开的特征和优点。其中：
图1是说明根据本发明执行的制造方法的第一实施例的流程图。
图2-13是说明通过图1的实施例方法制造器件实施例中的不同阶段的概略透视图。
图14a是根据本发明制造的FET晶体管阵列的第一实施例的顶视图。
图14b是图14a中示出的FET晶体管阵列实施例的概略图。
图15a是根据本发明制造的FET晶体管阵列的第二实施例的顶视图。
图15b图15a中示出的FET晶体管阵列实施例的概略图。
图16是说明根据本发明执行的制造方法的第二实施例的流程图。
图17-34是说明通过图16的实施例方法制造器件实施例中不同阶段的概略透视图。
具体实施方式
为了清楚说明，首先根据制造方法的实施例和接着根据通过这些方法制造的结构的实施例说明实施例。在流程图(图1和16)，通过参考数字S10，……，S130的标识方法实施例中说明的不同的步骤。(请注意在图14a-15b参考S1-S5，单个的数字跟着S，指源区，而不是方法步骤)。示出的参考数字的数字序列和连接不同步骤的箭头为了易于参考附图而不是意图限制公开的方法以特定的执行步骤顺序。本领域的技术人员应该清楚步骤的顺序可以改变。显示了在制造的不同阶段中结构实施例的附图(图2-13和17-34)没有以一致的尺度绘出。特别的，垂直的和水平的尺度在每幅图中可以不同，在图和图之间可以不同。
制造
根据本发明的一个方面，提供了制造纳米级晶体管的方法，包括以下步骤：
a)提供半导体衬底；
b)在半导体衬底上形成薄氧化层；
c)涂覆第一抗蚀剂层；
d)使用压印平版印刷术图案化第一抗蚀剂层以形成沿第一方向对准的第一图案；
e)在第一图案之上涂覆第一离子掩膜材料，和选择性剥离第一离子掩膜材料以留下通过第一图案限定的第一离子掩膜，第一离子掩膜可选地适合于形成栅极；
f)通过根据第一离子掩膜有选择地注入适合的第一掺杂剂在半导体衬底中形成第一掺杂区；
g)涂覆第二抗蚀剂层和使用压印平版印刷术图案化第二抗蚀剂层以形成沿着第二方向对准的第二图案；
h)在第二图案之上涂覆第二离子掩膜材料，和选择性地剥离第二离子掩膜材料以留下由第二图案限定的第二离子掩膜；和
i)通过根据第二离子掩膜有选择地注入适合的第二掺杂剂在半导体衬底中形成第二掺杂区。
根据本发明执行的第一实施例的制造方法在图1的流程图中说明。图2-13是说明通过图1的方法实施例在制造器件实施例中的不同阶段的概略透视图。
为了开始处理，提供适合的衬底40(S10)。衬底40可以是传统的半导体晶片，诸如硅晶片(图2)。在所示的实施例中，已经掺杂了衬底以具有P-导电类型。形成薄氧化层50(S20)，例如通过在衬底40的表面上生长二氧化硅(图3)。在氧化层上涂覆第一抗蚀剂层60(S30)，例如聚甲基丙烯酸甲酯(PMMA)(图4)。
通过压印图案化第一抗蚀剂层60(S40)。由此在抗蚀剂层60中形成第一开口65(图5)，形成沿着第一方向对准的图案。本领域的技术人员清楚步骤S40的压印图案化需要使用预先准备好的模子，压入抗蚀剂中以压印图案，和典型地包括诸如反应离子蚀刻(RIE)的方向性蚀刻的步骤以从由用模子压成的凹陷(诸如开口65)中完全去除抗蚀剂材料。为了图案化用于纳米压印的模子，使用各种的常规高分辨率平版印刷方法，包括具有相当低产量的那些平版印刷方法。
在步骤S50中，沉积第一硬掩膜材料70(图6)。在步骤S60中，通过选择性剥离来构图硬掩膜层。图7示出了在剥离抗蚀剂上的硬掩膜材料之后，在已形成开口65的位置保留硬掩膜材料70。在步骤S70中，用常规的方式离子注入第一掺杂剂以形成彼此间隔的源区80和漏区85(图8)。在附图中示出的实施例中，注入的源区和漏区具有N+导电类型。可选择地，可以在注入之后除去硬掩膜材料(图9)。
涂覆诸如PMMA的第二抗蚀剂层90(S90，图10)。通过压印图案化第二抗蚀剂层90(S100)。由此在抗蚀剂层90上形成第二开口95(图11)，形成沿着第二方向对准的图案。在最简化的情况，步骤S100可以使用与步骤S60相同的模子，但是通过90°的旋转以使第二图案与第一图案基本上正交。
在步骤S110中，沉积栅电极材料100。通过剥离来图案化栅电极材料100以留下在源区80和漏区85上延伸的栅极(图13)。图13显示完成的MOSFET器件结构20。
图14a是根据本发明制造的第一实施例的MOSFET晶体管阵列的顶视图。由S1、D1、S2、D2和S3标识的源区和漏区对应于图13的注入的源区80和漏区85。这些沿着垂直方向对准，平行于图14的垂直轴。沿着平行于图14a的水平轴的水平方向对准的栅极金属化G1、G2、G3、和G4对应于图13的栅极100。图14b是图14a显示的实施例的MOSFET晶体管阵列的概略图。由虚线圆标识的MOSFET晶体管20对应于图13的器件，并表示为图14b的概略图中的十六个相同的MOSFET晶体管。
图15a是根据本发明制造的第二实施例的MOSFET晶体管阵列的顶视图。由S1、D1、S2、D2、S3、D3、S4、D4、S5和D5标识的源区和漏区通过更重的P++注入代替上述的N+注入，接着注入以制成N+区(通过栅材料来掩模)来形成。在图15b中，S1、D1、S2、D2、S3、D3、S4、D4、S5和D5对应于图15a。由虚线圆标识的MOSFET晶体管20表示为图15b的概略图中的十六个相同的MOSFET晶体管。
在流程图16中说明根据本发明实施的制造方法的第二实施例。图17-13是根据图16的方法实施例说明制造器件实施例中不同阶段的概略透视图。可选择地，如下所述，可以结合浮动栅制造EPROM器件。
如图16所示，方法开始于提供适合的半导体衬底40(步骤S10)，诸如适合导电类型的硅晶片(在该实施例中为P-型)(图17)。例如通过生长SiO2形成薄氧化层50(步骤S20)(图18)。
可选择地，可以沉积用于浮动栅的第一导电材料层100(步骤S25，图19)。沉积第一抗蚀剂层60，例如PMMA(步骤S30，图20)。通过压印图案化第一抗蚀剂层60(S40)。从而在抗蚀剂层60中形成开口65(图21)，形成沿着第一方向对准的图案。
在步骤S50中，沉积第一硬掩膜材料70(图22)。在步骤S60中，通过选择性地剥离来图案化该硬掩膜层。图23显示在剥离抗蚀剂层60上的第一硬掩膜材料之后，在已形成开口65的位置保留硬掩膜材料70。图24显示了通过第一硬掩膜材料70掩膜的可选择的方向性蚀刻的结果，如果执行步骤S25，由此限定自对准浮动栅100。在步骤S75中，可选择性地除去第一硬掩膜材料(图25)。
在步骤S65中，用常规方式离子注入(在该实施例中P++掺杂)第一杂质以在衬底中形成彼此间隔的隔离区80和85(图26)。在步骤S80中，如果有浮动栅的话，沉积具有足够厚度的第二氧化层110以覆盖浮动栅(栅1)(图27)。
在步骤S85中，沉积用于栅2的第二导电电极层120(图28)。涂覆第二抗蚀剂层130(步骤S90，图29)。通过压印来图案化第二抗蚀剂层130(S100)。从而在第二抗蚀剂层130中形成第二开口135(图30)，形成沿着第二方向对准的图案。如上所述，纳米压印典型包括诸如反应离子蚀刻(RIE)的方向性的蚀刻步骤，以从用模子压成的凹陷(诸如开口135)完全地除去抗蚀剂材料。
沉积第二硬掩膜材料140(步骤S110，图31)。通过选择性剥离来图案化栅2电极120(步骤S120)。图32显示了在剥离在第二抗蚀剂130上的第二硬掩膜材料140之后，在已形成开口135的位置保留硬掩膜材料140。
保留的第二硬掩膜材料140作为用于诸如反应离子蚀刻(RIE)的向下到衬底顶表面的方向性蚀刻的掩膜(图33)，暴露用于步骤130的离子注入第二掺杂剂的衬底以形成源区180和漏区185(图34)。在第二注入后，源区180和漏区185具有在P++盆型阱中的N+导电类型。这完成了EPROM器件30。可选择地，在注入之后可除去图34中示出的硬掩膜材料140。
本领域的技术人员清楚在不同的方法中，可以在步骤S100之后进行沉积适合于硬掩膜140和栅120的材料的步骤S110，允许省略图16中示出的步骤S85。即步骤S110将沉积栅电极材料120和硬掩膜140合并成一个步骤。一般地，如果在形成源区和漏区的步骤之后原位留下第一离子注入硬掩膜70或第二离子注入硬掩膜140，那么适合地设置离子掩膜以作为栅电极100或120。
在由图1和16说明的方法中，第二对准方向可以基本上与第一对准方向正交。尽管该方法可以用于较大的器件，但是第一图案和第一掺杂区的最小尺寸可以小于约1微米，第二图案和第二掺杂区的最小尺寸可以小于约1微米。在任一方法中，可以形成与栅电极和半导体衬底绝缘的、布置在栅电极和半导体衬底之间的第二栅。
虽然为清楚起见已经根据具体的半导体导电类型描述了实施例，但是本领域的技术人员容易清楚也可以使用其它的选择，诸如N-衬底，N++隔离注入和P+源和漏注入。
本领域的技术人员也清楚可以制造纳米级晶体管阵列，其中第一和第二图案限定多个布置成阵列的晶体管。阵列可以在集成电路中使用，也可以在电子器件中使用。第一和第二图案进一步限定多个可以选择性使用的导电互连以选择性地将纳米级晶体管阵列再细分成单元。通过传统的方法将互连调整为现场可编程的。
结构
本发明的其它方面涉及用上述公开的方法制造的串联和/或并联的纳米级场效应晶体管阵列。如上所述，这些可包括现场可编程结构。大多数纳米压印平版印刷技术被限制到一层或两个正交层。通过使用自对准纳米尺度晶体管，本发明仅使用两个图案化的层以建立有效的三端器件，避免纳米尺度对准的困难。通过设置在第一栅和沟道之间浮置的第二栅，制造可以捕获电荷的结构从而可以用于作为EPROM，编程任一给定晶体管的存在或不存在。
因此，本发明的另一方面提供纳米级晶体管阵列，包括预定导电类型的半导体衬底，包括第二预定导电类型的第一掺杂区的多个第一纳米级晶体管，第一掺杂区设置在半导体衬底表面且以至少部分地沿着第一方向对准的平行排布置，通过第一纳米级距离成对地隔开第一掺杂区，第一纳米级距离限定第一沟道的长度。纳米晶体管阵列还包括多个第一栅电极，各第一栅电极在第一沟道之一上对准。该阵列也可包括多个包含第三预定导电类型的第二掺杂区的第二纳米级晶体管，第二掺杂区设置在半导体表面且以至少部分地沿着第二方向对准的平行列布置(其它方面与第一纳米级晶体管具有相同的结构)。导电互连平行于第一和第二方向对准，且这些导电互连选择性地互相连接第一和第二纳米级晶体管。第一和第二方向可以是基本上正交的。导电互连包括导电部分，且导电互连可以通过选择这些使用的导电部分实现可编程。
本发明的另一方面是包括在预定导电类型的半导体衬底中形成的纳米级晶体管阵列的集成电路，对于选择地互连第一和第二纳米级晶体管，第一导体至少部分地沿着用于互连纳米级晶体管的第一方向对准，第二导体至少部分地沿着用于互连纳米级晶体管的第二方向对准，和另外的导电互连平行于第一和第二方向对准。
工业应用
本发明提供了用于集成电路和其它电子器件的纳米级晶体管阵列，包括那些由衬底承载的。本发明的使用纳米压印平版印刷技术的制造方法特别适合于制造这些纳米级晶体管阵列而避免了纳米尺度对准的困难。
尽管前面已经说明和介绍了本发明的具体实施例，此外本领域的技术人员可以不脱离由随后的权利要求限定的本发明的范围和精神进行不同的修改和变化。例如，为了适合具体的应用，不同功能的等同材料可以替换在此说明的那些以及方法的步骤顺序可以改变。可以使用除了氧化硅以外的绝缘体。在半导体器件制造领域中本领域技术人员公知的不同导体可以用作栅和它们的互连。也可使用功能等同的非剥离压印工艺替代介绍的剥离压印工艺。

Claims (20)

1.一种制造纳米级晶体管的方法，包括以下步骤：
a)提供半导体衬底；
b)在半导体衬底上形成薄氧化层；
c)涂覆第一抗蚀剂层；
d)使用压印平版印刷术来图案化第一抗蚀剂层以形成沿第一方向对准的第一图案；
e)在第一图案上涂覆第一离子掩膜材料，和选择性剥离第一离子掩膜材料以留下由第一图案限定的第一离子掩膜，第一离子掩膜可选地适合于形成栅极；
f)通过根据第一离子掩膜选择地注入适合的第一掺杂剂，在半导体衬底上形成第一掺杂区；
g)涂覆第二抗蚀剂层和使用压印平版印刷术来图案化该第二抗蚀剂层以形成沿着第二方向对准的第二图案；
h)在第二图案上涂覆第二离子掩膜材料，和选择性地剥离第二离子掩膜材料以留下由第二图案限定的第二离子掩膜；和
i)通过根据第二离子掩膜选择地注入适合的第二掺杂剂，在半导体衬底上形成第二掺杂区。
2.权利要求1的方法，其中第二方向基本上与第一方向正交。
3.权利要求1的方法，其中在形成源和漏区的步骤f)之后第一离子掩膜保留在原位，在此第一离子掩膜适合地布置以作为栅电极。
4.权利要求1的方法，进一步包括步骤：
j)在涂覆第一离子掩膜材料的步骤e)之前沉积导电材料，由此图案化导电材料以作为栅电极。
5.权利要求1的方法，进一步包括步骤：
l)在形成源和漏区的步骤f)之后除去第一离子掩膜。
6.权利要求1的方法，其中半导体衬底是P-和第一掺杂区形成适合用于隔离区的P++区。
7.权利要求1的方法，其中半导体衬底是P-和第二掺杂区形成适合用于第二源区和漏区的N+区。
8.权利要求1的方法，其中第一图案的最小尺寸是小于约1微米。
9.权利要求1的方法，其中第二图案的最小尺寸是小于约1微米。
10.权利要求1的方法，其中第一图案的最小尺寸，第二图案的最小尺寸，第一掺杂区的最小尺寸，和第二掺杂区的最小尺寸都小于约1微米。
11.权利要求1的方法，进一步包括步骤：
形成与栅电极和半导体衬底都绝缘的第二栅，该第二栅设置在栅电极和半导体衬底之间。
12.权利要求1的方法，其中以修改的顺序执行这些步骤。
13.一种制造纳米级晶体管阵列的方法，包括权利要求1的步骤，其中第一和第二图案限定以阵列设置的多个晶体管。
14.一种由权利要求13的方法制造的集成电路。
15.一种由权利要求13的方法制造的电子器件。
16.权利要求13的方法，其中第一和第二图案进一步限定多个导电互连，该方法进一步包括步骤：
选择性地使用导电互连以选择性地将纳米级晶体管阵列再细分成单元。
17.一种纳米级晶体管阵列，包括：
a)预定导电类型和具有主表面的半导体衬底；
b)包括第二预定导电类型的第一掺杂区的多个第一纳米级晶体管，第一掺杂区设置在半导体衬底的主表面中且以至少部分地沿着第一方向对准的平行排方向设置，通过小于约1微米的第一距离成对地间隔第一掺杂区，第一距离限定第一沟道的长度，和进一步包括多个第一栅电极，每个第一栅电极在第一沟道之一上对准；
c)包括第三预定导电类型的第二掺杂区的多个第二纳米级晶体管，第二掺杂区设置在半导体衬底的主表面中且以至少部分地沿着第二方向对准的平行列布置，通过小于约1微米的第二距离成对地间隔第二掺杂区，第二距离限定第二沟道的长度，和进一步包括多个第二栅电极，每个第二栅电极在第二沟道之一上对准；和
d)平行于第一和第二方向对准的导电互连，这些导电互连选择性地互相连接第一和第二纳米级晶体管。
18.权利要求17的阵列，其中第一和第二方向是基本上正交的。
19.权利要求17的阵列，其中导电互连包括导电部分，且导电互连可以通过选择这些使用的导电部分实现可编程。
20.一种集成电路，包括：
a)在预定导电类型的用于承载纳米级晶体管的半导体装置中形成的纳米级晶体管阵列，
b)用于互连纳米级晶体管的第一导电装置，用于互连的第一导电装置至少部分地沿着第一方向对准；
c)用于互连纳米级晶体管的第二导电装置，用于互连的第二导电装置至少部分地沿着第二方向对准；和
d)平行于第一和第二方向对准的导电互连，该导电互连选择性地互连接第一和第二纳米级晶体管。
CNB2004800201062A 2003-07-15 2004-06-25 制造纳米级mosfet晶体管及纳米级晶体管阵列的方法 Active CN100401500C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/620,858 US7005335B2 (en) 2003-07-15 2003-07-15 Array of nanoscopic mosfet transistors and fabrication methods
US10/620,858 2003-07-15

Publications (2)

Publication Number Publication Date
CN1823412A true CN1823412A (zh) 2006-08-23
CN100401500C CN100401500C (zh) 2008-07-09

Family

ID=34062862

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800201062A Active CN100401500C (zh) 2003-07-15 2004-06-25 制造纳米级mosfet晶体管及纳米级晶体管阵列的方法

Country Status (5)

Country Link
US (3) US7005335B2 (zh)
EP (1) EP1649511A2 (zh)
CN (1) CN100401500C (zh)
TW (1) TWI320971B (zh)
WO (1) WO2005010981A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437064A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 硅纳米线的制造方法
WO2012139382A1 (zh) * 2011-04-11 2012-10-18 北京大学 硅纳米线晶体管器件可编程阵列及其制备方法
CN103086607A (zh) * 2011-10-28 2013-05-08 清华大学 光栅的制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005335B2 (en) * 2003-07-15 2006-02-28 Hewlett-Packard Development, L.P. Array of nanoscopic mosfet transistors and fabrication methods
US7727820B2 (en) * 2004-04-30 2010-06-01 Hewlett-Packard Development Company, L.P. Misalignment-tolerant methods for fabricating multiplexing/demultiplexing architectures
US7557008B2 (en) * 2007-01-23 2009-07-07 Freescale Semiconductor, Inc. Method of making a non-volatile memory device
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7713818B2 (en) * 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US8026178B2 (en) 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
US8557647B2 (en) * 2011-09-09 2013-10-15 International Business Machines Corporation Method for fabricating field effect transistor devices with high-aspect ratio mask
CN103091747B (zh) * 2011-10-28 2015-11-25 清华大学 一种光栅的制备方法
CN105408740A (zh) 2012-07-25 2016-03-16 加州理工学院 具有功能化栅电极和基电极的纳米柱场效应和结型晶体管
WO2014074180A1 (en) * 2012-11-09 2014-05-15 California Institute Of Technology Nanopillar field-effect and junction transistors
US9698015B2 (en) * 2013-10-21 2017-07-04 Applied Materials, Inc. Method for patterning a semiconductor substrate

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833514A (en) 1985-05-01 1989-05-23 Texas Instruments Incorporated Planar FAMOS transistor with sealed floating gate and DCS+N2 O oxide
US5238855A (en) 1988-11-10 1993-08-24 Texas Instruments Incorporated Cross-point contact-free array with a high-density floating-gate structure
JP3431198B2 (ja) 1993-02-26 2003-07-28 株式会社東芝 半導体記憶装置およびその製造方法
US6518189B1 (en) 1995-11-15 2003-02-11 Regents Of The University Of Minnesota Method and apparatus for high density nanostructures
US5772905A (en) 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6069380A (en) 1997-07-25 2000-05-30 Regents Of The University Of Minnesota Single-electron floating-gate MOS memory
EP0902465B1 (en) 1997-08-27 2008-10-15 STMicroelectronics S.r.l. Process for manufacturing electronic virtual-ground memory devices
US6128214A (en) 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
US6314019B1 (en) 1999-03-29 2001-11-06 Hewlett-Packard Company Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
US6518156B1 (en) 1999-03-29 2003-02-11 Hewlett-Packard Company Configurable nanoscale crossbar electronic circuits made by electrochemical reaction
US6256767B1 (en) 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6459095B1 (en) 1999-03-29 2002-10-01 Hewlett-Packard Company Chemically synthesized and assembled electronics devices
JP2003504857A (ja) 1999-07-02 2003-02-04 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ナノスコピックワイヤを用いる装置、アレイおよびその製造方法
US6517995B1 (en) 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
US6294450B1 (en) 2000-03-01 2001-09-25 Hewlett-Packard Company Nanoscale patterning for the formation of extensive wires
SE516194C2 (sv) * 2000-04-18 2001-12-03 Obducat Ab Substrat för samt process vid tillverkning av strukturer
JP4923321B2 (ja) * 2000-09-12 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置の動作方法
US6432740B1 (en) 2001-06-28 2002-08-13 Hewlett-Packard Company Fabrication of molecular electronic circuit by imprinting
US6458621B1 (en) 2001-08-01 2002-10-01 Hewlett-Packard Company Batch fabricated molecular electronic devices with cost-effective lithographic electrodes
JP4198903B2 (ja) 2001-08-31 2008-12-17 株式会社東芝 半導体記憶装置
US7005335B2 (en) * 2003-07-15 2006-02-28 Hewlett-Packard Development, L.P. Array of nanoscopic mosfet transistors and fabrication methods

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012139382A1 (zh) * 2011-04-11 2012-10-18 北京大学 硅纳米线晶体管器件可编程阵列及其制备方法
US9099500B2 (en) 2011-04-11 2015-08-04 Peking University Programmable array of silicon nanowire field effect transistor and method for fabricating the same
CN103086607A (zh) * 2011-10-28 2013-05-08 清华大学 光栅的制备方法
CN103086607B (zh) * 2011-10-28 2015-08-26 清华大学 光栅的制备方法
CN102437064A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 硅纳米线的制造方法
CN102437064B (zh) * 2011-11-30 2014-03-19 上海华力微电子有限公司 硅纳米线的制造方法

Also Published As

Publication number Publication date
US20050014385A1 (en) 2005-01-20
WO2005010981A2 (en) 2005-02-03
EP1649511A2 (en) 2006-04-26
TWI320971B (en) 2010-02-21
TW200503265A (en) 2005-01-16
CN100401500C (zh) 2008-07-09
WO2005010981A3 (en) 2005-04-14
US7005335B2 (en) 2006-02-28
US20110159648A1 (en) 2011-06-30
US7902015B2 (en) 2011-03-08
US8329527B2 (en) 2012-12-11
US20050219936A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
CN100401500C (zh) 制造纳米级mosfet晶体管及纳米级晶体管阵列的方法
CN101401224B (zh) 晶体管结构及其制造方法
CN100342545C (zh) 具有改良的漏极触点的沟槽双扩散金属氧化半导体器件
KR100773012B1 (ko) 반도체 나노결정을 포함하는 부유 게이트가 구비된비휘발성 메모리 디바이스
TW582059B (en) Organic component, method for forming organic semiconductor layer with aligned molecules, and method for forming organic component
US8071467B2 (en) Methods of forming patterns, and methods of forming integrated circuits
EP1630127A1 (en) Method for realising a hosting structure of nanometric elements
CN1959958A (zh) 用于应变硅mos晶体管的多晶硅栅极掺杂方法和结构
US9748108B2 (en) Method of forming graphene nanopattern by using mask formed from block copolymer
CN1992227A (zh) 具有双栅结构的半导体器件的制造方法
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
CN1666320A (zh) 短沟道场效晶体管制造方法
CN1812123A (zh) 应用金属氧化物半导体工艺的共振隧穿器件
US8013384B2 (en) Method for manufacturing a high integration density power MOS device
TW201705206A (zh) 與半導體基板相關之特徵之製造方法
CN1653620A (zh) 利用自对准工艺制造具有fet沟道结构的spm探针的方法
CN1992349A (zh) 薄膜晶体管及其制造方法
KR20030043513A (ko) 실리콘 단전자 기억 소자의 제작방법
KR100701024B1 (ko) 나노 와이어 형성방법 및 이 나노 와이어 형성방법을 통해제조된 반도체장치
CN1400640A (zh) 一种硅化物全自对准槽栅绝缘栅双极晶体管设计及制备工艺
CN1206710C (zh) Mosfet的制造方法
Mei et al. Nanofabrication for transistor matrix produced by self-aligned imprint lithography
KR100744025B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100486755B1 (ko) 반도체 메모리장치의 미세배선 형성방법
WO2015016453A1 (ko) 나노 임프린트를 이용한 나노 구조물 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: HEWLETT PACKARD CO.

Effective date: 20110222

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: STATE OF TEXAS, THE USA TO: GYEONGGI-DO, SOUTH KOREA

TR01 Transfer of patent right

Effective date of registration: 20110222

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co., Ltd.

Address before: American Texas

Patentee before: Hewlett-Packard Development Corp.