TW201705206A - 與半導體基板相關之特徵之製造方法 - Google Patents

與半導體基板相關之特徵之製造方法 Download PDF

Info

Publication number
TW201705206A
TW201705206A TW105106360A TW105106360A TW201705206A TW 201705206 A TW201705206 A TW 201705206A TW 105106360 A TW105106360 A TW 105106360A TW 105106360 A TW105106360 A TW 105106360A TW 201705206 A TW201705206 A TW 201705206A
Authority
TW
Taiwan
Prior art keywords
region
polynucleotide
mask
semiconductor substrate
relative
Prior art date
Application number
TW105106360A
Other languages
English (en)
Inventor
史考特Ｅ 西利士
高提傑Ｓ 珊得胡
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201705206A publication Critical patent/TW201705206A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些實施例包含一種與一半導體基板相關之特徵之製造方法。相對於一第二區更改該半導體基板之一第一區。該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性。將該經更改第一區及該第二區曝露於多核苷酸。該多核苷酸選擇性地黏著至該經更改第一區或該第二區以形成一多核苷酸遮罩。在與該半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。

Description

與半導體基板相關之特徵之製造方法
本發明係關於與半導體基板相關之特徵之製造方法。
已發展出用於產生適於在積體電路之製造期間圖案化下伏材料的圖案化遮罩之多種方法。積體電路製造之一持續目標在於增加積體電路密度及因此減小個別積體電路組件之大小。因此，存在形成具有減小的特徵大小之圖案化遮罩之一持續目標。
積體電路製造所利用之一典型圖案化遮罩係光微影圖案化之光阻。可利用此以形成接近約40奈米(nm)之特徵大小。可利用間距倍增方法(其按一給定倍數減小間距大小；例如，間距加倍方法按二之一倍數減小間距大小)來形成亞微影特徵大小。然而，歸因於與間距倍增方法相關之複雜性，此等方法可為昂貴的。展示產生亞微影特徵大小的前景之另一方法涉及嵌段共聚物之自組裝以形成重複圖案。不幸的是，通常存在對用嵌段共聚物產生之最終圖案之不良控制。因此，對於商業可行性，最終圖案中可剩餘過多缺陷。
期望發展出用於圖案化適於半導體製造之亞微影特徵之新穎方法。
10‧‧‧構造
12‧‧‧半導體基板
14‧‧‧第一區
15‧‧‧第一區之最上層表面/上表面
16‧‧‧第二區
17‧‧‧第二區之最上層表面/上表面
18‧‧‧多核苷酸
20‧‧‧空間/開口
22‧‧‧材料
24‧‧‧摻雜區
26‧‧‧摻雜區
28‧‧‧特徵
30‧‧‧遮罩
32‧‧‧摻雜區
34‧‧‧第二材料/層
36‧‧‧犧牲層
38‧‧‧摻雜劑
40‧‧‧材料
42‧‧‧遮罩材料
44‧‧‧導電材料/佈線
45‧‧‧材料
46‧‧‧區之經更改上部分
47‧‧‧材料
50‧‧‧材料/分子配置
51‧‧‧方塊
60‧‧‧導電材料/佈線
62‧‧‧遮罩材料/遮罩
圖1至圖27係例示性方法之程序階段處之例示性構造之圖解橫截 面視圖。
圖2A係圖2之構造之一俯視圖，其中圖2之視圖係沿圖2A之線2-2。
可利用以形成具有一高度特異性的圖案之聚合物係多核苷酸(例如，去氧核糖核酸[DNA]、核糖核酸[RNA]等)。在一些實施例中，發展出在與一半導體基板相關之特徵之製造期間相對於半導體基板之一區在另一區上選擇性地物理吸附多核苷酸之方法。在一些實施例中，該等特徵可為亞微影的，且可具有遠小於40nm之尺寸；諸如(舉例而言)小於或等於約10nm、小於或等於約5nm等之尺寸。
為解釋本發明及以下申請專利範圍之目的，術語「多核苷酸」意謂包括兩個或更多個核苷酸之一聚合物。稱為「多核苷酸」之聚合物與稱為「寡核苷酸」之聚合物之間存在一些曆史性區別，其中兩者皆包括相同次單元，且「多核苷酸」應理解為比「寡核苷酸」更長。為解釋本發明及以下申請專利範圍之目的，使用術語「多核苷酸」來涵蓋全部聚合物長度，且因此一般有時涵蓋在此項技術中稱為「寡核苷酸」之聚合物長度以及更長之聚合物長度。
如本文中使用之術語「物理吸附」通用於吸附、吸引或黏著之任何非共價機制；包含例如凡得瓦(van der Waals)交互作用、離子鍵結交互作用、氫鍵結交互作用、靜電交互作用等。
參考圖1至圖27描述實例實施例。
參考圖1，一構造10包括一半導體基板12。術語「半導體基板」意謂包括半導電材料之任何構造，包含但不限於諸如一半導電晶圓之塊狀半導電材料(單獨或在包括其他材料之總成中)及半導電材料層(單獨或在包括其他材料之總成中)。術語「基板」指代任何支撐結構，包含但不限於上文描述之半導體基板。半導體基板12可包括任何適合 半導體材料，且在一些實施例中可包括單晶矽、基本上由單晶矽組成或由單晶矽組成。
在一些實施例中，半導體基板12可包括與積體電路製造相關之一或多種材料。一些材料可在半導體基板12之所展示區下方及/或可與半導體基板12之所展示區側向相鄰；且可對應於例如耐火金屬材料、障壁材料、擴散材料、絕緣體材料等之一或多者。
半導體基板12展示為包括一第一區14及一第二區16。第一及第二區分別具有最上層表面15及17。在一些實施例中，期望相對於第一及第二區之一者跨第一及第二區之另一者選擇性地形成一多核苷酸遮罩。例如，在一些實施例中，跨第一及第二區之一者形成一記憶體陣列，而跨第一及第二區之另一者形成周邊電路。可利用多核苷酸遮罩來製造記憶體陣列之密集間隔的組件。因此，可期望跨記憶體陣列區但不跨周邊區形成多核苷酸遮罩。在其他實施例中，可利用多核苷酸遮罩來相對於記憶體陣列電路選擇性地製造周邊電路；或用於其他應用。無論如何，期望選擇性地形成多核苷酸遮罩使得其在區14及16之一者上且未在另一者上。
在一些實施例中，區14及16之一者經處置使得此區相對於區14及16之另一者具有對多核苷酸之不同物理吸附特性。該處置可包括一摻雜劑植入、供應電偏壓、形成具有帶正電端基或帶負電端基之一分子配置等之一或多者。更具體參考圖10至圖27描述用於更改一半導體基板之一區之物理吸附特性之各種實例實施例。可利用一半導體基板之一區上方之多核苷酸來製造特徵，且參考圖2至圖9描述此特徵製造之例示性方法。
圖2展示在區14及16之一者經處置以相對於另一區更改其對多核苷酸之物理吸附特性之後且在適合物理吸附條件下曝露於多核苷酸18之後的一處理階段處之構造10。此等條件可包含例如適當pH、離子 強度等。在所展示之實施例中，歸因於區之不同物理吸附特性，多核苷酸相對於區16之表面17選擇性地黏著至區14之表面15。
所繪示之多核苷酸自組裝成包括空間20之一圖案。此圖案進一步繪示於圖2A之一俯視圖中(圖2A之俯視圖中僅標記一些空間20)。
多核苷酸可包括用於達成所要自組裝之任何適合組合物。例如，多核苷酸可對應於DNA，且自組裝可透過DNA摺紙組裝(origami assembly)、DNA帆布組裝(canvas assembly)(即，包括DNA瓦片(tile)之組裝)等發生。作為另一實例，多核苷酸可對應於RNA，且自組裝可透過RNA帆布組裝(即，包括RNA瓦片之組裝)等發生。可透過多核苷酸自組裝形成之例示性結構描述於以下各者中：Wei等人之「Complex shapes self-assembled from single-stranded DNA tiles」，Nature，第485卷，(2012年5月31日)，第623頁至第626頁；Kershner等人之「Placement and orientation of individual DNA shapes on lithographically patterned surfaces」，Nature Nanotechnology，(2009年8月16日)，第1頁至第4頁；及Anderson等人之「Self-assembly of a nanoscale DNA box with a controllable lid」，Nature，第459卷，(2009年5月7日)，第73頁至第76頁。
圖2及圖2A之所繪示圖案係一例示性圖案。在其他實施例中，可利用多核苷酸之自組裝產生其他所要圖案。可利用圖2及圖2A之特異性圖案製造緊密間隔的接觸件或其他特徵，且可利用其以例如製造高度整合記憶體、感測器邏輯、MEMS(微機電系統)等。
多核苷酸18可被視為形成於半導體基板12上方之一多核苷酸遮罩。可利用許多方法以將一圖案自多核苷酸遮罩轉印至下伏半導體基板12。參考圖3至圖8描述例示性方法。參考圖3，一材料22相對於基板12之上表面選擇性地形成於多核苷酸18之一上表面上。材料22可包括任何適合材料。例如，在一些實施例中，材料22可包括電絕緣材料 (例如，二氧化矽)或導電材料(例如，金屬或含金屬之組合物)。用於相對於其他表面將材料選擇性地黏著至多核苷酸之例示性方法描述於例如Surwade等人之「Nanoscale growth and patterning of inorganic oxides using DNA nanostructures templates」，Journal of the American Chemical Society，(2013年)，135，第6778頁至第6781頁中。
參考圖4及圖5，可利用材料22作為用於與半導體基板12相關之特徵之製造之一遮罩。圖4展示其中利用材料22作為一蝕刻遮罩以在至半導體基板12中之一蝕刻期間保護下伏特徵之一應用。圖5展示其中在將摻雜劑植入至一半導體基板12之曝露區中以形成摻雜區24期間利用材料22作為一遮罩之一應用。亦可組合圖4及圖5之處理使得蝕刻進行至半導體基板12之曝露區中，且將摻雜劑植入至曝露區中。在一些實施例中，圖4及圖5之處理可與其他遮罩程序(例如，光微影)組合。因此，在圖4之蝕刻或圖5之植入期間，區16可受一光微影圖案化之遮罩保護。
藉由用多核苷酸18形成之多核苷酸遮罩界定由圖4及圖5中之材料22建立之圖案。取決於多核苷酸是否可經受處理條件，在圖4及圖5之處理期間，此多核苷酸遮罩可或可未保持在材料22下方。
圖3之處理形成多核苷酸18上方之一正遮罩(即，遮罩具有與下伏多核苷酸相同之形狀)。在其他實施例中，可相對於多核苷酸18形成一負遮罩(即，遮罩相對於下伏多核苷酸可具有一互補形狀)。圖6展示根據一實施例之繼圖2之階段之後的一處理階段處之構造10，其中遮罩材料22相對於多核苷酸18形成一負遮罩。用於相對於多核苷酸形成一負遮罩之例示性方法描述於例如Surwade等人之「Nanoscale growth and patterning of inorganic oxides using DNA nanostructures templates」，Journal of the American Chemical Society，(2013年)，135，第6778頁至第6781頁中。
參考圖7及圖8，移除多核苷酸18(圖6)且利用剩餘材料22作為用於與半導體基板12相關之特徵之製造之一遮罩。圖7展示其中利用材料22作為一蝕刻遮罩以在至半導體基板12中之一蝕刻期間保護下伏特徵之一應用。圖8展示其中在將摻雜劑植入至一半導體基板12之曝露區中以形成摻雜區26期間利用材料22作為一遮罩之一應用。亦可組合圖7及圖8之處理使得蝕刻進行至半導體基板12之曝露區中，且將摻雜劑植入至曝露區中。在一些實施例中，圖7及圖8之處理可與其他遮罩程序(例如，光微影)組合。藉由用多核苷酸18形成之多核苷酸遮罩界定由圖7及圖8中之材料22建立之圖案，且該等圖案對應於此圖案之一近似反影像。
在一些實施例中，多核苷酸18係利用以圖案化與半導體基板12相關之特徵之一犧牲材料。在其他實施例中，多核苷酸18可併入至與半導體基板12相關之特徵中。在一些實施例中，多核苷酸18可稱為併入至與半導體基板12相關之特徵中之一「多核苷酸遮罩」。在此等實施例中，至少一些「多核苷酸遮罩」對應於適於併入至所要特徵中之圖案化多核苷酸；且亦可或可不用於圖案化蝕刻、植入等而作為一傳統「遮罩」。圖9繪示其中多核苷酸18併入至一整合總成中且明確言之併入至特徵28中之一實例實施例。此等特徵可包括例如電晶體、佈線等。多核苷酸可為特徵之一重要組份。例如，多核苷酸可提供給特徵以所要物理及/或化學性質。進步一言之，多核苷酸可經組態以用於一或多個分子之特異性鍵結，且此鍵結可更改特徵之電性質，使得多核苷酸可併入至用於偵測此等分子之存在且亦可用於判定分子之一濃度(即，在感測器應用中)之一指示劑中。
圖10及圖11繪示用於相對於區14及16之一者更改另一者之一例示性方法。圖10展示相對於區14跨區16形成之一遮罩30。此遮罩可由任何適合處理形成，該等處理包含例如光微影處理、間距倍增處理等。 在一些實施例中，遮罩30可包括光阻。
遮罩30保護區16而使區14保持曝露。在一些實施例中，區16上方之遮罩30足以產生所要之物理吸附之差異，使得多核苷酸相對於區16特異性地黏著至區14(或反之亦然)。在一些實施例中，可藉由在區14內提供摻雜劑而增強物理吸附。例如，可將摻雜劑植入至曝露區14中以形成摻雜區32。多核苷酸可在摻雜區32形成之後特異性地黏著至區14。在多核苷酸黏著至區14時，遮罩30可保持在區16上方，或者可移除遮罩38。
圖11展示繼圖10之階段之後之一處理階段，且展示遮罩30經移除。圖11之構造10隨後可曝露於多核苷酸，且多核苷酸可歸因於摻雜區32而相對於區16選擇性地黏著至區14。或者，多核苷酸可歸因於摻雜區32而相對於區14特異性地黏著至區16；此取決於所利用之摻雜劑之類型、區14及16之表面特性等。
可用任何適合處理來完成圖10之摻雜。例如，可用習知植入技術將摻雜劑植入至基板12中，且摻雜劑可經植入以形成一相對較深的摻雜區32。或者，可利用淺離子植入及/或電漿摻雜(PLAD)來植入摻雜劑以形成一相對較淺的摻雜區32。
摻雜區32內之摻雜劑可為任何適合摻雜劑，包含例如p型摻雜劑、n型摻雜劑、中性摻雜劑、金屬等。例如，在一些實施例中，摻雜劑可包括磷、砷、硼、鎂、鉀、鈣等之一或多者。
圖11之處理階段處之構造10具有一經更改第一區14，該經更改第一區14相對於第二區16具有對多核苷酸之不同物理吸附特性。在一些實施例中，經更改第一區相對於第二區可具有對多核苷酸之增強的親和力，且在其他實施例中，其相對於第二區可具有對多核苷酸之減小的親和力。可進行類似於上文關於圖1至圖9描述之處理之後續處理以跨圖11之區14及16之一者形成一多核苷酸遮罩，且利用此遮罩來製造 與半導體基板12相關之特徵。
圖11之處理階段處之區14及16之曝露表面15及17可包括基板12之半導體材料。或者，此等曝露表面之一者或兩者可包括跨基板12之半導體材料形成之絕緣材料及/或導電材料。例如，圖12及圖13分別展示類似於圖10及圖11之階段之處理階段處之構造10，但其中跨基板12之半導體材料形成一第二材料34。第二材料可為導電的、絕緣的或半導電的。摻雜區32延伸至第二材料中以相對於區16內之第二材料更改區14內之第二材料之多核苷酸物理吸附特性。在所展示之實施例中，摻雜區32僅延伸至材料34中，但在其他實施例中，摻雜區可延伸穿過材料34且至基板12之下伏材料中。
圖13之處理階段處之構造10具有一經更改第一區14，該經更改第一區14相對於第二區16具有對多核苷酸之不同物理吸附特性。在一些實施例中，經更改第一區相對於第二區可具有對多核苷酸之增強的親和力，且在其他實施例中，其相對於第二區可具有對多核苷酸之減小的親和力。可進行類似於上文關於圖1至圖9描述之處理之後續處理以跨圖13之區14及16之一者形成一多核苷酸遮罩，且利用此遮罩來製造與半導體基板12相關之特徵。
可用任何適合處理而相對於區14及16之一者將摻雜劑選擇性地提供至另一者中。圖9至圖13之處理包括將摻雜劑直接植入至一材料中。另一方法係在一犧牲層中提供摻雜劑且接著將摻雜劑自犧性層轉移至區14及16之一者中。例如，圖14展示一處理階段處之一構造10，其中跨基板12形成一犧牲層36。犧牲層中提供有摻雜劑38，其中藉由點刻法指示此摻雜劑。
接著，參考圖15，至少一些摻雜劑自層36轉移至半導體基板12中以在基板12內形成摻雜區32。可利用熱退火條件、電場條件、電化學條件或任何其他適合方法來完成此轉移。
參考圖16，移除層36(圖15)以留下類似於上文關於圖11描述之構造之一構造。在其他實例實施例中，在形成犧牲層36之前，可跨基板12形成類似於圖12之層34之一第二層，且圖16之構造可經製造而類似於圖13之構造。
圖16之處理階段處之構造10具有一經更改第一區14，該經更改第一區14相對於第二區16具有對多核苷酸之不同物理吸附特性。在一些實施例中，經更改第一區相對於第二區可具有對多核苷酸之增強的親和力，且在其他實施例中，其相對於第二區可具有對多核苷酸之減小的親和力。可進行類似於上文關於圖1至圖9描述之處理之後續處理以跨圖16之區14及16之一者形成一多核苷酸遮罩，且利用此遮罩來製造與半導體基板12相關之特徵。
參考圖17及圖18描述用於相對於區16更改區14之多核苷酸物理吸附特性之另一方法。參考圖17，跨半導體基板12形成一材料40。材料40中可併有更改該材料對多核苷酸之物理吸附特性之組份。此等組份可包含化學物種(例如，有機金屬物質、氫、有機鹼土化合物、鎂離子、鈣離子等)；及/或可包含陷阱電荷(例如，不飽和鍵、懸鍵、自由電子等)。材料40可為絕緣的、導電的、半導電的等。
可用任何適合方法沈積材料40，該等方法包含例如化學氣相沈積(CVD)、原子層沈積(ALD)、電漿增強型化學氣相沈積(PECVD)等。在一些實施例中，在一沈積程序(例如，CVD、ALD及/或反應性濺鍍)期間，可將帶電或極化組份引入至一氣體流中以將所要組份併入於材料40內。例如，可將額外氫引入至該氣體流中。額外地或替代地，可將各種有機金屬材料及/或各種有機鹼土化合物之一者或兩者引入至該氣體流中。例示性材料係雙(2,2,6,6-四甲基-3,5-庚二酸基)鈣、2-乙基己酸鈣、甲醇鈣、雙(2,2,6,6-四甲基-3,5-庚二酮基)鎂II二水合物等。
在一些實施例中，材料40可包括在將陷阱電荷併入於材料40之厚度之至少一部分內之條件下沈積之一組合物。此組合物可包括例如二氧化矽、氮化矽、碳等。
在材料40上方形成且圖案化一遮罩材料42。遮罩材料可包括任何適合材料，且在一些實施例中可包括利用光微影圖案化之光阻及/或可包括利用間距倍增方法圖案化之材料。
參考圖18，利用遮罩材料42(圖17)及一適當蝕刻圖案化材料40，且隨後移除遮罩材料42。圖18之構造10包括具有對應於材料40之上表面之一上表面之一區14及具有對應於基板12之上表面之一上表面之一區16。區14之上表面相對於區16之上表面可具有對多核苷酸之不同物理吸附特性。取決於材料40及基板12之本質，與區16相比，區14可具有對多核苷酸之增強的物理吸附，或與區16相比，其可具有對多核苷酸之減小的物理吸附。
圖18之處理階段處之構造10具有一經更改第一區14，該經更改第一區14相對於第二區16具有對多核苷酸之不同物理吸附特性。在一些實施例中，經更改第一區相對於第二區可具有對多核苷酸之增強的親和力，且在其他實施例中，其相對於第二區可具有對多核苷酸之減少的親和力。可進行類似於上文關於圖1至圖9描述之處理之後續處理以跨圖18之區14及16之一者形成一多核苷酸遮罩，且利用此遮罩來製造與半導體基板12相關之特徵。
參考圖19至圖21描述用於相對於區16更改區14之多核苷酸物理吸附特性之另一方法。參考圖19，跨半導體基板12形成且圖案化一導電材料44。材料44可包括任何適合組合物或組合物組合；且在一些實施例中可包括各種金屬(例如，鎢、鈦等)、含金屬之組合物(例如，金屬氮化物、金屬碳化物、金屬矽化物等)及導電摻雜之半導體材料(例如，導電摻雜之矽、導電摻雜之鍺等)之一或多者、基本上由其等組 成或由其等組成。可用任何適合處理來圖案化材料44，該等處理包含例如利用一圖案化遮罩(未展示)及適合蝕刻；及/或將材料44直接沈積至所要圖案中。材料44可圖案化為任何適合組態，包含例如佈線、一記憶體胞陣列等。
參考圖20及圖21，繪示在已曝露於相對於區16選擇性地黏著至區14(圖20)或相對於區14選擇性地黏著至區16(圖21)之多核苷酸之後的圖19之構造。在所展示之實施例中，多核苷酸自組裝以形成具有延伸穿過其之開口20之一圖案，類似於上文關於圖2描述之圖案。在後續處理中，類似於上文關於圖4及圖7描述之處理，來自多核苷酸之一圖案可轉印至下伏於多核苷酸之材料中或穿過該材料，及/或可利用來自多核苷酸之圖案以在類似於上文關於圖5及圖8描述之處理之處理中圖案化一摻雜劑植入物。例如，在繼圖20之處理之後之處理中，來自多核苷酸18之遮罩之圖案可轉印至導電材料44或穿過該導電材料44以將此導電材料製造成一或多個導電組件。額外地或替代地，多核苷酸18可併入至類似於上文關於圖9描述之總成之一整合總成中。
儘管佈線44展示為形成於基板12之表面上方，然在其他實施例中，佈線可在延伸至基板12中之溝渠中(例如，可用金屬鑲嵌處理來形成佈線)及/或佈線可對應於沿基板12之上表面之摻雜區。在其中佈線對應於摻雜區之一些實施例中，圖11、圖13或圖16之處理階段後可接著類似於圖20及圖21之處理之處理。
在一些實施例中，圖19至圖21之處理可利用相對於區16更改區14之表面電位特性，此繼而相對於區16更改區14之多核苷酸物理吸附特性。明確言之，可施加電偏壓至導電材料44以吸引多核苷酸且藉此增強沿導電材料之上表面對多核苷酸之物理吸附，或排斥多核苷酸且藉此減小沿導電材料之上表面對多核苷酸之物理吸附。在上文關於圖11、圖13及圖16描述之類型之實施例中，同樣可利用電偏壓。明確言 之，可以足夠摻雜劑提供一摻雜區以變為導電的，且可將電偏壓提供至此導電區以吸引多核苷酸或排斥多核苷酸。在一些實施例中，可施加電偏壓至區14及16之兩者以相對於該等區之一者更改另一者之表面電位。
參考圖22及圖23描述用於相對於區16更改區14之多核苷酸物理吸附特性之另一方法。圖22展示一處理階段處之構造10，其中區14及16之上表面之間不存在差異。圖23展示在區14曝露於一電暈放電之後之構造，電暈放電產生區14之一經更改上部分46且改變區14之多核苷酸物理吸附特性。因此，圖23之處理階段處之構造10具有一經更改第一區14，該經更改第一區14相對於第二區16具有對多核苷酸之不同物理吸附特性。在一些實施例中，經更改第一區相對於第二區可具有對多核苷酸之增強的親和力，且在其他實施例中，其相對於第二區可具有對多核苷酸之減小的親和力。可進行類似於上文關於圖1至圖9描述之處理之後續處理以形成跨圖23之區14及16之一者形成一多核苷酸遮罩，且利用此遮罩來製造與半導體基板12相關之特徵。
在一些實施例中，電暈放電可視為利用以相對於第二區16更改第一區14之表面電位特性之一方法之一實例。
參考圖24及圖25描述用於相對於區16更改區14之多核苷酸物理吸附特性之另一方法。參考圖24，區14及16具有相對於彼此不同之上表面15及17。上表面15及17之間的差異可為例如物理特性、化學特性、電特性等之一差異。在所展示之實施例中，上表面15及17係沿彼此不同之材料45及47。圖24之構造係具有相對於彼此不同之區14及16之上表面之一例示性構造，且在其他實施例中可由其他適合組態取代。例如，在其他實施例中，圖24之構造可由圖11、圖13、圖16、圖18、圖19及圖23之構造之任一者取代。
參考圖25，構造10曝露於材料50，該材料50相對於區16之上表 面更改區14之上表面之多核苷酸物理吸附特性。材料50相對於區14之上表面具有一經定向分子配置，且未與區16之上表面黏著。材料50可包括一刷層、一自組裝圖案(例如，一自組裝單層)等。材料50之個別分子可包括經定向朝向區14之上表面之頭基及自基板12向外延伸之尾基。尾基可視為端基，且在圖25之實施例中用方塊51指示(僅標記一些尾基)。此等端基可經組態以排斥多核苷酸或吸引多核苷酸。例如，在一些實施例中，端基可帶負電、部分帶負電、帶正電或部分帶正電。在一些實施例中，端基可包括帶電羧酸基團或帶電胺基。在一些實施例中，材料50包括聚(二甲胺)甲基丙烯酸乙酯。在一些實施例中，材料50包括一或多種配位過渡金屬。在一些實施例中，材料50包括正二價(di-positive)鎳大環，諸如(舉例而言)(2,2’-雙(1,3,5,8,12-五氮雜環十四-3-基)-二硫化二乙基)二高氯酸鎳(II)。
圖25之處理階段處之構造10具有一經更改第一區14，該經更改第一區14相對於第二區16具有對多核苷酸之不同物理吸附特性。在一些實施例中，經更改第一區相對於第二區可具有對多核苷酸之增強的親和力，且在其他實施例中，其相對於第二區可具有對多核苷酸之減小的親和力。可進行類似於上文關於圖1至圖9描述之處理之後續處理以跨圖25之區14及16之一者形成一多核苷酸遮罩，且利用此遮罩來製造與半導體基板12相關之特徵。
參考圖26及圖27描述用於相對於區16更改區14之多核苷酸物理吸附特性之另一方法。參考圖26，一導電材料60跨半導體基板12之區14及16延伸。一遮罩材料62覆蓋導電材料60跨區16之部分，而使跨區14之部分保持曝露。在一些實施例中，導電材料60可包括跨一記憶體陣列區延伸之佈線及與此記憶體陣列區相鄰之一周邊區。在此等實施例中，遮罩材料62可保護跨周邊區之佈線之部分，而使佈線之一剩餘部分保持曝露以進行進一步圖案化，或反之亦然。
參考圖27，繪示在將多核苷酸18物理吸附至導電材料60之曝露部分上之後且在多核苷酸自組裝以形成一圖案之後的構造10。
將多核苷酸18物理吸附至導電材料60上可包括施加一電偏壓至導電材料以將多核苷酸吸引至導電材料之一上表面上。儘管所繪示導電材料係提供於半導體基板12上方之佈線，然在其他實施例中可利用其他導電組態。例如，導電材料可對應於提供於基板12內之摻雜劑、透過金屬鑲嵌處理提供於基板中之溝渠內之佈線等。在一些應用中，佈線60可由圖25中所展示類型之一分子配置50取代，且可利用遮罩62來覆蓋分子配置之部分，而使分子配置之剩餘部分曝露以對多核苷酸進行物理吸附。
圖27之多核苷酸18可視為在區14上方形成一圖案化遮罩。在後續處理中，可在類似於上文關於圖3至圖8描述之處理之處理中利用此圖案化遮罩以製造與基板12相關之特徵。
可與其他程序組合利用圖1至圖27之實施例之物理吸附。例如，在一些實施例中，物理吸附可與化學鍵結(即，化學吸附)組合以將一多核苷酸鎖定成一所要組態。例示性化學吸附可包括將多核苷酸化學鍵結至一基板(例如，使多核苷酸與基板熱交聯或紫外線輔助交聯)。在一些實施例中，可使用物理吸附將多核苷酸鬆弛地定向至一表面，且接著可使用化學吸附將多核苷酸鎖定成一所要對準。
相對於習知方法，本文中描述之物理吸附程序可提供優點。例如，一些習知方法可不適於半導體製造，此係因為其等可將非所要污染物引入至一製造程序中。相比之下，本文中描述之方法可實現透過受控離子交互作用(即，利用摻雜劑、定向分子之端基、離子溶液中之靜電雙層等)及/或透過利用電偏壓將多核苷酸物理吸附至下伏材料。因此，本文中提供之一些實施例有利地實現至半導體基板上之多核苷酸物理吸附，而省略有問題的鹽及與多核苷酸物理吸附之習知方 法相關之其他材料。
除非另有指定，否則本文中描述之各種材料、物質、組合物等可由現已知或尚待發展之任何適合方法形成，該等方法包含例如原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)等。
可利用術語「介電」及「絕緣」兩者來描述具有絕緣電性質之材料。在本發明中，該等術語視為同義的。在一些例項中利用術語「介電」且在其他例項中利用術語「絕緣」可在本發明內提供語言變動以簡化以下申請專利範圍內之前置基礎，且並不利用其指示任何重大化學或電差異。
圖式中之各項實施例之特定定向僅用於闡釋性目的，且在一些應用中，該等實施例可相對於所展示之定向旋轉。本文中提供之描述及以下申請專利範圍係關於在各種特徵之間具有所描述關係之任何結構，而無關於該等結構是呈圖式之特定定向還是相對於此定向旋轉。
附圖之橫截面視圖僅展示橫截面之平面內之特徵，且未展示橫截面之平面後之材料以便簡化圖式。
當上文將一結構稱為「在另一結構上」或「抵靠」另一結構時，其可直接在該另一結構上或亦可存在中間結構。相比之下，當將一結構稱為「直接在另一結構上」或「直接抵靠」另一結構時，不存在中間結構。當將一結構稱為「連接」或「耦合」至另一結構時，其可直接連接或耦合至另一結構，或可存在中間結構。相比之下，當將一結構稱為「直接連接」或「直接耦合」至另一結構時，不存在中間結構。
一些實施例包含一種與一半導體基板相關之特徵之製造方法。相對於一第二區更改半導體基板之一第一區之表面電位特性。該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性。將該經更改第一區及該第二區曝露於多核苷酸。該多核苷酸選擇性地黏著 至該經更改第一區或該第二區以形成一多核苷酸遮罩。在與半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
一些實施例包含一種與一半導體基板相關之特徵之製造方法。將摻雜劑提供至該半導體基板之一第一區中以相對於一第二區更改該第一區。該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性。將該經更改第一區及該第二區曝露於多核苷酸。該多核苷酸選擇性地黏著至該經更改第一區或該第二區以形成一多核苷酸遮罩。在與半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
一些實施例包含一種與一半導體基板相關之特徵之製造方法。跨該半導體基板之一第一區沈積一材料以相對於一第二區更改該第一區。該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性。該沈積將更改該材料對多核苷酸之物理吸附特性之組份併入於該材料內。將該經更改第一區及該第二區曝露於多核苷酸。該多核苷酸選擇性地黏著至該經更改第一區或該第二區以形成一多核苷酸遮罩。在與半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
一些實施例包含一種與一半導體基板相關之特徵之製造方法。跨該半導體基板之一第一區形成一材料以相對於一第二區更改該第一區。該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性。該材料之形成包括相對於該半導體基板之一表面定向一分子配置。將該經更改第一區及該第二區曝露於多核苷酸。該多核苷酸選擇性地黏著至該經更改第一區或該第二區以形成一多核苷酸遮罩。在與半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
10‧‧‧構造
12‧‧‧半導體基板
14‧‧‧第一區
16‧‧‧第二區
17‧‧‧第二區之最上層表面/上表面
18‧‧‧多核苷酸
20‧‧‧空間/開口

Claims (35)

  1. 一種與一半導體基板相關之特徵之製造方法，其包括：相對於一第二區更改該半導體基板之一第一區之表面電位特性；該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性；將該經更改第一區及該第二區曝露於多核苷酸；該多核苷酸選擇性地黏著至該經更改第一區或該第二區以形成一多核苷酸遮罩；及在與該半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
  2. 如請求項1之方法，其中該多核苷酸遮罩在該等特徵之製造期間之該使用包含以下之一或多者：將該多核苷酸遮罩之至少一些併入至一整合總成中；蝕刻至該半導體基板中，同時使用該多核苷酸遮罩界定該蝕刻之一圖案；及將一或多種材料黏著至該多核苷酸遮罩以圖案化該一或多種材料。
  3. 如請求項1之方法，其中藉由將一電偏壓提供至該等第一及第二區之至少一者而更改該等表面電位特性。
  4. 如請求項3之方法，其中沿該第一區提供佈線，且其中沿該佈線提供該電偏壓以相對於該基板之該第二區將該多核苷酸選擇性地黏著至該佈線，或相對於該基板之該第二區從該佈線選擇性地排斥多核苷酸。
  5. 如請求項4之方法，其中該佈線包括形成於該基板上方之一或多種材料。
  6. 如請求項4之方法，其中該佈線包括植入至該基板中之摻雜劑。
  7. 如請求項1之方法，其中利用一電暈放電相對於該第二區選擇性 地更改該第一區之表面電位特性而更改該等表面電位特性。
  8. 如請求項1之方法，其中絕緣材料跨該等第一及第二區延伸；且其中藉由跨該第一區提供導電材料且隨後施加該電偏壓至該導電材料而更改該第一區之該等表面電位特性。
  9. 如請求項8之方法，其中該導電材料包含一經定向分子配置。
  10. 如請求項8方法，其中該導電材料包含經導電摻雜之半導體材料。
  11. 一種與一半導體基板相關之特徵之製造方法，其包括：將摻雜劑提供至該半導體基板之一第一區中以相對於一第二區更改該第一區；該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性；將該經更改第一區及該第二區曝露於多核苷酸；該多核苷酸選擇性地黏著至該經更改第一區或該第二區以形成一多核苷酸遮罩；及在與該半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
  12. 如請求項11之方法，其中該多核苷酸遮罩在該等特徵之製造期間之該使用包含以下之一或多者：將該多核苷酸遮罩之至少一些併入至一整合總成中；蝕刻至該半導體基板中，同時使用該多核苷酸遮罩界定該蝕刻之一圖案；及將一或多種材料黏著至該多核苷酸遮罩以圖案化該一或多種材料。
  13. 如請求項11之方法，其中該摻雜劑之該提供包括：將該摻雜劑植入至該第一區中。
  14. 如請求項11之方法，其中該摻雜劑之該提供包括：利用淺離子植入及/或電漿摻雜(PLAD)將該摻雜劑植入至該第一區中。
  15. 如請求項11之方法，其中該等第一及第二區包括該半導體基板之 半導體材料。
  16. 如請求項11之方法，其中該等第一及第二區包括形成於該半導體基板之半導體材料上方之一第二材料。
  17. 如請求項16之方法，其中該第二材料係絕緣的。
  18. 如請求項16之方法，其中該第二材料係導電的。
  19. 如請求項11之方法，其中該摻雜劑最初在跨該第一區形成之一層內，且係藉由將該摻雜劑自該層轉移至該第一區中而提供至該第一區中。
  20. 一種與一半導體基板相關之特徵之製造方法，其包括：跨該半導體基板之一第一區沈積一材料以相對於一第二區更改該第一區；該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性；該沈積將更改該材料對該多核苷酸之該等物理吸附特性之組份併入於該材料內；將該經更改第一區及該第二區曝露於多核苷酸；該多核苷酸選擇性地黏著至該經更改第一區或該第二區以形成一多核苷酸遮罩；及在與該半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
  21. 如請求項20之方法，其中該多核苷酸遮罩在該等特徵之製造期間之該使用包含以下之一或多者：將該多核苷酸遮罩之至少一些併入至一整合總成中；蝕刻至該半導體基板中，同時使用該多核苷酸遮罩界定該蝕刻之一圖案；及將一或多種材料黏著至該多核苷酸遮罩以圖案化該一或多種材料。
  22. 如請求項20之方法，其中該沈積包括原子層沈積或化學氣相沈積之一者或兩者。
  23. 如請求項20之方法，其中該材料係絕緣的。
  24. 如請求項20之方法，其中該材料係導電的。
  25. 如請求項20之方法，其中該等組份包含有機金屬、氫及有機鹼土化合物之一或多者。
  26. 如請求項20之方法，其中該等組份包含鈣及鎂之一者或兩者。
  27. 如請求項20之方法，其中該等組份包含陷阱電荷。
  28. 一種與一半導體基板相關之特徵之製造方法，其包括：跨該半導體基板之一第一區形成一材料以相對於一第二區更改該第一區；該經更改第一區相對於該第二區具有對多核苷酸之不同物理吸附特性；該材料之該形成包括相對於該半導體基板之一表面定向一分子配置；將該經更改第一區及該第二區曝露於多核苷酸；該多核苷酸選擇性地黏著至該經更改第一區或該第二區以形成一多核苷酸遮罩；及在與該半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
  29. 如請求項28之方法，其中該多核苷酸遮罩在該等特徵之製造期間之該使用包含以下之一或多者：將該多核苷酸遮罩之至少一些併入至一整合總成中；蝕刻至該半導體基板中，同時使用該多核苷酸遮罩界定該蝕刻之一圖案；及將一或多種材料黏著至該多核苷酸遮罩以圖案化該一或多種材料。
  30. 如請求項28之方法，其中該分子配置包括沿該第一區之一表面形成之一刷層。
  31. 如請求項28之方法，其中該分子配置包括沿該第一區之一表面形成之一自組裝圖案。
  32. 如請求項28之方法，其中該分子配置包括帶負電端基以排斥該多核苷酸。
  33. 如請求項28之方法，其中該分子配置包括帶正電端基以吸引該多核苷酸。
  34. 如請求項28之方法，其中該分子配置包括聚(二甲胺)甲基丙烯酸乙酯。
  35. 如請求項28之方法，其中該分子配置包括一配位過渡金屬。
TW105106360A 2015-03-31 2016-03-02 與半導體基板相關之特徵之製造方法 TW201705206A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/674,127 US9466504B1 (en) 2015-03-31 2015-03-31 Methods of fabricating features associated with semiconductor substrates

Publications (1)

Publication Number Publication Date
TW201705206A true TW201705206A (zh) 2017-02-01

Family

ID=57006272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106360A TW201705206A (zh) 2015-03-31 2016-03-02 與半導體基板相關之特徵之製造方法

Country Status (3)

Country Link
US (1) US9466504B1 (zh)
TW (1) TW201705206A (zh)
WO (1) WO2016160151A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466504B1 (en) 2015-03-31 2016-10-11 Micron Technology, Inc. Methods of fabricating features associated with semiconductor substrates
WO2019195633A1 (en) 2018-04-04 2019-10-10 Ignite Biosciences, Inc. Methods of generating nanoarrays and microarrays
US11692217B2 (en) 2020-11-11 2023-07-04 Nautilus Subsidiary, Inc. Affinity reagents having enhanced binding and detection characteristics
WO2022192591A1 (en) 2021-03-11 2022-09-15 Nautilus Biotechnology, Inc. Systems and methods for biomolecule retention

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2402737A1 (en) 2000-03-17 2001-09-27 Emanuele Ostuni Cell patterning technique
AU2002367868A1 (en) 2001-08-01 2003-10-27 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Portland Patterned polymeric structures, particularly microstructures, and methods for making same
US7208314B2 (en) * 2002-02-26 2007-04-24 Mirus Bio Corporation Compositions and methods for drug delivery using pH sensitive molecules
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
US7767099B2 (en) 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
JP2011199003A (ja) * 2010-03-19 2011-10-06 Tokyo Electron Ltd シリコン酸化膜の形成方法、及びプラズマ処理装置
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US20140203360A1 (en) 2013-01-18 2014-07-24 International Business Machines Corporation Reducing contact resistance by direct self-assembling
US9330932B1 (en) * 2015-03-31 2016-05-03 Micron Technology, Inc. Methods of fabricating features associated with semiconductor substrates
US9466504B1 (en) 2015-03-31 2016-10-11 Micron Technology, Inc. Methods of fabricating features associated with semiconductor substrates

Also Published As

Publication number Publication date
US20160293433A1 (en) 2016-10-06
WO2016160151A1 (en) 2016-10-06
US9466504B1 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
US7432120B2 (en) Method for realizing a hosting structure of nanometric elements
KR100223807B1 (ko) 반도체 소자의 제조방법
US8338280B2 (en) Method for fabricating nano devices
US8492076B2 (en) Method of manufacturing carbon nanotube device array
US8071467B2 (en) Methods of forming patterns, and methods of forming integrated circuits
TW201705206A (zh) 與半導體基板相關之特徵之製造方法
US9224742B2 (en) Method for providing electrical connections to spaced conductive lines
US9748108B2 (en) Method of forming graphene nanopattern by using mask formed from block copolymer
JP2009545187A (ja) 常温動作単電子素子及びその製作方法
KR100521433B1 (ko) 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법
US9330932B1 (en) Methods of fabricating features associated with semiconductor substrates
KR100966008B1 (ko) 상온동작 단전자 소자 및 그 제조방법
KR100276431B1 (ko) 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법
KR100325298B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR101036692B1 (ko) 다중 양자점 나노소자의 제작방법 및 그에 따른 다중 양자점 나노소자
KR100249813B1 (ko) 실리콘 양자점 형성방법
KR101012265B1 (ko) 상온동작 단전자 소자의 제작방법
Oh et al. Silicon nanowire bridge arrays with dramatically improved yields enabled by gold colloids functionalized with HF acid and poly-L-Lysine
KR102077123B1 (ko) 탄소나노튜브 네트워크 박막 트랜지스터 및 그 제조방법
US20040152293A1 (en) Methods of forming conductive connections, and methods of forming nanofeatures
JP2016063059A (ja) 有機半導体トランジスタ及びその製造方法
US20190165289A1 (en) Placement of Carbon Nanotube Guided by DSA Patterning
CN117438376A (zh) 一种基于二维材料的互补性场效应晶体管及制备方法
SE506433C2 (sv) Metod för tillverkning av integrerade komponenter
WO2006125826A1 (en) Electrically conducting nanowires