JP2003529246A - Pllにおける節電用バイアス切断 - Google Patents
Pllにおける節電用バイアス切断Info
- Publication number
- JP2003529246A JP2003529246A JP2001552527A JP2001552527A JP2003529246A JP 2003529246 A JP2003529246 A JP 2003529246A JP 2001552527 A JP2001552527 A JP 2001552527A JP 2001552527 A JP2001552527 A JP 2001552527A JP 2003529246 A JP2003529246 A JP 2003529246A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- locked loop
- current source
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 12
- 230000000737 periodic effect Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims 18
- 238000012937 correction Methods 0.000 abstract description 18
- 230000007704 transition Effects 0.000 description 10
- 230000011664 signaling Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241000370685 Arge Species 0.000 description 1
- 102100035695 Gamma-aminobutyric acid receptor-associated protein Human genes 0.000 description 1
- 101001001372 Homo sapiens Gamma-aminobutyric acid receptor-associated protein Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
- H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
用されることがあるような節電位相ロック・ループに関する。
FM検波,周波数逓倍,トーン・デコーディング,雑音のある発信源からの信号
のパルス同期化及びクリーン信号の再生のような広範多様なタスクを遂行するた
めに使用される。セルラ電話などのような位相ロック・ループを使用する多くの
無線通信装置を電池が附勢する理由から、かつ、電池寿命は多くの消費者にとっ
て大きな関心事である理由から、電力消費を減少させる位相ロック・ループに対
する新設計が明らかに望まれている。
較/ロッキング回路とを含む。比較/ロッキング回路は、発振器の周波数及び位
相出力を制御するために発振器へ制御信号を出力し、それによって、発振器の出
力信号が所望の周波数及び位相にあることを保証する。比較/ロッキング回路は
、典型的には、バイアス電流を利用して制御信号を発生するのを助ける。先行技
術の位相ロック・ループでは、バイアス電流は、位相ロック・ループが活性状態
にある(すなわち、ターンオンされている)全時間にわたって発生され、したが
って、装置を附勢する電池に定ドレインを生じる。バイアス電流は最終出力電流
の小部分であるといえるが、にもかかわらず、それは位相ロック・ループの全電
流消費のかなりの部分を表す。そのようなわけで、バイアス電流供給の電力ドレ
インを減少させる助けをする位相ロック・ループの新設計は、特に、より長い電
池寿命を持つ改善された無線通信装置に対する消費者の要求を満たす助けに、望
ましいことになる。
装置の受信機チェーン内の周波数合成器のような、種々の応用に使用されること
がある節電位相ロック・ループを提供する。節電は、位相ロック・ループの位相
比較器と関連する充電ポンプ用バイアス電流を選択的にターンオン(すなわち、
イネーブル(enable)する)スイッチを付加することによって達成される。スイ
ッチは、基準信号の信号エッジの期待された到着時間を追跡するカウンタに論理
回路によって接続される。期待された信号エッジの到着の直前に、スイッチはイ
ネーブルされ、それによって、位相ロック・ループ内に「ロック」を維持するた
めに補正が必要である場合に充電ポンプを活性化するようにバイアス電流を発生
しかつ印加する。信号エッジが通過するとき、バイアス電流は、次の信号エッジ
が到着する前に再びターンオフされる。いくつかの実施の形態では、このスイッ
チングは、バイアシング(baising)電流に約10パーセント・デューティサイ
クルを遂げさせ、結果として約90%の節電をもたらす。
(PLL)である。意図するのは、なかでも、本発明のPLLが無線通信移動端
末の二重変換受信機チェーンに使用されることである。そのようなわけで、無線
通信移動端末の短い議論が本発明を理解する上で助けになるといえる。
ス26と送信機38と受信機50とアンテナ組立て体58とを含む。オペレータ
・インタフェース26は、典型的には、ディスプレイ28とキーパッド30と制
御ユニット32とマイクロホン34とスピーカ36とを含む。ディスプレイ28
は、ダイアルされた数字や呼状態及び他のサービス情報をオペレータが見ること
ができるようにする。キーパッド30は、オペレータが番号をダイヤルし命令を
入力しオプションを選択することができるようにする。制御ユニット32は、デ
ィスプレイ28及びキーパッド30をコントローラ22とインタフェースする。
マイクロホン34は、ユーザから音響信号を受信し、それらの音響信号をアナロ
グ電気信号に変換する。スピーカ36は、受信機50からのアナログ電気信号を
ユーザが聞くことのできる音響信号に変換する。
38は、アナログ/ディジタル変換器40と、ディジタル信号プロセッサ42と
、位相変調器及び高周波(RF)増幅器48とを含む。アナログ/ディジタル変
換器40は、マイクロホン34からのアナログ電気信号をディジタル信号に変換
する。ディジタル信号は、通話コーダ44とチャネル・コーダ46とを含むディ
ジタル信号プロセッサ(DSP)42に渡される。通話コーダ44はディジタル
信号を圧縮し、チャネル・コーダ46は誤り検出情報と誤り訂正情報とシグナリ
ング情報とを挿入する。ディジタル信号プロセッサ42は、DTMFトーン発生
器(不図示)を含むことがあり、また、これと関連して動作することがある。デ
ィジタル信号プロセッサ42からの圧縮されかつコード化された信号は、図1に
は組み合わされたユニットとして示されている位相変調器及び高周波増幅器42
に渡される。この変調器は、RF搬送波に載せた伝送に適している形に信号を変
換する。次いで、高周波増幅器48は、変調器の出力をアンテナ組立て体58を
経由する伝送のため増圧(ブースト)する。
タル/アナログ変換器56とを含む。アンテナ組立て体58によって受信された
信号は受信機/増幅器52へ渡される。受信機/増幅器52は、周波数スペクト
ルをシフトし、低レベル高周波(RF)信号をディジタル信号プロセッサ54へ
の入力に適当なレベルへ増圧する。
corrupted signal)内の位相ひずみ及び振幅ひずみを補償する等化器と、受信さ
れた信号からビット列を抽出する復調器と、伝送されたビットを抽出されたシー
ケンスに基づいて決定する検波器とを含む。チャネル・デコーダは、受信された
信号内のチャネル誤りを検出し訂正する。チャネル・デコーダはまた、通話デー
タから制御データ及びシグナリングデータを分離する論理を含む。制御データ及
びシグナリングデータはコントローラ22へ渡される。通話データは、通話デコ
ーダによって処理され、ディジタル/アナログ変換器56へ渡される。ディジタ
ル信号プロセッサ54は、DTMFトーン検波器(不図示)を含むことがあり、
また、これと関連して動作することがある。ディジタル/アナログ変換器56は
通話データをアナログ信号に変換する。アナログ信号は、ユーザが聞くことので
きる音響信号を発生するスピーカ36に印加される。
受信機/増幅器52とに接続されている。アンテナ組立て体58は、典型的には
、デュプレクサ60とアンテナ62とを含む。デュプレクサ60は、アンテナ6
2を介した全二重通信(full duplex communication)を可能にする。
た、例えば共用プロセッサ(common processor)の形を取る。この共同作用は、
電力制御やチャネル選択やタイミングばかりでなく、この分野で知られた他の機
能の大部分を含む。コントローラ22は、シグナリングメッセージを伝送信号に
挿入し、また、シグナリングメッセージを受信信号から抽出する。コントローラ
22は、シグナリングメッセージに含まれたいかなる基地局命令にも応答し、ま
た、これらの命令を実施する。ユーザがキーパッド30を用いて命令を入力する
と、それらの命令は処置のためにコントローラ22へ転送される。メモリ24は
、コントローラ22の指令で情報を記憶し供給し、また、好ましくは揮発性部分
及び不揮発性部分の両方を含む。
52は、フロント・エンド110と第1の混合器116と第1の中間周波段12
0と第2の混合器126と第2の中間周波段130と検波器138とを含む。ア
ンテナ62によって受信された信号はフロント・エンド110の入力に印加され
る。フロント・エンド110は、プレセレクタ・フィルタ112と低雑音増幅器
114とを含む。プレセレクタ・フィルタ112は一次帯域の外側の信号を抑制
する。低雑音増幅器114は、フィルタ112を通過した受信信号の強度を増加
させる。混合器116は、受信信号を第1の中間周波数に変換する。混合器11
6用の注入信号(fLO1)は、第1の周波数合成器118によって供給され、ま
た、典型的には低雑音・高周波信号である。典型的には、周波数合成器118の
出力周波数は、コントローラ22のようなコントローラによって設定されて、ア
ンテナ62で受信された信号に対してチャネル選択を行う。周波数合成器118
は、好ましくは、位相ロック・ループである。
の中間周波段120は、第1の中間周波フィルタ122と、これに続く第1の中
間周波増幅器124とを含む。第1の中間周波フィルタ122の目的は、第2の
中間周波数に対する映像周波数を除去することと、隣接チャネル抑制をある程度
行うこととである。
の混合器126は受信信号を第2の中間周波数に変換する。第2の混合器126
用の注入信号(fLO2)は第2の周波数合成器128によって提供される。先行
技術では、周波数合成器128は、位相ロック・ループでもあるが、周波数合成
器118の位相ロック・ループから分離されている。典型的には、周波数合成器
128の出力周波数は、固定され、また、異なるチャネルに同調するときに変え
られる必要はない。
第2の中間周波増幅器134を含む第2の中間周波段130の入力に接続されて
いる。第2の中間周波フィルタ132の目的は、更に隣接チャネル抑制を行うこ
とである。第2の中間周波段130の出力は検波器138に接続されており、こ
の検波器138の設計は採用された変調方式に従って選択される。例えば、FM
信号用受信機はリミッタ及びこれに続く弁別器をその検波器として使用すること
になるが、単側波帯抑制搬送波信号用受信機は乗積検波器又は同期検波器を使用
することになる。
的に指示された図3に示したような従来の位相ロック・ループ(PLL)で作ら
れている。PLL150は、発振器100と基準分周器160と位相検波器17
0とフィルタ175と低位相雑音電圧制御発振器(VCO)180とフィードバ
ック分周器190とを含む。PLL150は、基準発振器100の既知の出力を
受け取り、それを基準分周器160を介して送る。基準発振器100は、移動端
末20又は基準発振器100を使用する他の装置内で先験的に知られている固定
周波数で周期信号を発生する。また、基準発振器100によって発生された基準
信号は、立上りエッジ及び立下りエッジを持つ周期信号(例えば、方形波)であ
る。この分周された基準信号は位相検波器170内へ注入される。位相検波器1
70はフィルタ175とVCO180とに接続されている。VCO180は、立
上りエッジ及び立下りエッジを持つ周期信号を発生する。VCO180からのこ
の出力信号は、(図2の混合器116又は混合器126のような)混合器に使用
されるか、PLL150を組み込んだ移動端末20によって必要とされるような
それに類似のものに使用される。また、VCO180からの出力は、フィードバ
ック分周器190を介して位相検波器170へ向けて戻される。位相検波器17
0は、フィードバック分周器190からの入力と基準分周器160からの入力と
を比較し、また、典型的には充電ポンプを介して補正信号を発生して、VCO1
80の出力をその位相が基準分周器160の入力の位相と整合するように補正す
る。すなわち、位相検波器170は、フィルタされたのちに補正周波数及び補正
位相にある信号をVCO180が出力するようにVCO180を制御する信号を
発生する。
充電ポンプは、VCO180の出力を補正するためにVCO180にバイアス電
流を供給する。充電ポンプはトランジスタ回路網と電流源とを有する。トランジ
スタ回路網用のバイアス電流は電流源から導出される。充電ポンプは、入力信号
間の位相差に応じて電流をシンク(sink)するかソース(source)する。フィー
ドバック信号遷移が基準信号遷移前に起こるとき、位相比較器170は進みパル
スを発生し、また、充電ポンプは基準電流源によって供給された電流をシンクす
る。逆に、フィードバック信号遷移が基準信号遷移後に起こるとき、位相比較器
170は遅れパルスを発生し、また、充電ポンプはVCO180への電流をソー
スする。図3に示したような先行技術の位相ロック・ループ150では、バイア
ス電流(基準電流とときどき呼ばれる)は、位相ロック・ループ150が活性状
態にある(すなわち、ターンオンされている)全時間にわたって発生され、した
がって、装置を附勢する電池に定ドレインを提供する。
にこのバイアス電流を選択的にイネーブルし、それによって、節電する。このア
プローチを利用するPLLの一実施の形態が、図4に示されており、また、参照
番号200によって全体的に表示されている。PLL200は、基準発振器10
0から入力を受け取り、また、基準分周器160と位相比較器210とループ・
フィルタ175とVCO180とフィードバック分周器190とバイアスイネー
ブル論理回路220とを含む。位相比較器210は、位相検波器212と充電ポ
ンプ218とを含む。充電ポンプ218を位相検波器212内に組み入れること
がPLL線図では普通であるが、本発明の理解のためには、それらを概念的に分
離素子として考えるのが助けになる。
基準分周器160は、基準発振器100からの信号を分周し、それによって、基
準信号162を生成する。基準分周器160からの基準信号162は位相検波器
212の1つの入力に印加される。基準信号162はバイアスイネーブル論理回
路220の入力でもある。PLL200の最終出力信号から導出されたフィード
バック信号192は、位相検波器212の第2の入力に印加される。位相検波器
212は、基準信号162をフィードバック信号192と比較し、また、2つの
信号162,192間の位相差の測度(measure)である位相誤り信号214を
発生する。位相検出器212は、入力信号162,192が同相であるときに「
ロック」信号を発生するロック検出回路216と通信する。ロック検出回路21
6は位相検波器192に含まれることがあるが、これは必要とされるわけではな
く、図4ではロック検出回路216は分離して示されている。この応用の目的で
は、「同相」とは、入力信号162,192のような関連信号間の差が所定の限
界内(典型的には1%分散未満内)にあることを意味する。ロック検出回路21
6からのロック信号はバイアスイネーブル論理回路220にも印加される。
に印加される。位相誤り信号214は、入力信号162,192が位相外れして
いるときに進みパルス又は遅れパルスのシーケンス(列)を含む。進みパルスは
、フィードバック信号遷移が基準信号遷移の前に起こるときに発生される。遅れ
パルスは、フィードバック信号遷移が基準信号遷移の後に起こるときに発生され
る。進みパルスの幅及び遅れパルスの幅は、入力信号162,192の各エッジ
間の時間に等しい。下に更に論じる図7を参照。
9を生成する。充電ポンプ218は、進みパルスか遅れパルスを含む位相誤り信
号214を受け取り、また、それらのパルス期間に電流をシンクするかソースす
る。補正信号219は、フィルタリングの後、出力信号182を発生するVCO
180に印加される。入力信号162,192が位相外れしているとき、補正信
号219は出力信号を基準信号162の方向に偏らせる。PLL200がロック
状態にあるとき、出力信号182は所望の周波数に又はその近くにある。次いで
、出力信号182は、PLL200が使用される装置に応じて、多数の異なる方
法で使用することができる。例えば、出力信号182は、第1の混合器116用
の注入信号(fLO1)又は第2の混合器126用の注入信号(fLO2)を形成する
。また、出力信号182は、信号を分周するフィードバック分周器190にフィ
ードバックされ、それによって、フィードバック信号192を生成する。
218を構成する多くの異なった方法があり、図5の例示は単に例示的な実施の
形態にすぎない。充電ポンプ218は、複数のトランジスタ240を含むトラン
ジスタ回路網にバイアシング電流を供給するバイアシング(biassing)電流源2
30を含む。位相検波器212は、従来のもののようにVCO180へ流れる電
流を制御するゲート250,252の動作を制御する。例えば、フィードバック
信号遷移が基準信号遷移前に起こるならば、ゲート252は閉じ、充電ポンプは
進みパルス期間では電流をシンクする。逆に、その信号の位相が基準信号の位相
より遅れるならば、ゲート250は閉じ、電流は遅れパルス期間にVCO180
に供給される。スイッチ232は、バイアス電流を充電ポンプ218に供給する
電流源230とトランジスタ回路網との間に挿入される。バイアスイネーブル論
理回路220は、バイアス電流源230を選択的にイネーブル及びディスエーブ
ル(disable)するように、スイッチ232を制御する。スイッチ232が開い
ているときには、トランジスタ240はバイアスされず、電流は充電ポンプ21
8から流れない。
バイアスイネーブル論理回路220は簡単なカウントダウン・カウンタなどであ
る。バイアスイネーブル論理回路220は、PLL200の状態に応じて充電ポ
ンプ218内の電流源230を選択的にイネーブル/ディスエーブルするように
、基準信号162の適当な信号エッジのタイミングを予測する。出力信号182
がまだ基準信号162にロックしておらず、それゆえに信号162,182がか
なり位相外れしておりかつPLLがアンロック状態にあることを位相検波器21
2への入力信号が表示するときには、バイアスイネーブル論理回路220は充電
ポンプ218内の電流源230をイネーブルする。逆に、PLL200がロック
状態にあるときには、バイアスイネーブル論理回路220は、節電するために、
電流源230を周期的にイネーブル及びディスエーブルする。
初めに、PLL200はターンオンされ、スイッチ232はバイアス電流源23
0を含むように閉じられる(ブロック300)。これは、例えば、移動端末20
がスリープモードから離れるとき又は無線がターンオンされるときに、起こる。
初めは、基準分周器160からの基準信号162とフィードバック分周器190
からのフィードバック信号192とは位相外れしており、バイアス電流源230
は好ましくは連続的にイネーブルされる。PLL200は、フィードバック信号
192及び基準信号162の対応する信号エッジの到着を同期させるように設計
されている。この目的のために、位相検波器212は、充電ポンプ218を制御
する位相誤り信号214を発生する。充電ポンプ218は補正信号219を発生
する。補正信号219は、オプショナル・ループ・フィルタ175によってフィ
ルタされた後にVCO180に印加される。補正信号219は、フィードバック
信号192が基準信号162に同期する(すなわち、ロックする)まで、VCO
180の出力を基準信号162の方向に偏らせる(ブロック302)。ロック状
態が検出される前に、バイアシング電流源230は、出力信号182の敏速なロ
ッキングを容易にするために連続的にターンオンされるべきである。
よって発生される。このロック信号はバイアスイネーブル論理回路220に供給
される。PLL200がロックされているとき、補正は基準信号エッジに時間的
に非常に近接していると期待される。したがって、バイアス電流は、基準信号エ
ッジの到着を含む短い期間内に発生されさえすればよい。バイアスイネーブル論
理回路220は基準信号162も受信するので、バイアスイネーブル論理回路2
20は、方形波である基準信号162の基準信号エッジの到着を予測することが
できる。これらは立上り信号エッジ又は立下り信号エッジであり得る。本発明に
よれば、PLL200がロック状態にある間は、バイアスイネーブル論理回路2
20は、スイッチ232を開閉することによって電流源230を周期的にターン
オン及びターンオフする(ブロック304)。「オン」期間は基準信号エッジの
生起と一致する。基準信号エッジの各々の到着に先立ち、バイアスイネーブル論
理回路220は、スイッチ232を介して電流源230をターンオンし、充電ポ
ンプ218内のトランジスタ240をバイアスする(ブロック308)。基準信
号エッジが位相検波器212によって受け取られた後(ブロック310)、位相
検波器212は、フィードバック信号192と基準信号162とを比較すること
によって補正が出力信号182に必要であるかどうかを決定する。補正が必要で
あるならば、位相誤り信号214が先に説明したように発生され、VCO出力信
号182が補正される(ブロック316)。補正の後又は補正が必要でないなら
ば、バイアスイネーブル論理回路220は、次の基準信号エッジの到着(ブロッ
ク306へ戻る)に時間的に近接するまで、電流源230をターンオフする(ブ
ロック314)。
ることも想像されるが、このようなことは好ましくなく、そのスイッチングは、
好ましくは、PLL200がターンオンされておりかつロック状態にあるときに
限り起こる。更に、承知のように、好適な実施の形態では、このスイッチングは
各期待された基準信号エッジに対して(すなわち、基準信号55の周期当たり1
回)バイアシング電流源230をターンオン及びターンオフさせる。しかしなが
ら、バイアシング電流源230を2周期以上にわたってオンにして置くことも可
能である。これは、依然として節電を遂げるが、バイアシング電流源230を各
周期でターンオン及びターンオフさせるのと同じ程度ではない。
号REFOSCは基準発振器100からの信号を表す。FREF信号は、基準分
周器160によって出力された基準信号162を表す。FEEDBACK信号は
、フィードバック分周器190から出力されたフィードバック信号192を表す
。“0”近くの時刻tで、FREF及びFEEDBACKの各立上りエッジは位
相外れしている。LOCK信号はイネーブルされず、充電ポンプ218は図7に
CHARGE PUMP信号によって示されるような周期補正信号219を発生
する。必要とされる補正の頻度が理由で、バイアスイネーブル論理回路220か
らのBIASENABLE信号は、連続的に閉じられているスイッチ232及び
連続的にオンである電流源230に対応して、連続的にオンである。時刻t0で
は、基準信号FREFとFEEDBACK信号とは、ロックされているPLL2
00に対応して同相である。ロック検出回路216からのLOCK信号は、イネ
ーブルされてこの事実を表し、また、バイアスイネーブル論理回路220へ渡さ
れる。次いで、バイアスイネーブル論理回路220は、本発明を実施し、また、
スイッチ232を開くことかつ電流源230をターンオフすることに対応してB
IASENABLE信号をターンオフする。基準信号162の信号エッジの到着
を囲い込んだ周期間隔で、バイアスイネーブル論理回路220は電流源230を
周期的にターンオン及びターンオフする。好適な実施の形態では、BIASEN
ABLE信号は、基準信号162の立上りエッジの到着の直前に電流源230を
ターンオンし、また、その立上りエッジが位相検波器212を通過した後である
が次の立上りエッジの前に電流源230をターンオフする。時刻t1では、CH
ARGE PUMP信号のスパイクによって判るように、補正が必要である。好
適な実施の形態では、電流源230のターンオン及びターンオフは約10パーセ
ント・デューティサイクルで動作し、これは約90パーセントの節電を表し、そ
れゆえ、PLL200を附勢するいかなる電池の寿命も大幅に延長する。注意し
たように、FREF信号の約1.5周期や2.5周期などを囲い込めるために異
なるデューティサイクル又はBIASENABLE信号の周期を変えることさえ
も可能であるが、好ましくはない。
に設計される。ほとんどの応用に対して、活性状態は周期的サイクルで起こるこ
とにはならず、むしろ活性状態は装置がターンオンしている間中に起こることに
なる。しかしながら、節電のためにウェーク/スリープ様式で移動端末20を動
作させることが移動体通信では知られており、この様式では移動端末内の受信機
チェーン全体が周期的にスリープに置かれる(すなわち、本質的にターンオフさ
れる)が、ページング・チャネルを受信し復調するために周期的にウェークされ
る。これは先行技術でよく理解されている。スリープしウェークするのと対照的
に、本発明は、位相ロック・ループ200が活性である(スリープしない)間に
位相ロック・ループ200の動作を修正することを意図する。
ク・ループ200で置換することもでき、それによって、電力消費のより少ない
無線通信移動端末20用の受信機チェーンを提供する。
書に記載したもの以外の特定方法で実施することもできる。したがって、実施の
形態は全ての点で例示であって限定的ではないと考えるべきであり、かつ、特許
請求の範囲の意味する範囲及び均等範囲内に属するあらゆる変化は特許請求の範
囲に包含されることを意図する。
Claims (28)
- 【請求項1】 位相ロック・ループを制御する方法であって、該位相ロック
・ループが、該位相ロック・ループの出力に補正を施すためにバイアス電流源を
必要とする充電ポンプを有する、方法であって、 a)いつ前記位相ロック・ループがロック状態にあるかを検出することと、 b)前記位相ロック・ループが前記ロック状態にあるときに前記電流源を周期的
にイネーブルしディスエーブルすることと、 を含む、方法。 - 【請求項2】 前記位相ロック・ループが前記位相ロック状態にないときに
前記電流源をイネーブルすることをさらに含む、請求項1記載の方法。 - 【請求項3】 前記電流源を周期的にイネーブルしディスエーブルすること
とが、 立下りエッジ及び立上りエッジを有する一連のパルスを含む周期基準信号を受
け取ることと、 選択された第1の信号エッジの到着前に前記電流源をイネーブルすることと、 後続の第2の信号エッジの到着前に前記電流源をディスエーブルすることとを
備える、 請求項1記載の方法。 - 【請求項4】 前記第1の信号エッジ及び前記第2の信号エッジが立上り信
号エッジである、請求項3記載の方法。 - 【請求項5】 前記第1の信号エッジ及び前記第2の信号エッジが立下り信
号エッジである、請求項3記載の方法。 - 【請求項6】 前記第1の信号エッジ及び前記第2の信号エッジが前記基準
信号の連続パルスからである、請求項3記載の方法。 - 【請求項7】 前記電流源を周期的にイネーブルしディスエーブルすること
が、スイッチを閉じたり開くことを含み、 前記スイッチが、閉じられると、前記電流源を前記充電ポンプの出力に動作上
接続する、 請求項1記載の方法。 - 【請求項8】 位相ロック・ループを制御する方法であって、該位相ロック
・ループが位相検波器と充電ポンプとを有し、該充電ポンプが前記位相ロック・
ループの出力に補正を施すためにバイアス電流を必要とする、方法であって、 a)複数の信号エッジを有する基準信号を前記位相検波器で受け取ることと、 b)前記位相ロック・ループについてロック状態を検出すること及び前記充電ポ
ンプの前記バイアス電流をターンオフすることと、 c)その後、前記基準信号内の選択された信号エッジの到着に先立ち前記充電 ポンプの前記バイアス電流をターンオンすることと、 d)その後、前記選択されたエッジが到着してから所定の時間後に前記充電ポン
プの前記バイアス電流をターンオフすることと、 を含む、方法。 - 【請求項9】 前記基準信号が基準発振器によって供給され、 前記方法が、基準発振器からの前記選択された信号エッジの到着を予測するこ
とを更に含む、 請求項8記載の方法。 - 【請求項10】 前記位相ロック・ループについてロック状態を検出するこ
とに先立ち前記バイアス電流をターンオンすることを更に含む、請求項8記載の
方法。 - 【請求項11】 前記基準信号が周期的であり、 前記所定の時間が前記基準信号の周期よりも実質的に短い、 請求項8記載の方法。
- 【請求項12】 前記検出することの後に、前記基準信号の選択された信号
エッジの到着に先立ち前記バイアス電流をターンオンすること及びその後所定の
時間後に前記バイアス電流をターンオフすることの両方を繰り返すことを更に含
む、請求項8記載の方法。 - 【請求項13】 前記基準信号が周期的であり、 前記所定の時間が前記基準信号の周期よりも実質的に短い、 請求項12記載の方法。
- 【請求項14】 前記バイアス電流を繰り返しターンオンすること及び前記
バイアス電流を繰り返しターンオフすることが、前記バイアス電流について約1
0パーセントのデューティサイクルを生じさせる、請求項13記載の方法。 - 【請求項15】 基準源から引き出されたかつ複数の信号エッジを有する基
準信号に応答する位相ロック・ループであって、 a)バイアス電流源を有する充電ポンプと、 b)該充電ポンプ用の前記バイアス電流源を選択的にイネーブルするように動作
するスイッチと、 を具備し、 c)前記スイッチが、前記位相ロック・ループがロック状態にあるときに前記複
数の信号エッジの一つの受取りに先立ち前記電流源をイネーブルするとともに前
記信号エッジの受取りの後に前記電流源をディスエーブルする、 位相ロック・ループ。 - 【請求項16】 いつ前記位相ロック・ループが前記ロック状態にあるかを
検出するために前記スイッチに動作上接続されたロック検出回路を更に具備する
、請求項15記載の位相ロック・ループ。 - 【請求項17】 前記ロック検出回路と前記スイッチとの間に接続されたバ
イアスイネーブル回路を更に具備し、 該バイアスイネーブル回路が前記スイッチを制御するように動作する、 請求項16記載の位相ロック・ループ。 - 【請求項18】 前記充電ポンプに接続されたかつ該充電ポンプの出力を受
け取る電圧制御発振器を更に具備する、請求項15記載の位相ロック・ループ。 - 【請求項19】 基準分周器を更に具備し、 該基準分周器が前記基準信号を引き出す、 請求項15記載の位相ロック・ループ。
- 【請求項20】 a)位相検波器と、 b)該位相検波器に動作上接続されたかつ電流源を含む充電ポンプと、 c)制御入力と出力とを有する電圧制御発振器であって、前記制御入力が前記充
電ポンプに動作上接続され、前記出力が前記位相検波器の入力に動作上接続され
ている、電圧制御発振器と、 d)いつ前記位相ロック・ループがロック状態にあるかを検出するように動作す
るロック検出回路と、 e)前記充電ポンプ及び前記ロック検波回路に接続された制御論理であって、 i)前記位相ロック・ループが前記ロック状態にないときに前記電流源をイネ
ーブルし、 ii)前記位相ロック・ループが前記ロック状態にあるときに前記電流源を周
期的にイネーブルしディスエーブルする、 制御論理と、 を具備する、位相ロック・ループ。 - 【請求項21】 a)周波数合成器に動作上接続された受信機と、 b)複数の信号エッジを有する周期信号を発生するかつ前記周波数合成器に接続
された基準源と、 c)位相ロック・ループを有するかつ前記周期信号を受け取る前記周波数合成器
と、 d)前記位相ロック・ループであって、 i)バイアス電流源を有する充電ポンプと、 ii)前記充電ポンプ用の前記バイアス電流源を選択的にイネーブルするスイ
ッチと、 を含み、 iii)前記スイッチが、前記位相ロック・ループがロック状態にあるときに
前記複数の信号エッジの1つの受取りに先立ち前記電流源をイネーブルするとと
もに前記信号エッジの受取りの後に前記電流源をディスエーブルする、 位相ロック・ループと、 を具備する、無線通信移動端末。 - 【請求項22】 充電ポンプが制御信号を発生し、 前記位相ロック・ループが、該位相ロック・ループの出力信号を発生するため
に前記制御信号に応答する電圧制御発振器を更に含む、 請求項21記載の移動端末。 - 【請求項23】 前記位相ロック・ループが、複数の信号エッジを有する基
準信号を発生するために前記周期信号を分周する基準分周器を含み、 前記スイッチが、前記位相ロック・ループがロック状態にあるときに、前記基
準分周器からの前記複数の信号エッジの1つの受取りに先立ち前記電流源をイネ
ーブルするとともに前記基準分周器からの前記信号エッジの受取り後に前記電流
源をディスエーブルする、 請求項21記載の移動端末。 - 【請求項24】 前記位相ロック・ループが、 該位相ロック・ループがロック状態にあるときにロック信号を発生するロック
検出回路と、 前記スイッチを制御するとともに前記ロック信号を受け取る論理回路と、 を更に含み、 前記論理回路が、前記ロック信号に応答して前記複数の信号エッジの1つの受
取りに先立ち前記電流源をイネーブルするとともに前記信号エッジの受取り後に
前記電流源をディスエーブルする、 請求項21記載の移動端末。 - 【請求項25】 前記論理回路が、前記信号エッジの到着前の所定の期間前
記バイアス電流をイネーブルする、請求項24記載の移動端末。 - 【請求項26】 前記論理回路が、次の後続の信号エッジの到着前に前記バ
イアス電流源を前記スイッチにディスエーブルさせる、請求項24記載の移動端
末。 - 【請求項27】 前記スイッチが、前記位相ロック・ループが前記ロック状
態にあるときに、前記電流源に80パーセントよりも小さいデューティサイクル
を取らせる、請求項23記載の移動端末。 - 【請求項28】 前記スイッチが、前記位相ロック・ループが前記ロック状
態にあるときに、前記電流源に50パーセントよりも小さいデューティサイクル
を取らせる、請求項27記載の移動端末。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/481,461 US6265947B1 (en) | 2000-01-11 | 2000-01-11 | Power conserving phase-locked loop and method |
US09/481,461 | 2000-01-11 | ||
PCT/US2001/000064 WO2001052418A1 (en) | 2000-01-11 | 2001-01-02 | Bias disconnection for power saving in pll |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003529246A true JP2003529246A (ja) | 2003-09-30 |
JP2003529246A5 JP2003529246A5 (ja) | 2008-01-24 |
JP4607410B2 JP4607410B2 (ja) | 2011-01-05 |
Family
ID=23912030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001552527A Expired - Fee Related JP4607410B2 (ja) | 2000-01-11 | 2001-01-02 | Pllにおける節電用バイアス切断 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6265947B1 (ja) |
EP (1) | EP1250760B1 (ja) |
JP (1) | JP4607410B2 (ja) |
AT (1) | ATE322102T1 (ja) |
AU (1) | AU2001227546A1 (ja) |
DE (1) | DE60118339D1 (ja) |
WO (1) | WO2001052418A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150423A (ja) * | 2005-11-24 | 2007-06-14 | Sharp Corp | デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体 |
JP2013030887A (ja) * | 2011-07-27 | 2013-02-07 | Mitsubishi Electric Corp | 位相周波数比較回路 |
JP2013055533A (ja) * | 2011-09-05 | 2013-03-21 | Fujitsu Semiconductor Ltd | Pll回路 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473478B1 (en) * | 1998-05-14 | 2002-10-29 | Texas Instruments Incorporated | Digital phase-locked loop with phase optimal frequency estimation |
JP4557342B2 (ja) * | 2000-01-13 | 2010-10-06 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2002290233A (ja) * | 2001-03-27 | 2002-10-04 | Fujitsu Ltd | Pll回路のモード切替方法及びpll回路のモード制御回路 |
JP2003037485A (ja) * | 2001-07-24 | 2003-02-07 | Mitsubishi Electric Corp | クロック発生回路 |
US7151915B2 (en) * | 2001-09-26 | 2006-12-19 | Nokia Corporation | Dual mode voltage controlled oscillator having controllable bias modes and power consumption |
US6429734B1 (en) | 2001-12-19 | 2002-08-06 | Neoaxiom Corporation | Differential active loop filter for phase locked loop circuits |
ATE311040T1 (de) * | 2002-02-01 | 2005-12-15 | Koninkl Philips Electronics Nv | Schwingungsarme phasenregelschleife |
US6988218B2 (en) | 2002-02-11 | 2006-01-17 | Micron Technology, Inc. | System and method for power saving delay locked loop control by selectively locking delay interval |
US20030189463A1 (en) * | 2002-04-09 | 2003-10-09 | Walker Brett C. | Current saving technique for charge pump based phase locked loops |
FI113817B (fi) * | 2002-05-27 | 2004-06-15 | Nokia Corp | Parannettu piirijärjestely vaihelukoksi, vaihelukon toteuttava integroitupiiri, vaihelukkoa hyödyntävä menetelmä ja solukkoverkon päätelaite |
US7170813B2 (en) * | 2004-12-16 | 2007-01-30 | Infineon Technologies Ag | Memory circuit receivers activated by enable circuit |
KR100707230B1 (ko) | 2005-04-06 | 2007-04-13 | 재단법인서울대학교산학협력재단 | Cdr 회로 및 pll 회로 |
US9423814B2 (en) * | 2010-03-16 | 2016-08-23 | Macronix International Co., Ltd. | Apparatus of supplying power while maintaining its output power signal and method therefor |
US9291443B2 (en) | 2013-03-07 | 2016-03-22 | Rosemount Tank Radar Ab | FMCW radar level gauge with lock state control |
JP6483099B2 (ja) * | 2013-11-08 | 2019-03-13 | インテル コーポレイション | チャージポンプの電力を低減する装置 |
US9893875B2 (en) | 2016-05-23 | 2018-02-13 | Qualcomm Incorporated | Phase continuity technique for frequency synthesis |
HUE049473T2 (hu) * | 2016-08-01 | 2020-09-28 | Grieshaber Vega Kg | Radaros feltöltési szintmérõ készülék |
KR102128044B1 (ko) * | 2018-12-26 | 2020-06-29 | 포항공과대학교 산학협력단 | 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0730416A (ja) * | 1993-07-13 | 1995-01-31 | Mitsubishi Electric Corp | Pll回路 |
JPH0779158A (ja) * | 1993-06-02 | 1995-03-20 | Motorola Inc | プログラム可能なポンプ電流を有するチャージポンプおよびシステム |
JPH09153796A (ja) * | 1995-11-29 | 1997-06-10 | Nec Corp | Pll回路 |
JPH10190451A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | チャージポンプ回路 |
JPH11234126A (ja) * | 1998-02-17 | 1999-08-27 | Toshiba Corp | 周波数シンセサイザ及びフェーズロックドループ装置 |
JP2000151398A (ja) * | 1998-11-16 | 2000-05-30 | Matsushita Electric Ind Co Ltd | チャージポンプ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315270A (en) * | 1992-08-28 | 1994-05-24 | At&T Bell Laboratories | Phase-locked loop system with compensation for data-transition-dependent variations in loop gain |
JPH06141253A (ja) | 1992-10-23 | 1994-05-20 | Toshiba Corp | 映像検波回路 |
US5351015A (en) | 1993-02-03 | 1994-09-27 | Silicon Systems, Inc. | Time based data separator zone change sequence |
US5394444A (en) * | 1993-07-12 | 1995-02-28 | Motorola, Inc. | Lock detect circuit for detecting a lock condition in a phase locked loop and method therefor |
US5359297A (en) | 1993-10-28 | 1994-10-25 | Motorola, Inc. | VCO power-up circuit for PLL and method thereof |
JP3338748B2 (ja) * | 1996-01-30 | 2002-10-28 | 日本電気株式会社 | Pll周波数シンセサイザ |
US5699020A (en) * | 1996-04-11 | 1997-12-16 | Altera Corporation | Phase latched differential charge pump circuit and method |
JP2914297B2 (ja) | 1996-05-29 | 1999-06-28 | 日本電気株式会社 | Pll周波数シンセサイザ |
JP3367381B2 (ja) | 1997-05-21 | 2003-01-14 | ヤマハ株式会社 | 位相ロックループ回路 |
JP3119205B2 (ja) * | 1997-07-18 | 2000-12-18 | 日本電気株式会社 | Pll回路 |
-
2000
- 2000-01-11 US US09/481,461 patent/US6265947B1/en not_active Expired - Lifetime
-
2001
- 2001-01-02 EP EP01901667A patent/EP1250760B1/en not_active Expired - Lifetime
- 2001-01-02 DE DE60118339T patent/DE60118339D1/de not_active Expired - Lifetime
- 2001-01-02 AT AT01901667T patent/ATE322102T1/de not_active IP Right Cessation
- 2001-01-02 WO PCT/US2001/000064 patent/WO2001052418A1/en active IP Right Grant
- 2001-01-02 AU AU2001227546A patent/AU2001227546A1/en not_active Abandoned
- 2001-01-02 JP JP2001552527A patent/JP4607410B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0779158A (ja) * | 1993-06-02 | 1995-03-20 | Motorola Inc | プログラム可能なポンプ電流を有するチャージポンプおよびシステム |
JPH0730416A (ja) * | 1993-07-13 | 1995-01-31 | Mitsubishi Electric Corp | Pll回路 |
JPH09153796A (ja) * | 1995-11-29 | 1997-06-10 | Nec Corp | Pll回路 |
JPH10190451A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | チャージポンプ回路 |
JPH11234126A (ja) * | 1998-02-17 | 1999-08-27 | Toshiba Corp | 周波数シンセサイザ及びフェーズロックドループ装置 |
JP2000151398A (ja) * | 1998-11-16 | 2000-05-30 | Matsushita Electric Ind Co Ltd | チャージポンプ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150423A (ja) * | 2005-11-24 | 2007-06-14 | Sharp Corp | デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体 |
JP2013030887A (ja) * | 2011-07-27 | 2013-02-07 | Mitsubishi Electric Corp | 位相周波数比較回路 |
JP2013055533A (ja) * | 2011-09-05 | 2013-03-21 | Fujitsu Semiconductor Ltd | Pll回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4607410B2 (ja) | 2011-01-05 |
AU2001227546A1 (en) | 2001-07-24 |
US6265947B1 (en) | 2001-07-24 |
EP1250760B1 (en) | 2006-03-29 |
DE60118339D1 (de) | 2006-05-18 |
WO2001052418A1 (en) | 2001-07-19 |
EP1250760A1 (en) | 2002-10-23 |
ATE322102T1 (de) | 2006-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4607410B2 (ja) | Pllにおける節電用バイアス切断 | |
US6441691B1 (en) | PLL cycle slip compensation | |
US5424689A (en) | Filtering device for use in a phase locked loop controller | |
US6667642B1 (en) | Method and circuit for reducing the power up time of a phase lock loop | |
CA2001775C (en) | Mobile telephone system with intermittent control of receiver components in standby state | |
AU729665B2 (en) | Method and apparatus for reducing standby current in communications equipment | |
CN1047897C (zh) | 锁相环同步电路和方法 | |
US6337601B1 (en) | Ring oscillator with jitter reset | |
JPH0525413B2 (ja) | ||
US20020145457A1 (en) | PLL device and programmable frequency-division device | |
US6112068A (en) | Phase-locked loop circuit with switchable outputs for multiple loop filters | |
US5838202A (en) | Error suppressing circuit and method therefor for a phase locked loop | |
AU728613B2 (en) | PLL frequency synthesizer using frequency dividers reset by initial phase difference | |
US11303284B1 (en) | Low-power fractional analog PLL without feedback divider | |
JPH011330A (ja) | 周波数シンセサイザ | |
JPH08265141A (ja) | デジタル位相同期ループを制御する方法および装置ならびにコードレス電話 | |
JPH11317661A (ja) | 単カウンタ二重係数分周装置 | |
US6658240B1 (en) | Multiband frequency generation device and related method | |
US6329847B1 (en) | Radio device including a frequency synthesizer and phase discriminator for such a device | |
US20030189463A1 (en) | Current saving technique for charge pump based phase locked loops | |
US6304147B1 (en) | Method and circuit for reduced power consumption in a charge pump circuit | |
US6192220B1 (en) | Phase lock loop system with ultrafast lock times for half duplex time division multiple access wireless data applications | |
JPH0793577B2 (ja) | 周波数シンセサイザ | |
JP2001127599A (ja) | 基準クロック生成回路および携帯機 | |
JPH05327492A (ja) | Pllシンセサイザ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060410 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100917 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4607410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |