JPH0779158A - プログラム可能なポンプ電流を有するチャージポンプおよびシステム - Google Patents
プログラム可能なポンプ電流を有するチャージポンプおよびシステムInfo
- Publication number
- JPH0779158A JPH0779158A JP6138139A JP13813994A JPH0779158A JP H0779158 A JPH0779158 A JP H0779158A JP 6138139 A JP6138139 A JP 6138139A JP 13813994 A JP13813994 A JP 13813994A JP H0779158 A JPH0779158 A JP H0779158A
- Authority
- JP
- Japan
- Prior art keywords
- current
- electrode
- transistor
- node
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 22
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 11
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 235000008119 Larix laricina Nutrition 0.000 description 1
- 241000218653 Larix laricina Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 高速動作、小型、低消費電力および低出力容
量のプログラム可能なチャージポンプを実現する。 【構成】 チャージポンプは基準回路（１８，２０，２
２）、第１の並列電流経路（１６）、少なくとも１つの
第２の並列電流経路（１６）、ミラー回路（４６）、電
流供給回路（６０，６２）および電流吸込み回路（５
０，５４，６６，６８）を有する。前記第１のおよび少
なくとも１つの第２の並列電流経路は基準回路によって
発生される所定の電圧に応答して第１のノードから電流
を吸込む。前記少なくとも１つの第２の電流経路もまた
制御信号に応答して動作する。前記ミラー回路は第１の
ノードから吸込まれた総合の電流に応じて第２の所定の
電圧を発生する。前記電流供給回路および吸込み回路は
それぞれ前記第２の所定の電圧および制御電圧に応答し
て前記出力ノードに対し電流を供給しかつ吸込む。
量のプログラム可能なチャージポンプを実現する。 【構成】 チャージポンプは基準回路（１８，２０，２
２）、第１の並列電流経路（１６）、少なくとも１つの
第２の並列電流経路（１６）、ミラー回路（４６）、電
流供給回路（６０，６２）および電流吸込み回路（５
０，５４，６６，６８）を有する。前記第１のおよび少
なくとも１つの第２の並列電流経路は基準回路によって
発生される所定の電圧に応答して第１のノードから電流
を吸込む。前記少なくとも１つの第２の電流経路もまた
制御信号に応答して動作する。前記ミラー回路は第１の
ノードから吸込まれた総合の電流に応じて第２の所定の
電圧を発生する。前記電流供給回路および吸込み回路は
それぞれ前記第２の所定の電圧および制御電圧に応答し
て前記出力ノードに対し電流を供給しかつ吸込む。
Description
【０００１】
【産業上の利用分野】本発明は、一般的には、チャージ
ポンプ（ｃｈａｒｇｅ ｐｕｍｐ）に関し、かつより特
定的にはプログラム可能なポンプ電流を有するチャージ
ポンプに関する。
ポンプ（ｃｈａｒｇｅ ｐｕｍｐ）に関し、かつより特
定的にはプログラム可能なポンプ電流を有するチャージ
ポンプに関する。
【０００２】
【従来の技術】チャージポンプは知られた電流をあるノ
ードに伝達する種類の回路である。チャージポンプはし
ばしば位相同期ループ回路（以下単にＰＬＬと称する）
において使用される。ＰＬＬは自己発生したクロック信
号の位相および周波数を基準クロック信号に整合させ
る。ＰＬＬにおいては、チャージポンプは前記自己発生
したクロック信号と基準クロック信号との間の位相およ
び周波数の差に応じて出力ノードに関し電流を吸い込み
（ｓｉｎｋｓ）、電流を供給し（ｓｏｕｒｃｅｓ）、あ
るいはハイインピーダンス状態となる。抵抗および容量
が前記出力ノードとグランドとの間に直列に接続される
（ＲＣ回路）。前記出力ノードはまたトランジスタのゲ
ートに接続されている。前記出力ノードに対し選択的に
電流を吸い込みあるいは電流を供給することにより、該
トランジスタのゲート−ソース電圧、かつしたがって、
該トランジスタの導電率が調整できる。典型的には、前
記トランジスタは電源レールを１つまたはそれ以上のイ
ンバータの種々のソースに接続する。前記インバータは
直列に接続されてリング発振器を形成する。出力ノード
における電荷（ｃｈａｒｇｅ）を調整することにより、
チャージポンプはリング発振器を通る信号の伝搬遅延を
調整することができかつ、したがって、前記自己発生さ
れるクロック信号の周波数を調整することができる。
ードに伝達する種類の回路である。チャージポンプはし
ばしば位相同期ループ回路（以下単にＰＬＬと称する）
において使用される。ＰＬＬは自己発生したクロック信
号の位相および周波数を基準クロック信号に整合させ
る。ＰＬＬにおいては、チャージポンプは前記自己発生
したクロック信号と基準クロック信号との間の位相およ
び周波数の差に応じて出力ノードに関し電流を吸い込み
（ｓｉｎｋｓ）、電流を供給し（ｓｏｕｒｃｅｓ）、あ
るいはハイインピーダンス状態となる。抵抗および容量
が前記出力ノードとグランドとの間に直列に接続される
（ＲＣ回路）。前記出力ノードはまたトランジスタのゲ
ートに接続されている。前記出力ノードに対し選択的に
電流を吸い込みあるいは電流を供給することにより、該
トランジスタのゲート−ソース電圧、かつしたがって、
該トランジスタの導電率が調整できる。典型的には、前
記トランジスタは電源レールを１つまたはそれ以上のイ
ンバータの種々のソースに接続する。前記インバータは
直列に接続されてリング発振器を形成する。出力ノード
における電荷（ｃｈａｒｇｅ）を調整することにより、
チャージポンプはリング発振器を通る信号の伝搬遅延を
調整することができかつ、したがって、前記自己発生さ
れるクロック信号の周波数を調整することができる。
【０００３】いくつかのＰＬＬは基準クロック信号の周
波数のある倍数の周波数を有する自己発生したクロック
信号の位相および周波数を整合させる。このような修正
はデータプロセッサが入力基準クロック信号のある倍数
で動作するデータ処理システムにとって有利である。こ
の周波数の増倍は自己発生したクロック信号が基準クロ
ック信号と比較される前に該自己発生したクロック信号
の周波数を分周することによって達成できる。
波数のある倍数の周波数を有する自己発生したクロック
信号の位相および周波数を整合させる。このような修正
はデータプロセッサが入力基準クロック信号のある倍数
で動作するデータ処理システムにとって有利である。こ
の周波数の増倍は自己発生したクロック信号が基準クロ
ック信号と比較される前に該自己発生したクロック信号
の周波数を分周することによって達成できる。
【０００４】ＰＬＬの自己発生したクロック信号の周波
数はその経路にプログラム可能な分周器を挿入すること
により動的にプログラムすることができる。そのような
分周器を導入したＰＬＬは挿入された分周回路の設定に
応じて異なる周波数を有するクロック信号を発生するこ
とができる。ＰＬＬは各々の異なる分周器のセッティン
グに対し関連する１組の安定度パラメータ（ｓｔａｂｉ
ｌｉｔｙ ｐａｒａｍｅｔｅｒｓ）を有する。一般に、
これらの組のパラメータの各々はできるだけ他の全ての
組と近いことが望ましい。一定の組の安定度パラメータ
を維持する１つの方法はチャージポンプが出力ノードお
よびＲＣ回路に対し供給しまたは吸い込む電流を変える
ことである。上に述べたように、出力ノードにおける電
圧は電圧制御発振器の周波数を制御する。
数はその経路にプログラム可能な分周器を挿入すること
により動的にプログラムすることができる。そのような
分周器を導入したＰＬＬは挿入された分周回路の設定に
応じて異なる周波数を有するクロック信号を発生するこ
とができる。ＰＬＬは各々の異なる分周器のセッティン
グに対し関連する１組の安定度パラメータ（ｓｔａｂｉ
ｌｉｔｙ ｐａｒａｍｅｔｅｒｓ）を有する。一般に、
これらの組のパラメータの各々はできるだけ他の全ての
組と近いことが望ましい。一定の組の安定度パラメータ
を維持する１つの方法はチャージポンプが出力ノードお
よびＲＣ回路に対し供給しまたは吸い込む電流を変える
ことである。上に述べたように、出力ノードにおける電
圧は電圧制御発振器の周波数を制御する。
【０００５】
【発明が解決しようとする課題】知られたプログラム可
能な電流のチャージポンプはそれらに関連していくつか
の不都合を有している。一般に、それらはプログラム可
能でないチャージポンプと比較して低速であり、大型で
あり、より多くの電力を必要とし、かつより大きな出力
容量を有する。したがって、今日までこれらを使用する
にはある程度の妥協を必要としてきた。
能な電流のチャージポンプはそれらに関連していくつか
の不都合を有している。一般に、それらはプログラム可
能でないチャージポンプと比較して低速であり、大型で
あり、より多くの電力を必要とし、かつより大きな出力
容量を有する。したがって、今日までこれらを使用する
にはある程度の妥協を必要としてきた。
【０００６】したがって、本発明の目的は、従来技術の
チャージポンプの不都合を実質的に除去するプログラム
可能な出力電流を有するチャージポンプを提供すること
にある。
チャージポンプの不都合を実質的に除去するプログラム
可能な出力電流を有するチャージポンプを提供すること
にある。
【０００７】
【課題を解決するための手段および作用】本発明に係わ
るチャージポンプは、基準回路、第１の並列電流経路、
少なくとも１つの第２の並列電流経路、ミラー回路、電
流供給回路、および電流吸い込み回路を有する。前記第
１の並列電流経路および前記少なくとも１つの第２の並
列電流経路は前記基準回路によって発生された所定の電
圧に応答して第１のノードから電流を吸い込む。前記少
なくとも１つの第２の電流経路はまた制御信号に応答し
て動作する。前記ミラー回路は前記第１のノードから吸
い込まれた合計の電流に応じて第２の所定の電圧を発生
する。前記電流供給回路および前記電流吸い込み回路
は、それぞれ、前記第２の所定の電圧および制御電圧に
応答して前記出力ノードに電流を供給しかつ前記出力ノ
ードから電流を吸い込む。
るチャージポンプは、基準回路、第１の並列電流経路、
少なくとも１つの第２の並列電流経路、ミラー回路、電
流供給回路、および電流吸い込み回路を有する。前記第
１の並列電流経路および前記少なくとも１つの第２の並
列電流経路は前記基準回路によって発生された所定の電
圧に応答して第１のノードから電流を吸い込む。前記少
なくとも１つの第２の電流経路はまた制御信号に応答し
て動作する。前記ミラー回路は前記第１のノードから吸
い込まれた合計の電流に応じて第２の所定の電圧を発生
する。前記電流供給回路および前記電流吸い込み回路
は、それぞれ、前記第２の所定の電圧および制御電圧に
応答して前記出力ノードに電流を供給しかつ前記出力ノ
ードから電流を吸い込む。
【０００８】
【実施例】本発明の特徴および利点は添付の図面と共に
以下の詳細な説明を参照することによりさらに明瞭に理
解され、図面においては同様の参照数字は同様のかつ対
応する部分を示している。
以下の詳細な説明を参照することによりさらに明瞭に理
解され、図面においては同様の参照数字は同様のかつ対
応する部分を示している。
【０００９】図１は、本発明にしたがって構成されたプ
ログラム可能なチャージポンプ（以後、単にポンプと称
する）１０の部分的回路図を示す。ポンプ１０は与えら
れた期間の間知られた量の電流を出力ノード１２に供給
しあるいは該出力ノード１２から吸い込むよう動作す
る。ポンプ１０はそれによって出力ノード１２に存在す
る電圧（ＶＯＵＴと名付けられている）を動的に制御す
る。ポンプ１０が出力ノード１２に対して供給しあるい
は吸い込む電流は１組のＮ個の論理信号１４（制御−
Ａ、制御−Ｂ、その他と名付けられている）によってプ
ログラム可能であり、この場合Ｎは整数である。ポンプ
１０は複数の並列な電流経路１６を有する。ポンプ１０
が供給しあるいは吸い込む電流の量はこれらの並列電流
経路１６のうちのイネーブルされたものの数および個々
の大きさによって決定される。論理信号１４の各々の１
つは前記並列電流経路１６の選択された異なる１つをイ
ネーブルしあるいはディスエーブルする。
ログラム可能なチャージポンプ（以後、単にポンプと称
する）１０の部分的回路図を示す。ポンプ１０は与えら
れた期間の間知られた量の電流を出力ノード１２に供給
しあるいは該出力ノード１２から吸い込むよう動作す
る。ポンプ１０はそれによって出力ノード１２に存在す
る電圧（ＶＯＵＴと名付けられている）を動的に制御す
る。ポンプ１０が出力ノード１２に対して供給しあるい
は吸い込む電流は１組のＮ個の論理信号１４（制御−
Ａ、制御−Ｂ、その他と名付けられている）によってプ
ログラム可能であり、この場合Ｎは整数である。ポンプ
１０は複数の並列な電流経路１６を有する。ポンプ１０
が供給しあるいは吸い込む電流の量はこれらの並列電流
経路１６のうちのイネーブルされたものの数および個々
の大きさによって決定される。論理信号１４の各々の１
つは前記並列電流経路１６の選択された異なる１つをイ
ネーブルしあるいはディスエーブルする。
【００１０】ポンプ１０が出力ノード１２に対して供給
しあるいは吸い込む電流の量はある範囲の動作モードに
わたりポンプ１０を導入した回路のある安定度特性を維
持するために都合よく利用できる。これらの安定度特性
はポンプ１０を導入した回路のダンピング係数（ｄａｍ
ｐｉｎｇ ｃｏｅｆｆｉｃｉｅｎｔ）および固有周波数
（ｎａｔｕｒａｌ ｆｒｅｑｕｅｎｃｙ）を含む。出力
ノード１２から離れた並列電流経路１６の位置はポンプ
１０が知られたチャージポンプよりも迅速にターンオン
およびターンオフできるようにする。また、出力ノード
１２に対し電流を供給しかつ電流を吸い込むための双方
に同じ組の並列電流経路が使用される。従来のチャージ
ポンプは２つの組の並列電流経路、すなわち１つは電流
を出力ノードに供給するための組でありかつ１つの組は
出力ノードから電流を吸い込むためのものである。開示
された発明はチャージポンプがより少ない数のトランジ
スタによって設計できるようにし、したがってチャージ
ポンプの寸法を低減する。
しあるいは吸い込む電流の量はある範囲の動作モードに
わたりポンプ１０を導入した回路のある安定度特性を維
持するために都合よく利用できる。これらの安定度特性
はポンプ１０を導入した回路のダンピング係数（ｄａｍ
ｐｉｎｇ ｃｏｅｆｆｉｃｉｅｎｔ）および固有周波数
（ｎａｔｕｒａｌ ｆｒｅｑｕｅｎｃｙ）を含む。出力
ノード１２から離れた並列電流経路１６の位置はポンプ
１０が知られたチャージポンプよりも迅速にターンオン
およびターンオフできるようにする。また、出力ノード
１２に対し電流を供給しかつ電流を吸い込むための双方
に同じ組の並列電流経路が使用される。従来のチャージ
ポンプは２つの組の並列電流経路、すなわち１つは電流
を出力ノードに供給するための組でありかつ１つの組は
出力ノードから電流を吸い込むためのものである。開示
された発明はチャージポンプがより少ない数のトランジ
スタによって設計できるようにし、したがってチャージ
ポンプの寸法を低減する。
【００１１】図１によって説明を続けると、基準電流発
生器１８は基準電流、ＩＲＥＦ、を発生する。基準電流
発生器１８の第１の端子はＰチャネルトランジスタ２０
のドレインおよびゲートに接続されている。基準電流発
生器１８の第２の端子は第１の電源の端子（ＧＮＤと名
付けられている）に接続されている。トランジスタ２０
のゲートはＰチャネルトランジスタ２２のゲートに接続
されている。トランジスタ２０のソースはＰチャネルト
ランジスタ２４のドレインに接続されている。トランジ
スタ２４のゲートおよびソースは論理信号＊（チャージ
ポンプイネーブル）すなわち＊（ＣＨＡＲＧＥ−ＰＵＭ
Ｐ−ＥＮＡＢＬＥ）に接続されかつまた第２の電源端子
（ＶＤＤと名付けられている）にそれぞれ接続されてい
る。ここで記号＊は信号の反転を示すものとし、いわゆ
る上付きのバーに相当するものである。トランジスタ２
２のドレインはＮチャネルトランジスタ２６のソースに
接続されている。トランジスタ２６のドレインは第１の
電源端子に接続されている。トランジスタ２６のゲート
はトランジスタ２６のソースに接続されている。
生器１８は基準電流、ＩＲＥＦ、を発生する。基準電流
発生器１８の第１の端子はＰチャネルトランジスタ２０
のドレインおよびゲートに接続されている。基準電流発
生器１８の第２の端子は第１の電源の端子（ＧＮＤと名
付けられている）に接続されている。トランジスタ２０
のゲートはＰチャネルトランジスタ２２のゲートに接続
されている。トランジスタ２０のソースはＰチャネルト
ランジスタ２４のドレインに接続されている。トランジ
スタ２４のゲートおよびソースは論理信号＊（チャージ
ポンプイネーブル）すなわち＊（ＣＨＡＲＧＥ−ＰＵＭ
Ｐ−ＥＮＡＢＬＥ）に接続されかつまた第２の電源端子
（ＶＤＤと名付けられている）にそれぞれ接続されてい
る。ここで記号＊は信号の反転を示すものとし、いわゆ
る上付きのバーに相当するものである。トランジスタ２
２のドレインはＮチャネルトランジスタ２６のソースに
接続されている。トランジスタ２６のドレインは第１の
電源端子に接続されている。トランジスタ２６のゲート
はトランジスタ２６のソースに接続されている。
【００１２】前記Ｎ個の並列電流経路１６の各々は第１
のノード２８と第２のノード３０との間に並列に接続さ
れている。第２のノードは前記第２の電源の端子に接続
されている。各々の電流経路はスイッチおよびトランジ
スタを有する。該スイッチは前記電流経路をハイインピ
ーダンス状態または導通状態にする。各電流経路のトラ
ンジスタは知られた電流を該トランジスタのバイアスに
依存して前記電流経路に流れさせる。示された実施例に
おいては、ポンプ１０は２つのそのような並列経路およ
び第３の修正された電流経路を有する。第３の修正され
た電流経路は常に動作している。それはポンプ１０が動
作している時に最小の電流出力を提供する。
のノード２８と第２のノード３０との間に並列に接続さ
れている。第２のノードは前記第２の電源の端子に接続
されている。各々の電流経路はスイッチおよびトランジ
スタを有する。該スイッチは前記電流経路をハイインピ
ーダンス状態または導通状態にする。各電流経路のトラ
ンジスタは知られた電流を該トランジスタのバイアスに
依存して前記電流経路に流れさせる。示された実施例に
おいては、ポンプ１０は２つのそのような並列経路およ
び第３の修正された電流経路を有する。第３の修正され
た電流経路は常に動作している。それはポンプ１０が動
作している時に最小の電流出力を提供する。
【００１３】第１の電流経路は直列に接続されたスイッ
チまたはパスゲート３２とＮチャネルトランジスタ３４
とを有する。パスゲート３２の第１の端子は第１のノー
ド２８に接続されている。パスゲート３２の第２の端子
はトランジスタ３４のドレインに接続されている。トラ
ンジスタ３４のゲートはトランジスタ２６のゲートに接
続されている。トランジスタ３４のソースはノード３０
に接続されている。パスゲート３２のＰチャネル装置お
よびＮチャネル装置はインバータ３６の出力にかつ論理
信号「制御−Ａ」（ＣＯＮＴＲＯＬ−Ａ）にそれぞれ接
続されている。インバータ３６の入力は前記論理信号
「制御−Ａ」に接続されている。
チまたはパスゲート３２とＮチャネルトランジスタ３４
とを有する。パスゲート３２の第１の端子は第１のノー
ド２８に接続されている。パスゲート３２の第２の端子
はトランジスタ３４のドレインに接続されている。トラ
ンジスタ３４のゲートはトランジスタ２６のゲートに接
続されている。トランジスタ３４のソースはノード３０
に接続されている。パスゲート３２のＰチャネル装置お
よびＮチャネル装置はインバータ３６の出力にかつ論理
信号「制御−Ａ」（ＣＯＮＴＲＯＬ−Ａ）にそれぞれ接
続されている。インバータ３６の入力は前記論理信号
「制御−Ａ」に接続されている。
【００１４】第２の電流経路は直列に接続されたスイッ
チまたはパスゲート３８とＮチャネルトランジスタ４０
とを有する。パスゲート３８の第１の端子は第１のノー
ド２８に接続されている。パスゲート３８の第２の端子
はトランジスタ４０のドレインに接続されている。トラ
ンジスタ４０のゲートはトランジスタ２６のゲートに接
続されている。トランジスタ４０のソースはノード３０
に接続されている。パスゲート３２のＰチャネル装置お
よびＮチャネル装置はインバータ４２の出力および論理
信号「制御−Ｂ」（ＣＯＮＴＲＯＬ−Ｂ）にそれぞれ接
続されている。インバータ３６の入力は前記論理信号
「制御−Ｂ」に接続されている。
チまたはパスゲート３８とＮチャネルトランジスタ４０
とを有する。パスゲート３８の第１の端子は第１のノー
ド２８に接続されている。パスゲート３８の第２の端子
はトランジスタ４０のドレインに接続されている。トラ
ンジスタ４０のゲートはトランジスタ２６のゲートに接
続されている。トランジスタ４０のソースはノード３０
に接続されている。パスゲート３２のＰチャネル装置お
よびＮチャネル装置はインバータ４２の出力および論理
信号「制御−Ｂ」（ＣＯＮＴＲＯＬ−Ｂ）にそれぞれ接
続されている。インバータ３６の入力は前記論理信号
「制御−Ｂ」に接続されている。
【００１５】第３の電流経路はＮチャネルトランジスタ
４４のみを有する。第１のノード２８はトランジスタ４
４のドレインに接続されている。トランジスタ４４のゲ
ートはトランジスタ２６のゲートに接続されている。ト
ランジスタ４４のソースはノード３０に接続されてい
る。
４４のみを有する。第１のノード２８はトランジスタ４
４のドレインに接続されている。トランジスタ４４のゲ
ートはトランジスタ２６のゲートに接続されている。ト
ランジスタ４４のソースはノード３０に接続されてい
る。
【００１６】並列電流経路１６の数は、後に説明するよ
うに、異なる程度の出力のプログラム可能性を備えたポ
ンプ１０を提供するために増大し、低減しかつ修正する
ことができる。
うに、異なる程度の出力のプログラム可能性を備えたポ
ンプ１０を提供するために増大し、低減しかつ修正する
ことができる。
【００１７】第１のノード２８はＰチャネルトランジス
タ４６のドレインおよびゲートに接続さている。トラン
ジスタ４６のソースはＰチャネルトランジスタ４８のド
レインに接続されている。トランジスタ４８のゲートお
よびソースは論理信号＊（チャージポンプイネーブル）
すなわち＊（ＣＨＡＲＧＥ−ＰＵＭＰ−ＥＮＡＢＬＥ）
におよび第２の電源の端子にそれぞれ接続されている。
トランジスタ４６および４８のゲートは、それぞれ、Ｐ
チャネルトランジスタ５０のゲートおよびＰチャネルト
ランジスタ５２のゲートに接続されている。トランジス
タ５２のソースは第２の電源の端子に接続されている。
トランジスタ５２のドレインはトランジスタ５０のソー
スに接続されている。トランジスタ５０のドレインはＮ
チャネルトランジスタ５４のドレインおよびゲートに接
続されている。トランジスタ５４のソースはＮチャネル
トランジスタ５６のドレインに接続されている。トラン
ジスタ５６のゲートおよびソースは、それぞれ、インバ
ータ５８の出力および第２の電源の端子に接続されてい
る。インバータ５８の入力は論理信号＊（チャージポン
プイネーブル）に接続されている。
タ４６のドレインおよびゲートに接続さている。トラン
ジスタ４６のソースはＰチャネルトランジスタ４８のド
レインに接続されている。トランジスタ４８のゲートお
よびソースは論理信号＊（チャージポンプイネーブル）
すなわち＊（ＣＨＡＲＧＥ−ＰＵＭＰ−ＥＮＡＢＬＥ）
におよび第２の電源の端子にそれぞれ接続されている。
トランジスタ４６および４８のゲートは、それぞれ、Ｐ
チャネルトランジスタ５０のゲートおよびＰチャネルト
ランジスタ５２のゲートに接続されている。トランジス
タ５２のソースは第２の電源の端子に接続されている。
トランジスタ５２のドレインはトランジスタ５０のソー
スに接続されている。トランジスタ５０のドレインはＮ
チャネルトランジスタ５４のドレインおよびゲートに接
続されている。トランジスタ５４のソースはＮチャネル
トランジスタ５６のドレインに接続されている。トラン
ジスタ５６のゲートおよびソースは、それぞれ、インバ
ータ５８の出力および第２の電源の端子に接続されてい
る。インバータ５８の入力は論理信号＊（チャージポン
プイネーブル）に接続されている。
【００１８】トランジスタ５０のゲートはまたＰチャネ
ルトランジスタ６０のゲートに接続されている。トラン
ジスタ６０のソースはＰチャネルトランジスタ６２のド
レインに接続されている。トランジスタ６２のゲートお
よびソースは論理信号＊（ポンプアップ）すなわち＊
（ＰＵＭＰ−ＵＰ）にかつ第２の電源の端子にそれぞれ
接続されている。トランジスタ６０のドレインは出力ノ
ード１２に接続されている。出力ノード１２はまたＮチ
ャネルトランジスタ６６のドレインに接続されている。
トランジスタ６６のゲートはトランジスタ５４のドレイ
ンおよびゲートに接続されている。トランジスタ６６の
ソースはＮチャネルトランジスタ６８のドレインに接続
されている。トランジスタ６８のゲートおよびソース
は、それぞれ、論理信号「ポンプダウン（ＰＵＭＰ−Ｄ
ＯＷＮ）」におよび第１の電源の端子に接続されてい
る。示された実施例においては、出力ノード１２はまた
ＲＣ回路７０に接続されている。
ルトランジスタ６０のゲートに接続されている。トラン
ジスタ６０のソースはＰチャネルトランジスタ６２のド
レインに接続されている。トランジスタ６２のゲートお
よびソースは論理信号＊（ポンプアップ）すなわち＊
（ＰＵＭＰ−ＵＰ）にかつ第２の電源の端子にそれぞれ
接続されている。トランジスタ６０のドレインは出力ノ
ード１２に接続されている。出力ノード１２はまたＮチ
ャネルトランジスタ６６のドレインに接続されている。
トランジスタ６６のゲートはトランジスタ５４のドレイ
ンおよびゲートに接続されている。トランジスタ６６の
ソースはＮチャネルトランジスタ６８のドレインに接続
されている。トランジスタ６８のゲートおよびソース
は、それぞれ、論理信号「ポンプダウン（ＰＵＭＰ−Ｄ
ＯＷＮ）」におよび第１の電源の端子に接続されてい
る。示された実施例においては、出力ノード１２はまた
ＲＣ回路７０に接続されている。
【００１９】チャージポンプ１０は信号＊（チャージポ
ンプイネーブル）が肯定されたときに動作する。標準の
命名法に従い、上付きのバー、本明細書ではアスタリス
ク（＊）、はアクティブロー論理信号を示す。信号＊
（チャージポンプイネーブル）が肯定されたとき、トラ
ンジスタ４８，２４および５２は導通状態にされる。し
たがって、トランジスタ４６，２２，２０および５０は
第２の電源に接続される。さらに、信号＊（チャージポ
ンプイネーブル）は、インバータ５８によって反転さ
れ、トランジスタ５６を導通状態にする。したがって、
トランジスタ５４は第１の電源に接続される。チャージ
ポンプ１０は前記信号＊（チャージポンプイネーブル）
が肯定されていない場合は電力を消費しない。この特徴
は少なくとも２つの場合に有用である。第１に、この特
徴はチャージポンプ１０を導入したデータプロセッサの
電力管理機構に統合することができる。第２に、信号＊
（チャージポンプイネーブル）が肯定されないことはチ
ャージポンプ１０によって何らかの電気的短絡回路を検
出するために利用できる。これらの短絡回路は信号＊
（チャージポンプイネーブル）が肯定されていない場合
でも電力を消費する。
ンプイネーブル）が肯定されたときに動作する。標準の
命名法に従い、上付きのバー、本明細書ではアスタリス
ク（＊）、はアクティブロー論理信号を示す。信号＊
（チャージポンプイネーブル）が肯定されたとき、トラ
ンジスタ４８，２４および５２は導通状態にされる。し
たがって、トランジスタ４６，２２，２０および５０は
第２の電源に接続される。さらに、信号＊（チャージポ
ンプイネーブル）は、インバータ５８によって反転さ
れ、トランジスタ５６を導通状態にする。したがって、
トランジスタ５４は第１の電源に接続される。チャージ
ポンプ１０は前記信号＊（チャージポンプイネーブル）
が肯定されていない場合は電力を消費しない。この特徴
は少なくとも２つの場合に有用である。第１に、この特
徴はチャージポンプ１０を導入したデータプロセッサの
電力管理機構に統合することができる。第２に、信号＊
（チャージポンプイネーブル）が肯定されないことはチ
ャージポンプ１０によって何らかの電気的短絡回路を検
出するために利用できる。これらの短絡回路は信号＊
（チャージポンプイネーブル）が肯定されていない場合
でも電力を消費する。
【００２０】信号＊（チャージポンプイネーブル）が肯
定されたとき、チャージポンプ１０は３つの動作モード
を有する。すなわち、出力ノード１２の充電、出力ノー
ド１２の放電、および出力ノード１２のハイインピーダ
ンス状態への設定である。これらの３つの動作モードの
各々において、トランジスタ４６はプログラムされた電
圧レベルをトランジスタ６０および６６に反映する。こ
のプログラムされた電圧レベルの発生は以下に説明す
る。トランジスタ４６のゲートに存在する電圧レベルは
トランジスタ６０を通って、トランジスタ６６を通って
電流を流し、あるいはいずれのトランジスタも電流が流
れないようにする。
定されたとき、チャージポンプ１０は３つの動作モード
を有する。すなわち、出力ノード１２の充電、出力ノー
ド１２の放電、および出力ノード１２のハイインピーダ
ンス状態への設定である。これらの３つの動作モードの
各々において、トランジスタ４６はプログラムされた電
圧レベルをトランジスタ６０および６６に反映する。こ
のプログラムされた電圧レベルの発生は以下に説明す
る。トランジスタ４６のゲートに存在する電圧レベルは
トランジスタ６０を通って、トランジスタ６６を通って
電流を流し、あるいはいずれのトランジスタも電流が流
れないようにする。
【００２１】論理信号＊（ポンプアップ）すなわち＊
（ＰＵＭＰ−ＵＰ）および論理信号「ポンプダウン（Ｐ
ＵＭＰ−ＤＯＷＮ）」は前記３つのモードのうちのどの
モードにおいてチャージポンプ１０が動作するかを決定
する。もし信号＊（ポンプアップ）が肯定されかつ信号
「ポンプダウン」が肯定されなければ、トランジスタ６
２は導通状態となりかつトランジスタ６８は非導通状態
となる。したがって、トランジスタ６０はトランジスタ
４６のゲートに存在する電圧レベルによって決定される
量の電流を出力ノード１２に供給する。もし前記信号＊
（ポンプアップ）が肯定されずかつ信号「ポンプダウ
ン」が肯定されれば、トランジスタ６２は非導通状態と
なりかつトランジスタ６８は導通状態となる。したがっ
て、トランジスタ６６はトランジスタ４６のゲートに存
在する電圧レベルによって決定される量の電流を出力ノ
ード１２から吸い込む。もし前記２つの信号のいずれも
肯定されなければ、両方のトランジスタ６２および６８
は非導通状態となる。したがって、出力ノード１２はハ
イインピーダンス状態にされる。（両方の信号＊（ポン
プアップ）および「ポンプダウン」が肯定されることは
あり得ない誤動作状態である。）
（ＰＵＭＰ−ＵＰ）および論理信号「ポンプダウン（Ｐ
ＵＭＰ−ＤＯＷＮ）」は前記３つのモードのうちのどの
モードにおいてチャージポンプ１０が動作するかを決定
する。もし信号＊（ポンプアップ）が肯定されかつ信号
「ポンプダウン」が肯定されなければ、トランジスタ６
２は導通状態となりかつトランジスタ６８は非導通状態
となる。したがって、トランジスタ６０はトランジスタ
４６のゲートに存在する電圧レベルによって決定される
量の電流を出力ノード１２に供給する。もし前記信号＊
（ポンプアップ）が肯定されずかつ信号「ポンプダウ
ン」が肯定されれば、トランジスタ６２は非導通状態と
なりかつトランジスタ６８は導通状態となる。したがっ
て、トランジスタ６６はトランジスタ４６のゲートに存
在する電圧レベルによって決定される量の電流を出力ノ
ード１２から吸い込む。もし前記２つの信号のいずれも
肯定されなければ、両方のトランジスタ６２および６８
は非導通状態となる。したがって、出力ノード１２はハ
イインピーダンス状態にされる。（両方の信号＊（ポン
プアップ）および「ポンプダウン」が肯定されることは
あり得ない誤動作状態である。）
【００２２】基準電流発生器１８は基準電流、
ＩＲＥＦ、を発生し、この電流はトランジスタ２０を流
れる。この基準電流はトランジスタ２０のゲートおよび
ソースの間の差分であるゲート−ソース間電圧を生じさ
せる。トランジスタ２０のこのゲート−ソース間電圧は
基準電流、ＩＲＥＦ、およびトランジスタの物理的特性
によって決定される。上に述べた回路構成のため、トラ
ンジスタ２２のゲートとソースとの間にも同じゲート−
ソース間電圧が生成される。この反映された差分的な電
圧は同じ電流、ＩＲＥＦ、がトランジスタ２２およびト
ランジスタ２６を通って流れるようにする。したがって
差分的な同じゲート−ソース間電圧がトランジスタ２６
にも表われる。同じ差分的ゲート−ソース間電圧は前記
電流経路１６の各々における各トランジスタに反映され
る。示された実施例では、トランジスタ３４，４０およ
び４４の各々の差分的なゲート−ソース間電圧はトラン
ジスタ２６の差分的なゲート−ソース間電圧に等しい。
したがって、前記基準電流、ＩＲＥＦ、は論理信号「制
御−Ａ」、「制御−Ｂ」、その他によってイネーブルさ
れる並列電流経路の各々を通って流れる。トランジスタ
４４は常にイネーブルされているが、それはそのドレイ
ンが直接ノード２８に接続さているからである。
ＩＲＥＦ、を発生し、この電流はトランジスタ２０を流
れる。この基準電流はトランジスタ２０のゲートおよび
ソースの間の差分であるゲート−ソース間電圧を生じさ
せる。トランジスタ２０のこのゲート−ソース間電圧は
基準電流、ＩＲＥＦ、およびトランジスタの物理的特性
によって決定される。上に述べた回路構成のため、トラ
ンジスタ２２のゲートとソースとの間にも同じゲート−
ソース間電圧が生成される。この反映された差分的な電
圧は同じ電流、ＩＲＥＦ、がトランジスタ２２およびト
ランジスタ２６を通って流れるようにする。したがって
差分的な同じゲート−ソース間電圧がトランジスタ２６
にも表われる。同じ差分的ゲート−ソース間電圧は前記
電流経路１６の各々における各トランジスタに反映され
る。示された実施例では、トランジスタ３４，４０およ
び４４の各々の差分的なゲート−ソース間電圧はトラン
ジスタ２６の差分的なゲート−ソース間電圧に等しい。
したがって、前記基準電流、ＩＲＥＦ、は論理信号「制
御−Ａ」、「制御−Ｂ」、その他によってイネーブルさ
れる並列電流経路の各々を通って流れる。トランジスタ
４４は常にイネーブルされているが、それはそのドレイ
ンが直接ノード２８に接続さているからである。
【００２３】ノード２８を通る電流は前記並列電流経路
１６を通る個々の電流の和である。この電流和は前記並
列電流経路１６のあるものをイネーブルすることによっ
てプログラムすることができる。このプログラム可能な
電流はトランジスタ４６において差分的なゲート−ソー
ス間電圧を生じさせ、該電圧は直接トランジスタ６０に
反映されかつ間接的にトランジスタ５０および５４を通
ってトランジスタ６６に反映される。
１６を通る個々の電流の和である。この電流和は前記並
列電流経路１６のあるものをイネーブルすることによっ
てプログラムすることができる。このプログラム可能な
電流はトランジスタ４６において差分的なゲート−ソー
ス間電圧を生じさせ、該電圧は直接トランジスタ６０に
反映されかつ間接的にトランジスタ５０および５４を通
ってトランジスタ６６に反映される。
【００２４】以上の説明は図１に示された個々のトラン
ジスタが同じであると仮定している。同じトランジスタ
は同じゲート−ソース間電位差によってバイアスされた
とき同じ電流を発生する。異なる仮定による発明の実施
例も可能である。例えば、前記並列電流経路１６内のト
ランジスタの各々は異なる寸法としノード２８に広い範
囲の和電流を発生させることができる。技術的に知られ
ているように、トランジスタの寸法はトランジスタのゲ
ートの寸法に関連する。３つの並列電流経路の各々にお
ける３つのトランジスタのゲートの寸法のトランジスタ
２６に対する比率は１，２および４とすることができ
る。この比率はノード２８における和電流が３つの論理
信号、「制御−Ａ」、「制御−Ｂ」および「制御−Ｃ」
への特定の入力に応じてＩＲＥＦから（７＊ＩＲＥＦ）
へとＩＲＥＦの増分で変化させることができる。他のト
ランジスタの修正も基準電流発生器１８の実効出力を好
適に増大または低減させることができる。全ての可能な
出力電流の組はいくつかの他のトランジスタの寸法の比
率を増大または減少させることにより直線的に尺度変更
することができる。例えば、トランジスタ２６の寸法は
トランジスタ３４，４０その他に関して半分にすること
ができる。この修正はトランジスタ２６に対してトラン
ジスタ３４，４０その他を流れる電流を倍にすることが
できる。そのような修正を含むチャージポンプはそのよ
うな修正を含まないチャージポンプに対して出力ノード
１２において供給されあるいは吸い込まれる電流を倍化
することができる。
ジスタが同じであると仮定している。同じトランジスタ
は同じゲート−ソース間電位差によってバイアスされた
とき同じ電流を発生する。異なる仮定による発明の実施
例も可能である。例えば、前記並列電流経路１６内のト
ランジスタの各々は異なる寸法としノード２８に広い範
囲の和電流を発生させることができる。技術的に知られ
ているように、トランジスタの寸法はトランジスタのゲ
ートの寸法に関連する。３つの並列電流経路の各々にお
ける３つのトランジスタのゲートの寸法のトランジスタ
２６に対する比率は１，２および４とすることができ
る。この比率はノード２８における和電流が３つの論理
信号、「制御−Ａ」、「制御−Ｂ」および「制御−Ｃ」
への特定の入力に応じてＩＲＥＦから（７＊ＩＲＥＦ）
へとＩＲＥＦの増分で変化させることができる。他のト
ランジスタの修正も基準電流発生器１８の実効出力を好
適に増大または低減させることができる。全ての可能な
出力電流の組はいくつかの他のトランジスタの寸法の比
率を増大または減少させることにより直線的に尺度変更
することができる。例えば、トランジスタ２６の寸法は
トランジスタ３４，４０その他に関して半分にすること
ができる。この修正はトランジスタ２６に対してトラン
ジスタ３４，４０その他を流れる電流を倍にすることが
できる。そのような修正を含むチャージポンプはそのよ
うな修正を含まないチャージポンプに対して出力ノード
１２において供給されあるいは吸い込まれる電流を倍化
することができる。
【００２５】トランジスタ５２および５６は、それぞ
れ、トランジスタ６０および６６が正しくバイアスされ
ることを保証する。上に述べたように、トランジスタ６
０は同じゲート−ソース間電圧差を持つことによりトラ
ンジスタ５０を流れる電流を反映させる。同様に、トラ
ンジスタ６６は同じゲート−ソース間電圧差を持つこと
によりトランジスタ５４を通る電流を反映させる。しか
しながら、トランジスタ６０および６６の双方のソース
は電源端子に直接接続されていない。特に、トランジス
タ６０はトランジスタ６２を通って第２の電源に接続さ
れている。トランジスタ６６はトランジスタ６８を通っ
て前記第１の電源に接続されている。これらの接続、ま
たはそれらと等価な方法、はチャージポンプ１０の動作
に必要なものである。したがって、トランジスタ５２は
トランジスタ５０と第２の電源との間に接続され、そし
てトランジスタ５６はトランジスタ５４と第１の電源と
の間に接続されている。得られた回路の対称性は適切な
対のゲート−ソース間電圧差が同じであることを保証す
る。
れ、トランジスタ６０および６６が正しくバイアスされ
ることを保証する。上に述べたように、トランジスタ６
０は同じゲート−ソース間電圧差を持つことによりトラ
ンジスタ５０を流れる電流を反映させる。同様に、トラ
ンジスタ６６は同じゲート−ソース間電圧差を持つこと
によりトランジスタ５４を通る電流を反映させる。しか
しながら、トランジスタ６０および６６の双方のソース
は電源端子に直接接続されていない。特に、トランジス
タ６０はトランジスタ６２を通って第２の電源に接続さ
れている。トランジスタ６６はトランジスタ６８を通っ
て前記第１の電源に接続されている。これらの接続、ま
たはそれらと等価な方法、はチャージポンプ１０の動作
に必要なものである。したがって、トランジスタ５２は
トランジスタ５０と第２の電源との間に接続され、そし
てトランジスタ５６はトランジスタ５４と第１の電源と
の間に接続されている。得られた回路の対称性は適切な
対のゲート−ソース間電圧差が同じであることを保証す
る。
【００２６】出力ノード１２からノード２８を分離した
ことはいくつかの利点を有する。第１に、チャージポン
プ１０の出力は論理信号＊（ポンプアップ）および「ポ
ンプダウン」における変化により応答できる。トランジ
スタ４６のゲート−ソース間電圧は論理信号＊（チャー
ジポンプイネーブル）によってイネーブルされたときト
ランジスタ６０および６６を一定状態にバイアスする。
従来のチャージポンプは並列電流経路を「ポンプアッ
プ」および「ポンプダウン」論理信号によってバイアス
する。この手法は出力ノードが各々のカレントミラー段
がターンオンする際に電流を供給しあるいは電流を吸い
込み始めるのに付加的な時間を必要とする。第２に、並
列電流経路の数が半分になる。チャージポンプ１０はノ
ード２８からプログラム可能な量の電流を吸い込む単一
の組の並列電流経路を有する。しかしながら、並列電流
経路１６はチャージポンプ１０が出力ノード１２から電
流を吸い込みまたは出力ノード１２に電流を供給するこ
とができるような方法でトランジスタ６０および６６に
接続されている。知られたプログラム可能なチャージポ
ンプは出力ノードから電流を吸い込むために第１の組の
並列電流経路を必要としかつ出力ノードに電流を供給す
るために第２の組の並列電流経路を必要とする。１組の
並列電流経路を除去することによりさらに小型のチャー
ジポンプ１０を得ることができる。第３に、トランジス
タ６０および６６のソースの容量が主としてこれらのト
ランジスタのドレインの幅によって決定される。従来の
チャージポンプの容量は出力ノードに接続された２組の
並列電流経路のトランジスタのドレインの各々によって
決定される。したがって、開示されたチャージポンプは
より小さな出力容量を持つことになる。この容量の低減
によってチャージポンプ１０は出力ノードをより迅速に
充電／放電することができ、あるいはより小型の基準電
流発生器が同じ性能基準を与えることができるようにな
る。第４に、チャージポンプ１０は電源レール（ＶＤＤ
およびＧＮＤ）の間でたった３．３ボルトの電圧差で動
作することができる。知られたプログラム可能なチャー
ジポンプはより大きな電圧差で給電されるよう設計され
てきた。
ことはいくつかの利点を有する。第１に、チャージポン
プ１０の出力は論理信号＊（ポンプアップ）および「ポ
ンプダウン」における変化により応答できる。トランジ
スタ４６のゲート−ソース間電圧は論理信号＊（チャー
ジポンプイネーブル）によってイネーブルされたときト
ランジスタ６０および６６を一定状態にバイアスする。
従来のチャージポンプは並列電流経路を「ポンプアッ
プ」および「ポンプダウン」論理信号によってバイアス
する。この手法は出力ノードが各々のカレントミラー段
がターンオンする際に電流を供給しあるいは電流を吸い
込み始めるのに付加的な時間を必要とする。第２に、並
列電流経路の数が半分になる。チャージポンプ１０はノ
ード２８からプログラム可能な量の電流を吸い込む単一
の組の並列電流経路を有する。しかしながら、並列電流
経路１６はチャージポンプ１０が出力ノード１２から電
流を吸い込みまたは出力ノード１２に電流を供給するこ
とができるような方法でトランジスタ６０および６６に
接続されている。知られたプログラム可能なチャージポ
ンプは出力ノードから電流を吸い込むために第１の組の
並列電流経路を必要としかつ出力ノードに電流を供給す
るために第２の組の並列電流経路を必要とする。１組の
並列電流経路を除去することによりさらに小型のチャー
ジポンプ１０を得ることができる。第３に、トランジス
タ６０および６６のソースの容量が主としてこれらのト
ランジスタのドレインの幅によって決定される。従来の
チャージポンプの容量は出力ノードに接続された２組の
並列電流経路のトランジスタのドレインの各々によって
決定される。したがって、開示されたチャージポンプは
より小さな出力容量を持つことになる。この容量の低減
によってチャージポンプ１０は出力ノードをより迅速に
充電／放電することができ、あるいはより小型の基準電
流発生器が同じ性能基準を与えることができるようにな
る。第４に、チャージポンプ１０は電源レール（ＶＤＤ
およびＧＮＤ）の間でたった３．３ボルトの電圧差で動
作することができる。知られたプログラム可能なチャー
ジポンプはより大きな電圧差で給電されるよう設計され
てきた。
【００２７】図２は、図１に示されたプログラム可能な
チャージポンプ１０を導入した位相同期ループ７２のブ
ロック図を示す。ＰＬＬ７２は位相／周波数検出器７
４、チャージポンプ１０、電圧制御発振器（以後、単に
“ＶＣＯ”と称する）７６、およびＮ分周回路７８を有
する。
チャージポンプ１０を導入した位相同期ループ７２のブ
ロック図を示す。ＰＬＬ７２は位相／周波数検出器７
４、チャージポンプ１０、電圧制御発振器（以後、単に
“ＶＣＯ”と称する）７６、およびＮ分周回路７８を有
する。
【００２８】位相／周波数検出器７４、ＶＣＯ７６およ
びＮ分周回路７８の動作は個々には当業者に知られてい
る。一般に、ＰＬＬ７２は入力信号「基準クロック信
号」に対し所定の位相および周波数関係を有する出力ク
ロック信号「出力クロック信号」を発生する。特に、Ｎ
分周回路７８によって出力されるクロック信号は前記基
準クロック信号「基準クロック」と位相および周波数が
動的に比較される。位相／周波数検出器７４は２つのク
ロック信号を比較しかつ＊（アップ）すなわち＊ＵＰの
出力信号およびダウン（ＤＯＷＮ）出力信号を提供す
る。もし出力クロック信号が基準信号よりも低い周波数
を有していれば、位相／周波数検出器７４は前記＊（ア
ップ）信号を肯定する。逆に、もし前記出力クロック信
号が基準クロック信号よりも高い周波数を有していれ
ば、位相／周波数検出器７４は前記（ダウン）信号を肯
定する。２つのクロック信号が実質的に同じ位相および
周波数を有している場合には、位相／周波数検出器７４
はいずれの信号をも肯定しない。
びＮ分周回路７８の動作は個々には当業者に知られてい
る。一般に、ＰＬＬ７２は入力信号「基準クロック信
号」に対し所定の位相および周波数関係を有する出力ク
ロック信号「出力クロック信号」を発生する。特に、Ｎ
分周回路７８によって出力されるクロック信号は前記基
準クロック信号「基準クロック」と位相および周波数が
動的に比較される。位相／周波数検出器７４は２つのク
ロック信号を比較しかつ＊（アップ）すなわち＊ＵＰの
出力信号およびダウン（ＤＯＷＮ）出力信号を提供す
る。もし出力クロック信号が基準信号よりも低い周波数
を有していれば、位相／周波数検出器７４は前記＊（ア
ップ）信号を肯定する。逆に、もし前記出力クロック信
号が基準クロック信号よりも高い周波数を有していれ
ば、位相／周波数検出器７４は前記（ダウン）信号を肯
定する。２つのクロック信号が実質的に同じ位相および
周波数を有している場合には、位相／周波数検出器７４
はいずれの信号をも肯定しない。
【００２９】図１に関して上に説明したように、チャー
ジポンプ１０はＰＬＬ７４の出力信号＊（アップ）およ
び（ダウン）に応答して出力ノード１２を充電または放
電する。前に述べたように、出力＊（アップ）および
（ダウン）は、それぞれ、チャージポンプ入力＊（ポン
プアップ）および（ポンプダウン）に接続されている。
チャージポンプ１０の入力＊（チャージポンプイネーブ
ル）は＊（チャージポンプイネーブル）と名付けられた
信号に接続されている。チャージポンプ１０の入力「制
御−Ａ」、「制御−Ｂ」、その他は各々「周波数制御」
と名付けられた信号のグループ内の信号の１つに接続さ
れている。
ジポンプ１０はＰＬＬ７４の出力信号＊（アップ）およ
び（ダウン）に応答して出力ノード１２を充電または放
電する。前に述べたように、出力＊（アップ）および
（ダウン）は、それぞれ、チャージポンプ入力＊（ポン
プアップ）および（ポンプダウン）に接続されている。
チャージポンプ１０の入力＊（チャージポンプイネーブ
ル）は＊（チャージポンプイネーブル）と名付けられた
信号に接続されている。チャージポンプ１０の入力「制
御−Ａ」、「制御−Ｂ」、その他は各々「周波数制御」
と名付けられた信号のグループ内の信号の１つに接続さ
れている。
【００３０】ＶＣＯ７６はその入力、ＩＮ、におけるア
ナログ電圧に応答してその出力、ＯＵＴ、に周期的なク
ロック信号を発生する。入力ＩＮはチャージポンプ１０
の出力ノード１２に接続されている。上に述べたよう
に、ＶＣＯ７６はその中にリング発振器を持つことがで
きる。一般に、出力ノード１２に存在する電圧が増大す
ると出力クロック信号の周波数が増大する。逆に、出力
ノード１２に存在する電圧が減少すれば出力クロック信
号の周波数も減少する。他の実施例では周波数と出力ノ
ードの電圧との関係を逆にすることもできる。ＰＬＬ７
２はＮ分周回路７８を追加することにより基準クロック
信号と異なる周波数を有する出力クロック信号を発生で
きる。特に、Ｎ分周回路７８は入力クロック信号の周波
数をＮの因数で低減でき、この場合Ｎは整数である。
「出力クロック信号」の周波数νＯＵＴは次の関係で与
えられる。
ナログ電圧に応答してその出力、ＯＵＴ、に周期的なク
ロック信号を発生する。入力ＩＮはチャージポンプ１０
の出力ノード１２に接続されている。上に述べたよう
に、ＶＣＯ７６はその中にリング発振器を持つことがで
きる。一般に、出力ノード１２に存在する電圧が増大す
ると出力クロック信号の周波数が増大する。逆に、出力
ノード１２に存在する電圧が減少すれば出力クロック信
号の周波数も減少する。他の実施例では周波数と出力ノ
ードの電圧との関係を逆にすることもできる。ＰＬＬ７
２はＮ分周回路７８を追加することにより基準クロック
信号と異なる周波数を有する出力クロック信号を発生で
きる。特に、Ｎ分周回路７８は入力クロック信号の周波
数をＮの因数で低減でき、この場合Ｎは整数である。
「出力クロック信号」の周波数νＯＵＴは次の関係で与
えられる。
【００３１】
【式１】νＯＵＴ＝ＮνＩＮ この場合、Ｎは上に述べた整数であり、かつνＩＮは
「基準クロック信号」の周波数である。Ｎ分周回路７８
の入力「Ｎ選択（ＳＥＬＥＣＴ−Ｎ）」は「周波数制
御」と名付けられた信号の１つまたはそれ以上に接続さ
れている。これらの信号はＮの値を選択する。
「基準クロック信号」の周波数である。Ｎ分周回路７８
の入力「Ｎ選択（ＳＥＬＥＣＴ−Ｎ）」は「周波数制
御」と名付けられた信号の１つまたはそれ以上に接続さ
れている。これらの信号はＮの値を選択する。
【００３２】ＰＬＬ７２は少なくとも２つの安定度パラ
メータ（ｓｔａｂｉｌｉｔｙ ｐａｒａｍｅｔｅｒ
ｓ）、すなわち、ダンピング係数、Ｄ、および固有周波
数、ｗ、である。これらのパラメータは前記整数Ｎおよ
びチャージポンプ１０の出力電流Ｉの関数であり次のよ
うに表わされる。
メータ（ｓｔａｂｉｌｉｔｙ ｐａｒａｍｅｔｅｒ
ｓ）、すなわち、ダンピング係数、Ｄ、および固有周波
数、ｗ、である。これらのパラメータは前記整数Ｎおよ
びチャージポンプ１０の出力電流Ｉの関数であり次のよ
うに表わされる。
【００３３】
【式２】Ｄ：＝ｗ：＝（Ｉ／Ｎ）１／２ なお、この式において：＝なる記号は比例することを示
すものとする。
すものとする。
【００３４】上に述べたように、これらのパラメータは
できるだけ広い範囲の構成にわたり維持できることが望
ましい。チャージポンプ１０の出力電流はプログラムす
ることができ、したがって前記比率（Ｉ／Ｎ）は図１に
示される並列電流経路をより多くまたはより少なくイネ
ーブルすることによって一定となる。例えば、もし「周
波数制御」信号がＮが第１から第２の時間へと倍化する
ように（「出力クロック信号」の周波数が倍になる）選
択されれば、前記Ｉは付加的な数の並列電流経路をイネ
ーブルすることにより倍化することができる。その結
果、２つの安定度パラメータ、Ｄおよびｗ、は前記第１
の時間から第２の時間へと同じに維持される。
できるだけ広い範囲の構成にわたり維持できることが望
ましい。チャージポンプ１０の出力電流はプログラムす
ることができ、したがって前記比率（Ｉ／Ｎ）は図１に
示される並列電流経路をより多くまたはより少なくイネ
ーブルすることによって一定となる。例えば、もし「周
波数制御」信号がＮが第１から第２の時間へと倍化する
ように（「出力クロック信号」の周波数が倍になる）選
択されれば、前記Ｉは付加的な数の並列電流経路をイネ
ーブルすることにより倍化することができる。その結
果、２つの安定度パラメータ、Ｄおよびｗ、は前記第１
の時間から第２の時間へと同じに維持される。
【００３５】次に、本発明の各態様を特許請求の範囲の
形式でまとめると次のようになる。 Ａ．前記ミラー回路は第１の電流電極、第２の電流電極
および制御電極を有する第１のトランジスタ（４６）を
具備し、前記第１の電流電極および前記制御電極は前記
第１のノードに接続されていることを特徴とする請求項
１に記載のチャージポンプ。
形式でまとめると次のようになる。 Ａ．前記ミラー回路は第１の電流電極、第２の電流電極
および制御電極を有する第１のトランジスタ（４６）を
具備し、前記第１の電流電極および前記制御電極は前記
第１のノードに接続されていることを特徴とする請求項
１に記載のチャージポンプ。
【００３６】Ｂ．前記電流供給回路は、第１の電流電
極、第２の電流電極および制御電極を具備する第２のト
ランジスタ（６２）であって、前記第１の電流電極は第
１の電源端子に接続され、前記制御電極は前記少なくと
も１つの制御信号のうちの選択された制御信号に結合さ
れているもの、そして第１の電流電極、第２の電流電極
および制御電極を具備し、前記第１の電流電極は前記第
１のトランジスタの制御電極に結合され、前記第２の電
流電極は出力ノードに接続され、前記制御電極は前記第
１のトランジスタの制御電極に結合されている第３のト
ランジスタ（６０）、を具備することを特徴とする請求
項Ａに記載のチャージポンプ。
極、第２の電流電極および制御電極を具備する第２のト
ランジスタ（６２）であって、前記第１の電流電極は第
１の電源端子に接続され、前記制御電極は前記少なくと
も１つの制御信号のうちの選択された制御信号に結合さ
れているもの、そして第１の電流電極、第２の電流電極
および制御電極を具備し、前記第１の電流電極は前記第
１のトランジスタの制御電極に結合され、前記第２の電
流電極は出力ノードに接続され、前記制御電極は前記第
１のトランジスタの制御電極に結合されている第３のト
ランジスタ（６０）、を具備することを特徴とする請求
項Ａに記載のチャージポンプ。
【００３７】Ｃ．前記電流吸込み回路は、第１の電流電
極、第２の電流電極および制御電極を具備し、前記制御
電極は前記第１のトランジスタの制御電極に結合されて
いる第４のトランジスタ（５０）、そして第１の電流電
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極および前記制御電極は前記第４のトランジス
タの第１の電流電極に結合されている第５のトランジス
タ（５４）、第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極は出力ノードに結
合され、前記制御電極は前記第５のトランジスタの制御
電極に結合されている第６のトランジスタ（６６）、そ
して第１の電流電極、第２の電流電極および制御電極を
具備し、前記第１の電流電極は前記第６のトランジスタ
の第２の電流電極に接続され、前記第２の電流電極は第
２の電源電圧端子に接続され、前記制御電極は前記少な
くとも１つの制御信号のうちの選択された制御信号に結
合されている第７のトランジスタ（６７）、を具備する
ことを特徴とする請求項Ｂに記載のチャージポンプ。
極、第２の電流電極および制御電極を具備し、前記制御
電極は前記第１のトランジスタの制御電極に結合されて
いる第４のトランジスタ（５０）、そして第１の電流電
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極および前記制御電極は前記第４のトランジス
タの第１の電流電極に結合されている第５のトランジス
タ（５４）、第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極は出力ノードに結
合され、前記制御電極は前記第５のトランジスタの制御
電極に結合されている第６のトランジスタ（６６）、そ
して第１の電流電極、第２の電流電極および制御電極を
具備し、前記第１の電流電極は前記第６のトランジスタ
の第２の電流電極に接続され、前記第２の電流電極は第
２の電源電圧端子に接続され、前記制御電極は前記少な
くとも１つの制御信号のうちの選択された制御信号に結
合されている第７のトランジスタ（６７）、を具備する
ことを特徴とする請求項Ｂに記載のチャージポンプ。
【００３８】Ｄ．前記電流吸込み回路はさらに、第１の
電流電極、第２の電流電極および制御電極を具備し、前
記第１の電流電極が前記第５のトランジスタの第１の電
流電極に結合され、第２の電流電極が前記第１の電源電
圧端子に接続され、前記制御電極が前記少なくとも１つ
の制御信号のうちの選択された制御信号に接続された第
８のトランジスタ（５６）を具備することを特徴とする
請求項Ｃに記載のチャージポンプ。
電流電極、第２の電流電極および制御電極を具備し、前
記第１の電流電極が前記第５のトランジスタの第１の電
流電極に結合され、第２の電流電極が前記第１の電源電
圧端子に接続され、前記制御電極が前記少なくとも１つ
の制御信号のうちの選択された制御信号に接続された第
８のトランジスタ（５６）を具備することを特徴とする
請求項Ｃに記載のチャージポンプ。
【００３９】Ｅ．前記電流供給回路は、第１の電流電
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極は第２の電源電圧端子に接続され、前記制御
電極は前記少なくとも１つの制御信号のうちの選択され
た制御信号に結合されている第３のトランジスタ（６
２）、そして第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極は前記第２のトラ
ンジスタの制御電極に接続され、前記第２の電流電極は
前記出力ノードに接続され、前記制御電極は前記第２の
トランジスタの制御電極に接続されている第４のトラン
ジスタ（６０）、を具備することを特徴とする請求項２
に記載のチャージポンプ。
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極は第２の電源電圧端子に接続され、前記制御
電極は前記少なくとも１つの制御信号のうちの選択され
た制御信号に結合されている第３のトランジスタ（６
２）、そして第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極は前記第２のトラ
ンジスタの制御電極に接続され、前記第２の電流電極は
前記出力ノードに接続され、前記制御電極は前記第２の
トランジスタの制御電極に接続されている第４のトラン
ジスタ（６０）、を具備することを特徴とする請求項２
に記載のチャージポンプ。
【００４０】Ｆ．前記電流吸込み回路は、第１の電流電
極、第２の電流電極および制御電極を具備し、前記制御
電極は前記第２のトランジスタの制御電極に接続されて
いる第５のトランジスタ（５０）、第１の電流電極、第
２の電流電極および制御電極を具備し、前記第１の電流
電極および前記制御電極は前記第５のトランジスタの第
１の電流電極に接続されている第６のトランジスタ（５
４）、第１の電流電極、第２の電流電極および制御電極
を具備し、前記第１の電流電極は前記出力ノードに結合
され、前記制御電極は前記第６のトランジスタの制御電
極に結合されている第７のトランジスタ（６６）、そし
て第１の電流電極、第２の電流電極および制御電極を具
備し、前記第１の電流電極は前記第７のトランジスタの
第２の電流電極に接続され、前記第２の電流電極は前記
第１の電源電圧端子に接続され、前記制御電極は前記少
なくとも１つの制御信号のうちの選択された制御信号に
結合されている第８のトランジスタ（６８）、を具備す
ることを特徴とする請求項Ｅに記載のチャージポンプ。
極、第２の電流電極および制御電極を具備し、前記制御
電極は前記第２のトランジスタの制御電極に接続されて
いる第５のトランジスタ（５０）、第１の電流電極、第
２の電流電極および制御電極を具備し、前記第１の電流
電極および前記制御電極は前記第５のトランジスタの第
１の電流電極に接続されている第６のトランジスタ（５
４）、第１の電流電極、第２の電流電極および制御電極
を具備し、前記第１の電流電極は前記出力ノードに結合
され、前記制御電極は前記第６のトランジスタの制御電
極に結合されている第７のトランジスタ（６６）、そし
て第１の電流電極、第２の電流電極および制御電極を具
備し、前記第１の電流電極は前記第７のトランジスタの
第２の電流電極に接続され、前記第２の電流電極は前記
第１の電源電圧端子に接続され、前記制御電極は前記少
なくとも１つの制御信号のうちの選択された制御信号に
結合されている第８のトランジスタ（６８）、を具備す
ることを特徴とする請求項Ｅに記載のチャージポンプ。
【００４１】Ｇ．前記電流吸込み回路はさらに、第１の
電流電極、第２の電流電極および制御電極を具備し、前
記第１の電流電極は前記第６のトランジスタの第２の電
流電極に接続され、前記第２の電流電極は前記第２の電
源電圧端子に接続され、前記制御電極は前記少なくとも
１つの制御信号のうちの選択された制御信号に接続され
ている第９のトランジスタ（５６）を具備することを特
徴とする請求項Ｆに記載のチャージポンプ。
電流電極、第２の電流電極および制御電極を具備し、前
記第１の電流電極は前記第６のトランジスタの第２の電
流電極に接続され、前記第２の電流電極は前記第２の電
源電圧端子に接続され、前記制御電極は前記少なくとも
１つの制御信号のうちの選択された制御信号に接続され
ている第９のトランジスタ（５６）を具備することを特
徴とする請求項Ｆに記載のチャージポンプ。
【００４２】Ｈ．前記基準回路は、第１および第２の端
子を有し、前記第１の端子から前記第２の端子に所定の
電流を流し、前記第１の端子は前記第１の電源電圧端子
に接続されている電流発生器（１８）、第１の電流電
極、第２の電流電極および制御電極を具備する第１０の
トランジスタ（２２）、第１の電流電極、第２の電流電
極および制御電極を具備し、前記第１の電流電極および
前記制御電極は前記第１０のトランジスタの制御電極に
結合され、前記第２の電流電極は前記電流発生器の第２
の端子に接続されている第１１のトランジスタ（２
０）、そして第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極および前記制御電
極は前記第１０のトランジスタの第１の電流電極に接続
され、前記第２の電流電極は前記第１の電源電圧端子に
接続され、前記制御電極は所定の電圧を発生する第１２
のトランジスタ（２６）、を具備することを特徴とする
請求項Ｇに記載のチャージポンプ。
子を有し、前記第１の端子から前記第２の端子に所定の
電流を流し、前記第１の端子は前記第１の電源電圧端子
に接続されている電流発生器（１８）、第１の電流電
極、第２の電流電極および制御電極を具備する第１０の
トランジスタ（２２）、第１の電流電極、第２の電流電
極および制御電極を具備し、前記第１の電流電極および
前記制御電極は前記第１０のトランジスタの制御電極に
結合され、前記第２の電流電極は前記電流発生器の第２
の端子に接続されている第１１のトランジスタ（２
０）、そして第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極および前記制御電
極は前記第１０のトランジスタの第１の電流電極に接続
され、前記第２の電流電極は前記第１の電源電圧端子に
接続され、前記制御電極は所定の電圧を発生する第１２
のトランジスタ（２６）、を具備することを特徴とする
請求項Ｇに記載のチャージポンプ。
【００４３】Ｉ．さらに、第１の電流電極、第２の電流
電極および制御電極を具備し、前記第１の電流電極は前
記第１の電源電圧端子に接続され、前記第２の電流電極
は前記第２のトランジスタの第２の電流電極に接続さ
れ、前記制御電極は前記少なくとも１つの制御信号のう
ちの選択された制御信号に結合されている第１３のトラ
ンジスタ（４８）、第１の電流電極、第２の電流電極お
よび制御電極を具備し、前記第１の電流電極は前記第１
の電源電圧端子に結合され、前記第２の電流電極は前記
第５のトランジスタの第２の電流電極に接続され、前記
制御電極は前記少なくとも１つの制御信号のうちの選択
された制御信号に結合されている第１４のトランジスタ
（５２）、そして第１の電流電極、第２の電流電極およ
び制御電極を具備し、前記第１の電流電極は前記第１の
電源電圧端子に結合され、前記第２の電流電極は前記第
１０および第１１のトランジスタの第２の電流電極に接
続され、前記制御電極は前記少なくとも１つの制御信号
のうちの選択された制御信号に結合されている第１５の
トランジスタ（２４）、を具備することを特徴とする請
求項Ｈに記載のチャージポンプ。
電極および制御電極を具備し、前記第１の電流電極は前
記第１の電源電圧端子に接続され、前記第２の電流電極
は前記第２のトランジスタの第２の電流電極に接続さ
れ、前記制御電極は前記少なくとも１つの制御信号のう
ちの選択された制御信号に結合されている第１３のトラ
ンジスタ（４８）、第１の電流電極、第２の電流電極お
よび制御電極を具備し、前記第１の電流電極は前記第１
の電源電圧端子に結合され、前記第２の電流電極は前記
第５のトランジスタの第２の電流電極に接続され、前記
制御電極は前記少なくとも１つの制御信号のうちの選択
された制御信号に結合されている第１４のトランジスタ
（５２）、そして第１の電流電極、第２の電流電極およ
び制御電極を具備し、前記第１の電流電極は前記第１の
電源電圧端子に結合され、前記第２の電流電極は前記第
１０および第１１のトランジスタの第２の電流電極に接
続され、前記制御電極は前記少なくとも１つの制御信号
のうちの選択された制御信号に結合されている第１５の
トランジスタ（２４）、を具備することを特徴とする請
求項Ｈに記載のチャージポンプ。
【００４４】Ｊ．さらに、第１の電流電極、第２の電流
電極および制御電極を具備し、前記第１の電流電極は第
１の電源電圧端子に接続され、前記第２の電流電極は前
記第２のトランジスタの第２の電流電極に接続され、前
記制御電極は前記少なくとも１つの制御信号のうちの選
択された制御信号に結合された第１３のトランジスタ
（４８）、そして第１の電流電極、第２の電流電極およ
び制御電極を具備し、前記第１の電流電極は前記第１の
電源電圧端子に接続され、前記第２の電流電極は前記第
５のトランジスタの第２の電流電極に接続され、前記制
御電極は前記少なくとも１つの制御信号のうちの選択さ
れた制御信号に接続されている第１４のトランジスタ
（５２）、を具備することを特徴とする請求項Ｈに記載
のチャージポンプ。
電極および制御電極を具備し、前記第１の電流電極は第
１の電源電圧端子に接続され、前記第２の電流電極は前
記第２のトランジスタの第２の電流電極に接続され、前
記制御電極は前記少なくとも１つの制御信号のうちの選
択された制御信号に結合された第１３のトランジスタ
（４８）、そして第１の電流電極、第２の電流電極およ
び制御電極を具備し、前記第１の電流電極は前記第１の
電源電圧端子に接続され、前記第２の電流電極は前記第
５のトランジスタの第２の電流電極に接続され、前記制
御電極は前記少なくとも１つの制御信号のうちの選択さ
れた制御信号に接続されている第１４のトランジスタ
（５２）、を具備することを特徴とする請求項Ｈに記載
のチャージポンプ。
【００４５】Ｋ．さらに、前記第３のクロック信号を受
信するためのＮ分周回路（７８）を具備し、該Ｎ分周回
路は前記第２のクロック信号を発生するよう動作可能で
あり、前記第２のクロック信号はある周波数によって特
徴づけられ、前記第２および第３のクロック信号の該周
波数の比率は前記少なくとも１つの第２の制御信号のう
ちの選択された制御信号に応答することを特徴とする請
求項３に記載のシステム。
信するためのＮ分周回路（７８）を具備し、該Ｎ分周回
路は前記第２のクロック信号を発生するよう動作可能で
あり、前記第２のクロック信号はある周波数によって特
徴づけられ、前記第２および第３のクロック信号の該周
波数の比率は前記少なくとも１つの第２の制御信号のう
ちの選択された制御信号に応答することを特徴とする請
求項３に記載のシステム。
【００４６】Ｌ．前記ミラー回路（４６）は第１の電流
電極、第２の電流電極および制御電極を具備し、前記第
１の電流電極および前記制御電極は前記第１のノードに
結合され、前記第２の電流電極は第１の電源電圧端子に
結合された第１のトランジスタを具備することを特徴と
する請求項Ｋに記載のシステム。
電極、第２の電流電極および制御電極を具備し、前記第
１の電流電極および前記制御電極は前記第１のノードに
結合され、前記第２の電流電極は第１の電源電圧端子に
結合された第１のトランジスタを具備することを特徴と
する請求項Ｋに記載のシステム。
【００４７】Ｍ．前記電流供給回路は、第１の電流電
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極は前記第１の電源電圧端子に結合され、前記
制御電極は前記少なくとも１つの第１の制御信号のうち
の選択された制御信号に結合されている第２のトランジ
スタ（６４）、そして第１の電流電極、第２の電流電極
および制御電極を具備し、前記第１の電流電極は前記第
１のトランジスタの制御電極に結合され、前記第２の電
流電極は前記出力ノードに結合され、前記制御電極は前
記第１のトランジスタの制御電極に結合されている第３
のトランジスタ（６０）、を具備することを特徴とする
請求項Ｌに記載のシステム。
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極は前記第１の電源電圧端子に結合され、前記
制御電極は前記少なくとも１つの第１の制御信号のうち
の選択された制御信号に結合されている第２のトランジ
スタ（６４）、そして第１の電流電極、第２の電流電極
および制御電極を具備し、前記第１の電流電極は前記第
１のトランジスタの制御電極に結合され、前記第２の電
流電極は前記出力ノードに結合され、前記制御電極は前
記第１のトランジスタの制御電極に結合されている第３
のトランジスタ（６０）、を具備することを特徴とする
請求項Ｌに記載のシステム。
【００４８】Ｎ．前記電流吸込み回路は、第１の電流電
極、第２の電流電極および制御電極を具備し、前記制御
電極は前記第１のトランジスタの制御電極に結合されて
いる第４のトランジスタ（５０）、そして第１の電流電
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極および前記制御電極は前記第４のトランジス
タの第１の電流電極に結合されている第５のトランジス
タ（５４）、第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極は前記出力ノード
に結合され、前記制御電極は前記第５のトランジスタの
制御電極に結合されている第６のトランジスタ（６
６）、そして第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極は前記第６のトラ
ンジスタの第２の電流電極に結合され、前記第２の電流
電極は第２の電源電圧端子に結合され、前記制御電極は
前記少なくとも１つの第１の制御信号のうちの選択され
た制御信号に結合されている第７のトランジスタ（６
８）、を具備することを特徴とする請求項Ｍに記載のシ
ステム。
極、第２の電流電極および制御電極を具備し、前記制御
電極は前記第１のトランジスタの制御電極に結合されて
いる第４のトランジスタ（５０）、そして第１の電流電
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極および前記制御電極は前記第４のトランジス
タの第１の電流電極に結合されている第５のトランジス
タ（５４）、第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極は前記出力ノード
に結合され、前記制御電極は前記第５のトランジスタの
制御電極に結合されている第６のトランジスタ（６
６）、そして第１の電流電極、第２の電流電極および制
御電極を具備し、前記第１の電流電極は前記第６のトラ
ンジスタの第２の電流電極に結合され、前記第２の電流
電極は第２の電源電圧端子に結合され、前記制御電極は
前記少なくとも１つの第１の制御信号のうちの選択され
た制御信号に結合されている第７のトランジスタ（６
８）、を具備することを特徴とする請求項Ｍに記載のシ
ステム。
【００４９】Ｏ．前記電流吸込み回路はさらに、第１の
電流電極、第２の電流電極および制御電極を具備し、前
記第１の電流電極は前記第５のトランジスタの第１の電
流電極に接続され、前記第２の電流電極は前記第１の電
源電圧端子に接続され、前記制御電極は第３の制御信号
に結合されている第８のトランジスタ（５６）を具備す
ることを特徴とする請求項Ｎに記載のシステム。
電流電極、第２の電流電極および制御電極を具備し、前
記第１の電流電極は前記第５のトランジスタの第１の電
流電極に接続され、前記第２の電流電極は前記第１の電
源電圧端子に接続され、前記制御電極は第３の制御信号
に結合されている第８のトランジスタ（５６）を具備す
ることを特徴とする請求項Ｎに記載のシステム。
【００５０】Ｐ．前記ミラー回路は、第１の電流電極、
第２の電流電極および制御電極を具備し、前記第１の電
流電極および前記制御電極は前記第１のノードに結合さ
れ、前記第２の電流電極は第１の電源電圧端子に結合さ
れている第１のトランジスタ（５６）を具備することを
特徴とする請求項３に記載のシステム。
第２の電流電極および制御電極を具備し、前記第１の電
流電極および前記制御電極は前記第１のノードに結合さ
れ、前記第２の電流電極は第１の電源電圧端子に結合さ
れている第１のトランジスタ（５６）を具備することを
特徴とする請求項３に記載のシステム。
【００５１】Ｑ．前記電流供給回路は、第１の電流電
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極は前記第１の電源電圧端子に接続され、前記
制御電極は前記少なくとも１つの第１の制御信号のうち
の選択された制御信号に結合されている第２のトランジ
スタ（６２）、そして第１の電流電極、第２の電流電極
および制御電極を具備し、前記第１の電流電極は前記第
１のトランジスタの制御電極に結合され、前記第２の電
流電極は前記出力ノードに結合され、前記制御電極は前
記第１のトランジスタの制御電極に結合されている第３
のトランジスタ（６０）、を具備することを特徴とする
請求項Ｐに記載のシステム。
極、第２の電流電極および制御電極を具備し、前記第１
の電流電極は前記第１の電源電圧端子に接続され、前記
制御電極は前記少なくとも１つの第１の制御信号のうち
の選択された制御信号に結合されている第２のトランジ
スタ（６２）、そして第１の電流電極、第２の電流電極
および制御電極を具備し、前記第１の電流電極は前記第
１のトランジスタの制御電極に結合され、前記第２の電
流電極は前記出力ノードに結合され、前記制御電極は前
記第１のトランジスタの制御電極に結合されている第３
のトランジスタ（６０）、を具備することを特徴とする
請求項Ｐに記載のシステム。
【００５２】Ｒ．前記電流吸込み回路は、第１の電流電
極、第２の電流電極および制御電極を具備し、前記制御
電極は前記第１のトランジスタの制御電極に結合されて
いる第４のトランジスタ（５０）、第１の電流電極、第
２の電流電極および制御電極を具備し、前記第１の電流
電極および前記制御電極は前記第４のトランジスタの第
１の電流電極に結合されている第５のトランジスタ（５
４）、第１の電流電極、第２の電流電極および制御電極
を具備し、前記第１の電流電極は前記出力ノードに結合
され、前記制御電極は前記第５のトランジスタの制御電
極に結合されている第６のトランジスタ（６６）、そし
て第１の電流電極、第２の電流電極および制御電極を具
備し、前記第１の電流電極は前記第６のトランジスタの
第２の電流電極に結合され、前記第２の電流電極は第２
の電源電圧端子に結合され、前記制御電極は前記少なく
とも１つの第１の制御信号のうちの選択された制御信号
に結合されている第７のトランジスタ（６８）、を具備
することを特徴とする請求項Ｑに記載のシステム。
極、第２の電流電極および制御電極を具備し、前記制御
電極は前記第１のトランジスタの制御電極に結合されて
いる第４のトランジスタ（５０）、第１の電流電極、第
２の電流電極および制御電極を具備し、前記第１の電流
電極および前記制御電極は前記第４のトランジスタの第
１の電流電極に結合されている第５のトランジスタ（５
４）、第１の電流電極、第２の電流電極および制御電極
を具備し、前記第１の電流電極は前記出力ノードに結合
され、前記制御電極は前記第５のトランジスタの制御電
極に結合されている第６のトランジスタ（６６）、そし
て第１の電流電極、第２の電流電極および制御電極を具
備し、前記第１の電流電極は前記第６のトランジスタの
第２の電流電極に結合され、前記第２の電流電極は第２
の電源電圧端子に結合され、前記制御電極は前記少なく
とも１つの第１の制御信号のうちの選択された制御信号
に結合されている第７のトランジスタ（６８）、を具備
することを特徴とする請求項Ｑに記載のシステム。
【００５３】Ｓ．前記電流吸込み回路はさらに、第１の
電流電極、第２の電流電極および制御電極を具備し、前
記第１の電流電極は前記第５のトランジスタの第１の電
流電極に結合され、前記第２の電流電極は前記第１の電
源電圧端子に結合され、前記制御電極は第３の制御信号
に結合されている第８のトランジスタ（５６）を具備す
ることを特徴とする請求項Ｒに記載のシステム。
電流電極、第２の電流電極および制御電極を具備し、前
記第１の電流電極は前記第５のトランジスタの第１の電
流電極に結合され、前記第２の電流電極は前記第１の電
源電圧端子に結合され、前記制御電極は第３の制御信号
に結合されている第８のトランジスタ（５６）を具備す
ることを特徴とする請求項Ｒに記載のシステム。
【００５４】以上本発明が特定の実施例に関して説明さ
れたが、当業者にはさらに他の修正および改良を成すこ
とができるであろう。例えば、あるトランジスタの電極
をソースまたはドレインとして指定することは特定の実
施例が構成される媒体にかつ電源接続に依存する。開示
された発明は相補型金属酸化物シリコン（ＣＭＯＳ）以
外の媒体、例えばバイポーラおよびＢｉＣＭＯＳによっ
て実施できる。したがって、用語「ソース」、「ドレイ
ン」および「ゲート」は第１の電流電極、第２の電流電
極および制御電極と置き換えることができる。したがっ
て、本発明は添付の特許請求の範囲に規定される本発明
の精神および範囲から離れることのない全てのそのよう
な修正を含むことが理解されるべきである。
れたが、当業者にはさらに他の修正および改良を成すこ
とができるであろう。例えば、あるトランジスタの電極
をソースまたはドレインとして指定することは特定の実
施例が構成される媒体にかつ電源接続に依存する。開示
された発明は相補型金属酸化物シリコン（ＣＭＯＳ）以
外の媒体、例えばバイポーラおよびＢｉＣＭＯＳによっ
て実施できる。したがって、用語「ソース」、「ドレイ
ン」および「ゲート」は第１の電流電極、第２の電流電
極および制御電極と置き換えることができる。したがっ
て、本発明は添付の特許請求の範囲に規定される本発明
の精神および範囲から離れることのない全てのそのよう
な修正を含むことが理解されるべきである。
【００５５】
【発明の効果】以上のように、本発明によれば、一定の
安定度パラメータを維持できる位相同期ループのための
プログラム可能なチャージポンプが実現でき、しかも高
速動作が可能であり、小型であり、電力消費が少なく、
かつ出力容量が小さくできる。
安定度パラメータを維持できる位相同期ループのための
プログラム可能なチャージポンプが実現でき、しかも高
速動作が可能であり、小型であり、電力消費が少なく、
かつ出力容量が小さくできる。
【図１】本発明にしたがって構成されたプログラム可能
なチャージポンプの構成を示す部分的かつ概略的ブロッ
ク図である。
なチャージポンプの構成を示す部分的かつ概略的ブロッ
ク図である。
【図２】図１に示されたプログラム可能なチャージポン
プを導入した位相同期ループの構成を示すブロック図で
ある。
プを導入した位相同期ループの構成を示すブロック図で
ある。
１０ プログラム可能なチャージポンプ １２ 出力ノード １４ Ｎ組の論理信号 １６ 並列電流経路 １８ 基準電流発生器 ２０，２２，２４，４６，４８，５０，５２，６０，６
２ Ｐチャネルトランジスタ ２６，３４，４０，４４，５４，５６，６６，６８ Ｎ
チャネルトランジスタ ３２，３８ スイッチまたはパスゲート ３６，４２，５８ インバータ ７０ ＲＣ回路 ７４ 位相／周波数検出器 ７６ 電圧制御発振器 ７８ Ｎ分周器
２ Ｐチャネルトランジスタ ２６，３４，４０，４４，５４，５６，６６，６８ Ｎ
チャネルトランジスタ ３２，３８ スイッチまたはパスゲート ３６，４２，５８ インバータ ７０ ＲＣ回路 ７４ 位相／周波数検出器 ７６ 電圧制御発振器 ７８ Ｎ分周器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘクター・サンチェズ アメリカ合衆国テキサス州78727、オース チン、タマラック・トレイル 4506 (72)発明者 ジャンフランコ・ジェローサ アメリカ合衆国テキサス州78746、オース チン、トーリー・パインズ・コーブ 6506
Claims (3)
- 【請求項１】 チャージポンプ（１０）であって、 第１の所定の電圧を発生するための基準回路（１８）、 第１のノード（２８）にかつ前記所定の電圧に結合され
た第１の並列電流経路（１６）であって、該第１の並列
電流経路は前記第１の所定の電圧に応答して前記第１の
ノードから第１の電流を吸込むよう動作するもの、 前記第１のノード（２８）にかつ前記第１の所定の電圧
に結合された少なくとも１つの第２の並列電流経路（１
６）であって、該少なくとも１つの第２の並列電流経路
の各々は前記第１の所定の電圧にかつ少なくとも１つの
制御信号のうちの選択された制御信号（制御−Ａ）に応
答して前記第１のノードから電流を吸込むよう動作する
もの、 前記第１のノードに結合されたミラー回路（４６）であ
って、該ミラー回路は前記第１のノードから吸込んだ合
計の電流に応答して第２の所定の電圧を発生するよう動
作可能であるもの、 前記出力ノードにかつ前記ミラー回路に結合されて前記
第２の所定の電圧にかつ前記少なくとも１つの制御信号
のうちの選択された制御信号に応答して前記出力ノード
に電流を供給するための電流供給回路（６０，６２）、
そして前記出力ノードにかつ前記ミラー回路に結合され
て前記第２の所定の電圧にかつ前記少なくとも１つの制
御信号のうちの選択された制御信号に応答して前記出力
ノードから電流を吸込むための電流吸込み回路（５０，
５４，６６，６８）、 を具備することを特徴とするチャージポンプ（１０）。 - 【請求項２】 チャージポンプ（１０）であって、 所定の電圧を発生するための基準回路（１８）、 第１のノード（２８）、 第１の電源電圧を受けるための第２のノード（３０）、 少なくとも１つの並列電流経路（１６）であって、該少
なくとも１つの並列電流経路の各々は、 第１の電流電極、第２の電流電極および制御電極を具備
し、前記第１の電流電極は前記第２のノードに結合さ
れ、前記制御電極は前記所定の電圧に結合されている第
１のトランジスタ（３４）、そして第１および第２の端
子を具備するスイッチ手段（３２）であって、該スイッ
チ手段の前記第１の端子は前記第１のノードに結合さ
れ、前記第２の端子は前記第１のトランジスタの第２の
電流電極に結合され、前記スイッチ手段は少なくとも１
つの制御信号のうちの選択された制御信号の第１の論理
状態に応答して導通状態となりかつ前記選択された制御
信号の第２の論理状態に応答してハイインピーダンス状
態になるもの、を具備する前記少なくとも１つの並列電
流経路（１６）、 第１の電流電極、第２の電流電極および制御電極を具備
し、前記第１の電流電極および前記制御電極は前記第１
のノードに結合され、前記第２の電流電極は第２の電源
電圧の端子に結合されている第２のトランジスタ（４
６）、 出力ノード（１２）、 前記出力ノードにかつ前記第２のノードに結合されて前
記第２のトランジスタの制御電極に存在する電圧にかつ
前記少なくとも１つの制御信号のうちの選択された制御
信号に応答して前記出力ノードに所定の電流を供給する
ための電流供給回路（６０，６２）、そして前記出力ノ
ードにかつ前記第２のノードに結合されて前記第２のト
ランジスタの制御電極に存在する電圧にかつ前記少なく
とも１つの制御信号のうちの選択された制御信号に応答
して前記出力ノードから所定の電流を吸込むための電流
吸込み回路（５０，５４，６６，６８）、 を具備することを特徴とするチャージポンプ（１０）。 - 【請求項３】 回路システム（７２）であって、 第１のクロック信号および第２のクロック信号を受け、
前記第１および第２のクロック信号の所定の位相および
周波数関係に応答して少なくとも１つの第１の制御信号
を発生するよう動作可能な検出器（７４）、 前記検出器の制御信号に結合されたチャージポンプ（１
０）であって、該チャージポンプは、 第１の所定の電圧を発生するための基準回路（１８）、 第１のノード（２８）にかつ前記所定の電圧に結合さ
れ、前記第１の所定の電圧に応答して前記第１のノード
から第１の電流を吸込むよう動作する第１の並列電流経
路（１６）、 前記第１のノードにかつ前記第１の所定の電圧に結合さ
れた少なくとも１つの第２の並列電流経路（１６）であ
って、該少なくとも１つの第２の並列電流経路の各々は
前記第１の所定の電圧にかつ少なくとも１つの第２の制
御信号のうちの選択された制御信号に応答して前記第１
のノードから電流を吸込むよう動作するもの、 前記第１のノードに結合され、前記第１のノードから吸
込んだ電流に応答して第２の所定の電圧を発生するよう
動作可能なミラー回路（４６）、 出力ノードにかつ前記ミラー回路に結合されて前記第２
の所定の電圧にかつ前記少なくとも１つの第１の制御信
号のうちの選択された１つに応答して前記出力ノードに
電流を供給するための電流供給回路（６０，６２）、そ
して前記出力ノードにかつ前記ミラー回路に結合されて
前記第２の所定の電圧にかつ前記少なくとも１つの第１
の制御信号のうちの選択された１つに応答して前記出力
ノードから電流を吸込むための電流吸込み回路（５０，
５４，６６，６８）、 を具備する前記チャージポンプ（１０）、そして前記チ
ャージポンプの出力ノードに結合され、第３のクロック
信号を発生するよう動作可能な電圧制御発振器（７６）
であって、前記第３のクロック信号は前記チャージポン
プの出力ノードにおける電圧に応じた周波数によって特
徴づけられるもの、 を具備することを特徴とする前記回路システム（７
２）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US070,186 | 1993-06-02 | ||
| US08/070,186 US5362990A (en) | 1993-06-02 | 1993-06-02 | Charge pump with a programmable pump current and system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779158A true JPH0779158A (ja) | 1995-03-20 |
Family
ID=22093690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6138139A Pending JPH0779158A (ja) | 1993-06-02 | 1994-05-27 | プログラム可能なポンプ電流を有するチャージポンプおよびシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5362990A (ja) |
| EP (1) | EP0627820A3 (ja) |
| JP (1) | JPH0779158A (ja) |
| KR (1) | KR100341943B1 (ja) |
| TW (1) | TW227636B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529246A (ja) * | 2000-01-11 | 2003-09-30 | エリクソン インコーポレイテッド | Ｐｌｌにおける節電用バイアス切断 |
| US6771729B1 (en) | 1999-09-27 | 2004-08-03 | Nec Electronics Corporation | Clock recovery circuit and transmitter-receiver therewith |
| JP2007514348A (ja) * | 2003-12-11 | 2007-05-31 | モサイド・テクノロジーズ・インコーポレイテッド | Ｐｌｌ／ｄｌｌ用の高出力インピーダンスチャージポンプ |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3159586B2 (ja) * | 1993-12-09 | 2001-04-23 | 株式会社東芝 | 昇圧回路装置 |
| US5646563A (en) * | 1994-07-15 | 1997-07-08 | National Semiconductor Corporation | Charge pump with near zero offset current |
| US5532636A (en) * | 1995-03-10 | 1996-07-02 | Intel Corporation | Source-switched charge pump circuit |
| US6259310B1 (en) * | 1995-05-23 | 2001-07-10 | Texas Instruments Incorporated | Apparatus and method for a variable negative substrate bias generator |
| US5828254A (en) * | 1995-06-21 | 1998-10-27 | Sony Corporation | Error regulator circuit for sample and hold phase locked loops |
| EP0755120A1 (en) * | 1995-07-18 | 1997-01-22 | Nec Corporation | Phase-locked loop circuit |
| JP3407493B2 (ja) * | 1995-08-22 | 2003-05-19 | 三菱電機株式会社 | チャージポンプ回路およびｐｌｌ回路 |
| US5767736A (en) * | 1995-11-27 | 1998-06-16 | Lucent Technologies Inc. | Charge pump having high switching speed and low switching noise |
| JP2845185B2 (ja) * | 1995-11-29 | 1999-01-13 | 日本電気株式会社 | Ｐｌｌ回路 |
| US5818287A (en) * | 1996-06-20 | 1998-10-06 | Ati Technologies Inc. | Gate-switching charge-pump implemented inside a phase locked loop |
| TW419901B (en) * | 1997-06-27 | 2001-01-21 | Hitachi Ltd | Phase-locked ring circuit, data processing device and data process system |
| US6049202A (en) * | 1998-11-13 | 2000-04-11 | National Semiconductor Corporation | Reference current generator with gated-diodes |
| TW476192B (en) * | 1998-12-22 | 2002-02-11 | Sanyo Electric Co | Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit |
| US6124741A (en) * | 1999-03-08 | 2000-09-26 | Pericom Semiconductor Corp. | Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches |
| DE19910113C1 (de) * | 1999-03-08 | 2000-08-31 | Siemens Ag | Ladungspumpenschaltung (Charge Pump) in einer elektrischen Phasenregelschleife (PLL) |
| US6313712B1 (en) | 2000-06-13 | 2001-11-06 | International Business Machines Corporation | Low power crystal oscillator having improved long term and short term stability |
| KR100416589B1 (ko) | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
| US6583675B2 (en) * | 2001-03-20 | 2003-06-24 | Broadcom Corporation | Apparatus and method for phase lock loop gain control using unit current sources |
| US20040066220A1 (en) * | 2002-10-03 | 2004-04-08 | Chun-Chieh Chen | High-speed high-current programmable charge-pump circuit |
| US6791394B2 (en) * | 2002-10-10 | 2004-09-14 | Lattice Semiconductor Corporation | Power supply control circuits |
| US7382178B2 (en) | 2004-07-09 | 2008-06-03 | Mosaid Technologies Corporation | Systems and methods for minimizing static leakage of an integrated circuit |
| US7019572B2 (en) * | 2004-07-26 | 2006-03-28 | Kabushiki Kaisha Toshiba | Systems and methods for initializing PLLs and measuring VCO characteristics |
| JP4615524B2 (ja) * | 2004-12-06 | 2011-01-19 | ローム株式会社 | 昇圧回路及びこれを用いた携帯機器 |
| US7750695B2 (en) | 2004-12-13 | 2010-07-06 | Mosaid Technologies Incorporated | Phase-locked loop circuitry using charge pumps with current mirror circuitry |
| US7190201B2 (en) * | 2005-02-03 | 2007-03-13 | Mosaid Technologies, Inc. | Method and apparatus for initializing a delay locked loop |
| US7567133B2 (en) * | 2006-04-06 | 2009-07-28 | Mosaid Technologies Corporation | Phase-locked loop filter capacitance with a drag current |
| JP5153789B2 (ja) * | 2007-01-30 | 2013-02-27 | モサイド・テクノロジーズ・インコーポレーテッド | 遅延ロックループ／フェーズロックループにおける移相処理 |
| US7633347B2 (en) | 2007-03-08 | 2009-12-15 | 02Micro International Limited | Apparatus and method for operating a phase-locked loop circuit |
| US7961016B2 (en) * | 2009-07-09 | 2011-06-14 | Nanya Technology Corp. | Charge pump and charging/discharging method capable of reducing leakage current |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2494519A1 (fr) * | 1980-11-14 | 1982-05-21 | Efcis | Generateur de courant integre en technologie cmos |
| US4680488A (en) * | 1983-06-15 | 1987-07-14 | Nec Corporation | MOSFET-type driving circuit with capacitive bootstrapping for driving a large capacitive load at high speed |
| EP0226721B1 (de) * | 1985-09-30 | 1992-11-25 | Siemens Aktiengesellschaft | Schaltbare bipolare Stromquelle |
| US4906056A (en) * | 1987-04-14 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | High speed booster circuit |
| JPS6437797A (en) * | 1987-08-03 | 1989-02-08 | Oki Electric Ind Co Ltd | Eprom device |
| US4896297A (en) * | 1987-10-23 | 1990-01-23 | Mitsubishi Denki Kabushiki Kaisha | Circuit for generating a boosted signal for a word line |
| IT1228034B (it) * | 1988-12-16 | 1991-05-27 | Sgs Thomson Microelectronics | Circuito generatore di corrente a specchi complementari di corrente |
| US4901033A (en) * | 1989-05-01 | 1990-02-13 | Motorola, Inc. | Frequency synthesizer with dynamically programmable frequency range of selected loop bandwith |
| JP3031419B2 (ja) * | 1990-06-13 | 2000-04-10 | 三菱電機株式会社 | 半導体集積回路 |
| US5144156A (en) * | 1990-06-15 | 1992-09-01 | Seiko Epson Corporation | Phase synchronizing circuit with feedback to control charge pump |
-
1993
- 1993-06-02 US US08/070,186 patent/US5362990A/en not_active Expired - Lifetime
- 1993-10-15 TW TW082108653A patent/TW227636B/zh not_active IP Right Cessation
-
1994
- 1994-05-26 EP EP94108115A patent/EP0627820A3/en not_active Withdrawn
- 1994-05-27 JP JP6138139A patent/JPH0779158A/ja active Pending
- 1994-06-01 KR KR1019940012249A patent/KR100341943B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771729B1 (en) | 1999-09-27 | 2004-08-03 | Nec Electronics Corporation | Clock recovery circuit and transmitter-receiver therewith |
| JP2003529246A (ja) * | 2000-01-11 | 2003-09-30 | エリクソン インコーポレイテッド | Ｐｌｌにおける節電用バイアス切断 |
| JP2007514348A (ja) * | 2003-12-11 | 2007-05-31 | モサイド・テクノロジーズ・インコーポレイテッド | Ｐｌｌ／ｄｌｌ用の高出力インピーダンスチャージポンプ |
| JP2011182467A (ja) * | 2003-12-11 | 2011-09-15 | Mosaid Technologies Inc | Ｐｌｌ／ｄｌｌ用の高出力インピーダンスチャージポンプ |
| JP4914219B2 (ja) * | 2003-12-11 | 2012-04-11 | モサイド・テクノロジーズ・インコーポレーテッド | Ｐｌｌ／ｄｌｌ用の高出力インピーダンスチャージポンプを備えたロックループ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001107A (ko) | 1995-01-03 |
| TW227636B (en) | 1994-08-01 |
| EP0627820A2 (en) | 1994-12-07 |
| US5362990A (en) | 1994-11-08 |
| EP0627820A3 (en) | 1994-12-14 |
| KR100341943B1 (ko) | 2002-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0779158A (ja) | プログラム可能なポンプ電流を有するチャージポンプおよびシステム | |
| US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
| US6163184A (en) | Phase locked loop (PLL) circuit | |
| US5359727A (en) | Clock generator using PLL and information processing system using the clock generator | |
| KR100326956B1 (ko) | 리크전류를 감소시키는 스위칭회로들을 구비한 차지펌프회로 | |
| US5208557A (en) | Multiple frequency ring oscillator | |
| JP4539977B2 (ja) | 容量性チャージ・ポンプ | |
| US6768387B1 (en) | Voltage controlled oscillator and PLL circuit using the same | |
| KR100429127B1 (ko) | 클럭 동기 장치 | |
| JPH10510964A (ja) | 広い周波数範囲を持つｃｍｏｓ電圧制御発振器 | |
| JPH0964727A (ja) | 同期回路 | |
| JPH0888563A (ja) | 低電力フィードバック経路を備えた位相同期ループおよび動作方法 | |
| JPH09214338A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2003179470A (ja) | 電圧制御発振器の遅延セル | |
| JPH0888565A (ja) | 無抵抗器型の電圧制御発振器 | |
| US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
| US6809602B2 (en) | Multi-mode VCO | |
| US5081429A (en) | Voltage controlled oscillator with controlled load | |
| JP4083894B2 (ja) | 位相同期ループ回路および電圧制御型発振器 | |
| US6304120B1 (en) | Buffer circuit operating with a small through current and potential detecting circuit using the same | |
| JPH10224212A (ja) | フェイズロックループ回路 | |
| CN114301451A (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
| KR100510504B1 (ko) | 차동 전하펌프 및 이를 구비하는 위상 동기 루프 | |
| US7504891B1 (en) | Initialization circuit for a phase-locked loop | |
| KR20040065048A (ko) | 차동 전하 펌프 및 방법, 이를 이용한 위상 동기 루프 및방법 |