JP4615524B2 - 昇圧回路及びこれを用いた携帯機器 - Google Patents

Description

本発明は、電源電圧を昇圧して所定の高電圧を出力する昇圧回路、及び、これを用いた携帯機器に関するものである。

従来より、電源電圧からそれより高い出力電圧を得るための電源回路として、チャージポンプ式昇圧回路が多く用いられている。このチャージポンプ式昇圧回路は、一般に、フライングキャパシタとスイッチからなるチャージポンプユニットを複数段従属に接続し、入力電圧を所定レベルに昇圧した出力電圧を得る構成とされている（特許文献１参照）。

なお、上記のチャージポンプ式昇圧回路において、所定レベルの出力電圧を得るためには、出力電圧に応じてその昇圧動作を制御することが必要である。一従来例を挙げると、特許文献２には、上記昇圧動作の制御方法として、昇圧回路の出力電圧を検出し、その検出された出力電圧に応じて昇圧回路内のＭＯＳトランジスタの導通度を制御することが示されている。
特開２００３−２３４４０８号公報 特開平６−３５１２２９号公報

上記チャージポンプ式昇圧回路においては、特許文献１のようなディクソン型のものの他に、直並列切替型のものもあるが、いずれの型式においても、その出力電圧は、入力される電源電圧と昇圧段数に応じてそのレベルが決まる。

したがって、入力電圧を所定倍した出力電圧を得るためには、その所定倍に応じた段数のチャージポンプユニットを必要とする。即ち、フライングキャパシタもその所定倍に応じた個数だけ必要とする。

このチャージポンプ回路がＩＣに作り込まれる場合に、そのフライングキャパシタが大きな面積を占めてしまうから、ＩＣが大型化し、コストアップの要因となる。また、フライングキャパシタをＩＣの外付けとする場合には、外付けされるチップキャパシタ数が多くなるから、基板面積の増大や、取り付け作業の負担が大きくなる等の問題がある。

一方、出力電圧の制御方法について着目した場合、特許文献２のチャージポンプ式昇圧回路では、検出用ＭＯＳトランジスタのオン抵抗を出力電圧に応じて変化させることでその出力電圧を安定させるようにしているが、そのオン抵抗は閾値電圧付近で急激な変化をする。したがって、安定した出力電圧を得るように調整することが困難である。

また、特許文献２のチャージポンプ式昇圧回路では、チャージポンプユニットのスイッチング用ＭＯＳトランジスタのゲート電圧が調整されているが、そのゲート電圧を形成するための分圧抵抗器の抵抗値とスイッチング用ＭＯＳトランジスタの浮遊キャパシタンスとによって、ゲート電圧の立ち上がりが鈍ってしまい、そのスイッチング動作に遅延が生じてしまう。この遅延を少なくするために、例えば分圧抵抗器の抵抗値を小さくすると、昇圧回路の効率が低下する。

さらに、特許文献２のチャージポンプ式昇圧回路では、その起動時にチャージポンプユニットのキャパシタを充電するために、大きな突入電流が流れるという問題がある。

そこで、本発明は、少ない段数のチャージポンプユニット等の昇圧ユニットを用いて、入力電圧を所定倍した所定レベルの出力電圧を出力することが可能な昇圧回路、及び、これを用いた携帯機器を提供することを第１の目的とする。

また、本発明は、所定レベルの出力電圧を安定して出力するとともに、起動時の突入電流を所定の電流レベルに抑制することが可能な昇圧回路、及び、これを用いた携帯機器を提供することを第２の目的とする。

上記第１の目的を達成すべく、本発明に係る昇圧回路は、初段の昇圧ユニット乃至最終段の昇圧ユニットが順次従属接続され、前記初段の昇圧ユニットに入力電圧が入力され、前記最終段の昇圧ユニットから昇圧された出力電圧を出力する昇圧回路であって、前記昇圧ユニットの各々は、第１、第２入力端と、キャパシタと、該キャパシタの一端と第１入力端との間に接続される第１スイッチと、前記キャパシタの一端と次段の昇圧ユニットの第１入力端に接続される出力端と、前記キャパシタの他端と第２入力端との間に接続される第２スイッチと、前記キャパシタの他端と基準電位点との間に接続される第３スイッチと、を有して成り、初段を含む奇数段の昇圧ユニットでは、第１スイッチ及び第３スイッチが第１クロックに応じてオン・オフされる一方、第２スイッチが第１クロックとほぼ逆位相の第２クロックに応じてオン・オフされ、また、偶数段の昇圧ユニットでは、第１スイッチ及び第３スイッチが第２クロックに応じてオン・オフされる一方、第２スイッチが第１クロックに応じてオン・オフされ、かつ、任意の昇圧ユニットの第２入力端は、昇圧動作が可能なように当該昇圧ユニットよりも前段の昇圧ユニットの第１入力端に接続されており、前記任意の昇圧ユニット以外の昇圧ユニットの第２入力端は、所定電位点に接続されている構成（第１の構成）とされている。

なお、上記第１の構成から成る昇圧回路において、初段の昇圧ユニットの第１入力端と第２入力端、及び、第２段の昇圧ユニットの第２入力端は、いずれも入力電圧点に接続され、前記初段の昇圧ユニットを除く奇数段の昇圧ユニットの第２入力端は、当該昇圧ユニットより前段且つ奇数段昇圧ユニットの出力端に接続されている構成（第２の構成）にするとよい。

また、上記第２の構成から成る昇圧回路において、第２段の昇圧ユニットを除く偶数段の昇圧ユニットの第２入力端は、当該昇圧ユニットより前段且つ偶数段昇圧ユニットの出力端に接続されている構成（第３の構成）にするとよい。

また、上記第１の構成から成る昇圧回路において、前記基準電位点は、前記入力電圧の電位点であり、前記所定電位点は、グランド電位点であり、前記最終段の昇圧ユニットから入力電圧よりもその絶対値が大きい負電圧に昇圧された出力電圧を出力する構成（第４の構成）にしてもよい。

また、上記第１の構成から成る昇圧回路において、前記初段の昇圧ユニットは、その第１入力端及び第２入力端に、入力電位点から入力定電流が入力されて、その入力定電流によって昇圧動作が行われる定電流動作型昇圧ユニットである構成（第５の構成）としてもよい。

なお、上記第５の構成から成る昇圧回路において、前記初段の昇圧ユニットを除く奇数段の昇圧ユニットの第２入力端は、当該昇圧ユニットより前段且つ奇数段昇圧ユニットの出力端に接続されている構成（第６の構成）にするとよい。

また、上記第６の構成から成る昇圧回路において、第２段の昇圧ユニットを除く偶数段の昇圧ユニットの第２入力端は、当該昇圧ユニットより前段且つ偶数段昇圧ユニットの出力端に接続されている構成（第７の構成）にするとよい。

また、上記第５の構成から成る昇圧回路は、基準定電流を所定倍Ｎ（Ｎ＞１）に増幅して前記入力定電流を定電流出力端から前記初段の昇圧ユニットへ流すカレントミラー回路を有する構成（第８の構成）にするとよい。

また、上記第２の目的を達成すべく、本発明に係る昇圧回路は、入力電圧を昇圧して出力電圧を出力する昇圧回路であって、前記出力電圧に応じた第１検出電圧が基準電圧に達しないときには、基準定電流として第１基準電流を発生し、前記第１検出電圧が前記基準電圧を超えるときには、前記基準定電流を停止する定電流制御回路と、前記基準定電流に応じた入力定電流によって昇圧動作が行われる少なくとも１つの定電流動作型昇圧ユニットと、を有して成る構成（第９の構成）とされている。

なお、上記第９の構成から成る昇圧回路において、前記定電流制御回路は、第１検出電圧と前記基準電圧とが入力され、それら入力を差動増幅する第１差動増幅回路を有して成り、該第１差動増幅回路の動作に基づいて前記基準定電流の発生あるいは停止を決定する構成（第１０の構成）にするとよい。

また、上記第１０の構成から成る昇圧回路において、前記定電流制御回路は、さらに、前記出力電圧に応じ、且つ、第１検出電圧よりも高い第２検出電圧が前記基準電圧に達しないときには、前記基準定電流として第１基準電流よりも小さい第２基準電流を発生し、第２検出電圧が前記基準電圧を超えるときには、第１基準電流を発生する構成（第１１の構成）にするとよい。

また、上記第１１の構成から成る昇圧回路において、前記定電流制御回路は、第１検出電圧と前記基準電圧とが入力され、それら入力を差動増幅する第１差動増幅回路と、第２検出電圧と前記基準電圧とが入力され、それら入力を差動増幅する第２差動増幅回路と、を有し、第１、第２差動増幅回路の動作に基づいて前記基準定電流として第１基準電流と第２基準電流のいずれを発生させるか、或いは、前記基準定電流を停止させるかを決定する構成（第１２の構成）にするとよい。

或いは、上記第９の構成から成る昇圧回路において、前記定電流制御回路は、動作信号を受けて動作を開始するとともに、前記動作信号を受けてから所定時間の経過するまでは前記基準定電流として第１基準電流より小さい第２基準電流を発生し、前記所定時間経過後は第１基準電流を発生する構成（第１３の構成）にしてもよい。

なお、上記第１３の構成から成る昇圧回路において、前記定電流制御回路は、第１検出電圧と前記基準電圧とが入力され、それら入力を差動増幅する第１差動増幅回路と、前記動作信号を受けて前記所定時間を計測するタイマー回路と、前記タイマー回路の出力と前記基準電圧とが入力され、それら入力を差動増幅する第２差動増幅回路とを有して成り、第１、第２差動増幅回路の動作に基づいて前記基準定電流として第１基準電流と第２基準電流のいずれを発生させるか、或いは前記基準定電流を停止させるかを決定する構成（第１４の構成）にするとよい。

また、上記第９の構成から成る昇圧回路は、前記基準定電流を所定倍Ｎ（Ｎ＞１）に増幅して前記入力定電流を定電流出力端から前記定電流動作型昇圧ユニットへ流すカレントミラー回路を有する構成（第１５の構成）にするとよい。

また、上記第１５の構成から成る昇圧回路にて、前記定電流動作型昇圧ユニットは、キャパシタと、前記定電流出力端と前記キャパシタの一端との間に接続され、第１クロックに応じてオン・オフされる第１スイッチと、前記キャパシタの他端と基準電位点との間に接続され、第１クロックに応じてオン・オフされる第３スイッチと、前記定電流出力端と前記キャパシタの他端との間に接続され、第１クロックとほぼ逆位相の第２クロックに応じてオン・オフされる第２スイッチと、を有する構成（第１６の構成）にするとよい。

或いは、上記第１５の構成から成る昇圧回路にて、前記定電流動作型昇圧ユニットは、キャパシタと、前記入力電圧点もしくは前段昇圧ユニットの出力端と前記キャパシタの一端との間に接続され、第１クロックに応じてオン・オフされる第１スイッチと、前記キャパシタの他端と基準電位点との間に接続され、第１クロックに応じてオン・オフされる第３スイッチ手段と、前記定電流出力端と前記キャパシタの他端との間に接続され、第１クロックとほぼ逆位相の第２クロックに応じてオン・オフされる第２スイッチと、を有する構成（第１７の構成）としてもよい。

また、本発明に係る携帯機器は、入力電圧を出力する電池電源と、上記第１〜第１７いずれかの構成から成り、前記入力電圧が入力される昇圧回路と、該昇圧回路からの出力電圧が供給される負荷と、を有して成る構成（第１８の構成）とされている。

本発明によれば、初段の昇圧ユニットに入力電圧Ｖｃｃが入力され、最終段の昇圧ユニットから昇圧された出力電圧Ｖｏｕｔを出力するための昇圧回路において、任意の昇圧ユニットへそれより前段の昇圧ユニットの昇圧された電圧を、入力電圧に代えて入力することで、昇圧ユニットあたりの昇圧電圧レベルを大きくすることができる。これにより、従来のものに比して、所要の出力電圧Ｖｏｕｔを得るための昇圧ユニット数が少なくなるから、フライングキャパシタの個数を削減できる。したがって、この昇圧回路がＩＣに作り込まれる場合に、ＩＣを小型化できる。また、フライングキャパシタをＩＣの外付けとする場合には、外付けされるチップキャパシタ数が少なくなるから、基板面積を小さくすることが可能となり、取り付け作業の負担も軽減できる。

また、初段の昇圧ユニットを入力定電流によって昇圧動作が行われる定電流動作型とすることによって、昇圧ユニットへは入力定電流Ｉｓ１が供給されるから、起動時の突入電流は制限される。したがって、電池などの電源に負担をかけることが少ないし、また、その電源電圧の変動を抑制することができる。

また、本発明によれば、チャージポンプ式昇圧回路等の昇圧回路の出力電圧Ｖｏｕｔが所定電圧Ｖｏ１に達しないときには、所定の入力定電流Ｉｓ１で昇圧動作を行わせるとともに、出力電圧Ｖｏｕｔが所定電圧Ｖｏ１を超えるときには、入力定電流Ｉｓ１を停止させる。これにより、所定の入力定電流によって昇圧動作が行われ、所定レベルの出力電圧を安定して出力することができる。

また、チャージポンプユニット等の昇圧ユニットへは、入力定電流Ｉｓ１が供給されるから、起動時の突入電流が発生することはない。したがって、電池などの電源に負担をかけることが少ないし、また、その電源電圧の変動を抑制することができる。

また、出力電圧Ｖｏｕｔが低いときは小さい入力定電流Ｉｓ２を供給し、出力電圧Ｖｏｕｔが所定レベルに至ったときに大きい入力定電流Ｉｓ１をするように自動的に切り替える構成とすれば、電流増加分が時間的に分散されるから、電池などの電源への負担をより小さくできる。

また、チャージポンプ式昇圧回路等の昇圧回路の起動時に、所定時間だけ小さい定電流を供給し、その後所定の大きい定電流を供給する構成とすれば、出力電圧Ｖｏｕｔが所定レベルＶｏ１に達するまでの時間は長くなるが、電源への負担を一層小さくでき、且つ、定常動作時には、電流供給能力は大きいので、出力電圧の変動に対する応答能力を高めることができる。

また、その昇圧回路が多段の昇圧ユニットを有する場合に、少なくともその内の１つの昇圧ユニットに定電流動作のものを用いることにより、定電圧制御を行うことができる。

本発明に係るチャージポンプ式昇圧回路を用いた携帯機器の概略構成を示す図である。 第１実施形態の昇圧回路１００Ａを示す図である。 第１実施形態で用いられるクロックのタイミングを示す図である。 第２実施形態の昇圧回路１００Ｂを示す図である。 第３実施形態の昇圧回路１００Ｃを示す図である。 第３実施形態の昇圧回路１００Ｃにおける出力電圧−入力定電流の特性図である。 第３実施形態の昇圧回路１００Ｃにおける定電流制御回路２０の具体的構成例を示す図である。 第４実施形態の昇圧回路１００Ｄを示す図である。 第５実施形態の昇圧回路１００Ｅを示す図である。 第６実施形態の昇圧回路１００Ｆにおける出力電圧−入力定電流の特性図である。 第６実施形態の昇圧回路１００Ｆにおける定電流制御回路２０の具体的構成例を示す図である。 第７実施形態の昇圧回路１００Ｇにおける定電流制御回路２０の具体的構成例を示す図である。 第８実施形態の昇圧回路１００Ｈを示す図である。 第９実施形態の昇圧回路１００Ｉを示す図である。 第１０実施形態の昇圧回路１００Ｊを示す図である。

符号の説明

１００、１００Ａ〜１００Ｊ チャージポンプ式昇圧回路
ＢＡＴ 電池電源
１０ カレントミラー回路
１１、１２ ＰＭＯＳ
２０ 定電流制御回路
２１、２２、２３ 分圧用抵抗器
２４ 差動増幅回路
２６ 電流可変型定電流源回路
３０、４０、５０、６０ チャージポンプユニット
ＳＡ１１〜ＳＡ４２、ＳＢ１１〜ＳＢ４２ スイッチ
Ｃ１、Ｃ２、Ｃ３、Ｃ４ フライングキャパシタ
Ｃｏ 出力用キャパシタ
Ｖｃｃ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｒｅｇ 調整電圧
Ｖｒｅｆ 基準電圧
Ｖｄｅｔ１ 第１検出電圧
Ｖｄｅｔ２ 第２検出電圧
Ｉｏ 出力電流
Ｉｒｅｆ 基準定電流
Ｉｒ１ 第１基準電流
Ｉｒ２ 第２基準電流
Ｉｓｉｎｋ 入力定電流
Ｉｓ１ 第１入力定電流
Ｉｓ２ 第２入力定電流
ＣＬＫ１、ＣＬＫ２ クロック
ＳＴ 動作信号

以下、本発明の昇圧回路、及び、これを用いた携帯機器の実施形態について、図を参照して説明する。

図１は、本発明に係るチャージポンプ式昇圧回路を用いた携帯機器の概略構成を示す図である。

図１において、チャージポンプ式昇圧回路１００は、電池電源ＢＡＴから入力電圧Ｖｃｃが入力され、その入力電圧Ｖｃｃを所定レベルの出力電圧Ｖｏｕｔに昇圧する。

その出力電圧Ｖｏｕｔは、負荷装置、例えば、ＣＣＤ（電荷結合素子）等を用いた撮像回路３００やディジタルシグナルプロセッサ４００に動作電圧として供給される。この例では、出力電圧Ｖｏｕｔは、撮像回路３００のインターフェース回路３１０とディジタルシグナルプロセッサ４００のインターフェース回路４１０とに供給されている。これは、単なる例示であり、これに限るものではない。

また、出力電圧Ｖｏｕｔと異なる電圧を必要とする負荷装置、例えばディジタルシグナルプロセッサ４００内のアナログ・ディジタル変換器４２０には、レギュレータ２００を用いて、出力電圧Ｖｏｕｔを調整した調整電圧Ｖｒｅｇを供給する。

図２は、昇圧回路１００の第１実施形態（以下では、昇圧回路１００Ａと符号する）を示す図である。なお、図２では、入力電圧Ｖｃｃを５倍に昇圧した出力電圧Ｖｏｕｔを発生する構成を例に挙げて説明を行う。

また、図３は、昇圧回路１００Ａで用いられるクロックのタイミングを示す図である。なお、本図に示すクロックＣＬＫ１、ＣＬＫ２のタイミングについては、後述するその他の実施形態においても同様である。

図２に示す通り、本実施形態の昇圧回路１００Ａは、その昇圧ユニットとして、初段〜第３段のチャージポンプユニット３０〜５０が順次従属接続されて成る。

チャージポンプユニット３０、４０、５０は、基本的に同様の構成を有している。その具体的な構成を、初段のチャージポンプユニット３０についてみると、フライングキャパシタＣ１と、このキャパシタＣ１の一端と第１入力端との間に接続される第１スイッチＳＡ１１と、そのキャパシタＣ１の一端と次段チャージポンプユニット４０の第１入力端に接続される出力端と、そのキャパシタＣ１の他端と第２入力端との間に接続される第２スイッチＳＢ１１と、そのキャパシタＣ１の他端と基準電位点であるグランドとの間に接続される第３スイッチＳＡ１２と、を有している。

第２段のチャージポンプユニット４０や、最終段のチャージポンプユニット５０では、キャパシタの符号がＣ２及びＣ３となっており、また、第１〜第３スイッチの符号がＳＢ２１、ＳＡ２１、ＳＢ２２、及び、ＳＡ３１、ＳＢ３１、ＳＡ３２となっている。

また、最終段のチャージポンプユニット５０では、キャパシタＣ３の一端と出力電圧点との間に接続され、第２クロックＣＬＫ２に応じてオン・オフされる第４スイッチＳＢ３２を設けている。この第４スイッチＳＢ３２は、出力用キャパシタＣｏからの逆流を防止するものである。したがって、第４スイッチは最終段のチャージポンプユニットのみに設けられる。言い換えれば、この第４スイッチは、最終段のチャージポンプユニットの外部で、出力用キャパシタＣｏの入力側に設けられていればよい。

初段を含む奇数段のチャージポンプユニット３０、５０において、第１スイッチＳＡ１１、ＳＡ３１、及び、第３スイッチＳＡ１２、ＳＡ３２は、第１クロックＣＬＫ１に応じてオン・オフされ、第２スイッチＳＢ１１、ＳＢ３１は、第１クロックとほぼ逆位相の第２クロックＣＬＫ２に応じてオン・オフされる。また、偶数段のチャージポンプユニット４０において、第１スイッチＳＢ２１及び第３スイッチＳＢ２２は、第２クロックＣＬＫ２に応じてオン・オフされ、第２スイッチＳＡ２１は、第１クロックＣＬＫ１に応じてオン・オフされる。

第１クロックＣＬＫ１と第２クロックＣＬＫ２は、図３に示されるように、ほぼ逆位相の状態で発生される２相クロックである。或いは、互いにオンしないような期間を設けたクロックでも良い。

初段のチャージポンプユニット３０の第１入力端と第２入力端、及び、第２段のチャージポンプユニット４０の第２入力端は、入力電圧点に接続され、入力電圧Ｖｃｃが入力される。初段のチャージポンプユニット３０を除く奇数段のチャージポンプユニット（本図の場合は、最終段のチャージポンプユニット５０）の第２入力端子は、当該チャージポンプユニットより前段且つ奇数段チャージポンプユニット（本図の場合は、初段のチャージポンプユニット３０）の出力端に接続される。したがって、チャージポンプユニット３０の出力端は、次段のチャージポンプユニット４０の第１入力端、及び、最終段のチャージポンプユニット５０の第２入力端子に接続される。

また、チャージポンプユニットが４つ以上従属接続されている場合には、第２段のチャージポンプユニット４０を除く偶数段のチャージポンプユニット（但し、図２では、チャージポンプユニットは３つであるので存在しない）の第２入力端子は、当該チャージポンプユニットより前段且つ偶数段チャージポンプユニットの出力端に接続される。したがって、チャージポンプユニット４０の出力端は、次段のチャージポンプユニット５０の第１入力端、及び、第４段のチャージポンプユニット（もし、設けられていれば）の第２入力端子に接続される。

チャージポンプユニット５０の第２入力端子は、チャージポンプユニット３０の出力端に接続されるから、その出力端の電圧である「２×Ｖｃｃ」がチャージポンプユニット５０の昇圧動作に利用される。これにより、フライングコンデンサＣ１〜Ｃ３と出力用キャパシタＣｏの４個のキャパシタを用いて、出力電圧Ｖｏｕｔとして５倍の昇圧電圧「Ｖｃｃ×５」を得ることができる。したがって、本発明の第１実施形態では、５個のキャパシタを要した従来のチャージポンプ式昇圧回路よりも、少ないキャパシタ数で、所要の電圧を発生させることができる。

この昇圧回路１００Ａの出力電圧点に接続された出力用キャパシタＣｏが出力電圧Ｖｏｕｔに充電される。この出力電圧Ｖｏｕｔが負荷に動作電圧として出力されるとともに、負荷の要求に応じた出力電流Ｉｏが出力される。

上記の第１実施形態においては、チャージポンプユニット３０のキャパシタＣ１に充電された電荷が、チャージポンプユニット４０及びチャージポンプユニット５０に供給される。したがって、キャパシタＣ１のキャパシタンスは、キャパシタＣ２、Ｃ３のキャパシタンスよりも大きくすることが良い。即ち、複数のチャージポンプユニットに、充電された電荷を供給するキャパシタ（例えばＣ１）は、他のキャパシタ（例えばＣ２、Ｃ３）よりも大きいキャパシタンスのものを用いることがよい。この点は、後述するその他の実施形態においても同様である。

図４は、昇圧回路１００の第２実施形態（以下では、昇圧回路１００Ｂと符号する）を示す図である。なお、図４では、入力電圧Ｖｃｃを８倍に昇圧した出力電圧Ｖｏｕｔを発生する構成を例に挙げて説明を行う。

図４に示すように、本実施形態の昇圧回路１００Ｂは、その昇圧ユニットとして、４つのチャージポンプユニット３０〜６０を従属接続している。なお、図４の第２実施形態では、従属接続されるチャージポンプユニットの数が多くなっているが、基本的な構成は、先述の第１実施形態と同様である。

図４において、チャージポンプユニット６０が最終段ユニットである。したがって、チャージポンプユニット６０に、キャパシタＣ４の一端と出力電圧点との間に接続され、第１クロックＣＬＫ１に応じてオン・オフされる第４スイッチＳＡ４２を設けている。最終段のチャージポンプユニット６０では、キャパシタの符号がＣ４となっており、また、第１〜第３スイッチの符号がＳＢ４１、ＳＡ４１、ＳＢ４２となっている。

また、チャージポンプユニットが４つ従属接続されているから、第２段のチャージポンプユニット４０を除く偶数段である第４段のチャージポンプユニット６０の第２入力端子は、当該チャージポンプユニットより前段且つ偶数段チャージポンプユニットであるチャージポンプユニット４０の出力端に接続される。

この図４では、チャージポンプユニット５０の第２入力端子は、チャージポンプユニット３０の出力端に接続されるから、その出力端の電圧である「２×Ｖｃｃ」がチャージポンプユニット５０の昇圧動作に利用される。したがって、チャージポンプユニット５０の出力端からは、入力電圧Ｖｃｃを５倍に昇圧した昇圧電圧「５×Ｖｃｃ」が出力される。

そして、チャージポンプユニット６０の第２入力端子は、チャージポンプユニット４０の出力端に接続されるから、その出力端の電圧である「３×Ｖｃｃ」がチャージポンプユニット６０の昇圧動作に利用される。したがって、チャージポンプユニット６０の出力端からは、入力電圧Ｖｃｃを８倍に昇圧した昇圧電圧「８×Ｖｃｃ」が出力される。

これにより、フライングコンデンサＣ１〜Ｃ４と出力用キャパシタＣｏの５個のキャパシタを用いて、出力電圧Ｖｏｕｔとして８倍の昇圧電圧「Ｖｃｃ×８」を得ることができる。したがって、本発明の第２実施形態では、８個のキャパシタを要した従来のチャージポンプ式昇圧回路よりも、さらに少ないキャパシタ数で、所要の８倍昇圧された高電圧を発生させることができる。

上記したように、本発明の第１、第２実施形態では、任意のチャージポンプユニット５０、６０の第２入力端を、昇圧動作が可能なように当該チャージポンプユニットよりも前段のチャージポンプユニット３０、４０の出力端に接続し、任意のチャージポンプユニット以外のチャージポンプユニット３０、４０の第２入力端を所定電位点（例えば、入力電位点）に接続する。

即ち、任意のチャージポンプユニット５０、６０へ、それより前段のチャージポンプユニット３０、４０から出力される昇圧された電圧を、入力電圧Ｖｃｃに代えて入力して、チャージポンプユニットあたりの昇圧電圧幅を大きくする。これにより、従来のものに比して、所要の出力電圧Ｖｏｕｔを得るためのチャージポンプユニット数が少なくなる。よって、フライングキャパシタの個数も削減できる。

したがって、この昇圧回路１００ＢがＩＣに作り込まれる場合には、ＩＣを小型化できる。また、フライングキャパシタＣ１〜Ｃ４をＩＣの外付けとする場合には、外付けされるチップキャパシタ数が少なくなるから、基板面積を小さくでき、取り付け作業の負担も軽減できる。

図５は、昇圧回路１００の第３実施形態（以下では、昇圧回路１００Ｃと符号する）を示す図である。本図に示すように、昇圧回路１００Ｃは、図２の第１実施形態と比べて、初段のチャージポンプユニット３０を電流動作型チャージポンプユニット３０としたものである。また、昇圧回路１００Ｃは、出力電圧Ｖｏｕｔを所定の定電圧に制御する構成を有している。なお、チャージポンプユニット４０、５０は、図２と同様である。

図５において、カレントミラー回路１０は、ゲートとドレインが接続されたＰ型ＭＯＳトランジスタ（以下、ＰＭＯＳ）１１と、ゲートがＰＭＯＳ１１のゲートに接続されたＰＭＯＳ１２とを有している。ＰＭＯＳ１１とＰＭＯＳ１２との間のカレントミラー比は、１：Ｎである。このカレントミラー比は、任意の値を採り得るが、例えば、数１０〜数１００でよい。

ＰＭＯＳ１１に基準定電流Ｉｒｅｆが流れるとき、ＰＭＯＳ１２には、そのＮ倍の入力定電流Ｉｓｉｎｋが流れ得る。

この入力定電流Ｉｓｉｎｋが、初段のチャージポンプユニットである電流動作型チャージポンプユニット３０に供給される。この電流動作型チャージポンプユニット３０では、入力定電流Ｉｓｉｎｋによって昇圧動作が行われ、昇圧された電圧がその出力端から、チャージポンプユニット４０の第１入力端及びチャージポンプユニット５０の第２入力端へ出力される。

その昇圧回路１００Ｃの出力電圧点に接続された出力用キャパシタＣｏが出力電圧Ｖｏｕｔに充電される。この出力電圧Ｖｏｕｔが負荷に動作電圧として出力されるとともに、負荷の要求に応じた出力電流Ｉｏが出力される。

電流動作型チャージポンプユニット３０の第１入力端と第２入力端に、カレントミラー回路１０の定電流出力端からの入力定電流Ｉｓｉｎｋが入力される。

定電流制御回路２０では、出力電圧Ｖｏｕｔを抵抗器２１（抵抗値Ｒ１）と抵抗器２２（抵抗値Ｒ２）で分圧して、出力電圧Ｖｏｕｔに応じた第１検出電圧Ｖｄｅｔ１を得る。差動増幅回路２４は、第１検出電圧Ｖｄｅｔ１と基準電圧Ｖｒｅｆとを２入力とし、動作信号ＳＴが入力されているときに動作する。差動増幅回路２４は、その２入力を差動増幅し、差動出力を発生する。この差動増幅回路２４は、比較回路としてもよい。また、動作信号ＳＴは、差動増幅回路２４に入力されることとしているが、動作信号ＳＴに応じて定電流制御回路２０の動作が制御できるように、定電流制御回路２０に入力されればよい。

差動増幅回路２４の出力に応じて、電流可変型定電流源回路２６の電流値、即ち基準定電流Ｉｒｅｆを調整する。電流可変型定電流源回路２６は、第１検出電圧Ｖｄｅｔ１が基準電圧Ｖｒｅｆに達していないときには、基準定電流Ｉｒｅｆとして第１基準電流Ｉｒ１を生成する。また、第１検出電圧Ｖｄｅｔ１が基準電圧Ｖｒｅｆに近づくに連れて基準定電流Ｉｒｅｆは減少し、第１検出電圧Ｖｄｅｔ１が基準電圧Ｖｒｅｆを超えるときは基準定電流Ｉｒｅｆを停止する。定電流制御回路２０は、以上のように、第１検出電圧Ｖｄｅｔ１、即ち出力電圧Ｖｏｕｔのレベルに応じて基準定電流Ｉｒｅｆを調整する。

この第３実施形態のチャージポンプ回路１００Ｃの動作を、図６の出力電圧Ｖｏｕｔ−入力定電流Ｉｓｉｎｋの特性図をも参照して説明する。

出力電圧Ｖｏｕｔがゼロの状態から、昇圧回路１００Ｃが動作する場合を想定する。まず、動作信号ＳＴが発生されると、定電流制御回路２０が動作を開始する。この定電流制御回路２０の動作開始と同時に図示しないクロック発生器が動作を開始して、第１、第２クロックＣＬＫ１、ＣＬＫ２を発生する。

定電流制御回路２０が動作を開始すると、差動増幅回路２４は第１検出電圧Ｖｄｅｔ１と基準電圧Ｖｒｅｆとを差動増幅する。動作開始時には、第１検出電圧Ｖｄｅｔ１は基準電圧Ｖｒｅｆより低いから、差動増幅回路２４からは大きい差動出力が発生される。これにより、電流可変型定電流源回路２６は、基準定電流Ｉｒｅｆとして所定の第１基準電流Ｉｒ１を生成する。

カレントミラー回路１０では、第１基準電流Ｉｒ１がカレントミラー比のＮ倍に増幅された第１入力定電流Ｉｓ１が生成される。この第１入力定電流Ｉｓ１が、カレントミラー回路１０から、チャージポンプユニット３０へ出力される。

チャージポンプユニット３０では、第１、第３スイッチＳＡ１１、ＳＡ１２が第１クロックＣＬＫ１によってオン・オフされ、第２スイッチＳＢ１１が第２クロックＣＬＫ２によってオン・オフされている。第１、第３スイッチＳＡ１１、ＳＡ１２と第２スイッチＳＢ１１とは、互いに逆のオン／オフ状態にある。

第１、第３スイッチＳＡ１１、ＳＡ１２がオンのとき、キャパシタＣ１は、第１スイッチＳＡ１１−キャパシタＣ１−第３スイッチＳＡ１２の第１経路を通って流れる第１入力定電流Ｉｓ１により、そのオン期間Ｔだけ図示のような極性に定電流で充電される。このとき、キャパシタＣ１の充電電圧は、［第１入力定電流Ｉｓ１×オン期間Ｔ／キャパシタＣ１のキャパシタンス」となる。

次に、第２スイッチＳＢ１１がオンのときには、第２スイッチＳＢ１１−キャパシタＣ１−出力端の第２経路を通って第１入力定電流Ｉｓ１により定電流で昇圧動作が行われ、図示のような極性に充電される。

このとき、チャージポンプユニット３０へは第１入力定電流Ｉｓ１が供給されるから、従来構成と異なり、起動時においても突入電流が生じることはない。したがって、電池電源ＢＡＴなどの電源に負担をかけることが少ないし、また、その電源電圧Ｖｃｃの変動を抑制することができる。

この第１経路による定電流充電と第２経路による定電流昇圧が、第１、第２クロックＣＬＫ１、ＣＬＫ２によって繰り返して行われる。そして、チャージポンプユニット４０、５０でさらに昇圧されて、出力電圧Ｖｏｕｔは次第に上昇していく。

チャージポンプユニット３０での定電流充電及び定電流昇圧は、第１入力定電流Ｉｓ１で行われるから、従来構成と異なり、出力電圧Ｖｏｕｔがかなり高くなった状況においても、充電速度及び昇圧速度は低下しない。

出力電圧Ｖｏｕｔが、目標電圧である第１出力電圧Ｖｏ１に近づいてくると、差動増幅回路２４の差動出力は小さくなり、基準定電流Ｉｒｅｆが第１基準電流Ｉｒ１からゼロに向けて減少してくる。そして、出力電圧Ｖｏｕｔが、第１出力電圧Ｖｏ１に達したり、それより大きくなると、差動増幅回路２４の差動出力はゼロあるいは負になり、基準定電流Ｉｒｅｆはゼロになる。したがって、入力定電流Ｉｓｉｎｋもゼロになり、昇圧回路１００Ｃの昇圧作用は休止状態になる。

この休止状態においても、動作信号ＳＴは発生されているから、定電流制御回路２０は動作状態にあり、また、第１、第２クロックＣＬＫ１、ＣＬＫ２も発生されているから、各スイッチもオン・オフを交互に繰り返している。

したがって、負荷に出力電流Ｉｏが供給されることによって、出力電圧Ｖｏｕｔが第１出力電圧Ｖｏ１より低下すると、昇圧回路１００Ｃの昇圧作用は直ちに再開される。

このように、昇圧回路１００Ｃは、所定入力定電流によって昇圧動作が行われ、昇圧作用の休止、再開を繰り返しつつ、出力電圧Ｖｏｕｔが第１出力電圧Ｖｏ１の近傍のレベルに維持される。

なお、差動増幅回路２４にヒステリシス特性を持たせて、昇圧作用の休止、再開の頻度を少なくするようにしても良い。

また、図５においては、出力電圧Ｖｏｕｔを定電圧に制御するように構成しているが、定電圧制御を行わないようにしても良い。定電圧制御を行わない場合には、単に基準定電流Ｉｒｅｆを流したり、停止させることで良い。具体的には、例えば、動作信号ＳＴで電流可変型定電流源回路２６の動作をオンあるいはオフにコントロールすることでよい。

図７は、図５における定電流制御回路２０の具体構成例を、カレントミラー回路１０とともに示す図である。

図７において、入力電圧点（電源電圧点）とグランド間に、ゲートとドレインが接続されたＰＭＯＳ２４１と、動作信号ＳＴによってオンあるいはオフに制御され、オン時に定電流Ｉ００を流す定電流源回路２４０とが直列に接続される。ＰＭＯＳ２４１とソース及びゲートが相互に接続され、カレントミラー比が１：Ｍ１（例えば、Ｍ１は１０）のＰＭＯＳ２４２を設ける。

そのＰＭＯＳ２４２のドレインとグランド間に、ＰＭＯＳ２４３とドレインとゲートが接続されたＮ型ＭＯＳトランジスタ（以下、ＮＭＯＳ）２４４とが直列に接続され、またＰＭＯＳ２４５とＮＭＯＳ２４６とが直列に接続されている。そして、ＰＭＯＳ２４３のゲートに第１検出電圧Ｖｄｅｔ１が印加され、ＰＭＯＳ２４５のゲートに基準電圧Ｖｒｅｆが印加される。このＰＭＯＳ２４３、ＮＭＯＳ２４４、ＰＭＯＳ２４５、ＮＭＯＳ２４６により、第１差動増幅回路が構成されている。

電源電圧点とグランド間に、ゲートとドレインが接続されたＰＭＯＳ２６２とゲートがＮＭＯＳ２４６のゲートに接続されたＮＭＯＳ２６１とが直列に接続され、またゲートがＰＭＯＳ２６２のゲートに接続されたＰＭＯＳ２６４とゲートがＮＭＯＳ２４４のゲートに接続されたＮＭＯＳ２６３とが直列に接続されている。ＰＭＯＳ２６２とＰＭＯＳ２６４とのカレントミラー比は、１：１とされている。また、ＮＭＯＳ２４６とＮＭＯＳ２６１とのカレントミラー比及びＮＭＯＳ２４４とＮＭＯＳ２６３とのカレントミラー比は、それぞれ１：１とされている。

ＰＭＯＳ２６４とＮＭＯＳ２６３との直列接続点と電源電圧点との間に ゲートとドレインとが接続されたＰＭＯＳ２６５を設ける。また、電源電圧点とグランド間に、ゲートがＰＭＯＳ２６５のゲートに接続されたＰＭＯＳ２６６とドレインとゲートが接続されたＮＭＯＳ２６７とが直列に接続されている。ＰＭＯＳ２６５とＰＭＯＳ２６６とのカレントミラー比は、１：Ｍ３（例えば、Ｍ３は５０）とされている。

カレントミラー回路１０のＰＭＯＳ１１のドレインとグランド間に、ゲートがＮＭＯＳ２６７のゲートに接続されたＮＭＯＳ２６８が設けられている。ＮＭＯＳ２６７とＮＭＯＳ２６８とのカレントミラー比は、１：１とされている。

この図７の定電流制御回路２０において、図５、図６で説明したと同様の制御動作が行われる。即ち、動作信号ＳＴが発生される（即ち、Ｈレベルになる）と、定電流制御回路２０は動作を開始する。第１差動増幅回路で第１検出電圧Ｖｄｅｔ１と基準電圧Ｖｒｅｆとが差動増幅されて、その差動増幅の結果に従って基準定電流Ｉｒｅｆが調整される。

図８は、昇圧回路１００の第４実施形態（以下では、昇圧回路１００Ｄと符号する）を示す図である。本実施形態の昇圧回路１００Ｄは、入力電圧Ｖｃｃより絶対値において高い負電圧に昇圧された出力電圧Ｖｏｕｔを出力するものである。

この図８では、第２実施形態の図４と比較して、各チャージポンプユニット３０〜６０において、図４ではグランドに接続されている箇所を図８では入力電位点に接続していること、及び、図４では入力電位点に接続されている箇所を図８ではグランドに接続していることが異なっている。

このように、本実施形態の昇圧回路１００Ｄでは、第１、第２実施形態における基準電位点を入力電圧の電位点とし、且つ、所定電位点をグランド電位点としている。このように、接続点の電位を、入力電圧の電位点とグランドとに、単に変更することによって、入力電圧Ｖｃｃを正の昇圧電圧Ｖｏｕｔを発生することに代えて、負の昇圧電圧を発生することができる。

図９は、昇圧回路１００の第５実施形態（以下では、昇圧回路１００Ｅと符号する）を示す図である。本図に示すように、本実施形態の昇圧回路１００Ｅは、昇圧ユニットとして、電流動作型チャージポンプユニット３０を有するという点で、第３実施形態と同様の構成であるが、その昇圧ユニットが多段従属接続されていないという点で、第１〜第４実施形態とは異なる。

電流動作型チャージポンプユニット３０は、フライング用のキャパシタＣ１と、カレントミラー回路１０の入力定電流Ｉｓｉｎｋが出力される定電流出力端とキャパシタＣ１の一端との間に接続され、第１クロックＣＬＫ１に応じてオン・オフされる第１スイッチＳＡ１１と、キャパシタＣ１の他端と基準電位点（例えば、グランド）との間に接続され、第１クロックＣＬＫ１に応じてオン・オフされる第３スイッチＳＡ１２と、入力定電流Ｉｓｉｎｋが出力される定電流出力端とキャパシタＣ１の他端との間に接続され、第１クロックＣＬＫ１とほぼ逆位相の第２クロックＣＬＫ２に応じてオン・オフされる第２スイッチＳＢ１１とを有している。

また、キャパシタＣ１の一端と出力電圧点との間に接続され、第２クロックＣＬＫ２に応じてオン・オフされる第４スイッチＳＢ１２を設けている。この第４スイッチＳＢ１２は、出力用キャパシタＣｏからの逆流を防止するものである。したがって、チャージポンプユニットが、多段に従属接続される場合には、第４スイッチは最終段のチャージポンプユニットのみに設けられる。言い換えれば、この第４スイッチは、最終段のチャージポンプユニットの外部で、出力用キャパシタＣｏの入力側に設けられていればよい。

なお、カレントミラー回路１０及び定電流制御回路２０の回路構成及び動作、並びに、出力電圧Ｖｏｕｔ−入力定電流Ｉｓｉｎｋの特性については、図５〜図７を参照して詳述した第３実施形態と同様であり、本実施形態のチャージポンプユニット３０でも、入力定電流Ｉｓｉｎｋによって昇圧動作が行われ、昇圧された電圧が出力される。そして、その昇圧された電圧によって、出力電圧点に接続された出力用キャパシタＣｏが出力電圧Ｖｏｕｔに充電される。この出力電圧Ｖｏｕｔが負荷に動作電圧として出力されるとともに、負荷の要求に応じた出力電流Ｉｏが出力される。

このように、本実施形態の昇圧回路１００Ｅは、出力電圧Ｖｏｕｔに応じた第１検出電圧Ｖｄｅｔ１が基準電圧Ｖｒｅｆに達しないときは基準定電流Ｉｒｅｆとして第１基準電流Ｉｒ１を発生し、第１検出電圧Ｖｄｅｔ１が基準電圧Ｖｒｅｆを超えるときは基準定電流Ｉｒｅｆを停止する定電流制御回路２０と、基準定電流Ｉｒｅｆに応じた入力定電流Ｉｓｉｎｋによって昇圧動作が行われる少なくとも１つの定電流動作型昇圧ユニット３０を有する構成とされている。このような構成であれば、所定の入力定電流Ｉｓｉｎｋによって昇圧動作が行われ、所定レベルの出力電圧Ｖｏｕｔを安定して出力することができる。

また、チャージポンプユニット３０へは、所定の入力定電流Ｉｓｉｎｋ（第１入力定電流Ｉｓ１）が供給されるから、起動時の突入電流が生じることはない。したがって、電池電源ＢＡＴなどの電源に負担をかけることが少ないし、また、その電源電圧Ｖｃｃの変動を抑制することができる。

次に、昇圧回路１００の第６実施形態（以下では、昇圧回路１００Ｆと符号する）について説明する。なお、本実施形態の昇圧回路１００Ｆは、先出の第５実施形態とほぼ同様の構成から成り、定電流制御回路２０の構成を変更することで、入力定電流Ｉｓｉｎｋの増加量を少なくして、図１０に示されるような出力電圧Ｖｏｕｔ−入力定電流Ｉｓｉｎｋの特性を持たせた構成とした点に特徴を有している。

図１０の特性を得るべく、定電流制御回路２０では、先述の第１検出電圧Ｖｄｅｔ１のほか、出力電圧Ｖｏｕｔに応じて変動し、且つ、第１検出電圧Ｖｄｅｔ１よりも高い第２検出電圧Ｖｄｅｔ２が用いられる。この第２検出電圧Ｖｄｅｔ２は、出力電圧Ｖｏｕｔが第１出力電圧Ｖｏ１よりも低い所定の第２出力電圧Ｖｏ２に達したときに、基準電圧Ｖｒｅｆと等しくなるように設定されている。

この第２検出電圧Ｖｄｅｔ２が基準電圧Ｖｒｅｆに達しないときには、基準定電流Ｉｒｅｆとして第１基準電流Ｉｒ１より小さい第２基準電流Ｉｒ２を発生している。したがって、この状態においては、入力定電流Ｉｓｉｎｋは、第１入力定電流Ｉｓ１よりも低い第２入力定電流Ｉｓ２となっている。

そして、出力電圧Ｖｏｕｔが第２出力電圧Ｖｏ２になると、第２検出電圧Ｖｄｅｔ２が基準電圧Ｖｒｅｆを超えるから、定電流制御回路２０は第１基準電流Ｉｒ１を発生する。したがって、入力定電流Ｉｓｉｎｋは、第１入力定電流Ｉｓ１に増加する。

このように、出力電圧Ｖｏｕｔが低いときは小さい第２入力定電流Ｉｓ２を供給し、出力電圧Ｖｏｕｔが所定レベルに至ったときに大きい第１入力定電流Ｉｓ１を供給するように自動的に切り替えられる。これにより、電流増加分が、ゼロから第２入力定電流Ｉｓ２へ、及び、第２入力定電流Ｉｓ２から第１入力定電流Ｉｓ１へと、時間的に分散されるから、電池電源ＢＡＴなどの電源への負担をより小さくできる。

図１０の特性を得るための定電流制御回路２０の具体構成例を、図１１にカレントミラー回路１０とともに示している。

図１１において、図７の構成と異なる点について説明する。図１１では、ゲートとソースがＰＭＯＳ２４２のゲートとソースにそれぞれ接続され、ＰＭＯＳ２４１、ＰＭＯＳ２４２とともにカレントミラー構成に接続されたＰＭＯＳ２５１を設けている。ＰＭＯＳ２４１、ＰＭＯＳ２４２、及びＰＭＯＳ２５１のカレントミラー比は、１：Ｍ１：Ｍ２（例えば、１：１０：７）に設定されている。即ち、Ｍ１＞Ｍ２とされている。

分圧抵抗器２１、２２、２３により、出力電圧Ｖｏｕｔを分圧して、第１検出電圧Ｖｄｅｔ１とともに、第１検出電圧Ｖｄｅｔ１よりも高い第２検出電圧Ｖｄｅｔ２を形成している。第１検出電圧Ｖｄｅｔ１は、先述の第５実施形態と同じ電圧レベルでよい。第２検出電圧Ｖｄｅｔ２は、出力電圧Ｖｏｕｔが変わっても、常に第１検出電圧Ｖｄｅｔ１よりも一定比率だけ高い電圧となる。

また、ＰＭＯＳ２５１のドレインとグランドとの間に、ＰＭＯＳ２５２とドレインとゲートが接続されたＮＭＯＳ２５３とが直列に接続される。また、ＰＭＯＳ２５１のドレインと、ＰＭＯＳ２４５とＮＭＯＳ２４６との直列接続点との間に、ＰＭＯＳ２５４が接続されている。そして、ＰＭＯＳ２５４のゲートに第２検出電圧Ｖｄｅｔ２が印加され、ＰＭＯＳ２５２のゲートに基準電圧Ｖｒｅｆが印加される。このＰＭＯＳ２５２、ＮＭＯＳ２５３、ＰＭＯＳ２５４により、第２差動増幅回路が構成されている。

この図１１の定電流制御回路２０では、基準電圧Ｖｒｅｆと第２検出電圧Ｖｄｅｔ２が第２差動増幅回路で差動増幅される。この差動増幅によって、出力電圧Ｖｏｕｔが第２出力電圧Ｖｏ２より低い間は、ＰＭＯＳ２５１の電流は、ＰＭＯＳ２５４とＮＭＯＳ２４６を流れる。

この状態においては、ＰＭＯＳ２６５に流れる電流は、ＮＭＯＳ２４４に流れる電流とＮＭＯＳ２４６に流れる電流との差、即ちＩ００×（Ｍ１−Ｍ２）になる。

したがって、基準定電流Ｉｒｅｆは、第１基準電流Ｉｒ１より小さい第２基準電流Ｉｒ２になるから、入力定電流Ｉｓｉｎｋも第１入力定電流Ｉｓ１よりも小さい第２入力電流Ｉｓ２になる。この第２入力電流Ｉｓ２が小さくなる程度は、ＰＭＯＳ２４２とＰＭＯＳ２５１のミラー比Ｍ１：Ｍ２によって定まる。

出力電圧Ｖｏｕｔが上昇して、第２検出電圧Ｖｄｅｔ２が基準電圧Ｖｒｅｆを超えるようになると、ＰＭＯＳ２５４はオフし、ＰＭＯＳ２５２がオンする。この状態では、第５実施形態と同じ動作になるから、入力定電流Ｉｓｉｎｋは第１入力定電流Ｉｓ１になる。

次に、昇圧回路１００の第７実施形態（以下では、昇圧回路１００Ｇと符号する）について説明する。なお、本実施形態の昇圧回路１００Ｇは、先出の第６実施形態とほぼ同様の構成から成り、定電流制御回路２０の構成を変更することで、小さい入力定電流Ｉｓｉｎｋ（第２入力定電流Ｉｓ２）によって出力電圧Ｖｏｕｔを第１出力電圧Ｖｏ１まで上昇させた後、その後の負荷変動には大きい入力定電流Ｉｓｉｎｋ（第１入力定電流Ｉｓ１）にて応答させる構成とした点に特徴を有している。

上記の動作を実現するための定電流制御回路２０の具体構成例を、図１２にカレントミラー回路１０とともに示している。

本図に示すように、定電流制御回路２０は、第１検出電圧Ｖｄｅｔ１と基準電圧Ｖｒｅｆとが入力され、それら入力を差動増幅する第１差動増幅回路と、動作信号ＳＴを受けて所定時間τを計測するタイマー回路２６０と、タイマー回路２６０の出力と基準電圧Ｖｒｅｆとが入力され、それら入力を差動増幅する第２差動増幅回路とを有して成る。

そして、第１、第２差動増幅回路の動作に基づき、基準定電流Ｉｒｅｆとして、第１、第２基準電流Ｉｒ１、Ｉｒ２のいずれを発生させるか、あるいは、基準定電流Ｉｒｅｆを停止させるかが決定される。

この図１２において、動作信号ＳＴが発生された後の所定時間τだけＬレベルの出力信号を発生するタイマー回路２６０を設けている。そのタイマー回路２６０の出力信号を第２差動増幅回路のＰＭＯＳ２５４のゲートに供給する。したがって、第７実施形態では、先述の第６実施形態と異なり、第２検出電圧Ｖｄｅｔ２は必要としない。

所定時間τは、出力電圧Ｖｏｕｔが第１出力電圧Ｖｏ１に到達するに十分な時間に設定する。また、所定時間τは、必要に応じて図１０のような特性を得るように、出力電圧Ｖｏｕｔが第１出力電圧Ｖｏ１よりも低い電圧にあるような時間に設定することもできる。

この第７実施形態によれば、出力電圧Ｖｏｕｔが第１出力電圧Ｖｏ１に達するまでの時間は長くなるが、電池電源ＢＡＴへの負担を一層小さくでき、且つ、定常動作時には、電流供給能力は大きいので、出力電圧Ｖｏｕｔの変動に対する応答能力は高くできる。

図１３は、昇圧回路１００の第８実施形態（以下では、昇圧回路１００Ｈと符号する）を示す図である。本図に示すように、本実施形態の昇圧回路１００Ｈは、図９の第５実施形態とほぼ同様の構成から成り、第１スイッチＳＡ１１が、カレントミラー回路１０の出力端ではなく、電源電圧点に接続されている点で、図９の第５実施形態とは異なる。

本実施形態の昇圧回路１００Ｈにおいて、第１、第３スイッチＳＡ１１、ＳＡ１２がオンのとき、キャパシタＣ１は、第１スイッチＳＡ１１−キャパシタＣ１−第３スイッチＳＡ１２の第１経路を介して印加される電源電圧Ｖｃｃにより、そのオン期間Ｔだけ図示のような極性に充電される。

次に、第２、第４スイッチＳＢ１１、ＳＢ１２がオンのときには、第２スイッチＳＢ１１−キャパシタＣ１−第４スイッチＳＢ１２−出力用キャパシタＣｏの第２経路を通って第１入力定電流Ｉｓ１により定電流で昇圧動作が行われて、出力用キャパシタＣｏが図示のような極性に充電される。

この第１経路による定電圧充電と第２経路による定電流昇圧が、第１、第２クロックＣＬＫ１、ＣＬＫ２によって繰り返して行われ、出力電圧Ｖｏｕｔは次第に上昇していく。

出力電圧Ｖｏｕｔが、目標電圧である第１出力電圧Ｖｏ１に近づいてくると、差動増幅回路２４の差動出力は小さくなり、基準定電流Ｉｒｅｆが第１基準電流Ｉｒ１からゼロに向けて減少してくる。そして、出力電圧Ｖｏｕｔが、第１出力電圧Ｖｏ１に達したり、それより大きくなると、差動増幅回路２４の差動出力はゼロ或いは負になり、基準定電流Ｉｒｅｆはゼロになる。この場合、第１経路による定電圧充電のみが行われるだけである。したがって、入力定電流Ｉｓｉｎｋもゼロになり、昇圧回路１００Ｈの昇圧作用は、休止状態になる。

図１４は、昇圧回路１００の第９実施形態（以下では、昇圧回路１００Ｉと符号する）を示す図である。本図に示すように、本実施形態の昇圧回路１００Ｉは、多段のチャージポンプユニットを有している。

本実施形態の昇圧回路１００Ｉでは、その初段のチャージポンプユニットとして、図９の第５実施形態に示した定電流動作型のチャージポンプユニット３０が使用されている。また、定電流動作型のチャージポンプユニット３０の後段に設けるチャージポンプユニットとしては、電圧動作型のチャージポンプユニット４０が使用されている。

また、図１４の変形例として、チャージポンプユニット４０を電流動作型チャージポンプユニットとしても良い。この場合には、図１４において、入力電圧Ｖｃｃに接続されているスイッチＳＡ２１を、図中に破線で示しているようにカレントミラー回路１０の出力端に接続する。この変形例では、チャージポンプユニット３０、４０がともに電流動作型のものとなる。

図１５は、昇圧回路１００の第１０実施形態（以下では昇圧回路１００Ｊと符号する）を示す図である。本図に示すように、本実施形態の昇圧回路１００Ｊも、第９実施形態と同様、多段のチャージポンプユニットを有している。

本実施形態の昇圧回路１００Ｊでは、その初段のチャージポンプユニットとして、電圧動作型のチャージポンプユニット４０が使用されている。また、電圧動作型のチャージポンプユニット４０の後段に設けるチャージポンプユニットとしては、図１３の第８実施形態に示した定電流動作型のチャージポンプユニット３０が使用されている。

これら図１４及び図１５の第９、第１０実施形態におけるように、多段のチャージポンプユニットを有している昇圧回路においても、少なくとも１つのチャージポンプユニットとして電流動作型のものを使用することにより、第５〜第８実施形態と同様に、定電流による昇圧動作と、出力電圧Ｖｏｕｔの定電圧制御を行うことができる。

Claims (7)

1. 入力電圧を昇圧して出力電圧を出力する昇圧回路であって、前記出力電圧に応じた第１検出電圧が基準電圧に達しないときには、基準定電流として第１基準電流を発生し、前記第１検出電圧が前記基準電圧を超えるときには、前記基準定電流を停止する定電流制御回路と、記基準定電流に応じた入力定電流によって昇圧動作が行われる少なくとも１つの定電流動作型昇圧ユニットと、前記基準定電流を所定倍Ｎ（Ｎ＞１）に増幅して前記入力定電流を定電流出力端から前記定電流動作型昇圧ユニットへ流すカレントミラー回路と、を有して成り、
   前記定電流動作型昇圧ユニットは、キャパシタと、前記定電流出力端と前記キャパシタの一端との間に接続され、第１クロックに応じてオン・オフされる第１スイッチと、前記キャパシタの他端と基準電位点との間に接続され、第１クロックに応じてオン・オフされる第３スイッチと、前記定電流出力端と前記キャパシタの他端との間に接続され、第１クロックとほぼ逆位相の第２クロックに応じてオン・オフされる第２スイッチと、を有することを特徴とする昇圧回路。
2. 前記定電流制御回路は、第１検出電圧と前記基準電圧とが入力され、それら入力を差動増幅する第１差動増幅回路を有し、該第１差動増幅回路の動作に基づいて前記基準定電流の発生あるいは停止を決定することを特徴をする請求項１に記載の昇圧回路。
3. 前記定電流制御回路は、さらに、前記出力電圧に応じ且つ第１検出電圧よりも高い第２検出電圧が前記基準電圧に達しないときには、前記基準定電流として第１基準電流よりも小さい第２基準電流を発生し、第２検出電圧が前記基準電圧を超えるときには、第１基準電流を発生することを特徴とする請求項１に記載の昇圧回路。
4. 前記定電流制御回路は、第１検出電圧と前記基準電圧とが入力され、それら入力を差動増幅する第１差動増幅回路と、第２検出電圧と前記基準電圧とが入力され、それら入力を差動増幅する第２差動増幅回路と、を有し、第１、第２差動増幅回路の動作に基づいて前記基準定電流として第１基準電流と第２基準電流のいずれを発生させるか、或いは、前記基準定電流を停止させるかを決定することを特徴をする請求項３に記載の昇圧回路。
5. 前記定電流制御回路は、動作信号を受けて動作を開始するとともに、前記動作信号を受けてから所定時間の経過するまでは前記基準定電流として第１基準電流より小さい第２基準電流を発生し、前記所定時間経過後は第１基準電流を発生することを特徴とする請求項１に記載の昇圧回路。
6. 前記定電流制御回路は、第１検出電圧と前記基準電圧とが入力され、それら入力を差動増幅する第１差動増幅回路と、前記動作信号を受けて前記所定時間を計測するタイマー回路と、前記タイマー回路の出力と前記基準電圧とが入力され、それら入力を差動増幅する第２差動増幅回路と、を有し、第１、第２差動増幅回路の動作に基づいて前記基準定電流として第１基準電流と第２基準電流のいずれを発生させるか、或いは、前記基準定電流を停止させるかを決定することを特徴をする請求項５に記載の昇圧回路。
7. 入力電圧を出力する電池電源と、前記入力電圧が入力される請求項１〜請求項６のいずれかに記載された昇圧回路と、該昇圧回路からの出力電圧が供給される負荷と、を有して成ることを特徴とする携帯機器。

Images