JP2003297632A - マイクロデバイス及びその製造方法 - Google Patents
マイクロデバイス及びその製造方法Info
- Publication number
- JP2003297632A JP2003297632A JP2002102695A JP2002102695A JP2003297632A JP 2003297632 A JP2003297632 A JP 2003297632A JP 2002102695 A JP2002102695 A JP 2002102695A JP 2002102695 A JP2002102695 A JP 2002102695A JP 2003297632 A JP2003297632 A JP 2003297632A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- thin
- coil
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010409 thin film Substances 0.000 claims abstract description 398
- 239000010408 film Substances 0.000 claims abstract description 222
- 230000005291 magnetic effect Effects 0.000 claims abstract description 177
- 238000004804 winding Methods 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims description 232
- 238000000034 method Methods 0.000 claims description 59
- 230000008093 supporting effect Effects 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 5
- 230000005294 ferromagnetic effect Effects 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 116
- 238000010586 diagram Methods 0.000 description 67
- 238000007747 plating Methods 0.000 description 29
- 238000005229 chemical vapour deposition Methods 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 24
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 238000003801 milling Methods 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 230000001976 improved effect Effects 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910003321 CoFe Inorganic materials 0.000 description 5
- 229910015140 FeN Inorganic materials 0.000 description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 5
- 229910017083 AlN Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910019233 CoFeNi Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
- G11B5/313—Disposition of layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3967—Composite structural arrangements of transducers, e.g. inductive write and magnetoresistive read
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/17—Construction or disposition of windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Magnetic Heads (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】コイル周回密度を高め、磁気効率を向上させた
マイクロデバイスを提供する。 【解決手段】薄膜コイル２３を含む。薄膜コイル２３
は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む
巻き姿態を有する。順次に隣接する３つのコイルターン
の中間に位置するコイルターンは、その両側に位置する
２つのコイルターン間に生じる間隔Ａ内に、２つのコイ
ルターンからギャップを隔てて挿入配置されている。ギ
ャップは、軸Ｘの方向で見たギャップ幅αが、無機絶縁
膜２５１の膜厚によって画定され、同方向で見た各コイ
ルターンの幅βよりも小さい。
マイクロデバイスを提供する。 【解決手段】薄膜コイル２３を含む。薄膜コイル２３
は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む
巻き姿態を有する。順次に隣接する３つのコイルターン
の中間に位置するコイルターンは、その両側に位置する
２つのコイルターン間に生じる間隔Ａ内に、２つのコイ
ルターンからギャップを隔てて挿入配置されている。ギ
ャップは、軸Ｘの方向で見たギャップ幅αが、無機絶縁
膜２５１の膜厚によって画定され、同方向で見た各コイ
ルターンの幅βよりも小さい。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロデバイス
及びその製造方法に関する。本発明において、マイクロ
デバイスとは、薄膜磁気ヘッド、薄膜インダクタ、半導
体デバイス、薄膜センサ、薄膜アクチュエータまたはこ
れらを組み込んだ装置を含む。
及びその製造方法に関する。本発明において、マイクロ
デバイスとは、薄膜磁気ヘッド、薄膜インダクタ、半導
体デバイス、薄膜センサ、薄膜アクチュエータまたはこ
れらを組み込んだ装置を含む。
【０００２】
【従来の技術】この種のマイクロデバイスとして、薄膜
磁気ヘッドを例にとると、その内部に備えられる書き込
み素子は、空気ベアリング面（以下ＡＢＳと称する）の
側（前方部と称する）において、第１の磁性層の磁極端
及び第２の磁性層の磁極端を、ギャップ層を介して対向
させ、ＡＢＳとは反対側の後方部において、第１の磁性
層及び第２の磁性層を磁気結合させ、バックギャップを
構成する。バックギャップの周りには、第１の磁性層及
び第２の磁性層の膜面に対して平行で、かつ、ＡＢＳに
対してほぼ直交する平面に、バックギャップを周回する
平面状の薄膜コイルが配置されている。
磁気ヘッドを例にとると、その内部に備えられる書き込
み素子は、空気ベアリング面（以下ＡＢＳと称する）の
側（前方部と称する）において、第１の磁性層の磁極端
及び第２の磁性層の磁極端を、ギャップ層を介して対向
させ、ＡＢＳとは反対側の後方部において、第１の磁性
層及び第２の磁性層を磁気結合させ、バックギャップを
構成する。バックギャップの周りには、第１の磁性層及
び第２の磁性層の膜面に対して平行で、かつ、ＡＢＳに
対してほぼ直交する平面に、バックギャップを周回する
平面状の薄膜コイルが配置されている。
【０００３】この一般的な平面状薄膜コイルを用いた場
合、コイル長が長くならざるを得ない。このため、イン
ピーダンス値の低減、及び、高周波特性の改善に限界を
生じる。
合、コイル長が長くならざるを得ない。このため、イン
ピーダンス値の低減、及び、高周波特性の改善に限界を
生じる。
【０００４】また、従来は、特公昭５６−３６７０６号
に代表されるフレームメッキ法によって薄膜コイルを形
成し、フレームメッキ処理の後にレジストフレームを除
去し、除去されたレジストフレームの底部幅を、隣接コ
イルターン間の間隔として、そのまま利用していた。こ
のため、コイル周回密度、磁気効率の改善、及び、より
一層の小型化等に限界を生じていた。
に代表されるフレームメッキ法によって薄膜コイルを形
成し、フレームメッキ処理の後にレジストフレームを除
去し、除去されたレジストフレームの底部幅を、隣接コ
イルターン間の間隔として、そのまま利用していた。こ
のため、コイル周回密度、磁気効率の改善、及び、より
一層の小型化等に限界を生じていた。
【０００５】特開２００１−９３１１３号公報は、平面
状のコイル構造から、コイル周回軸を９０度変更した垂
直周回構造とし、磁路長の縮小と、渦電流損失の低減と
を可能とし、高周波特性を向上させた薄膜磁気ヘッドを
開示している。
状のコイル構造から、コイル周回軸を９０度変更した垂
直周回構造とし、磁路長の縮小と、渦電流損失の低減と
を可能とし、高周波特性を向上させた薄膜磁気ヘッドを
開示している。
【０００６】しかし、この公知文献に記載された技術の
場合も、メッキ処理の後に除去されるレジストフレーム
の底部幅を、隣接コイルターン間の間隔として、そのま
ま利用していたので、コイル周回密度、磁気効率の改
善、及び、小型化等に限界があった。
場合も、メッキ処理の後に除去されるレジストフレーム
の底部幅を、隣接コイルターン間の間隔として、そのま
ま利用していたので、コイル周回密度、磁気効率の改
善、及び、小型化等に限界があった。
【０００７】
【発明が解決しようとする課題】本発明の課題は、配線
密度を高め、素子密度を向上し得るマイクロデバイス、
特に、半導体デバイスを提供することである。
密度を高め、素子密度を向上し得るマイクロデバイス、
特に、半導体デバイスを提供することである。
【０００８】本発明のもう一つの課題は、必要な起磁力
を確保した上で、コイル長を短縮し、インピーダンス値
を低減させ、高周波特性を改善したマイクロデバイス、
特に、薄膜磁気ヘッド及び薄膜インダクタを提供するこ
とである。
を確保した上で、コイル長を短縮し、インピーダンス値
を低減させ、高周波特性を改善したマイクロデバイス、
特に、薄膜磁気ヘッド及び薄膜インダクタを提供するこ
とである。
【０００９】本発明の更にもう一つの課題は、コイル周
回密度を高め、磁気効率を改善し得るマイクロデバイ
ス、特に、薄膜インダクタまたは薄膜磁気ヘッドを提供
することである。
回密度を高め、磁気効率を改善し得るマイクロデバイ
ス、特に、薄膜インダクタまたは薄膜磁気ヘッドを提供
することである。
【００１０】
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るマイクロデバイスは、薄膜配線を含
む。前記薄膜配線は、支持体表面に複数の薄膜導体を所
定の間隔を隔てて整列することにより、構成されてい
る。
ため、本発明に係るマイクロデバイスは、薄膜配線を含
む。前記薄膜配線は、支持体表面に複数の薄膜導体を所
定の間隔を隔てて整列することにより、構成されてい
る。
【００１１】前記薄膜配線において、順次隣接する３本
の薄膜導体の中間に位置する薄膜導体は、その両側に位
置する２本の薄膜導体間の間隔内にギャップを隔てて挿
入されている。
の薄膜導体の中間に位置する薄膜導体は、その両側に位
置する２本の薄膜導体間の間隔内にギャップを隔てて挿
入されている。
【００１２】前記ギャップのギャップ幅αは、各薄膜導
体の幅βよりも小さく、無機絶縁膜の膜厚によって画定
されている。
体の幅βよりも小さく、無機絶縁膜の膜厚によって画定
されている。
【００１３】本発明では、このマイクロデバイスにおい
て、順次に隣接する３つの薄膜導体の中間に位置する薄
膜導体を、その両側に位置する薄膜導体間に生じる間隔
内に、ギャップを隔てて挿入する。
て、順次に隣接する３つの薄膜導体の中間に位置する薄
膜導体を、その両側に位置する薄膜導体間に生じる間隔
内に、ギャップを隔てて挿入する。
【００１４】この構成によれば、順次に隣接する３つの
薄膜導体を抽出し、その中間の薄膜導体の両側に位置す
る２つの薄膜導体間の間隔を考えたとき、この間隔を、
従来、レジストフレームの底部幅として残っていた隣接
薄膜導体間の間隔に対応させることができる。本発明の
場合、この間隔内に中間の薄膜導体があるので、従来、
レジストフレームの底部幅として残っていた隣接薄膜導
体間の間隔内に、もう一つの薄膜導体をインサートした
インサーション薄膜配線構造が実現される。このインサ
ーション薄膜配線構造の実現により、薄膜配線密度を、
著しく向上させる高め、磁気効率を改善し得る。
薄膜導体を抽出し、その中間の薄膜導体の両側に位置す
る２つの薄膜導体間の間隔を考えたとき、この間隔を、
従来、レジストフレームの底部幅として残っていた隣接
薄膜導体間の間隔に対応させることができる。本発明の
場合、この間隔内に中間の薄膜導体があるので、従来、
レジストフレームの底部幅として残っていた隣接薄膜導
体間の間隔内に、もう一つの薄膜導体をインサートした
インサーション薄膜配線構造が実現される。このインサ
ーション薄膜配線構造の実現により、薄膜配線密度を、
著しく向上させる高め、磁気効率を改善し得る。
【００１５】マイクロデバイスの巻き進む方向で見たギ
ャップ幅αは、同方向で見た各薄膜導体の薄膜導体幅β
よりも小さくなっていて、その寸法は、ギャップ内の無
機絶縁膜の膜厚によって画定されている。無機絶縁膜
は、スパッタまたはＣＶＤ（ケミカル．ベーパ．デポジ
ッション）等によって形成し得る。したがって、これら
の薄膜形成技術の限界まで、ギャップ幅αを微細化し、
薄膜配線密度を高めることができる。
ャップ幅αは、同方向で見た各薄膜導体の薄膜導体幅β
よりも小さくなっていて、その寸法は、ギャップ内の無
機絶縁膜の膜厚によって画定されている。無機絶縁膜
は、スパッタまたはＣＶＤ（ケミカル．ベーパ．デポジ
ッション）等によって形成し得る。したがって、これら
の薄膜形成技術の限界まで、ギャップ幅αを微細化し、
薄膜配線密度を高めることができる。
【００１６】好ましくは、ギャップ幅αは、０．０１〜
０．０５μｍの範囲に設定する。このようなギャップ幅
αを持つ無機絶縁膜は、スパッタまたはＣＶＤで、確実
に形成し得る。また、この範囲であれば、必要な電気絶
縁を確保し得る。
０．０５μｍの範囲に設定する。このようなギャップ幅
αを持つ無機絶縁膜は、スパッタまたはＣＶＤで、確実
に形成し得る。また、この範囲であれば、必要な電気絶
縁を確保し得る。
【００１７】好ましくは、ギャップ幅α、及び、各薄膜
導体幅βは、 （１／３００）≦α／β≦（１／５） を満たす。
導体幅βは、 （１／３００）≦α／β≦（１／５） を満たす。
【００１８】上記条件式において、ギャップ幅αを、
０．０１〜０．０５μｍの範囲に設定した場合、薄膜導
体幅βは０．２５〜３μｍの範囲になる。薄膜導体幅β
が、このような範囲にあれば、本発明の主要な適用例で
ある半導体デバイス、薄膜インダクタ、薄膜磁気ヘッ
ド、薄膜センサ、薄膜アクチュエータまたはこれらを組
み込んだ装置としては、十分である。
０．０１〜０．０５μｍの範囲に設定した場合、薄膜導
体幅βは０．２５〜３μｍの範囲になる。薄膜導体幅β
が、このような範囲にあれば、本発明の主要な適用例で
ある半導体デバイス、薄膜インダクタ、薄膜磁気ヘッ
ド、薄膜センサ、薄膜アクチュエータまたはこれらを組
み込んだ装置としては、十分である。
【００１９】半導体デバイスへの適用においては、上述
した薄膜配線構造が適用される。これにより、配線密度
を高め、素子密度を改善した半導体デバイスを得ること
ができる。
した薄膜配線構造が適用される。これにより、配線密度
を高め、素子密度を改善した半導体デバイスを得ること
ができる。
【００２０】薄膜インダクタへの適用において、薄膜配
線は、薄膜コイルである。前記薄膜コイルは、１つの軸
の周りに周回し、前記軸の方向に巻き進む。
線は、薄膜コイルである。前記薄膜コイルは、１つの軸
の周りに周回し、前記軸の方向に巻き進む。
【００２１】マイクロデバイスの定義によれば、前記薄
膜コイルにおいて、順次に隣接する３つのコイルターン
（薄膜導体）の中間に位置するコイルターンは、その両
側に位置する２つのコイルターン間の間隔内に、前記２
つのコイルターンとの間にギャップを隔てて挿入され
る。前記ギャップは、前記軸の方向で見たギャップ幅α
が、同方向で見た各コイルターンのコイル幅βよりも小
さく、無機絶縁膜の膜厚によって画定される。
膜コイルにおいて、順次に隣接する３つのコイルターン
（薄膜導体）の中間に位置するコイルターンは、その両
側に位置する２つのコイルターン間の間隔内に、前記２
つのコイルターンとの間にギャップを隔てて挿入され
る。前記ギャップは、前記軸の方向で見たギャップ幅α
が、同方向で見た各コイルターンのコイル幅βよりも小
さく、無機絶縁膜の膜厚によって画定される。
【００２２】上述したように、本発明に係る薄膜インダ
クタにおいて、薄膜コイルは、１つの軸の周りに周回
し、軸の方向に巻き進む巻き姿態を有している。この巻
き姿態は、平面状のコイル構造から、コイル周回軸を９
０度変更した垂直周回構造である。従って、垂直周回構
造による利点が得られる。
クタにおいて、薄膜コイルは、１つの軸の周りに周回
し、軸の方向に巻き進む巻き姿態を有している。この巻
き姿態は、平面状のコイル構造から、コイル周回軸を９
０度変更した垂直周回構造である。従って、垂直周回構
造による利点が得られる。
【００２３】本発明では、この薄膜コイルにおいて、順
次に隣接する３つのコイルターンの中間に位置するコイ
ルターンを、その両側に位置するコイルターン間に生じ
る間隔内に、ギャップを隔てて挿入してある。
次に隣接する３つのコイルターンの中間に位置するコイ
ルターンを、その両側に位置するコイルターン間に生じ
る間隔内に、ギャップを隔てて挿入してある。
【００２４】この構成によれば、順次に隣接する３つの
コイルターンを抽出し、その中間のコイルターンの両側
に位置する２つのコイルターン間の間隔を考えたとき、
この間隔を、従来、レジストフレームの底部幅として残
っていた隣接コイルターン間の間隔に対応させることが
できる。本発明の場合、この間隔内に中間のコイルがあ
るので、従来、レジストフレームの底部幅として残って
いた隣接コイルターン間の間隔内に、もう一つのコイル
ターンをインサートしたインサーションコイル構造が実
現される。このため、従来と同じ起磁力を確保した上
で、コイル長を短縮し、インピーダンス値を低減させ、
高周波特性を改善することができる。
コイルターンを抽出し、その中間のコイルターンの両側
に位置する２つのコイルターン間の間隔を考えたとき、
この間隔を、従来、レジストフレームの底部幅として残
っていた隣接コイルターン間の間隔に対応させることが
できる。本発明の場合、この間隔内に中間のコイルがあ
るので、従来、レジストフレームの底部幅として残って
いた隣接コイルターン間の間隔内に、もう一つのコイル
ターンをインサートしたインサーションコイル構造が実
現される。このため、従来と同じ起磁力を確保した上
で、コイル長を短縮し、インピーダンス値を低減させ、
高周波特性を改善することができる。
【００２５】また、インサーションコイル構造の実現に
より、コイル周回密度を高め、磁気効率を改善し得る。
より、コイル周回密度を高め、磁気効率を改善し得る。
【００２６】薄膜コイルの巻き進む方向で見たギャップ
幅αは、同方向で見た各コイルターンのコイル幅βより
も小さくなっていて、その寸法は、ギャップ内の無機絶
縁膜の膜厚によって画定されている。無機絶縁膜は、前
述したように、スパッタまたはＣＶＤ（ケミカル．ベー
パ．デポジッション）等によって形成し得る。したがっ
て、これらの薄膜形成技術の限界まで、ギャップ幅αを
微細化し、コイル周回密度を高めることができる。
幅αは、同方向で見た各コイルターンのコイル幅βより
も小さくなっていて、その寸法は、ギャップ内の無機絶
縁膜の膜厚によって画定されている。無機絶縁膜は、前
述したように、スパッタまたはＣＶＤ（ケミカル．ベー
パ．デポジッション）等によって形成し得る。したがっ
て、これらの薄膜形成技術の限界まで、ギャップ幅αを
微細化し、コイル周回密度を高めることができる。
【００２７】薄膜インダクタの場合は、薄膜コイルがそ
のままインダクタンスを生じる線路として用いられる。
薄膜インダクタは、薄膜コイルとともに、薄膜コアを有
していてもよい。さらに、ギャップ幅αの寸法範囲、ギ
ャップ幅αを画定する無機絶縁膜の形成方法、ギャップ
幅αとコイル幅βとが満たすべき相対関係等は、薄膜配
線構造を持つマイクロデバイスにおいて説明したところ
に従う。
のままインダクタンスを生じる線路として用いられる。
薄膜インダクタは、薄膜コイルとともに、薄膜コアを有
していてもよい。さらに、ギャップ幅αの寸法範囲、ギ
ャップ幅αを画定する無機絶縁膜の形成方法、ギャップ
幅αとコイル幅βとが満たすべき相対関係等は、薄膜配
線構造を持つマイクロデバイスにおいて説明したところ
に従う。
【００２８】薄膜磁気ヘッドへの適用において、本発明
は、書き込み素子の薄膜コイルに適用される。薄膜磁気
ヘッドは読み取り素子を含んでいてもよい。前記読み取
り素子は、巨大磁気抵抗効果素子を含むことができる。
前記巨大磁気抵抗効果素子は、スピンバルブ膜または強
磁性トンネル接合素子の何れかを含むことができる。
は、書き込み素子の薄膜コイルに適用される。薄膜磁気
ヘッドは読み取り素子を含んでいてもよい。前記読み取
り素子は、巨大磁気抵抗効果素子を含むことができる。
前記巨大磁気抵抗効果素子は、スピンバルブ膜または強
磁性トンネル接合素子の何れかを含むことができる。
【００２９】本発明に係る薄膜磁気ヘッドは、勿論、磁
気ヘッド装置及び磁気記録再生装置を実現するのに用い
ることができる。
気ヘッド装置及び磁気記録再生装置を実現するのに用い
ることができる。
【００３０】本発明は、更に、上述したマイクロデバイ
スの製造方法を開示する。本発明に係る製造方法では、
まず、支持体の表面に複数の第１の薄膜導体を第１の間
隔を隔てて整列して形成する。
スの製造方法を開示する。本発明に係る製造方法では、
まず、支持体の表面に複数の第１の薄膜導体を第１の間
隔を隔てて整列して形成する。
【００３１】次に、前記第１の薄膜導体の表面、及び、
前記第１の薄膜導体間に現れる前記支持体の表面を、ほ
ぼ均一な膜厚で覆う第２の無機絶縁膜を形成する。
前記第１の薄膜導体間に現れる前記支持体の表面を、ほ
ぼ均一な膜厚で覆う第２の無機絶縁膜を形成する。
【００３２】次に、前記第１の薄膜導体間に、第２の薄
膜導体を、嵌め込み状態で形成する。
膜導体を、嵌め込み状態で形成する。
【００３３】以上の工程を、基本として含むことによ
り、第１の薄膜導体間に、第２の薄膜導体をインサート
したインサーション構造を実現できる。なお、当然のこ
とであるが、第２の薄膜導体が最外側になる場合は、当
該最外側の第２の薄膜導体はインサーション構造とはな
らない。
り、第１の薄膜導体間に、第２の薄膜導体をインサート
したインサーション構造を実現できる。なお、当然のこ
とであるが、第２の薄膜導体が最外側になる場合は、当
該最外側の第２の薄膜導体はインサーション構造とはな
らない。
【００３４】薄膜コイルを含むマイクロデバイスの場合
は、この後、前記第１の薄膜導体の端部と、前記第２の
薄膜導体の端部とを、一方向に巻き進む薄膜コイルが形
成されるように接続する工程が付加される。薄膜コイル
の形成に当たっては、無機絶縁膜の形成工程、平坦化工
程及び薄膜導体の形成工程等が適宜実行される。
は、この後、前記第１の薄膜導体の端部と、前記第２の
薄膜導体の端部とを、一方向に巻き進む薄膜コイルが形
成されるように接続する工程が付加される。薄膜コイル
の形成に当たっては、無機絶縁膜の形成工程、平坦化工
程及び薄膜導体の形成工程等が適宜実行される。
【００３５】本発明の他の目的、構成及び利点について
は、添付図面を参照して、更に詳しく説明する。図面
は、単なる実施例を示すに過ぎない。
は、添付図面を参照して、更に詳しく説明する。図面
は、単なる実施例を示すに過ぎない。
【００３６】
【発明の実施の形態】１．薄膜配線構造を持つマイクロ
デバイス 図１は本発明に係るマイクロデバイスの平面図、図２は
図１の２−２線に沿った断面図である。図示実施例は、
例えば、半導体デバイスにおける薄膜配線構造に適用し
得るマイクロデバイスを示し、薄膜配線２３と、無機絶
縁膜２５１とを含む。
デバイス 図１は本発明に係るマイクロデバイスの平面図、図２は
図１の２−２線に沿った断面図である。図示実施例は、
例えば、半導体デバイスにおける薄膜配線構造に適用し
得るマイクロデバイスを示し、薄膜配線２３と、無機絶
縁膜２５１とを含む。
【００３７】薄膜配線２３は、支持体の表面に複数の薄
膜導体２３１、２３２を所定の間隔Ａを隔てて、一方向
Ｘに整列して構成されている。薄膜配線２３の形状、数
等は任意であり、図はその一例を示すにすぎない。支持
体１６は、少なくとも表面が、無機絶縁膜２５５によっ
て構成される。無機絶縁膜２５５は、Ａｌ2Ｏ3、ＳｉＯ
2、ＡｌＮまたはＤＬＣ（ダイアモンド．ライク．カー
ボン）等によって構成される。
膜導体２３１、２３２を所定の間隔Ａを隔てて、一方向
Ｘに整列して構成されている。薄膜配線２３の形状、数
等は任意であり、図はその一例を示すにすぎない。支持
体１６は、少なくとも表面が、無機絶縁膜２５５によっ
て構成される。無機絶縁膜２５５は、Ａｌ2Ｏ3、ＳｉＯ
2、ＡｌＮまたはＤＬＣ（ダイアモンド．ライク．カー
ボン）等によって構成される。
【００３８】図示実施例において、薄膜配線２３の群の
外側には、無機絶縁膜２５６が備えられている。無機絶
縁膜２５６も、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬ
Ｃ等によって構成される。但し、無機絶縁膜２５６は必
須ではない。また、薄膜配線２３の下側には、めっき電
極膜として用いられた導体膜２８１が存在する。導体膜
２８１は薄膜配線２３がめっきによって形成されるもの
でなければ、省略される。
外側には、無機絶縁膜２５６が備えられている。無機絶
縁膜２５６も、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬ
Ｃ等によって構成される。但し、無機絶縁膜２５６は必
須ではない。また、薄膜配線２３の下側には、めっき電
極膜として用いられた導体膜２８１が存在する。導体膜
２８１は薄膜配線２３がめっきによって形成されるもの
でなければ、省略される。
【００３９】薄膜配線２３において、順次に隣接する３
本の薄膜導体２３１、２３２及び２３１のうち、中間に
位置する薄膜導体２３２は、その両側に位置する２本の
薄膜導体２３１−２３１間の間隔Ａの内部にギャップを
隔てて挿入されている。
本の薄膜導体２３１、２３２及び２３１のうち、中間に
位置する薄膜導体２３２は、その両側に位置する２本の
薄膜導体２３１−２３１間の間隔Ａの内部にギャップを
隔てて挿入されている。
【００４０】ギャップのギャップ幅αは、各薄膜導体２
３１、２３２の幅βよりも小さい。このギャップ幅αは
無機絶縁膜２５１の膜厚によって画定されている。無機
絶縁膜２５１は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤ
ＬＣ等によって構成される。
３１、２３２の幅βよりも小さい。このギャップ幅αは
無機絶縁膜２５１の膜厚によって画定されている。無機
絶縁膜２５１は、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤ
ＬＣ等によって構成される。
【００４１】本発明の構成によれば、順次に隣接する３
つの薄膜導体２３１、２３２、２３１を抽出し、その中
間の薄膜導体２３２の両側に位置する２つの薄膜導体２
３１−２３１間の間隔Ａを考えたとき、この間隔Ａを、
従来、レジストフレームの底部幅として残っていた隣接
薄膜導体２３１−２３１間の間隔に対応する。この間隔
Ａの内部に中間の薄膜導体２３２があるので、従来、レ
ジストフレームの底部幅として残っていた隣接薄膜導体
２３１−２３１間の間隔Ａの内部に、もう一つの薄膜導
体２３２をインサートしたインサーション薄膜配線構造
が実現される。このインサーション薄膜配線構造を半導
体デバイスへの適用した場合は、配線密度を高め、素子
密度を改善し得る。
つの薄膜導体２３１、２３２、２３１を抽出し、その中
間の薄膜導体２３２の両側に位置する２つの薄膜導体２
３１−２３１間の間隔Ａを考えたとき、この間隔Ａを、
従来、レジストフレームの底部幅として残っていた隣接
薄膜導体２３１−２３１間の間隔に対応する。この間隔
Ａの内部に中間の薄膜導体２３２があるので、従来、レ
ジストフレームの底部幅として残っていた隣接薄膜導体
２３１−２３１間の間隔Ａの内部に、もう一つの薄膜導
体２３２をインサートしたインサーション薄膜配線構造
が実現される。このインサーション薄膜配線構造を半導
体デバイスへの適用した場合は、配線密度を高め、素子
密度を改善し得る。
【００４２】ギャップ幅αは、各薄膜導体２３１、２３
２の薄膜導体幅βよりも小さくなっていて、その寸法
は、ギャップ内の無機絶縁膜２５１の膜厚によって画定
されている。無機絶縁膜２５１は、スパッタまたはＣＶ
Ｄ（ケミカル．ベーパ．デポジッション）等によって形
成し得る。したがって、これらの薄膜形成技術の限界ま
で、ギャップ幅αを微細化し、薄膜配線密度を高めるこ
とができる。
２の薄膜導体幅βよりも小さくなっていて、その寸法
は、ギャップ内の無機絶縁膜２５１の膜厚によって画定
されている。無機絶縁膜２５１は、スパッタまたはＣＶ
Ｄ（ケミカル．ベーパ．デポジッション）等によって形
成し得る。したがって、これらの薄膜形成技術の限界ま
で、ギャップ幅αを微細化し、薄膜配線密度を高めるこ
とができる。
【００４３】好ましくは、ギャップ幅αは、０．０１〜
０．０５μｍの範囲に設定する。このようなギャップ幅
αを持つ無機絶縁膜２５１は、スパッタまたはＣＶＤ
で、確実に形成し得る。また、この範囲であれば、必要
な電気絶縁を確保し得る。
０．０５μｍの範囲に設定する。このようなギャップ幅
αを持つ無機絶縁膜２５１は、スパッタまたはＣＶＤ
で、確実に形成し得る。また、この範囲であれば、必要
な電気絶縁を確保し得る。
【００４４】好ましくは、ギャップ幅α、及び、各薄膜
導体幅βは、 （１／３００）≦α／β≦（１／５） を満たす。
導体幅βは、 （１／３００）≦α／β≦（１／５） を満たす。
【００４５】上記条件式において、ギャップ幅αを、
０．０１〜０．０５μｍの範囲に設定した場合、各薄膜
導体２３１、２３２の薄膜導体幅βは０．２５〜３μｍ
の範囲になる。薄膜導体幅βが、このような範囲にあれ
ば、本発明の主要な適用例である半導体デバイスとして
は、十分である。
０．０１〜０．０５μｍの範囲に設定した場合、各薄膜
導体２３１、２３２の薄膜導体幅βは０．２５〜３μｍ
の範囲になる。薄膜導体幅βが、このような範囲にあれ
ば、本発明の主要な適用例である半導体デバイスとして
は、十分である。
【００４６】２．薄膜配線構造を持つマイクロデバイス
の製造方法 図３〜図２１は図１、図２に示したマイクロデバイスの
製造方法を説明する図である。まず、図３に示すよう
に、一面が平面状の支持体１６を準備し、この支持体１
６の表面に、図４に示すように、無機絶縁膜２５５を形
成する。無機絶縁膜２５５は、スパッタまたはＣＶＤ等
によって形成し得る。無機絶縁膜２５５は、Ａｌ2Ｏ3、
ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。
の製造方法 図３〜図２１は図１、図２に示したマイクロデバイスの
製造方法を説明する図である。まず、図３に示すよう
に、一面が平面状の支持体１６を準備し、この支持体１
６の表面に、図４に示すように、無機絶縁膜２５５を形
成する。無機絶縁膜２５５は、スパッタまたはＣＶＤ等
によって形成し得る。無機絶縁膜２５５は、Ａｌ2Ｏ3、
ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。
【００４７】次に、図５に示すように、無機絶縁膜２５
５の表面に、めっき電極膜となる導体膜２８１を形成す
る。導体膜２８１はスパッタまたはＣＶＤ等によって形
成し得る。この導体膜２８１は、後でめっきされる薄膜
配線と同じ材料であることが好ましい。
５の表面に、めっき電極膜となる導体膜２８１を形成す
る。導体膜２８１はスパッタまたはＣＶＤ等によって形
成し得る。この導体膜２８１は、後でめっきされる薄膜
配線と同じ材料であることが好ましい。
【００４８】次に、図６に示すように、導体膜２８１の
表面に、フォトレジスト膜２９１を塗布する。フォトレ
ジスト膜２９１は、周知の材料でよく、例えば、スピン
コート等の手段によって形成できる。フォトレジスト膜
２９１は、必要に応じて加熱する。
表面に、フォトレジスト膜２９１を塗布する。フォトレ
ジスト膜２９１は、周知の材料でよく、例えば、スピン
コート等の手段によって形成できる。フォトレジスト膜
２９１は、必要に応じて加熱する。
【００４９】次に、図７に示すように、フォトマスクＭ
を用いて、フォトレジスト膜２９１を露光し、マスクパ
ターンを潜像として、フォトレジスト膜２９１に転写す
る。フォトマスクＭは、配線パターンに応じたマスクパ
ターンを有する。フォトレジスト膜２９１は、潜像を転
写した後、必要に応じて、加熱してもよい。
を用いて、フォトレジスト膜２９１を露光し、マスクパ
ターンを潜像として、フォトレジスト膜２９１に転写す
る。フォトマスクＭは、配線パターンに応じたマスクパ
ターンを有する。フォトレジスト膜２９１は、潜像を転
写した後、必要に応じて、加熱してもよい。
【００５０】次に、潜像の転写されたフォトレジスト膜
２９１を、現像液で現像し、更に、水洗い、乾燥等の工
程を経ることにより、図８に示すように、幅Ａを持ち、
間隔βを隔ててＸ方向に整列されたレジストフレーム２
９２を形成する。
２９１を、現像液で現像し、更に、水洗い、乾燥等の工
程を経ることにより、図８に示すように、幅Ａを持ち、
間隔βを隔ててＸ方向に整列されたレジストフレーム２
９２を形成する。
【００５１】次に、導体膜２８１をめっき電極膜として
フレームめっきを行い、図９に示すように、レジストフ
レーム間に、幅βの第１の薄膜導体２３１を成長させ
る。第１の薄膜導体２３１は、Ｃｕ、Ａｕ等のめっき膜
として構成する。
フレームめっきを行い、図９に示すように、レジストフ
レーム間に、幅βの第１の薄膜導体２３１を成長させ
る。第１の薄膜導体２３１は、Ｃｕ、Ａｕ等のめっき膜
として構成する。
【００５２】次に、レジストフレーム２９２を、有機溶
剤を用いた溶解剥離またはアッシングによって除去し、
図１０に示すように、第１の薄膜導体２３１だけを残
す。第１の薄膜導体２３１は幅βを持ち、隣接する第１
の薄膜導体２３１は、互いに間隔Ａを隔てて設けられ
る。
剤を用いた溶解剥離またはアッシングによって除去し、
図１０に示すように、第１の薄膜導体２３１だけを残
す。第１の薄膜導体２３１は幅βを持ち、隣接する第１
の薄膜導体２３１は、互いに間隔Ａを隔てて設けられ
る。
【００５３】次に、第１の薄膜導体２３１をマスクとし
て、第１の薄膜導体２３１の間の導体膜２８１を、ＲＩ
Ｅもしくはミリング等のドライエッチング、または、ウ
エットエッチングにより除去する。これにより、図１１
に示すように、第１の薄膜導体２３１の間に無機絶縁膜
２５５が、再び露出するようになる。
て、第１の薄膜導体２３１の間の導体膜２８１を、ＲＩ
Ｅもしくはミリング等のドライエッチング、または、ウ
エットエッチングにより除去する。これにより、図１１
に示すように、第１の薄膜導体２３１の間に無機絶縁膜
２５５が、再び露出するようになる。
【００５４】次に、図１２に示すように、第１の薄膜導
体２３１の表面、及び、無機絶縁膜２５５の表面を、ほ
ぼ均一な膜厚で覆うように、無機絶縁膜２５１を形成す
る。無機絶縁膜２５１は、スパッタまたはＣＶＤ等によ
って形成し得る。無機絶縁膜２５１は、Ａｌ2Ｏ3、Ｓｉ
Ｏ2、ＡｌＮまたはＤＬＣ等によって構成される。図示
では、無機絶縁膜２５１は膜厚αを有し、隣接する第１
の薄膜導体２３１−２３１間において、無機絶縁膜２５
１の表面で見た間隔はβとなっている。膜厚αと間隔β
は、図示実施例の場合、間隔Ａに対して、２α＋β＝Ａ
となっている。
体２３１の表面、及び、無機絶縁膜２５５の表面を、ほ
ぼ均一な膜厚で覆うように、無機絶縁膜２５１を形成す
る。無機絶縁膜２５１は、スパッタまたはＣＶＤ等によ
って形成し得る。無機絶縁膜２５１は、Ａｌ2Ｏ3、Ｓｉ
Ｏ2、ＡｌＮまたはＤＬＣ等によって構成される。図示
では、無機絶縁膜２５１は膜厚αを有し、隣接する第１
の薄膜導体２３１−２３１間において、無機絶縁膜２５
１の表面で見た間隔はβとなっている。膜厚αと間隔β
は、図示実施例の場合、間隔Ａに対して、２α＋β＝Ａ
となっている。
【００５５】次に、図１３に示すように、無機絶縁膜２
５１の表面に、スパッタまたはＣＶＤ等の手段により、
めっき電極膜となる導体膜２８２を形成する。この導体
膜２８２は後でめっきされる薄膜配線と同じ材料である
ことが好ましい。
５１の表面に、スパッタまたはＣＶＤ等の手段により、
めっき電極膜となる導体膜２８２を形成する。この導体
膜２８２は後でめっきされる薄膜配線と同じ材料である
ことが好ましい。
【００５６】次に、図１４に示すように、導体膜２８２
の表面に、フォトレジスト膜２９３を塗布する。フォト
レジスト膜２９３は、周知の材料でよく、例えば、スピ
ンコート等の手段によって形成できる。フォトレジスト
膜２９３は、必要に応じて加熱する。
の表面に、フォトレジスト膜２９３を塗布する。フォト
レジスト膜２９３は、周知の材料でよく、例えば、スピ
ンコート等の手段によって形成できる。フォトレジスト
膜２９３は、必要に応じて加熱する。
【００５７】次に、図１５に示すように、フォトマスク
Ｍを用いて、フォトレジスト膜２９３を露光し、マスク
パターンを潜像として、フォトレジスト膜２９３に転写
する。フォトマスクＭは、第１の薄膜導体２３１の群の
全体をカバーするようなマスクパターンを有する。フォ
トレジスト膜２９３は、潜像を転写した後、必要に応じ
て、加熱してもよい。
Ｍを用いて、フォトレジスト膜２９３を露光し、マスク
パターンを潜像として、フォトレジスト膜２９３に転写
する。フォトマスクＭは、第１の薄膜導体２３１の群の
全体をカバーするようなマスクパターンを有する。フォ
トレジスト膜２９３は、潜像を転写した後、必要に応じ
て、加熱してもよい。
【００５８】次に、潜像の転写されたフォトレジスト膜
２９３を、現像液で現像し、更に、水洗い、乾燥等の工
程を経ることにより、図１６に示すように、第１の薄膜
導体２３１の群の全体をカバーするようなパターンを有
するレジストフレーム２９４が形成される。
２９３を、現像液で現像し、更に、水洗い、乾燥等の工
程を経ることにより、図１６に示すように、第１の薄膜
導体２３１の群の全体をカバーするようなパターンを有
するレジストフレーム２９４が形成される。
【００５９】次に、導体膜２８２をめっき電極膜として
フレームめっきを行い、図１７に示すように、第２の薄
膜導体２３２を成長させる。第２の薄膜導体２３２は、
Ｃｕ、Ａｕ等のめっき膜として構成する。第２の薄膜導
体２３２は、第１の薄膜導体２３１の間を埋めるよう
に、嵌め込み状態で成膜される。
フレームめっきを行い、図１７に示すように、第２の薄
膜導体２３２を成長させる。第２の薄膜導体２３２は、
Ｃｕ、Ａｕ等のめっき膜として構成する。第２の薄膜導
体２３２は、第１の薄膜導体２３１の間を埋めるよう
に、嵌め込み状態で成膜される。
【００６０】次に、レジストフレーム２９４を、有機溶
剤を用いた溶解剥離またはアッシングによって除去し、
図１８に示すように、第２の薄膜導体２３２を残す。
剤を用いた溶解剥離またはアッシングによって除去し、
図１８に示すように、第２の薄膜導体２３２を残す。
【００６１】次に、第２の薄膜導体２３２の外側に残っ
ていた導体膜２８２を、第２の薄膜導体２３２をマスク
として、ＲＩＥもしくはミリング等のドライエッチン
グ、または、ウエットエッチングにより除去する。これ
により、図１９に示すように、無機絶縁膜２５１が、再
び露出するようになる。
ていた導体膜２８２を、第２の薄膜導体２３２をマスク
として、ＲＩＥもしくはミリング等のドライエッチン
グ、または、ウエットエッチングにより除去する。これ
により、図１９に示すように、無機絶縁膜２５１が、再
び露出するようになる。
【００６２】次に、図２０に示すように、平坦化に供さ
れる無機絶縁膜２５６を形成する。無機絶縁膜２５６
は、Ａｌ2Ｏ3、ＳｉＯ2等によって構成される。無機絶
縁膜２５６はスパッタまたはＣＶＤ等のドライ薄膜形成
法によって形成することができる。
れる無機絶縁膜２５６を形成する。無機絶縁膜２５６
は、Ａｌ2Ｏ3、ＳｉＯ2等によって構成される。無機絶
縁膜２５６はスパッタまたはＣＶＤ等のドライ薄膜形成
法によって形成することができる。
【００６３】次に、無機絶縁膜２５６を、ＣＭＰなどに
より平坦化する。これにより、第１の導体薄膜２３１を
覆う無機絶縁膜２５１を、第１の導体薄膜２３１の表面
から除去し、第１の薄膜導体２３１と第２の薄膜導体２
３２とを、無機絶縁膜２５１によって分離し、第２の薄
膜導体２３２を、その両側の第１の薄膜導体２３１−２
３１の間に嵌め込んだインサーション薄膜配線構造が得
られる（図１、図２参照）。なお、実施例の場合、第２
の薄膜導体２３２が最外側に位置しており、この最外側
の第２の薄膜導体２３２に関しては、当然のことである
が、インサーション構造とはならない。
より平坦化する。これにより、第１の導体薄膜２３１を
覆う無機絶縁膜２５１を、第１の導体薄膜２３１の表面
から除去し、第１の薄膜導体２３１と第２の薄膜導体２
３２とを、無機絶縁膜２５１によって分離し、第２の薄
膜導体２３２を、その両側の第１の薄膜導体２３１−２
３１の間に嵌め込んだインサーション薄膜配線構造が得
られる（図１、図２参照）。なお、実施例の場合、第２
の薄膜導体２３２が最外側に位置しており、この最外側
の第２の薄膜導体２３２に関しては、当然のことである
が、インサーション構造とはならない。
【００６４】図２２〜図２５は、薄膜配線構造を持つマ
イクロデバイスの製造方法の別の例におけるその一部の
工程を示す図である。図２２は図４〜図９の工程を実行
した後の状態を示す図で、図１０に対応する。この後、
図２３に示すように、第１の薄膜導体２３１をマスクと
して、第１の薄膜導体２３１の間の導体膜２８１、及
び、無機絶縁膜２５５を、ＲＩＥもしくはミリング等の
ドライエッチング、または、ウエットエッチングにより
除去する。これにより、図２３に示すように、第１の薄
膜導体２３１の間に支持体１６の表面が露出するように
なる。
イクロデバイスの製造方法の別の例におけるその一部の
工程を示す図である。図２２は図４〜図９の工程を実行
した後の状態を示す図で、図１０に対応する。この後、
図２３に示すように、第１の薄膜導体２３１をマスクと
して、第１の薄膜導体２３１の間の導体膜２８１、及
び、無機絶縁膜２５５を、ＲＩＥもしくはミリング等の
ドライエッチング、または、ウエットエッチングにより
除去する。これにより、図２３に示すように、第１の薄
膜導体２３１の間に支持体１６の表面が露出するように
なる。
【００６５】次に、図２４に示すように、第１の薄膜導
体２３１の表面、及び、支持体１６の表面を、ほぼ均一
な膜厚で覆うように、無機絶縁膜２５１を、スパッタま
たはＣＶＤ等によって形成する。
体２３１の表面、及び、支持体１６の表面を、ほぼ均一
な膜厚で覆うように、無機絶縁膜２５１を、スパッタま
たはＣＶＤ等によって形成する。
【００６６】次に、図２５に示すように、無機絶縁膜２
５１の表面に、スパッタまたはＣＶＤ等の手段により、
めっき電極膜となる導体膜２８２を形成する。
５１の表面に、スパッタまたはＣＶＤ等の手段により、
めっき電極膜となる導体膜２８２を形成する。
【００６７】この後、図１４〜図２１に示す工程を実行
することにより、図１、図２に示したマイクロデバイス
が得られる。
することにより、図１、図２に示したマイクロデバイス
が得られる。
【００６８】図２２〜図２５に示す工程を経る場合、第
１の薄膜導体２３１と第２の薄膜導体２３２（図１、図
２参照）との膜厚がほぼ等しくなる。
１の薄膜導体２３１と第２の薄膜導体２３２（図１、図
２参照）との膜厚がほぼ等しくなる。
【００６９】３．薄膜インダクタとしてのマイクロデバ
イス 図２６は本発明に係るマイクロデバイスの平面図、図２
７は図２６の２３−２３線に沿った断面図、図２８は図
２６の２４−２４線に沿った断面である。図示実施例は
薄膜インダクタとして具体化されたマイクロデバイスを
示し、薄膜コイル２３と、無機絶縁膜２５１とを含む。
イス 図２６は本発明に係るマイクロデバイスの平面図、図２
７は図２６の２３−２３線に沿った断面図、図２８は図
２６の２４−２４線に沿った断面である。図示実施例は
薄膜インダクタとして具体化されたマイクロデバイスを
示し、薄膜コイル２３と、無機絶縁膜２５１とを含む。
【００７０】薄膜コイル２３は、１つの軸Ｘの周りに周
回し、軸Ｘの方向に巻き進む巻き姿態を有している。薄
膜コイル２３は、Ｃｕ（銅）などの導電金属材料によっ
て構成される。薄膜コイル２３は、フレームメッキ法等
によって形成される。薄膜コイル２３のコイル端末は、
端子Ｔ１、Ｔ２となっている。端子Ｔ１、Ｔ２の下側に
は絶縁膜２５２（図２７参照）が存在する。薄膜コイル
２３は、任意数のコイルターンを持っている。本発明に
おいて、コイルターンはコイル膜と同義である。
回し、軸Ｘの方向に巻き進む巻き姿態を有している。薄
膜コイル２３は、Ｃｕ（銅）などの導電金属材料によっ
て構成される。薄膜コイル２３は、フレームメッキ法等
によって形成される。薄膜コイル２３のコイル端末は、
端子Ｔ１、Ｔ２となっている。端子Ｔ１、Ｔ２の下側に
は絶縁膜２５２（図２７参照）が存在する。薄膜コイル
２３は、任意数のコイルターンを持っている。本発明に
おいて、コイルターンはコイル膜と同義である。
【００７１】また、実施例に示す薄膜コイル２３は、軸
Ｘの方向と直交する方向の両端において、３層の薄膜導
体を積層（図２８参照）し、高さを調整してある。両端
における薄膜導体の積層数は、要求される高さに合わせ
て選定される。
Ｘの方向と直交する方向の両端において、３層の薄膜導
体を積層（図２８参照）し、高さを調整してある。両端
における薄膜導体の積層数は、要求される高さに合わせ
て選定される。
【００７２】無機絶縁膜２５１は、隣接コイルターン間
のギャップ幅αを埋める。無機絶縁膜２５１は、Ａｌ2
Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ（ダイアモンド．ラ
イク．カーボン）等によって構成される。無機絶縁膜２
５１は、スパッタまたはＣＶＤ等のドライ薄膜形成法に
よって形成することができる。
のギャップ幅αを埋める。無機絶縁膜２５１は、Ａｌ2
Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ（ダイアモンド．ラ
イク．カーボン）等によって構成される。無機絶縁膜２
５１は、スパッタまたはＣＶＤ等のドライ薄膜形成法に
よって形成することができる。
【００７３】薄膜コイル２３において、順次に隣接する
３つのコイルターンの中間に位置するコイルターンは、
その両側に位置するコイルターン間に生じる間隔Ａの内
部に、ギャップ幅αを隔てて挿入されている。ギャップ
幅αは、各コイルターンのコイル幅βよりも小さく、そ
の内部に存在する無機絶縁膜２５１によって画定されて
いる。
３つのコイルターンの中間に位置するコイルターンは、
その両側に位置するコイルターン間に生じる間隔Ａの内
部に、ギャップ幅αを隔てて挿入されている。ギャップ
幅αは、各コイルターンのコイル幅βよりも小さく、そ
の内部に存在する無機絶縁膜２５１によって画定されて
いる。
【００７４】図２６〜図２８に示したマイクロデバイ
ス、即ち、薄膜インダクタにおいて、薄膜コイル２３
は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む
巻き姿態を有している。この巻き姿態は、平面状のコイ
ル構造から、コイル周回軸を９０度変更した垂直周回構
造である。従って、垂直周回構造による利点が得られ
る。
ス、即ち、薄膜インダクタにおいて、薄膜コイル２３
は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む
巻き姿態を有している。この巻き姿態は、平面状のコイ
ル構造から、コイル周回軸を９０度変更した垂直周回構
造である。従って、垂直周回構造による利点が得られ
る。
【００７５】また、順次に隣接する３つのコイルターン
を抽出し、その中間のコイルターンの両側に位置する２
つのコイルターン間の間隔Ａを考えたとき、この間隔Ａ
を、従来、レジストフレームの底部幅として残っていた
隣接コイルターン間の間隔に対応させることができる。
本発明の場合、この間隔Ａの内部に中間のコイルがある
ので、従来、レジストフレームの底部幅として残ってい
た隣接コイルターン間の間隔Ａの内部に、もう一つのコ
イルターンをインサートしたインサーションコイル構造
が実現される。
を抽出し、その中間のコイルターンの両側に位置する２
つのコイルターン間の間隔Ａを考えたとき、この間隔Ａ
を、従来、レジストフレームの底部幅として残っていた
隣接コイルターン間の間隔に対応させることができる。
本発明の場合、この間隔Ａの内部に中間のコイルがある
ので、従来、レジストフレームの底部幅として残ってい
た隣接コイルターン間の間隔Ａの内部に、もう一つのコ
イルターンをインサートしたインサーションコイル構造
が実現される。
【００７６】このため、従来と同じ起磁力を確保した上
で、コイル長を短縮し、インピーダンス値を低減させ、
高周波特性を改善することができる。
で、コイル長を短縮し、インピーダンス値を低減させ、
高周波特性を改善することができる。
【００７７】ギャップは、軸Ｘの方向で見たギャップ幅
αが、同方向で見た各コイルターンのコイル幅βよりも
小さい。このギャップ幅αは、その内部の無機絶縁膜２
５１の膜厚によって画定されている。無機絶縁膜２５１
は、スパッタまたはＣＶＤ等によって形成し得る。した
がって、これらの薄膜形成技術の限界まで、ギャップ幅
αを微細化し、コイル周回密度を高めることができる。
αが、同方向で見た各コイルターンのコイル幅βよりも
小さい。このギャップ幅αは、その内部の無機絶縁膜２
５１の膜厚によって画定されている。無機絶縁膜２５１
は、スパッタまたはＣＶＤ等によって形成し得る。した
がって、これらの薄膜形成技術の限界まで、ギャップ幅
αを微細化し、コイル周回密度を高めることができる。
【００７８】好ましくは、ギャップ幅αは、０．０１〜
０．０５μｍの範囲に設定する。このようなギャップ幅
αを持つ無機絶縁膜２５１は、スパッタまたはＣＶＤ
で、確実に形成し得る。また、この範囲であれば、薄膜
インダクタへの適用において、必要な電気絶縁を確保し
得る。
０．０５μｍの範囲に設定する。このようなギャップ幅
αを持つ無機絶縁膜２５１は、スパッタまたはＣＶＤ
で、確実に形成し得る。また、この範囲であれば、薄膜
インダクタへの適用において、必要な電気絶縁を確保し
得る。
【００７９】好ましくは、隣接コイルターン間のギャッ
プ幅α、及び、各コイルターンのコイル幅βは、 （１／３００）≦α／β≦（１／５） を満たす。
プ幅α、及び、各コイルターンのコイル幅βは、 （１／３００）≦α／β≦（１／５） を満たす。
【００８０】上記条件式において、ギャップ幅αを、
０．０１〜０．０５μｍの範囲に設定した場合、各コイ
ルターンのコイル幅βは０．２５〜３μｍの範囲にな
る。各コイルターンのコイル幅βが、このような範囲に
あれば、本発明の主要な適用例である薄膜インダクタと
しては、十分である。
０．０１〜０．０５μｍの範囲に設定した場合、各コイ
ルターンのコイル幅βは０．２５〜３μｍの範囲にな
る。各コイルターンのコイル幅βが、このような範囲に
あれば、本発明の主要な適用例である薄膜インダクタと
しては、十分である。
【００８１】図２６〜図２８に示す実施例では、更に、
第１の磁性層２１及び第２の磁性層２２を含んでいる。
第１の磁性層２１は、支持体を構成する絶縁層１６によ
って支持され、薄膜コイル２３の外部に配置されてい
る。絶縁層１６は、無機絶縁材料、例えば、Ａｌ2Ｏ3、
ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。
第１の磁性層２１及び第２の磁性層２２を含んでいる。
第１の磁性層２１は、支持体を構成する絶縁層１６によ
って支持され、薄膜コイル２３の外部に配置されてい
る。絶縁層１６は、無機絶縁材料、例えば、Ａｌ2Ｏ3、
ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成される。
【００８２】図示実施例において、第１の磁性層２１
は、一面が平面状であって、絶縁層１６の一面上に、薄
膜コイル２３の占有面積よりも広く拡がっている。第２
の磁性層２２は、薄膜コイル２３の内部を、軸Ｘの方向
に貫通している。
は、一面が平面状であって、絶縁層１６の一面上に、薄
膜コイル２３の占有面積よりも広く拡がっている。第２
の磁性層２２は、薄膜コイル２３の内部を、軸Ｘの方向
に貫通している。
【００８３】第１及び第２の磁性層２１、２２は、例え
ば、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の
磁性材料を用いて構成することができる。第１及び第２
の磁性層２１、２２のそれぞれは単層構造であってもよ
いし、多層構造であってもよい。第１及び第２の磁性層
２１、２２の各膜厚は、例えば、０．５〜３μｍの範囲
に設定される。このような第１及び第２の磁性層２１、
２２はフレームメッキ法によって形成できる。
ば、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の
磁性材料を用いて構成することができる。第１及び第２
の磁性層２１、２２のそれぞれは単層構造であってもよ
いし、多層構造であってもよい。第１及び第２の磁性層
２１、２２の各膜厚は、例えば、０．５〜３μｍの範囲
に設定される。このような第１及び第２の磁性層２１、
２２はフレームメッキ法によって形成できる。
【００８４】第１及び第２の磁性層２１、２２は、薄膜
コイル２３の外部において、互いに磁気的に結合されて
いる。これにより、第１及び第２の磁性層２１、２２に
よる閉磁路が形成される。即ち、第１及び第２の磁性層
２１、２２は閉磁路の薄膜コアを構成する。
コイル２３の外部において、互いに磁気的に結合されて
いる。これにより、第１及び第２の磁性層２１、２２に
よる閉磁路が形成される。即ち、第１及び第２の磁性層
２１、２２は閉磁路の薄膜コアを構成する。
【００８５】更に、図示実施例では、薄膜コイル２３
は、無機絶縁膜２５２を介して、第１の磁性層２１及び
第２の磁性層２２と隣接する。無機絶縁膜２５２の材料
組成、形成方法及び膜厚等は、隣接コイルターン間のギ
ャップ幅αを埋める無機絶縁膜２５１と同じであるの
で、説明は省略する。
は、無機絶縁膜２５２を介して、第１の磁性層２１及び
第２の磁性層２２と隣接する。無機絶縁膜２５２の材料
組成、形成方法及び膜厚等は、隣接コイルターン間のギ
ャップ幅αを埋める無機絶縁膜２５１と同じであるの
で、説明は省略する。
【００８６】図示実施例と異なって、第１及び第２の磁
性層２１、２２は、これを省略することもできる。この
場合には、空心タイプの薄膜インダクタとなる。
性層２１、２２は、これを省略することもできる。この
場合には、空心タイプの薄膜インダクタとなる。
【００８７】更に、図２６〜図２８は、単一の薄膜コイ
ル２３を示しているだけであるが、複数の薄膜コイル２
３の組み合わせであってもよい。複数の薄膜コイル２３
を有する場合は、個々に独立させてもよいし、直列もし
くは並列または直並列等、任意の接続構造を採用するこ
とができる。更に、薄膜インダクタは、それ自体とし
て、完結した電子部品の形態であってもよいし、集積回
路等において、その一部を構成する要素であってもよ
い。
ル２３を示しているだけであるが、複数の薄膜コイル２
３の組み合わせであってもよい。複数の薄膜コイル２３
を有する場合は、個々に独立させてもよいし、直列もし
くは並列または直並列等、任意の接続構造を採用するこ
とができる。更に、薄膜インダクタは、それ自体とし
て、完結した電子部品の形態であってもよいし、集積回
路等において、その一部を構成する要素であってもよ
い。
【００８８】４．薄膜磁気ヘッドとしてのマイクロデバ
イス 図２９は薄膜磁気ヘッドの斜視図、図３０は図２９に示
した薄膜磁気ヘッドのコイル構造を示す平面図、図３１
は図３０の２７−２７線に沿った断面図、図３２は図３
０の３２−３２線に沿った断面図である。図示された薄
膜磁気ヘッドは、スライダ１と、書き込み素子２と、読
み取り素子３とを含む。
イス 図２９は薄膜磁気ヘッドの斜視図、図３０は図２９に示
した薄膜磁気ヘッドのコイル構造を示す平面図、図３１
は図３０の２７−２７線に沿った断面図、図３２は図３
０の３２−３２線に沿った断面図である。図示された薄
膜磁気ヘッドは、スライダ１と、書き込み素子２と、読
み取り素子３とを含む。
【００８９】スライダ１は、媒体対向面側にレール１
１、１２を有し、レールの表面が空気ベアリング面（以
下ＡＢＳと称する）１３、１４として利用される。レー
ル１１、１２は２本に限らない。１〜３本のレールを有
することがあり、レールを持たない平面となることもあ
る。また、浮上特性改善等のために、媒体対向面に種々
の幾何学的形状が付されることもある。何れのタイプの
スライダ１であっても、本発明の適用が可能である。ま
た、スライダ１は、レールの表面に、例えば３〜８ｎｍ
程度の層厚を有するＤＬＣ等の保護層を備えることもあ
り、このような場合は保護層の表面がＡＢＳ１３、１４
となる。スライダ１は、Al2O3-TiC等でなる基体１５の
表面に、Ａｌ2Ｏ3、ＳｉＯ2等の絶縁層１６を設けたセ
ラミック構造体である。
１、１２を有し、レールの表面が空気ベアリング面（以
下ＡＢＳと称する）１３、１４として利用される。レー
ル１１、１２は２本に限らない。１〜３本のレールを有
することがあり、レールを持たない平面となることもあ
る。また、浮上特性改善等のために、媒体対向面に種々
の幾何学的形状が付されることもある。何れのタイプの
スライダ１であっても、本発明の適用が可能である。ま
た、スライダ１は、レールの表面に、例えば３〜８ｎｍ
程度の層厚を有するＤＬＣ等の保護層を備えることもあ
り、このような場合は保護層の表面がＡＢＳ１３、１４
となる。スライダ１は、Al2O3-TiC等でなる基体１５の
表面に、Ａｌ2Ｏ3、ＳｉＯ2等の絶縁層１６を設けたセ
ラミック構造体である。
【００９０】書き込み素子２は誘導型磁気変換素子であ
り、読み取り素子３はＭＲ素子である。書き込み素子２
及び読み取り素子３は、空気の流れ方向Ｆ１で見て、レ
ール１１、１２の一方または両者の空気流出端（トレー
リング．エッジ）ＴＲの側に備えられている。書き込み
素子２及び読み取り素子３は、スライダ１に備えられ、
電磁変換のための端部がＡＢＳ１３、１４と近接した位
置にある。空気流出端ＴＲの側にある側面には、書き込
み素子２に接続された取り出し電極２７、２８及び読み
取り素子３に接続された取り出し電極２９、３０がそれ
ぞれ設けられている。
り、読み取り素子３はＭＲ素子である。書き込み素子２
及び読み取り素子３は、空気の流れ方向Ｆ１で見て、レ
ール１１、１２の一方または両者の空気流出端（トレー
リング．エッジ）ＴＲの側に備えられている。書き込み
素子２及び読み取り素子３は、スライダ１に備えられ、
電磁変換のための端部がＡＢＳ１３、１４と近接した位
置にある。空気流出端ＴＲの側にある側面には、書き込
み素子２に接続された取り出し電極２７、２８及び読み
取り素子３に接続された取り出し電極２９、３０がそれ
ぞれ設けられている。
【００９１】書き込み素子２は、読み取り素子３に対す
る第２のシールド層を兼ねている第１の磁性層２１、第
２の磁性層２２、薄膜コイル２３、アルミナ等でなるギ
ャップ層２４、無機絶縁膜２５１、２５２及び保護層２
６などを有している。第２のシールド層は、第１の磁性
層２１から独立して備えられていてもよい。
る第２のシールド層を兼ねている第１の磁性層２１、第
２の磁性層２２、薄膜コイル２３、アルミナ等でなるギ
ャップ層２４、無機絶縁膜２５１、２５２及び保護層２
６などを有している。第２のシールド層は、第１の磁性
層２１から独立して備えられていてもよい。
【００９２】薄膜コイル２３は、１つの軸Ｘの周りに周
回し、軸Ｘの方向に巻き進む巻き姿態を有している。薄
膜コイル２３は、Ｃｕ（銅）などの導電金属材料によっ
て構成される。薄膜コイル２３はフレームメッキ法等に
よって形成される。薄膜コイル２３のコイル端末は、端
子Ｔ１、Ｔ２となっている。端子Ｔ１、Ｔ２はそれぞ
れ、取り出し電極２７、２８に接続される。薄膜コイル
２３は、任意数のコイルターンを持っている。
回し、軸Ｘの方向に巻き進む巻き姿態を有している。薄
膜コイル２３は、Ｃｕ（銅）などの導電金属材料によっ
て構成される。薄膜コイル２３はフレームメッキ法等に
よって形成される。薄膜コイル２３のコイル端末は、端
子Ｔ１、Ｔ２となっている。端子Ｔ１、Ｔ２はそれぞ
れ、取り出し電極２７、２８に接続される。薄膜コイル
２３は、任意数のコイルターンを持っている。
【００９３】薄膜コイル２３において、順次に隣接する
３つのコイルターンの中間に位置するコイルターンは、
その両側に位置するコイルターン間に生じる間隔Ａの内
部に、ギャップ幅αを隔てて挿入されている。ギャップ
幅αは、無機絶縁膜２５１の膜厚によって画定されてい
る。
３つのコイルターンの中間に位置するコイルターンは、
その両側に位置するコイルターン間に生じる間隔Ａの内
部に、ギャップ幅αを隔てて挿入されている。ギャップ
幅αは、無機絶縁膜２５１の膜厚によって画定されてい
る。
【００９４】無機絶縁膜２５１は、隣接コイルターン間
のギャップ幅αを埋める。無機絶縁膜２５１は、Ａｌ2
Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成され
る。無機絶縁膜２５１はスパッタまたはＣＶＤ等のドラ
イ薄膜形成法によって形成することができる。
のギャップ幅αを埋める。無機絶縁膜２５１は、Ａｌ2
Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等によって構成され
る。無機絶縁膜２５１はスパッタまたはＣＶＤ等のドラ
イ薄膜形成法によって形成することができる。
【００９５】図２９〜図３２に示したマイクロデバイ
ス、即ち、薄膜磁気ヘッドにおいて、薄膜コイル２３
は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む
巻き姿態を有している。この巻き姿態は、平面状のコイ
ル構造から、コイル周回軸を９０度変更した垂直周回構
造である。従って、垂直周回構造による利点が得られ
る。
ス、即ち、薄膜磁気ヘッドにおいて、薄膜コイル２３
は、１つの軸Ｘの周りに周回し、軸Ｘの方向に巻き進む
巻き姿態を有している。この巻き姿態は、平面状のコイ
ル構造から、コイル周回軸を９０度変更した垂直周回構
造である。従って、垂直周回構造による利点が得られ
る。
【００９６】また、順次に隣接する３つのコイルターン
を抽出し、その中間のコイルターンの両側に位置する２
つのコイルターン間の間隔Ａを考えたとき、この間隔Ａ
を、従来、レジストフレームの底部幅として残っていた
隣接コイルターン間の間隔に対応させることができる。
本発明の場合、この間隔Ａの内部に中間のコイルがある
ので、従来、レジストフレームの底部幅として残ってい
た隣接コイルターン間の間隔Ａの内部に、もう一つのコ
イルターンをインサートしたインサーションコイル構造
が実現される。
を抽出し、その中間のコイルターンの両側に位置する２
つのコイルターン間の間隔Ａを考えたとき、この間隔Ａ
を、従来、レジストフレームの底部幅として残っていた
隣接コイルターン間の間隔に対応させることができる。
本発明の場合、この間隔Ａの内部に中間のコイルがある
ので、従来、レジストフレームの底部幅として残ってい
た隣接コイルターン間の間隔Ａの内部に、もう一つのコ
イルターンをインサートしたインサーションコイル構造
が実現される。
【００９７】このため、従来と同じ起磁力を確保した上
で、コイル長を短縮し、インピーダンス値を低減させ、
高周波特性を改善することができる。
で、コイル長を短縮し、インピーダンス値を低減させ、
高周波特性を改善することができる。
【００９８】ギャップ幅αは、無機絶縁膜２５１の膜厚
によって画定されている。無機絶縁膜２５１は、スパッ
タまたはＣＶＤ等によって形成し得る。したがって、こ
れらの薄膜形成技術の限界まで、ギャップ幅αを微細化
し、コイル周回密度を高めることができる。
によって画定されている。無機絶縁膜２５１は、スパッ
タまたはＣＶＤ等によって形成し得る。したがって、こ
れらの薄膜形成技術の限界まで、ギャップ幅αを微細化
し、コイル周回密度を高めることができる。
【００９９】薄膜磁気ヘッドへの適用においても、ギャ
ップ幅αは、好ましくは、０．０１〜０．０５μｍの範
囲に設定する。このようなギャップ幅αを画定するため
の無機絶縁膜２５１は、スパッタまたはＣＶＤで、確実
に形成し得る。また、この範囲であれば、薄膜磁気ヘッ
ドへの適用において、必要な電気絶縁を確保し得る。
ップ幅αは、好ましくは、０．０１〜０．０５μｍの範
囲に設定する。このようなギャップ幅αを画定するため
の無機絶縁膜２５１は、スパッタまたはＣＶＤで、確実
に形成し得る。また、この範囲であれば、薄膜磁気ヘッ
ドへの適用において、必要な電気絶縁を確保し得る。
【０１００】好ましくは、隣接コイルターン間のギャッ
プ幅α、及び、各コイルターンのコイル幅βは、 （１／３００）≦α／β≦（１／５） を満たす。コイル幅βは、軸Ｘの方向で見た厚み寸法で
ある。
プ幅α、及び、各コイルターンのコイル幅βは、 （１／３００）≦α／β≦（１／５） を満たす。コイル幅βは、軸Ｘの方向で見た厚み寸法で
ある。
【０１０１】上記条件式において、ギャップ幅αを、
０．０１〜０．０５μｍの範囲に設定した場合、各コイ
ルターンのコイル幅βは０．２５〜３μｍの範囲にな
る。各コイルターンのコイル幅βが、このような範囲に
あれば、薄膜磁気ヘッドとしては、十分である。
０．０１〜０．０５μｍの範囲に設定した場合、各コイ
ルターンのコイル幅βは０．２５〜３μｍの範囲にな
る。各コイルターンのコイル幅βが、このような範囲に
あれば、薄膜磁気ヘッドとしては、十分である。
【０１０２】第１の磁性層２１は、絶縁層３３、３２に
よって支持され、薄膜コイル２３の外部に配置されてい
る。絶縁層３３、３２はＡｌ2Ｏ3、ＳｉＯ2、ＡｌＮま
たはＤＬＣ等によって構成される。第２の磁性層２２
は、薄膜コイル２３の内部を、軸Ｘの方向に貫通してい
る。
よって支持され、薄膜コイル２３の外部に配置されてい
る。絶縁層３３、３２はＡｌ2Ｏ3、ＳｉＯ2、ＡｌＮま
たはＤＬＣ等によって構成される。第２の磁性層２２
は、薄膜コイル２３の内部を、軸Ｘの方向に貫通してい
る。
【０１０３】第１及び第２の磁性層２１、２２は、例え
ば、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の
磁性材料を用いて構成することができる。第１及び第２
の磁性層２１、２２のそれぞれは単層構造であってもよ
いし、多層構造であってもよい。第１及び第２の磁性層
２１、２２の多層化は、例えば、特性改善を目的として
行われることがある。ポール端の構造に関しても、トラ
ック幅の狭小化、記録能力の向上等の観点から、種々の
改良、及び、提案がなされている。第１及び第２の磁性
層２１、２２の各膜厚は、例えば、０．５〜３μｍの範
囲に設定される。このような第１及び第２の磁性層２
１、２２はフレームメッキ法によって形成できる。
ば、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の
磁性材料を用いて構成することができる。第１及び第２
の磁性層２１、２２のそれぞれは単層構造であってもよ
いし、多層構造であってもよい。第１及び第２の磁性層
２１、２２の多層化は、例えば、特性改善を目的として
行われることがある。ポール端の構造に関しても、トラ
ック幅の狭小化、記録能力の向上等の観点から、種々の
改良、及び、提案がなされている。第１及び第２の磁性
層２１、２２の各膜厚は、例えば、０．５〜３μｍの範
囲に設定される。このような第１及び第２の磁性層２
１、２２はフレームメッキ法によって形成できる。
【０１０４】第１の磁性層２１及び第２の磁性層２２の
先端部は、微小厚みのギャップ層２４を隔てて対向する
ポール端となっており、ポール端において書き込みを行
なう。本発明においては、これまで提案された何れのポ
ール構造も採用できる。ギャップ層２４は、非磁性金属
層またはアルミナ等の無機絶縁層によって構成される。
先端部は、微小厚みのギャップ層２４を隔てて対向する
ポール端となっており、ポール端において書き込みを行
なう。本発明においては、これまで提案された何れのポ
ール構造も採用できる。ギャップ層２４は、非磁性金属
層またはアルミナ等の無機絶縁層によって構成される。
【０１０５】第２の磁性層２２は、更に、第１の磁性層
２１との間にインナーギャップを保って、ＡＢＳ１３、
１４の後方に延び、後方結合部において第２の磁性層２
２に結合されている。これにより、第１の磁性層２１、
第２の磁性層２２及びギャップ層２４を巡る薄膜磁気回
路が完結する。
２１との間にインナーギャップを保って、ＡＢＳ１３、
１４の後方に延び、後方結合部において第２の磁性層２
２に結合されている。これにより、第１の磁性層２１、
第２の磁性層２２及びギャップ層２４を巡る薄膜磁気回
路が完結する。
【０１０６】更に、図示実施例では、薄膜コイル２３
は、無機絶縁膜２５２を介して、第１の磁性層２１及び
第２の磁性層２２と隣接する。無機絶縁膜２５２の材料
組成、形成方法及び膜厚等は、隣接コイルターン間のギ
ャップ幅αを埋める無機絶縁膜２５１と同じであるの
で、説明は省略する。
は、無機絶縁膜２５２を介して、第１の磁性層２１及び
第２の磁性層２２と隣接する。無機絶縁膜２５２の材料
組成、形成方法及び膜厚等は、隣接コイルターン間のギ
ャップ幅αを埋める無機絶縁膜２５１と同じであるの
で、説明は省略する。
【０１０７】保護層２６は、書き込み素子２の全体を覆
っている。保護層２６は、Ａｌ2Ｏ3またはＳｉＯ2等の
無機絶縁材料で構成されている。
っている。保護層２６は、Ａｌ2Ｏ3またはＳｉＯ2等の
無機絶縁材料で構成されている。
【０１０８】読み取り素子３の付近には、第１のシール
ド層３１と、絶縁層３２と、絶縁層３３と、第１の磁性
層２１として兼用される第２のシールド層２１とが備え
られている。第１のシールド層３１は、パーマロイ等に
よって構成される。読み取り素子３は、第１のシールド
層３１及び第２のシールド層２１の間に配置されてい
る。読み取り素子３は、端面がＡＢＳ１３、１４に臨ん
でいる。
ド層３１と、絶縁層３２と、絶縁層３３と、第１の磁性
層２１として兼用される第２のシールド層２１とが備え
られている。第１のシールド層３１は、パーマロイ等に
よって構成される。読み取り素子３は、第１のシールド
層３１及び第２のシールド層２１の間に配置されてい
る。読み取り素子３は、端面がＡＢＳ１３、１４に臨ん
でいる。
【０１０９】読み取り素子３は、巨大磁気抵抗効果素子
（ＧＭＲ素子）を含む。ＧＭＲ素子は、スピンバルブ膜
または強磁性トンネル接合素子の何れかによって構成す
ることができる。
（ＧＭＲ素子）を含む。ＧＭＲ素子は、スピンバルブ膜
または強磁性トンネル接合素子の何れかによって構成す
ることができる。
【０１１０】５．薄膜磁気ヘッドの製造方法
図３３〜図９９は図２９〜図３２に示した薄膜磁気ヘッ
ドの製造方法を説明する図である。図２６〜図２８に示
した薄膜インダクタも、この製造方法に準じて製造し得
る。
ドの製造方法を説明する図である。図２６〜図２８に示
した薄膜インダクタも、この製造方法に準じて製造し得
る。
【０１１１】図３３〜図９９に示す薄膜磁気ヘッドの製
造方法は、全て、図３３に示すウエハ１００の上で実行
される。ウエハ１００の一面上には、読み取り素子製造
プロセスを完了した薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍ
が整列されているものとし、薄膜磁気ヘッド要素Ｑ１１
〜Ｑｎｍから選択された１つを抽出して、その製造方法
を説明する。
造方法は、全て、図３３に示すウエハ１００の上で実行
される。ウエハ１００の一面上には、読み取り素子製造
プロセスを完了した薄膜磁気ヘッド要素Ｑ１１〜Ｑｎｍ
が整列されているものとし、薄膜磁気ヘッド要素Ｑ１１
〜Ｑｎｍから選択された１つを抽出して、その製造方法
を説明する。
【０１１２】まず、図３４、図３５に示すように、読み
取り素子３を埋設した絶縁層３２、３３の表面に第１の
磁性層２１を形成する。図３４は図３３に示したウエハ
上で見た薄膜磁気ヘッド要素の１つを示す平面図、図３
５は図３４の３５−３５線に沿った断面図である。第１
の磁性層２１は、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦ
ｅＺｒＮ等の磁性材料を用い、膜厚０．５〜３μｍの範
囲となるように形成することが好ましい。また、第１の
磁性層２１は、フレームメッキ法等によって形成するこ
とができる。
取り素子３を埋設した絶縁層３２、３３の表面に第１の
磁性層２１を形成する。図３４は図３３に示したウエハ
上で見た薄膜磁気ヘッド要素の１つを示す平面図、図３
５は図３４の３５−３５線に沿った断面図である。第１
の磁性層２１は、ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦ
ｅＺｒＮ等の磁性材料を用い、膜厚０．５〜３μｍの範
囲となるように形成することが好ましい。また、第１の
磁性層２１は、フレームメッキ法等によって形成するこ
とができる。
【０１１３】次に、図３６、図３７に示すように、第１
の磁性層２１の上に、磁極端部層２１１及びバックギャ
ップ層２１２を形成する。図３６は図３４、図３５に示
した薄膜磁気ヘッド要素に実行された工程を示す平面
図、図３７は図３６の３７−３７線に沿った断面図であ
る。磁極端部層２１１及びバックギャップ層２１２は、
ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の磁性
材料を用い、膜厚０．５〜３μｍの範囲となるように、
フレームメッキ法等によって形成することができる。
の磁性層２１の上に、磁極端部層２１１及びバックギャ
ップ層２１２を形成する。図３６は図３４、図３５に示
した薄膜磁気ヘッド要素に実行された工程を示す平面
図、図３７は図３６の３７−３７線に沿った断面図であ
る。磁極端部層２１１及びバックギャップ層２１２は、
ＮｉＦｅ、ＣｏＦｅ、ＦｅＮまたはＦｅＺｒＮ等の磁性
材料を用い、膜厚０．５〜３μｍの範囲となるように、
フレームメッキ法等によって形成することができる。
【０１１４】次に、図３８、図３９に示すように、無機
絶縁膜２５２を形成する。図３８は図３６、図３７に示
した工程の後の工程を示す図、図３９は図３８の３９−
３９線に沿った断面図である。無機絶縁膜２５２は、第
１の磁性層２１、磁極端部層２１１及びバックギャップ
層２１２を覆う。無機絶縁膜２５２は、Ａｌ2Ｏ3、Ｓｉ
Ｏ2、ＡｌＮまたはＤＬＣ等によって構成される。無機
絶縁膜２５２は、スパッタまたはＣＶＤ等のドライ薄膜
形成法によって形成することができる。無機絶縁膜２５
２の膜厚は、０．０１〜０．０５μｍの範囲とすること
が好ましい。
絶縁膜２５２を形成する。図３８は図３６、図３７に示
した工程の後の工程を示す図、図３９は図３８の３９−
３９線に沿った断面図である。無機絶縁膜２５２は、第
１の磁性層２１、磁極端部層２１１及びバックギャップ
層２１２を覆う。無機絶縁膜２５２は、Ａｌ2Ｏ3、Ｓｉ
Ｏ2、ＡｌＮまたはＤＬＣ等によって構成される。無機
絶縁膜２５２は、スパッタまたはＣＶＤ等のドライ薄膜
形成法によって形成することができる。無機絶縁膜２５
２の膜厚は、０．０１〜０．０５μｍの範囲とすること
が好ましい。
【０１１５】次に、図４０、図４１に示すように、無機
絶縁膜２５２の表面に、複数の第１の薄膜導体２３１
を、第１の間隔Ａを隔てて、一方向Ｘに整列して形成す
る。図４０は図３８、図３９に示した工程の後の工程を
示す図、図４１は図４０の４１−４１線に沿った断面図
である。第１の薄膜導体２３１は、帯状に形成される。
第１の薄膜導体２３１は、例えば、Ｃｕなどの導電金属
材料によって構成され、フレームメッキ法の適用によっ
て形成される。第１の薄膜導体２３１は、図５〜図１１
に図示した工程によって形成される。
絶縁膜２５２の表面に、複数の第１の薄膜導体２３１
を、第１の間隔Ａを隔てて、一方向Ｘに整列して形成す
る。図４０は図３８、図３９に示した工程の後の工程を
示す図、図４１は図４０の４１−４１線に沿った断面図
である。第１の薄膜導体２３１は、帯状に形成される。
第１の薄膜導体２３１は、例えば、Ｃｕなどの導電金属
材料によって構成され、フレームメッキ法の適用によっ
て形成される。第１の薄膜導体２３１は、図５〜図１１
に図示した工程によって形成される。
【０１１６】第１の薄膜導体２３１は、一方向Ｘで見た
コイル幅βが０．２５〜３μｍの範囲となるように形成
する。第１の薄膜導体２３１の膜厚は、厚い方が好まし
いが、フレームめっき法により形成した場合、コイル幅
βの２倍程度が形成可能である。
コイル幅βが０．２５〜３μｍの範囲となるように形成
する。第１の薄膜導体２３１の膜厚は、厚い方が好まし
いが、フレームめっき法により形成した場合、コイル幅
βの２倍程度が形成可能である。
【０１１７】次に、図４２、図４３に示すように、隣接
する第１の薄膜導体２３１−２３１間に存在する無機絶
縁膜２５２を除去する。図４２は図４０、図４１に示し
た工程の後の工程を示す図、図４３は図４２の４３−４
３線に沿った断面図である。無機絶縁膜２５２の除去に
当たっては、第１の薄膜導体２３１をマスクにし、ミリ
ングまたはＲＩＥ等のドライエッチング法を実行する。
する第１の薄膜導体２３１−２３１間に存在する無機絶
縁膜２５２を除去する。図４２は図４０、図４１に示し
た工程の後の工程を示す図、図４３は図４２の４３−４
３線に沿った断面図である。無機絶縁膜２５２の除去に
当たっては、第１の薄膜導体２３１をマスクにし、ミリ
ングまたはＲＩＥ等のドライエッチング法を実行する。
【０１１８】次に、図４４、図４５に示すように、第１
の薄膜導体２３１の表面、及び、第１の薄膜導体２３１
−２３１間に現れる第１の磁性層２１の表面を、ほぼ均
一な膜厚で覆う無機絶縁膜２５１を形成する。図４４は
図４２、図４３に示した工程の後の工程を示す図、図４
５は図４４の４５−４５線に沿った断面図である。
の薄膜導体２３１の表面、及び、第１の薄膜導体２３１
−２３１間に現れる第１の磁性層２１の表面を、ほぼ均
一な膜厚で覆う無機絶縁膜２５１を形成する。図４４は
図４２、図４３に示した工程の後の工程を示す図、図４
５は図４４の４５−４５線に沿った断面図である。
【０１１９】無機絶縁膜２５１は、無機絶縁膜２５２と
同様に、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等に
よって構成される。無機絶縁膜２５２はスパッタまたは
ＣＶＤ等のドライ薄膜形成法によって形成することがで
きる。無機絶縁膜２５２の膜厚は０．０１〜０．０５μ
ｍの範囲とすることが好ましい。
同様に、Ａｌ2Ｏ3、ＳｉＯ2、ＡｌＮまたはＤＬＣ等に
よって構成される。無機絶縁膜２５２はスパッタまたは
ＣＶＤ等のドライ薄膜形成法によって形成することがで
きる。無機絶縁膜２５２の膜厚は０．０１〜０．０５μ
ｍの範囲とすることが好ましい。
【０１２０】次に、図４６、図４７に示すように、第２
の薄膜導体２３２を形成する。図４６は図４４、図４５
に示した工程の後の工程を示す図、図４７は図４６の４
７−４７線に沿った断面図である。第２の薄膜導体２３
２はフレームメッキ法によって形成する。第２の薄膜導
体２３２は、第１の薄膜導体２３１の間に存在する隣接
コイルターン間隔Ａを埋めるように、嵌め込み状態で成
膜される。
の薄膜導体２３２を形成する。図４６は図４４、図４５
に示した工程の後の工程を示す図、図４７は図４６の４
７−４７線に沿った断面図である。第２の薄膜導体２３
２はフレームメッキ法によって形成する。第２の薄膜導
体２３２は、第１の薄膜導体２３１の間に存在する隣接
コイルターン間隔Ａを埋めるように、嵌め込み状態で成
膜される。
【０１２１】次に、図４８、図４９に示すように、平坦
化に供される無機絶縁膜２５３を形成する。図４８は図
４６、図４７に示した工程の後の工程を示す図、図４９
は図４８の４９−４９線に沿った断面図である。無機絶
縁膜２５３は、第１の薄膜導体２３１、第２の薄膜導体
２３２、磁極端部２１１及びバックギャップ２１２の全
体を覆って形成する。無機絶縁膜２５３は、Ａｌ2Ｏ3、
ＳｉＯ2等によって構成される。無機絶縁膜２５３はス
パッタまたはＣＶＤ等のドライ薄膜形成法によって形成
することができる。
化に供される無機絶縁膜２５３を形成する。図４８は図
４６、図４７に示した工程の後の工程を示す図、図４９
は図４８の４９−４９線に沿った断面図である。無機絶
縁膜２５３は、第１の薄膜導体２３１、第２の薄膜導体
２３２、磁極端部２１１及びバックギャップ２１２の全
体を覆って形成する。無機絶縁膜２５３は、Ａｌ2Ｏ3、
ＳｉＯ2等によって構成される。無機絶縁膜２５３はス
パッタまたはＣＶＤ等のドライ薄膜形成法によって形成
することができる。
【０１２２】次に、図５０、図５１に示すように、無機
絶縁膜２５３を、ＣＭＰなどにより平坦化する。図５０
は図４８、図４９に示した工程の後の工程を示す図、図
５１は図５０の５１−５１線に沿った断面図である。無
機絶縁膜２５３は、バックギャップ層２１２の周囲に残
存し、磁極端部層２１１からバックギャップ層２１２が
平坦化される。
絶縁膜２５３を、ＣＭＰなどにより平坦化する。図５０
は図４８、図４９に示した工程の後の工程を示す図、図
５１は図５０の５１−５１線に沿った断面図である。無
機絶縁膜２５３は、バックギャップ層２１２の周囲に残
存し、磁極端部層２１１からバックギャップ層２１２が
平坦化される。
【０１２３】次に、図５２〜図５４に示すように、ギャ
ップ層２４を形成する。図５２は図５０、図５１に示し
た工程の後の工程を示す図、図５３は図５２の５３−５
３線に沿った断面図、図５４は図５２の５４−５４線に
沿った断面図である。ギャップ層２４は、平坦化された
無機絶縁膜２５３、第１及び第２の薄膜導体２３１、２
３２の上面に設けられている。ギャップ層２４は、スパ
ッタまたはＣＶＤ等のドライ薄膜形成法によって形成す
ることができる。ギャップ層２４は、Ａｌ2Ｏ3、ＳｉＯ
2、ＡｌＮまたはＤＬＣ等によって構成される。ギャッ
プ層２４の膜厚は、０．０１〜０．０５μｍの範囲とす
ることが好ましい。
ップ層２４を形成する。図５２は図５０、図５１に示し
た工程の後の工程を示す図、図５３は図５２の５３−５
３線に沿った断面図、図５４は図５２の５４−５４線に
沿った断面図である。ギャップ層２４は、平坦化された
無機絶縁膜２５３、第１及び第２の薄膜導体２３１、２
３２の上面に設けられている。ギャップ層２４は、スパ
ッタまたはＣＶＤ等のドライ薄膜形成法によって形成す
ることができる。ギャップ層２４は、Ａｌ2Ｏ3、ＳｉＯ
2、ＡｌＮまたはＤＬＣ等によって構成される。ギャッ
プ層２４の膜厚は、０．０１〜０．０５μｍの範囲とす
ることが好ましい。
【０１２４】図示していないが、第１の薄膜導体２３
１、第２の薄膜導体２３２、磁極端部２１１及びバック
ギャップ２１２の全体を覆うギャップ層２４を形成した
後、バックギャップ層２１２上のギャップ層２４を除去
する。ギャップ層２４の除去に当たっては、レジストパ
ターンをマスクにして、バックギャップ層２１２上のギ
ャップ層２４をミリングまたはＲＩＥ等のドライエッチ
ング法を実行する。そして、溶剤剥離、アッシングなど
によりレジストマスクを除去する。
１、第２の薄膜導体２３２、磁極端部２１１及びバック
ギャップ２１２の全体を覆うギャップ層２４を形成した
後、バックギャップ層２１２上のギャップ層２４を除去
する。ギャップ層２４の除去に当たっては、レジストパ
ターンをマスクにして、バックギャップ層２１２上のギ
ャップ層２４をミリングまたはＲＩＥ等のドライエッチ
ング法を実行する。そして、溶剤剥離、アッシングなど
によりレジストマスクを除去する。
【０１２５】次に、図５５、図５６に示すように、第２
の磁性層２２が形成される。図５５は図５２〜図５４に
示した工程の後の工程を示す図、図５６は図５５の５６
−５６線に沿った断面図である。第２の磁性層２２は、
フレームメッキ法等によって形成する。第２の磁性層２
２は、ＮｉＦｅ、ＣｏＦｅＮｉ、ＣｏＦｅ、ＦｅＮ、Ｆ
ｅＺｒＮ等により構成される。第２の磁性層２２の膜厚
は、０．５〜３μｍの範囲とすることが好ましい。第２
の磁性層２２は、ギャップ層２４によって支持され、バ
ックギャップ層２１２で磁気的に結合されている。これ
により、第１の磁性層２１、第２の磁性層２２及びギャ
ップ層２４を巡る薄膜磁気回路が完成する。第２の磁性
層２２は、単層構造であってもよいし、多層構造であっ
てもよい。
の磁性層２２が形成される。図５５は図５２〜図５４に
示した工程の後の工程を示す図、図５６は図５５の５６
−５６線に沿った断面図である。第２の磁性層２２は、
フレームメッキ法等によって形成する。第２の磁性層２
２は、ＮｉＦｅ、ＣｏＦｅＮｉ、ＣｏＦｅ、ＦｅＮ、Ｆ
ｅＺｒＮ等により構成される。第２の磁性層２２の膜厚
は、０．５〜３μｍの範囲とすることが好ましい。第２
の磁性層２２は、ギャップ層２４によって支持され、バ
ックギャップ層２１２で磁気的に結合されている。これ
により、第１の磁性層２１、第２の磁性層２２及びギャ
ップ層２４を巡る薄膜磁気回路が完成する。第２の磁性
層２２は、単層構造であってもよいし、多層構造であっ
てもよい。
【０１２６】次に、第２の磁性層をマスクにして、ミリ
ング、またはＲＩＥなどのドライエッチング法を実行し
て、第２の磁性層２２に覆われていない部分のギャップ
層２４を除去する。
ング、またはＲＩＥなどのドライエッチング法を実行し
て、第２の磁性層２２に覆われていない部分のギャップ
層２４を除去する。
【０１２７】次に、図５７、図５８に示すように、無機
絶縁膜２５２を形成する。図５７は図５５、図５６に示
した工程の後の工程を示す図、図５８は図５７の５８−
５８線に沿った断面図である。無機絶縁膜２５２は、第
２の磁性層２２上部を覆うように形成される。無機絶縁
膜２５２については、既に言及しているので詳細は省略
する。
絶縁膜２５２を形成する。図５７は図５５、図５６に示
した工程の後の工程を示す図、図５８は図５７の５８−
５８線に沿った断面図である。無機絶縁膜２５２は、第
２の磁性層２２上部を覆うように形成される。無機絶縁
膜２５２については、既に言及しているので詳細は省略
する。
【０１２８】次に、図５９、図６０に示すように、ギャ
ップ層２４及び無機絶縁膜２５２の一部を除去し、第２
の薄膜導体２３２の上部を露出させる。図５９は図５
７、図５８に示した工程の後の工程を示す図、図６０は
図５９の６０−６０線に沿った断面図である。第２の薄
膜導体２５２の上部の無機絶縁膜２５２は、予め、第２
の薄膜導体２５２の上部に形成したレジストパターンを
マスクにして、ミリングまたはＲＩＥ等のドライエッチ
ング法により、レジストマスクを除去する。その後、溶
剤剥離、アッシングなどにより除去する。上記工程によ
り第２の薄膜導体２３２に開口部を形成する。
ップ層２４及び無機絶縁膜２５２の一部を除去し、第２
の薄膜導体２３２の上部を露出させる。図５９は図５
７、図５８に示した工程の後の工程を示す図、図６０は
図５９の６０−６０線に沿った断面図である。第２の薄
膜導体２５２の上部の無機絶縁膜２５２は、予め、第２
の薄膜導体２５２の上部に形成したレジストパターンを
マスクにして、ミリングまたはＲＩＥ等のドライエッチ
ング法により、レジストマスクを除去する。その後、溶
剤剥離、アッシングなどにより除去する。上記工程によ
り第２の薄膜導体２３２に開口部を形成する。
【０１２９】次に、図６１、図６２に示すように、複数
の第３の薄膜導体２３３を形成する。図６１は図５９、
図６０に示した工程の後の工程を示す図、図６２は図６
１の６２−６２線に沿った断面図である。第３の薄膜導
体２３３は、フレームメッキ法などにより形成され、上
記開口部を通し、第２の薄膜導体２３２に連続して立ち
上がる。第３の薄膜導体２３３は、Ｃｕなどの導電金属
材料により構成される。第３の薄膜導体２３３の膜厚
は、１．５〜４μｍの範囲が好ましい。第３の薄膜導体
２３３も、図５〜図１１に図示した工程に準じて形成さ
れる。
の第３の薄膜導体２３３を形成する。図６１は図５９、
図６０に示した工程の後の工程を示す図、図６２は図６
１の６２−６２線に沿った断面図である。第３の薄膜導
体２３３は、フレームメッキ法などにより形成され、上
記開口部を通し、第２の薄膜導体２３２に連続して立ち
上がる。第３の薄膜導体２３３は、Ｃｕなどの導電金属
材料により構成される。第３の薄膜導体２３３の膜厚
は、１．５〜４μｍの範囲が好ましい。第３の薄膜導体
２３３も、図５〜図１１に図示した工程に準じて形成さ
れる。
【０１３０】次に、図６３、図６４に示すように、第３
の薄膜導体２３３をマスクにして、無機絶縁膜２５２を
ミリングまたはＲＩＥ等のドライエッチング法により、
除去する。図６３は図６１、図６２に示した工程の後の
工程を示す図、図６４は図６３の６４−６４線に沿った
断面図である。
の薄膜導体２３３をマスクにして、無機絶縁膜２５２を
ミリングまたはＲＩＥ等のドライエッチング法により、
除去する。図６３は図６１、図６２に示した工程の後の
工程を示す図、図６４は図６３の６４−６４線に沿った
断面図である。
【０１３１】次に、図６５、図６６に示すように、無機
絶縁膜２５１を形成する。図６５は図６３、図６４に示
した工程の後の工程を示す図、図６６は図６５の６６−
６６線に沿った断面図である。無機絶縁膜２５１は、第
３の薄膜導体２３３の表面、及び、第３の薄膜導体２３
３−２３３間に現れる第１の薄膜導体２３１の表面を、
ほぼ均一な膜厚で覆う。無機絶縁膜２５１については、
既に言及しているので詳細は省略する。
絶縁膜２５１を形成する。図６５は図６３、図６４に示
した工程の後の工程を示す図、図６６は図６５の６６−
６６線に沿った断面図である。無機絶縁膜２５１は、第
３の薄膜導体２３３の表面、及び、第３の薄膜導体２３
３−２３３間に現れる第１の薄膜導体２３１の表面を、
ほぼ均一な膜厚で覆う。無機絶縁膜２５１については、
既に言及しているので詳細は省略する。
【０１３２】次に、図６７に示すように、第３の薄膜導
体２３３の立ち上がり部分の無機絶縁膜２５１をマスク
にして、第３の薄膜導体２３３の立ち上がり部分以外の
無機絶縁膜２５１を、ミリングまたはＲＩＥ等のドライ
エッチング法により、除去する。図６７は図６５、図６
６に示した工程の後の工程を示す図である。この工程に
より、第３の薄膜導体２３３の上部が露出し、接続部端
となる。
体２３３の立ち上がり部分の無機絶縁膜２５１をマスク
にして、第３の薄膜導体２３３の立ち上がり部分以外の
無機絶縁膜２５１を、ミリングまたはＲＩＥ等のドライ
エッチング法により、除去する。図６７は図６５、図６
６に示した工程の後の工程を示す図である。この工程に
より、第３の薄膜導体２３３の上部が露出し、接続部端
となる。
【０１３３】次に、図６８に示すように、第４の薄膜導
体２３４を形成する。図６８は図６７に示した工程の後
の工程を示す図である。第４の薄膜導体２３４は、フレ
ームメッキ法などにより形成する。
体２３４を形成する。図６８は図６７に示した工程の後
の工程を示す図である。第４の薄膜導体２３４は、フレ
ームメッキ法などにより形成する。
【０１３４】第４の薄膜導体２３４は、第３の薄膜導体
２３３の表面、及び、第３の薄膜導体２３３−２３３間
に現れる第１の薄膜導体２３１の表面を覆う。すなわ
ち、第４の薄膜導体２３４は、各々側壁に無機絶縁膜２
５１を有する第３の薄膜導体２３３の間にもはめ込まれ
る。第３の薄膜導体２３３と、第４の薄膜導体２３４と
は、前記露出部により電気的に導通している。第４の薄
膜導体２３４は、Ｃｕなどの導電金属材料で構成され
る。第４の薄膜導体２３４の膜厚は、１．５〜４μｍの
範囲が好ましい。
２３３の表面、及び、第３の薄膜導体２３３−２３３間
に現れる第１の薄膜導体２３１の表面を覆う。すなわ
ち、第４の薄膜導体２３４は、各々側壁に無機絶縁膜２
５１を有する第３の薄膜導体２３３の間にもはめ込まれ
る。第３の薄膜導体２３３と、第４の薄膜導体２３４と
は、前記露出部により電気的に導通している。第４の薄
膜導体２３４は、Ｃｕなどの導電金属材料で構成され
る。第４の薄膜導体２３４の膜厚は、１．５〜４μｍの
範囲が好ましい。
【０１３５】次に、図６９に示すように、無機絶縁膜で
なる平坦化膜２０を形成する。図６９は図６８に示した
工程の後の工程を示す図である。平坦化膜２０は、スパ
ッタなどにより成膜し、ＣＭＰ等により平坦化する。平
坦化膜２０は、Ａｌ2Ｏ3、ＳｉＯ2等により構成され
る。
なる平坦化膜２０を形成する。図６９は図６８に示した
工程の後の工程を示す図である。平坦化膜２０は、スパ
ッタなどにより成膜し、ＣＭＰ等により平坦化する。平
坦化膜２０は、Ａｌ2Ｏ3、ＳｉＯ2等により構成され
る。
【０１３６】図７０は図６９に示した工程の後の工程を
示す図、図７１は図７０の７１−７１線に沿った断面図
である。図７１に図示するように、第３の薄膜導体２３
３と第４の薄膜導体２３４との上部は、平坦化されると
ともに、露出している。
示す図、図７１は図７０の７１−７１線に沿った断面図
である。図７１に図示するように、第３の薄膜導体２３
３と第４の薄膜導体２３４との上部は、平坦化されると
ともに、露出している。
【０１３７】次に、図７２、図７３に示すように、無機
絶縁膜２５２を形成する。図７２は図７０、図７１に示
した工程の後の工程を示す図、図７３は図７２の７３−
７３線に沿った断面図である。無機絶縁膜２５２は、平
坦化膜２０、第３の薄膜導体２３３及び第４の薄膜導体
２３４上部を覆うように形成される。無機絶縁膜２５２
については、既に言及しているので詳細は省略する。
絶縁膜２５２を形成する。図７２は図７０、図７１に示
した工程の後の工程を示す図、図７３は図７２の７３−
７３線に沿った断面図である。無機絶縁膜２５２は、平
坦化膜２０、第３の薄膜導体２３３及び第４の薄膜導体
２３４上部を覆うように形成される。無機絶縁膜２５２
については、既に言及しているので詳細は省略する。
【０１３８】次に、図７４、図７５に示すように、無機
絶縁膜２５２の一部を除去し、第３の薄膜導体２３３の
上部を露出させる。図７４は図７２、図７３に示した工
程の後の工程を示す図、図７５は図７４の７５−７５線
に沿った断面図である。第３の薄膜導体２３３の上部の
無機絶縁膜２５２は、レジストパターンをマスクにし
て、ミリングまたはＲＩＥ等のドライエッチング法によ
り、除去する。その後、第２の薄膜導体２３２上のレジ
ストマスクを溶剤剥離、アッシングなどにより除去す
る。上記工程により第３の薄膜導体２３３に開口部が形
成される。
絶縁膜２５２の一部を除去し、第３の薄膜導体２３３の
上部を露出させる。図７４は図７２、図７３に示した工
程の後の工程を示す図、図７５は図７４の７５−７５線
に沿った断面図である。第３の薄膜導体２３３の上部の
無機絶縁膜２５２は、レジストパターンをマスクにし
て、ミリングまたはＲＩＥ等のドライエッチング法によ
り、除去する。その後、第２の薄膜導体２３２上のレジ
ストマスクを溶剤剥離、アッシングなどにより除去す
る。上記工程により第３の薄膜導体２３３に開口部が形
成される。
【０１３９】次に、図７６〜図７８に示すように、複数
の第５の薄膜導体２３５を形成する。図７６は図７４、
図７５に示した工程の後の工程を示す図、図７７は図７
６の７７−７７線に沿った断面図、図７８は図７６の７
８−７８線に沿った断面図である。
の第５の薄膜導体２３５を形成する。図７６は図７４、
図７５に示した工程の後の工程を示す図、図７７は図７
６の７７−７７線に沿った断面図、図７８は図７６の７
８−７８線に沿った断面図である。
【０１４０】第５の薄膜導体２３５は、無機絶縁膜２５
２の表面に、第１の間隔Ａを隔てて、一方向Ｘに整列し
て複数設けられる。第５の薄膜導体２３５は、帯状に形
成される。第５の薄膜導体２３５は、例えば、Ｃｕなど
の導電金属材料によって構成され、フレームメッキ法の
適用によって形成される。フレームメッキ法を適用する
場合は、事前に、無機絶縁膜２５２の表面にシード層を
形成しておく。これは、フレームメッキ法における常套
手段である。第５の薄膜導体２３５は、一方向Ｘで見た
コイル幅βが０．２５〜３μｍの範囲となるように形成
する。第１の半薄膜導体２３１の膜厚は、厚い方が好ま
しいが、フレームメッキ法により形成した場合、コイル
幅βの２倍程度が形成可能である。
２の表面に、第１の間隔Ａを隔てて、一方向Ｘに整列し
て複数設けられる。第５の薄膜導体２３５は、帯状に形
成される。第５の薄膜導体２３５は、例えば、Ｃｕなど
の導電金属材料によって構成され、フレームメッキ法の
適用によって形成される。フレームメッキ法を適用する
場合は、事前に、無機絶縁膜２５２の表面にシード層を
形成しておく。これは、フレームメッキ法における常套
手段である。第５の薄膜導体２３５は、一方向Ｘで見た
コイル幅βが０．２５〜３μｍの範囲となるように形成
する。第１の半薄膜導体２３１の膜厚は、厚い方が好ま
しいが、フレームメッキ法により形成した場合、コイル
幅βの２倍程度が形成可能である。
【０１４１】また、図７８に示すように、第３の薄膜導
体２３３の露出部（図７５参照）に第５の薄膜導体２３
５を形成する。第３の薄膜導体２３３と、第５の薄膜導
体２３５とは、開口部を介して電気的に導通している。
第５の薄膜導体２３５も、図５〜図１１に図示した工程
に準じて形成される。
体２３３の露出部（図７５参照）に第５の薄膜導体２３
５を形成する。第３の薄膜導体２３３と、第５の薄膜導
体２３５とは、開口部を介して電気的に導通している。
第５の薄膜導体２３５も、図５〜図１１に図示した工程
に準じて形成される。
【０１４２】次に、図７９〜図８１に示すように、無機
絶縁膜２５２を除去する。図７９は図７６〜図７８に示
した工程の後の工程を示す図、図８０は図７９の８０−
８０線に沿った断面図、図８１は図７９の８１−８１線
に沿った断面図である。無機絶縁膜２５２の除去に当た
っては、第５の薄膜導体２３５をマスクにして、ミリン
グまたはＲＩＥ等のドライエッチング法を実行する。
絶縁膜２５２を除去する。図７９は図７６〜図７８に示
した工程の後の工程を示す図、図８０は図７９の８０−
８０線に沿った断面図、図８１は図７９の８１−８１線
に沿った断面図である。無機絶縁膜２５２の除去に当た
っては、第５の薄膜導体２３５をマスクにして、ミリン
グまたはＲＩＥ等のドライエッチング法を実行する。
【０１４３】次に、図８２〜図８４に示すように、無機
絶縁膜２５１を形成する。図８２は図８０、図８１に示
した工程の後の工程を示す図、図８３は図８２の８３−
８３線に沿った断面図、図８４は図８２の８４−８４線
に沿った断面図である。
絶縁膜２５１を形成する。図８２は図８０、図８１に示
した工程の後の工程を示す図、図８３は図８２の８３−
８３線に沿った断面図、図８４は図８２の８４−８４線
に沿った断面図である。
【０１４４】無機絶縁膜２５１は、図８３に示すよう
に、第２の磁性層２２、第５の薄膜導体２３５及び平坦
化膜２０の表面を、ほぼ均一な膜厚で覆う。また、無機
絶縁膜２５１は、図８４に示すように、平坦化膜２０、
第５の薄膜導体２３５、第５の薄膜導体２３５−２３５
間に現れる第４の薄膜導体２３４の表面を、ほぼ均一な
膜厚で覆う。無機絶縁膜２５１については、既に言及し
ているので詳細は省略する。
に、第２の磁性層２２、第５の薄膜導体２３５及び平坦
化膜２０の表面を、ほぼ均一な膜厚で覆う。また、無機
絶縁膜２５１は、図８４に示すように、平坦化膜２０、
第５の薄膜導体２３５、第５の薄膜導体２３５−２３５
間に現れる第４の薄膜導体２３４の表面を、ほぼ均一な
膜厚で覆う。無機絶縁膜２５１については、既に言及し
ているので詳細は省略する。
【０１４５】次に、図８５〜図８７に示すように、第５
の薄膜導体２３５の立ち上がり部分の無機絶縁膜２５１
をマスクにして、第５の薄膜導体２３５の立ち上がり部
分以外の無機絶縁膜２５１をドライエッチング法（ミリ
ング法、ＲＩＥ法など）により、除去する。図８５は図
８２〜図８４に示した工程の後の工程を示す図、図８６
は図８５の８６−８６線に沿った断面図、図８７は図８
５の８７−８７線に沿った断面図である。その後、レジ
ストマスクを溶剤剥離、アッシングなどにより除去す
る。このとき、上部磁極上に相当する部分にもレジスト
マスクを形成し、上部磁極上に相当する部分にも無機絶
縁膜を残すようにする。この工程により、平坦化膜２０
と、第５の薄膜導体２３５−２３５間に現れる第４の薄
膜導体２３４と、第５の薄膜導体２３５の上部とが露出
し、接続部端となる。
の薄膜導体２３５の立ち上がり部分の無機絶縁膜２５１
をマスクにして、第５の薄膜導体２３５の立ち上がり部
分以外の無機絶縁膜２５１をドライエッチング法（ミリ
ング法、ＲＩＥ法など）により、除去する。図８５は図
８２〜図８４に示した工程の後の工程を示す図、図８６
は図８５の８６−８６線に沿った断面図、図８７は図８
５の８７−８７線に沿った断面図である。その後、レジ
ストマスクを溶剤剥離、アッシングなどにより除去す
る。このとき、上部磁極上に相当する部分にもレジスト
マスクを形成し、上部磁極上に相当する部分にも無機絶
縁膜を残すようにする。この工程により、平坦化膜２０
と、第５の薄膜導体２３５−２３５間に現れる第４の薄
膜導体２３４と、第５の薄膜導体２３５の上部とが露出
し、接続部端となる。
【０１４６】次に、図８８に示すように、第６の薄膜導
体２３６を形成する。図８８は図８５〜図８７に示した
工程の後の工程を示す図である。第６の薄膜導体２３６
は、フレームメッキ法などにより形成する。第６の薄膜
導体２３６は、各々側壁に無機絶縁膜２５１を有する第
５の薄膜導体２３５の間にもはめ込まれる。第５の薄膜
導体２３５と、第６の薄膜導体２３６とは、電気的に導
通していない。第６の薄膜導体２３６は、Ｃｕなどの導
電金属材料で構成される。第６の薄膜導体２３６の膜厚
は、好ましくは０．５〜３μｍの範囲である。
体２３６を形成する。図８８は図８５〜図８７に示した
工程の後の工程を示す図である。第６の薄膜導体２３６
は、フレームメッキ法などにより形成する。第６の薄膜
導体２３６は、各々側壁に無機絶縁膜２５１を有する第
５の薄膜導体２３５の間にもはめ込まれる。第５の薄膜
導体２３５と、第６の薄膜導体２３６とは、電気的に導
通していない。第６の薄膜導体２３６は、Ｃｕなどの導
電金属材料で構成される。第６の薄膜導体２３６の膜厚
は、好ましくは０．５〜３μｍの範囲である。
【０１４７】また、図８９について図８８と同様に、第
６の薄膜導体２３６を形成する。図８９は図８８に示し
た工程の後の工程を示す図である。但し、図８９におい
て第６の薄膜導体２３６は、第４の薄膜導体２３４、第
５の薄膜導体２３５と、電気的に導通している。
６の薄膜導体２３６を形成する。図８９は図８８に示し
た工程の後の工程を示す図である。但し、図８９におい
て第６の薄膜導体２３６は、第４の薄膜導体２３４、第
５の薄膜導体２３５と、電気的に導通している。
【０１４８】次に図９０及び図９１に示すように、平坦
化膜２６０を形成する。図９０は図８９に示した工程の
後の工程を示す図、図９１は図９０に示した工程の後の
工程を示す図である。平坦化膜２６０は、スパッタなど
により成膜され、平坦化膜２６０により全面が覆われた
のち、ＣＭＰ等により平坦化する。平坦化膜２６０は、
Ａｌ2Ｏ3、ＳｉＯ2等で構成される。
化膜２６０を形成する。図９０は図８９に示した工程の
後の工程を示す図、図９１は図９０に示した工程の後の
工程を示す図である。平坦化膜２６０は、スパッタなど
により成膜され、平坦化膜２６０により全面が覆われた
のち、ＣＭＰ等により平坦化する。平坦化膜２６０は、
Ａｌ2Ｏ3、ＳｉＯ2等で構成される。
【０１４９】図９２は図９１に示した工程の後の工程を
示す図、図９３は図９２の９３−９３線に沿った断面
図、図９４は図９２の９４−９４線に沿った断面図であ
る。図９２〜図９４は、図９０及び図９１で示す工程に
より平坦化された状態を示す。
示す図、図９３は図９２の９３−９３線に沿った断面
図、図９４は図９２の９４−９４線に沿った断面図であ
る。図９２〜図９４は、図９０及び図９１で示す工程に
より平坦化された状態を示す。
【０１５０】次に図９５及び図９６に示すように、保護
層２６を形成する。図９５は図９２〜図９４に示した工
程の後の工程を示す断面図、図９６は図９５に示した工
程の後の工程を示す断面図である。保護層２６は、スパ
ッタなどにより成膜され、ＣＭＰなどにより平坦化され
る。保護層２６は、Ａｌ2Ｏ3、ＳｉＯ2等により構成さ
れる。
層２６を形成する。図９５は図９２〜図９４に示した工
程の後の工程を示す断面図、図９６は図９５に示した工
程の後の工程を示す断面図である。保護層２６は、スパ
ッタなどにより成膜され、ＣＭＰなどにより平坦化され
る。保護層２６は、Ａｌ2Ｏ3、ＳｉＯ2等により構成さ
れる。
【０１５１】上述した工程を経ることにより、図２９〜
図３２に示した構造を有する薄膜磁気ヘッド要素が、ウ
エハ（図３３参照）上に形成される。その他、電極取り
出し配線、バンプ層、バンプ保護層などは別途作成す
る。説明は省略するが、図２６〜図２８に示した薄膜イ
ンダクタ等の他のマイクロデバイスも、同様の工程を経
て製造できる。
図３２に示した構造を有する薄膜磁気ヘッド要素が、ウ
エハ（図３３参照）上に形成される。その他、電極取り
出し配線、バンプ層、バンプ保護層などは別途作成す
る。説明は省略するが、図２６〜図２８に示した薄膜イ
ンダクタ等の他のマイクロデバイスも、同様の工程を経
て製造できる。
【０１５２】６．薄膜磁気ヘッドを用いた磁気ヘッド装
置及び磁気記録再生装置本発明は、更に、磁気ヘッド装
置及び磁気記録再生装置についても開示する。まず、図
９７は本発明に係る磁気ヘッド装置の一部を示す正面
図、図９８は図９７に示した磁気ヘッド装置の底面図で
ある。磁気ヘッド装置は、薄膜磁気ヘッド４と、ヘッド
支持装置５とを含んでいる。薄膜磁気ヘッド４は、図６
〜図９を参照して説明にした本発明に係る薄膜磁気ヘッ
ドである。
置及び磁気記録再生装置本発明は、更に、磁気ヘッド装
置及び磁気記録再生装置についても開示する。まず、図
９７は本発明に係る磁気ヘッド装置の一部を示す正面
図、図９８は図９７に示した磁気ヘッド装置の底面図で
ある。磁気ヘッド装置は、薄膜磁気ヘッド４と、ヘッド
支持装置５とを含んでいる。薄膜磁気ヘッド４は、図６
〜図９を参照して説明にした本発明に係る薄膜磁気ヘッ
ドである。
【０１５３】ヘッド支持装置５は、金属薄板でなる支持
体５３の長手方向の一端にある自由端に、同じく金属薄
板でなる可撓体５１を取付け、この可撓体５１の下面に
薄膜磁気ヘッド４を取付けた構造となっている。
体５３の長手方向の一端にある自由端に、同じく金属薄
板でなる可撓体５１を取付け、この可撓体５１の下面に
薄膜磁気ヘッド４を取付けた構造となっている。
【０１５４】可撓体５１は、支持体５３の長手方向軸線
と略平行して伸びる２つの外側枠部５５、５６と、支持
体５３から離れた端において外側枠部５５、５６を連結
する横枠５４と、横枠５４の略中央部から外側枠部５
５、５６に略平行するように延びていて先端を自由端と
した舌状片５２とを有する。
と略平行して伸びる２つの外側枠部５５、５６と、支持
体５３から離れた端において外側枠部５５、５６を連結
する横枠５４と、横枠５４の略中央部から外側枠部５
５、５６に略平行するように延びていて先端を自由端と
した舌状片５２とを有する。
【０１５５】舌状片５２のほぼ中央部には、支持体５３
から隆起した、例えば半球状の荷重用突起５７が設けら
れている。この荷重用突起５７により、支持体５３の自
由端から舌状片５２へ荷重力が伝えられる。
から隆起した、例えば半球状の荷重用突起５７が設けら
れている。この荷重用突起５７により、支持体５３の自
由端から舌状片５２へ荷重力が伝えられる。
【０１５６】舌状片５２の下面に薄膜磁気ヘッド４を接
着等の手段によって取付けてある。薄膜磁気ヘッド４
は、空気流出側端側が横枠５４の方向になるように、舌
状片５２に取付けられている。本発明に適用可能なヘッ
ド支持装置５は、上記実施例に限らない。
着等の手段によって取付けてある。薄膜磁気ヘッド４
は、空気流出側端側が横枠５４の方向になるように、舌
状片５２に取付けられている。本発明に適用可能なヘッ
ド支持装置５は、上記実施例に限らない。
【０１５７】図９９は本発明に係る磁気記録再生装置の
平面図である。図示された磁気記録再生装置は、磁気ヘ
ッド装置６と、磁気ディスク７とを含む。磁気ヘッド装
置６は図９７、図９８に図示したものである。磁気ヘッ
ド装置６は、ヘッド支持装置５の一端がアーム９の一端
に結合され、アーム９の他端がボイスコイル等を含む位
置決め装置８によって支持され、かつ、駆動される。薄
膜磁気ヘッド４は、ヘッド支持装置５の自由端側におい
て、ヘッド支持装置５によって支持され、磁気ディスク
７の磁気記録面と対向するように配置される。
平面図である。図示された磁気記録再生装置は、磁気ヘ
ッド装置６と、磁気ディスク７とを含む。磁気ヘッド装
置６は図９７、図９８に図示したものである。磁気ヘッ
ド装置６は、ヘッド支持装置５の一端がアーム９の一端
に結合され、アーム９の他端がボイスコイル等を含む位
置決め装置８によって支持され、かつ、駆動される。薄
膜磁気ヘッド４は、ヘッド支持装置５の自由端側におい
て、ヘッド支持装置５によって支持され、磁気ディスク
７の磁気記録面と対向するように配置される。
【０１５８】磁気ディスク７が、図示しない駆動装置に
より、矢印Ｆ１の方向に回転駆動されると、薄膜磁気ヘ
ッド４が、微小浮上量で、磁気ディスク７の面から浮上
する。ヘッド支持装置５の先端部に取り付けられた薄膜
磁気ヘッド４は、磁気ディスク７の径方向に駆動され
る。そして、ヘッド支持装置５を駆動する位置決め装置
８により、薄膜磁気ヘッド４が、磁気ディスク７上の所
定のトラック位置に位置決めされ、磁気記録の読み出
し、書き込みが行われる。
より、矢印Ｆ１の方向に回転駆動されると、薄膜磁気ヘ
ッド４が、微小浮上量で、磁気ディスク７の面から浮上
する。ヘッド支持装置５の先端部に取り付けられた薄膜
磁気ヘッド４は、磁気ディスク７の径方向に駆動され
る。そして、ヘッド支持装置５を駆動する位置決め装置
８により、薄膜磁気ヘッド４が、磁気ディスク７上の所
定のトラック位置に位置決めされ、磁気記録の読み出
し、書き込みが行われる。
【０１５９】以上、好ましい実施例を参照して本発明の
内容を具体的に説明したが、本発明の基本的技術思想及
び教示に基づいて、当業者であれば、種々の変形態様を
採り得ることは自明である。
内容を具体的に説明したが、本発明の基本的技術思想及
び教示に基づいて、当業者であれば、種々の変形態様を
採り得ることは自明である。
【０１６０】
【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 （ａ）配線密度を高め、素子密度を向上し得るマイクロ
デバイス、特に、半導体デバイスを提供することができ
る。 （ｂ）必要な起磁力を確保した上で、コイル長を短縮
し、インピーダンス値を低減させ、高周波特性を改善し
たマイクロデバイス、特に、薄膜磁気ヘッド及び薄膜イ
ンダクタを提供することができる。 （ｃ）コイル周回密度を高め、磁気効率を改善し得るマ
イクロデバイス、特に、薄膜インダクタまたは薄膜磁気
ヘッドを提供することができる。
のような効果を得ることができる。 （ａ）配線密度を高め、素子密度を向上し得るマイクロ
デバイス、特に、半導体デバイスを提供することができ
る。 （ｂ）必要な起磁力を確保した上で、コイル長を短縮
し、インピーダンス値を低減させ、高周波特性を改善し
たマイクロデバイス、特に、薄膜磁気ヘッド及び薄膜イ
ンダクタを提供することができる。 （ｃ）コイル周回密度を高め、磁気効率を改善し得るマ
イクロデバイス、特に、薄膜インダクタまたは薄膜磁気
ヘッドを提供することができる。
【図１】本発明に係るマイクロデバイスの平面図であ
る。
る。
【図２】図１の２−２線に沿った断面図である。
【図３】図１、図２に示したマイクロデバイスの製造方
法を示す図である。
法を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】図６に示した工程の後の工程を示す図である。
【図８】図７に示した工程の後の工程を示す図である。
【図９】図８に示した工程の後の工程を示す図である。
【図１０】図９に示した工程の後の工程を示す図であ
る。
る。
【図１１】図１０に示した工程の後の工程を示す図であ
る。
る。
【図１２】図１１に示した工程の後の工程を示す図であ
る。
る。
【図１３】図１２に示した工程の後の工程を示す図であ
る。
る。
【図１４】図１３に示した工程の後の工程を示す図であ
る。
る。
【図１５】図１４に示した工程の後の工程を示す図であ
る。
る。
【図１６】図１５に示した工程の後の工程を示す図であ
る。
る。
【図１７】図１６に示した工程の後の工程を示す図であ
る。
る。
【図１８】図１７に示した工程の後の工程を示す図であ
る。
る。
【図１９】図１８に示した工程の後の工程を示す図であ
る。
る。
【図２０】図１９に示した工程の後の工程を示す図であ
る。
る。
【図２１】図２０に示した工程の後の工程を示す図であ
る。
る。
【図２２】本発明に係るマイクロデバイスの別の製造方
法を示す図である。
法を示す図である。
【図２３】図２２に示した工程の後の工程を示す図であ
る。
る。
【図２４】図２３に示した工程の後の工程を示す図であ
る。
る。
【図２５】図２４に示した工程の後の工程を示す図であ
る。
る。
【図２６】本発明に係る薄膜コイルとしてのデバイスを
示す平面図である。
示す平面図である。
【図２７】図２６の２７−２７線に沿った断面図であ
る。
る。
【図２８】図２６の２８−２８線に沿った断面図であ
る。
る。
【図２９】本発明係る薄膜磁気ヘッドとしてのマイクロ
デバイスである。
デバイスである。
【図３０】図２９に示した薄膜磁気ヘッドの薄膜コイル
構造を拡大して示す平面図である。
構造を拡大して示す平面図である。
【図３１】図３０の３１−３１線に沿った断面図であ
る。
る。
【図３２】図３０の３２−３２線に沿った断面図であ
る。
る。
【図３３】図２９〜図３２に図示した薄膜磁気ヘッドの
製造方法が実行されるウエハの斜視図である。
製造方法が実行されるウエハの斜視図である。
【図３４】図３３に示したウエハ上で見た薄膜磁気ヘッ
ド要素の１つを示す平面図である。
ド要素の１つを示す平面図である。
【図３５】図３４の３５−３５線に沿った断面図であ
る。
る。
【図３６】図３４、図３５に示した薄膜磁気ヘッド要素
に実行された工程を示す平面図である。
に実行された工程を示す平面図である。
【図３７】図３６の３７−３７線に沿った断面図であ
る。
る。
【図３８】図３６、図３７に示した工程の後の工程を示
す図である。
す図である。
【図３９】図３８の３９−３９線に沿った断面図であ
る。
る。
【図４０】図３８、図３９に示した工程の後の工程を示
す図である。
す図である。
【図４１】図４０の４１−４１線に沿った断面図であ
る。
る。
【図４２】図４０、図４１に示した工程の後の工程を示
す図である。
す図である。
【図４３】図４２の４３−４３線に沿った断面図であ
る。
る。
【図４４】図４２、図４３に示した工程の後の工程を示
す図である。
す図である。
【図４５】図４４の４５−４５線に沿った断面図であ
る。
る。
【図４６】図４４、図４５に示した工程の後の工程を示
す図である。
す図である。
【図４７】図４６の４７−４７線に沿った断面図であ
る。
る。
【図４８】図４６、図４７に示した工程の後の工程を示
す図である。
す図である。
【図４９】図４８の４９−４９線に沿った断面図であ
る。
る。
【図５０】図４８、図４９に示した工程の後の工程を示
す図である。
す図である。
【図５１】図５０の５１−５１線に沿った断面図であ
る。
る。
【図５２】図５０、図５１に示した工程の後の工程を示
す図である。
す図である。
【図５３】図５２の５３−５３線に沿った断面図であ
る。
る。
【図５４】図５２の５４−５４線に沿った断面図であ
る。
る。
【図５５】図５２〜図５４に示した工程の後の工程を示
す図である。
す図である。
【図５６】図５５の５６−５６線に沿った断面図であ
る。
る。
【図５７】図５５、図５６に示した工程の後の工程を示
す図である。
す図である。
【図５８】図５７の５８−５８線に沿った断面図であ
る。
る。
【図５９】図５７、図５８に示した工程の後の工程を示
す図である。
す図である。
【図６０】図５９の６０−６０線に沿った断面図であ
る。
る。
【図６１】図５９、図６０に示した工程の後の工程を示
す図である。
す図である。
【図６２】図６１の６２−６２線に沿った断面図であ
る。
る。
【図６３】図６１、図６２に示した工程の後の工程を示
す図である。
す図である。
【図６４】図６３の６４−６４線に沿った断面図であ
る。
る。
【図６５】図６３、図６４に示した工程の後の工程を示
す図である。
す図である。
【図６６】図６５の６６−６６線に沿った断面図であ
る。
る。
【図６７】図６５、図６６に示した工程の後の工程を示
す図である。
す図である。
【図６８】図６７に示した工程の後の工程を示す図であ
る。
る。
【図６９】図６８に示した工程の後の工程を示す図であ
る。
る。
【図７０】図６９に示した工程の後の工程を示す図であ
る。
る。
【図７１】図７０の７１−７１線に沿った断面図であ
る。
る。
【図７２】図７０、図７１に示した工程の後の工程を示
す図である。
す図である。
【図７３】図７２の７３−７３線に沿った断面図であ
る。
る。
【図７４】図７２、図７３に示した工程の後の工程を示
す図である。
す図である。
【図７５】図７４の７５−７５線に沿った断面図であ
る。
る。
【図７６】図７４、図７５に示した工程の後の工程を示
す図である。
す図である。
【図７７】図７６の７７−７７線に沿った断面図であ
る。
る。
【図７８】図７６の７８−７８線に沿った断面図であ
る。
る。
【図７９】図７６〜図７８に示した工程の後の工程を示
す図である。
す図である。
【図８０】図７９の８０−８０線に沿った断面図であ
る。
る。
【図８１】図７９の８１−８１線に沿った断面図であ
る。
る。
【図８２】図８０、図８１に示した工程の後の工程を示
す図である。
す図である。
【図８３】図８２の８３−８３線に沿った断面図であ
る。
る。
【図８４】図８２の８４−８４線に沿った断面図であ
る。
る。
【図８５】図８２〜図８４に示した工程の後の工程を示
す図である。
す図である。
【図８６】図８５の８６−８６線に沿った断面図であ
る。
る。
【図８７】図８５の８７−８７線に沿った断面図であ
る。
る。
【図８８】図８５〜図８７に示した工程の後の工程を示
す図である。
す図である。
【図８９】図８８に示した工程の後の工程を示す図であ
る。
る。
【図９０】図８９に示した工程の後の工程を示す図であ
る。
る。
【図９１】図９０に示した工程の後の工程を示す図であ
る。
る。
【図９２】図９１に示した工程の後の工程を示す図であ
る。
る。
【図９３】図９２の９３−９３線に沿った断面図であ
る。
る。
【図９４】図９２の９４−９４線に沿った断面図であ
る。
る。
【図９５】図９２〜図９４に示した工程の後の工程を示
す断面図である。
す断面図である。
【図９６】図９５に示した工程の後の工程を示す断面図
である。
である。
【図９７】本発明に係る磁気ヘッド装置の一部を示す正
面図である。
面図である。
【図９８】図９７に示した磁気ヘッド装置の底面図であ
る。
る。
【図９９】本発明に係る磁気記録再生装置の平面図であ
る。
る。
２３ 薄膜コイル
α ギャップ幅
β 薄膜導体幅またはコイルターン幅
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｆ 41/04 Ｈ０１Ｆ 41/04 Ｃ
Claims (18)
- 【請求項１】 薄膜配線を含むマイクロデバイスであっ
て、 前記薄膜配線は、支持体表面に複数の薄膜導体を所定の
間隔を隔てて整列することにより、構成されており、 順次隣接する３本の薄膜導体のうち、中間に位置する薄
膜導体は、その両側に位置する２本の薄膜導体間の間隔
内にギャップを隔てて挿入されており、 前記ギャップのギャップ幅αは、各薄膜導体の幅βより
も小さく、無機絶縁膜の膜厚によって画定されているマ
イクロデバイス。 - 【請求項２】 請求項１に記載されたマイクロデバイス
であって、 前記ギャップ幅αは、０．０１〜０．０５μｍの範囲に
あるマイクロデバイス。 - 【請求項３】 請求項２に記載されたマイクロデバイス
であって、 （１／３００）≦α／β≦（１／５） を満たすマイクロデバイス。 - 【請求項４】 請求項１乃至３の何れかに記載されたマ
イクロデバイスであって、 前記薄膜配線は、薄膜コイルであり、前記薄膜コイル
は、１つの軸の周りに周回し、前記軸の方向に巻き進む
マイクロデバイス。 - 【請求項５】 請求項４に記載されたマイクロデバイス
であって、 更に、第１の磁性層及び第２の磁性層を含んでおり、 前記第１の磁性層は、前記薄膜コイルの外部に配置され
ており、 前記第２の磁性層は、前記薄膜コイルの内部を、前記軸
の方向に貫通しており、 前記第１の磁性層及び前記第２の磁性層は、前記薄膜コ
イルの外部において、磁気的に結合されているマイクロ
デバイス。 - 【請求項６】 請求項５に記載されたマイクロデバイス
であって、前記薄膜コイルは、第２の無機絶縁膜を介し
て、前記第１の磁性層及び前記第２の磁性層と隣接する
マイクロデバイス。 - 【請求項７】 請求項６に記載されたマイクロデバイス
であって、前記第２の無機絶縁膜は、膜厚が０．０１〜
０．０５μｍの範囲にあるマイクロデバイス。 - 【請求項８】 請求項５乃至７の何れかに記載されたマ
イクロデバイスであって、薄膜インダクタであるマイク
ロデバイス。 - 【請求項９】 請求項５乃至７の何れかに記載されたマ
イクロデバイスであって、薄膜磁気ヘッドであるマイク
ロデバイス。 - 【請求項１０】 請求項９に記載されたマイクロデバイ
スであって、更に、読み取り素子を含んでおり、前記読
み取り素子は、巨大磁気抵抗効果素子を含むマイクロデ
バイス。 - 【請求項１１】 請求項１０に記載されたマイクロデバ
イスであって、前記巨大磁気抵抗効果素子は、スピンバ
ルブ膜または強磁性トンネル接合の何れかを含むマイク
ロデバイス。 - 【請求項１２】 薄膜磁気ヘッドと、ヘッド支持装置と
を含む磁気ヘッド装置であって、 前記薄膜磁気ヘッドは、請求項９乃至１１の何れかに記
載されたものでなり、 前記ヘッド支持装置は、前記薄膜磁気ヘッドを支持する
磁気ヘッド装置。 - 【請求項１３】 磁気ヘッド装置と、磁気記録媒体とを
含む磁気記録再生装置であって、 前記磁気ヘッド装置は、請求項１２に記載されたもので
なり、 前記磁気記録媒体は、前記薄膜磁気ヘッドと協働して磁
気記録再生を行う磁気記録再生装置。 - 【請求項１４】 マイクロデバイスの製造方法であっ
て、 支持体上に設けられた第１の絶縁膜の表面に、複数の第
１の薄膜導体を、第１の間隔を隔てて形成し、 次に、前記第１の薄膜導体の間に存在する前記第１の無
機絶縁膜を除去した後、前記第１の薄膜導体の表面、及
び、前記支持体の表面を、ほぼ均一な膜厚で覆う第２の
無機絶縁膜を形成し、 次に、前記第１の薄膜導体間に、第２の薄膜導体を、埋
め込み状態で形成する工程を含むマイクロデバイスの製
造方法。 - 【請求項１５】 マイクロデバイスの製造方法であっ
て、 支持体上に設けられた第１の絶縁膜の表面に、複数の第
１の薄膜導体を、第１の間隔を隔てて形成し、 次に、前記第１の薄膜導体の間に存在する前記第１の無
機絶縁膜を除去することなく、前記第１の薄膜導体の表
面、及び、前記第１の絶縁膜の表面を、ほぼ均一な膜厚
で覆う第２の無機絶縁膜を形成し、 次に、前記第１の薄膜導体間に、第２の薄膜導体を、埋
め込み状態で形成する工程を含むマイクロデバイスの製
造方法。 - 【請求項１６】 薄膜コイルを含むマイクロデバイスの
製造方法であって、 支持体上に設けられた第１の絶縁膜の表面に、複数の第
１の薄膜導体を、第１の間隔を隔てて、一方向に整列し
て形成し、 次に、前記第１の薄膜導体の間に存在する前記第１の無
機絶縁膜を除去した後、前記第１の薄膜導体の表面、及
び、前記第１の薄膜導体間に現れる前記支持体の表面
を、ほぼ均一な膜厚で覆う第２の無機絶縁膜を形成し、 次に、前記第１の薄膜導体間に、第２の薄膜導体を、嵌
め込み状態で形成し、 この後、前記第１の薄膜導体の端部と、前記第２の薄膜
導体の端部とを、一方向に巻き進む薄膜コイルが形成さ
れるように接続する工程を含むマイクロデバイスの製造
方法。 - 【請求項１７】 薄膜コイルを含むマイクロデバイスの
製造方法であって、 支持体上に設けられた第１の絶縁膜の表面に、複数の第
１の薄膜導体を、第１の間隔を隔てて、一方向に整列し
て形成し、 次に、前記第１の薄膜導体の間に存在する前記第１の無
機絶縁膜を除去することなく、前記第１の薄膜導体の表
面、及び、前記第１の薄膜導体間に現れる前記第１の絶
縁膜の表面を、ほぼ均一な膜厚で覆う第２の無機絶縁膜
を形成し、 次に、前記第１の薄膜導体間に、第２の薄膜導体を、嵌
め込み状態で形成し、 この後、前記第１の薄膜導体の端部と、前記第２の薄膜
導体の端部とを、一方向に巻き進む薄膜コイルが形成さ
れるように接続する工程を含むマイクロデバイスの製造
方法。 - 【請求項１８】 請求項１６または１７に記載されたマ
イクロデバイスの製造方法であって、 前記支持体は、第１の磁性膜を構成し、 前記第１の薄膜導体の端部と、前記第２の薄膜導体の端
部とを、前記軸の方向に巻き進むコイルが形成されるよ
うに接続する工程は、前記第１の薄膜導体及び前記第２
の薄膜導体から電気絶縁して、第２の磁性膜を形成する
工程を含み、 前記第２の磁性膜は前記薄膜コイルの巻き軸と平行であ
り、前記第１の磁性膜と磁気的に結合されるマイクロデ
バイスの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102695A JP3763526B2 (ja) | 2002-04-04 | 2002-04-04 | マイクロデバイス及びその製造方法 |
| US10/397,365 US6970323B2 (en) | 2002-04-04 | 2003-03-27 | Micro device including a thin film wiring structure and method for fabricating the same |
| US10/671,440 US7119987B2 (en) | 2002-04-04 | 2003-09-29 | Thin-film magnetic head, a head gimbal assembly, and a hard disk drive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002102695A JP3763526B2 (ja) | 2002-04-04 | 2002-04-04 | マイクロデバイス及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297632A true JP2003297632A (ja) | 2003-10-17 |
| JP3763526B2 JP3763526B2 (ja) | 2006-04-05 |
Family
ID=28672200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002102695A Expired - Fee Related JP3763526B2 (ja) | 2002-04-04 | 2002-04-04 | マイクロデバイス及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6970323B2 (ja) |
| JP (1) | JP3763526B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005108406A (ja) * | 2003-09-29 | 2005-04-21 | Headway Technologies Inc | 薄膜磁気ヘッドおよびその製造方法並びにヘッドジンバルアセンブリおよびハードディスク装置 |
| JP2005235373A (ja) * | 2004-02-20 | 2005-09-02 | Headway Technologies Inc | 薄膜磁気ヘッドおよびその製造方法並びにヘッドジンバルアセンブリおよびハードディスク装置 |
| US7054104B2 (en) | 2003-10-27 | 2006-05-30 | Headway Technologies, Inc. | Magnetic head with helical coil and plural outer conductor groups and method of manufacturing same |
| JP2006155858A (ja) * | 2004-11-30 | 2006-06-15 | Hitachi Global Storage Technologies Netherlands Bv | データがクロストラック磁化として読み書きされる磁気記録ディスクドライブ |
| US7119987B2 (en) | 2002-04-04 | 2006-10-10 | Headway Technologies Inc. | Thin-film magnetic head, a head gimbal assembly, and a hard disk drive |
| JP2007103686A (ja) * | 2005-10-05 | 2007-04-19 | Tdk Corp | コモンモードチョークコイル及びその製造方法 |
| JP2012533142A (ja) * | 2009-07-10 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | 多次元微細構造の製造 |
| WO2017221321A1 (ja) | 2016-06-21 | 2017-12-28 | 日産自動車株式会社 | インダクタ |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3914173B2 (ja) * | 2003-05-29 | 2007-05-16 | 新科實業有限公司 | 薄膜コイルおよびその形成方法ならびに薄膜磁気ヘッドおよびその製造方法 |
| JP2006164464A (ja) * | 2004-12-10 | 2006-06-22 | Alps Electric Co Ltd | 磁気ヘッド及びその製造方法 |
| US8004792B2 (en) * | 2007-04-12 | 2011-08-23 | International Business Machines Corporation | Magnetic write transducer |
| US8014100B2 (en) * | 2007-05-04 | 2011-09-06 | International Business Machines Corporation | Planar servo write head |
| US7456030B1 (en) * | 2007-10-11 | 2008-11-25 | National Semiconductor Corporation | Electroforming technique for the formation of high frequency performance ferromagnetic films |
| US7682923B2 (en) * | 2007-12-31 | 2010-03-23 | Tdk Corporation | Method of forming metal trench pattern in thin-film device |
| US20110163400A1 (en) * | 2008-03-06 | 2011-07-07 | Fuji Electric Holdings Co., Ltd. | Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element |
| US8427780B2 (en) * | 2009-01-23 | 2013-04-23 | International Business Machines Corporation | Planar magnetic writer having offset portions |
| US20120276662A1 (en) * | 2011-04-27 | 2012-11-01 | Iravani Hassan G | Eddy current monitoring of metal features |
| US9748324B2 (en) * | 2013-05-21 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating magnetic core inductors for an integrated voltage regulator |
| US9047890B1 (en) * | 2013-12-30 | 2015-06-02 | International Business Machines Corporation | Inductor with non-uniform lamination thicknesses |
| GB201510757D0 (en) * | 2015-06-18 | 2015-08-05 | Univ College Cork Nat Univ Ie | A magnetic device |
| KR102145314B1 (ko) * | 2015-07-31 | 2020-08-18 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
| US10923417B2 (en) * | 2017-04-26 | 2021-02-16 | Taiwan Semiconductor Manufacturing Company Limited | Integrated fan-out package with 3D magnetic core inductor |
| US11631425B1 (en) * | 2022-01-14 | 2023-04-18 | Seagate Technology Llc | Magnetic storage writer with non-uniform coil thickness |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3853715A (en) * | 1973-12-20 | 1974-12-10 | Ibm | Elimination of undercut in an anodically active metal during chemical etching |
| JPS554734A (en) * | 1978-06-23 | 1980-01-14 | Fujitsu Ltd | Thin film magnetic head for vertical magnetic recording |
| JPS5512523A (en) * | 1978-07-10 | 1980-01-29 | Fujitsu Ltd | Thin film magnetic head for vertical magnetization recording |
| JPH01282715A (ja) * | 1988-05-10 | 1989-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜ヘッド |
| US5173826A (en) * | 1991-06-03 | 1992-12-22 | Read-Rite Corp. | Thin film head with coils of varying thickness |
| JPH05250636A (ja) * | 1992-03-04 | 1993-09-28 | Hitachi Metals Ltd | 薄膜磁気ヘッド |
| US5703740A (en) * | 1995-08-24 | 1997-12-30 | Velocidata, Inc. | Toroidal thin film head |
| US6043959A (en) * | 1998-03-23 | 2000-03-28 | Read-Rite Corporation | Inductive write head formed with flat yoke and merged with magnetoresistive read transducer |
| JPH11283215A (ja) * | 1998-03-30 | 1999-10-15 | Tdk Corp | 薄膜磁気ヘッドおよびその製造方法 |
| US6678942B1 (en) * | 1998-03-30 | 2004-01-20 | Tdk Corporation | Thin film magnetic head and method of manufacturing the same |
| US6333830B2 (en) * | 1998-11-09 | 2001-12-25 | Read-Rite Corporation | Low resistance coil structure for high speed writer |
| US6181514B1 (en) * | 1998-12-04 | 2001-01-30 | International Business Machines Corporation | Scaled write head with high recording density and high data rate |
| US6765756B1 (en) * | 1999-03-12 | 2004-07-20 | Western Digital (Fremont), Inc. | Ultra-short yoke and ultra-low stack height writer and method of fabrication |
| JP2000268321A (ja) * | 1999-03-18 | 2000-09-29 | Alps Electric Co Ltd | 薄膜磁気ヘッド |
| JP3856591B2 (ja) | 1999-04-28 | 2006-12-13 | Ｔｄｋ株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
| US6466401B1 (en) * | 1999-06-02 | 2002-10-15 | Read-Rite Corporation | Thin film write head with interlaced coil winding and method of fabrication |
| JP3363841B2 (ja) * | 1999-06-28 | 2003-01-08 | アルプス電気株式会社 | 薄膜磁気ヘッド及びその製造方法 |
| JP3530084B2 (ja) * | 1999-09-07 | 2004-05-24 | Ｔｄｋ株式会社 | 薄膜磁気ヘッドおよびその製造方法 |
| JP2001093113A (ja) | 1999-09-21 | 2001-04-06 | Tdk Corp | 薄膜磁気ヘッドおよびその製造方法 |
| US6594122B1 (en) * | 2000-01-11 | 2003-07-15 | Seagate Technology Llc | GMR head with reduced topology for high speed recording with submicron track width |
| US6570739B2 (en) * | 2000-02-10 | 2003-05-27 | International Business Machines Corporation | Magnetic head having write head element with high aspect ratio coil |
| US6757134B2 (en) * | 2002-03-11 | 2004-06-29 | Hitachi Global Storage Technologies Netherlands B.V. | High density thin film inductive head structure having a planarized coil insulation structure including hard baked photoresist and a filler material |
| JP2003282324A (ja) | 2002-03-22 | 2003-10-03 | Tdk Corp | マイクロデバイス及びその製造方法 |
| JP3763526B2 (ja) | 2002-04-04 | 2006-04-05 | Ｔｄｋ株式会社 | マイクロデバイス及びその製造方法 |
| US6861937B1 (en) * | 2002-06-25 | 2005-03-01 | Western Digital (Fremont), Inc. | Double winding twin coil for thin-film head writer |
| JP2004087023A (ja) * | 2002-08-28 | 2004-03-18 | Shinka Jitsugyo Kk | 薄膜磁気ヘッド |
| US6940688B2 (en) * | 2002-10-21 | 2005-09-06 | Western Digital (Fremont), Inc. | Coil inductive writer having a low inductance and short yoke length |
-
2002
- 2002-04-04 JP JP2002102695A patent/JP3763526B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-27 US US10/397,365 patent/US6970323B2/en not_active Expired - Lifetime
- 2003-09-29 US US10/671,440 patent/US7119987B2/en not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119987B2 (en) | 2002-04-04 | 2006-10-10 | Headway Technologies Inc. | Thin-film magnetic head, a head gimbal assembly, and a hard disk drive |
| JP2005108406A (ja) * | 2003-09-29 | 2005-04-21 | Headway Technologies Inc | 薄膜磁気ヘッドおよびその製造方法並びにヘッドジンバルアセンブリおよびハードディスク装置 |
| US7168156B2 (en) | 2003-09-29 | 2007-01-30 | Headway Technologies, Inc. | Method of manufacturing a thin-film magnetic head |
| US7054104B2 (en) | 2003-10-27 | 2006-05-30 | Headway Technologies, Inc. | Magnetic head with helical coil and plural outer conductor groups and method of manufacturing same |
| JP2005235373A (ja) * | 2004-02-20 | 2005-09-02 | Headway Technologies Inc | 薄膜磁気ヘッドおよびその製造方法並びにヘッドジンバルアセンブリおよびハードディスク装置 |
| JP2006155858A (ja) * | 2004-11-30 | 2006-06-15 | Hitachi Global Storage Technologies Netherlands Bv | データがクロストラック磁化として読み書きされる磁気記録ディスクドライブ |
| JP2007103686A (ja) * | 2005-10-05 | 2007-04-19 | Tdk Corp | コモンモードチョークコイル及びその製造方法 |
| JP2012533142A (ja) * | 2009-07-10 | 2012-12-20 | シーゲイト テクノロジー エルエルシー | 多次元微細構造の製造 |
| WO2017221321A1 (ja) | 2016-06-21 | 2017-12-28 | 日産自動車株式会社 | インダクタ |
| JP6394840B2 (ja) * | 2016-06-21 | 2018-09-26 | 日産自動車株式会社 | インダクタ |
| JPWO2017221321A1 (ja) * | 2016-06-21 | 2018-11-01 | 日産自動車株式会社 | インダクタ |
| KR101945686B1 (ko) | 2016-06-21 | 2019-02-07 | 닛산 지도우샤 가부시키가이샤 | 인덕터 |
| CN109416967A (zh) * | 2016-06-21 | 2019-03-01 | 日产自动车株式会社 | 电感器 |
| US10930419B2 (en) | 2016-06-21 | 2021-02-23 | Nissan Motor Co., Ltd. | Inductor |
| CN109416967B (zh) * | 2016-06-21 | 2021-11-16 | 日产自动车株式会社 | 电感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030189788A1 (en) | 2003-10-09 |
| US7119987B2 (en) | 2006-10-10 |
| US6970323B2 (en) | 2005-11-29 |
| JP3763526B2 (ja) | 2006-04-05 |
| US20040212922A1 (en) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3763526B2 (ja) | マイクロデバイス及びその製造方法 | |
| JP4633155B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| US6513228B1 (en) | Method for forming a perpendicular recording read/write head | |
| US5703740A (en) | Toroidal thin film head | |
| US7522379B1 (en) | Write element with recessed pole and heat sink layer for ultra-high density writing | |
| US7290324B2 (en) | Method for fabricating a magnetic head including a media heating element | |
| US6191916B1 (en) | Thin film magnetic head and method of manufacturing the same | |
| US7549216B2 (en) | Method of manufacturing a thin film magnetic head | |
| US7436633B2 (en) | Thin-film magnetic head, head gimbal assembly and hard disk system | |
| JP2001052312A (ja) | 低減されたヨーク長及び短いフラックス立上り時間を有する高密度マルチコイ磁気書込みヘッド | |
| US20060114610A1 (en) | Conductive stud for magnetic recording devices and method of making the same | |
| JP2002170205A (ja) | 磁気ヘッドおよびその製造方法 | |
| JP2003317210A (ja) | パターン形成方法、マイクロデバイスの製造方法、薄膜磁気ヘッドの製造方法、磁気ヘッドスライダの製造方法、磁気ヘッド装置の製造方法、磁気記録再生装置の製造方法 | |
| JP2000113425A (ja) | 薄膜磁気ヘッドおよびその製造方法 | |
| US6487044B1 (en) | Thin-film magnetic head provided with leader section composed of good conductor extending from coil to terminal region and method of making the same | |
| JP2011100534A (ja) | ヘッドキャリア | |
| US6678942B1 (en) | Thin film magnetic head and method of manufacturing the same | |
| JP2003282323A (ja) | マイクロデバイス | |
| US20070211383A1 (en) | Perpendicular magnetic recording head and method of manufacturing the same | |
| JP2005129219A (ja) | 磁気ヘッド、ヘッドジンバルアセンブリ、ハードディスク装置及び磁気ヘッドの製造方法 | |
| JP2602021Y2 (ja) | 薄膜磁気ヘッドの支持装置 | |
| US7286321B2 (en) | Thin film magnetic head having toroidal coil and manufacturing method of the same | |
| JP4713836B2 (ja) | 薄膜磁気ヘッド、磁気記録装置及びその製造方法 | |
| JP2004281005A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JP2008276908A (ja) | 表面積の拡大されたリード導体膜を有する薄膜デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140127 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |