JP2003190559A

JP2003190559A - 遊技機

Info

Publication number: JP2003190559A
Application number: JP2001394454A
Authority: JP
Inventors: Atsushi Fujimoto; 淳富士本; Masayuki Nonaka; 誠之野中
Original assignee: Seta Corp; Aruze Corp
Current assignee: Universal Entertainment Corp; Seta Corp
Priority date: 2001-12-26
Filing date: 2001-12-26
Publication date: 2003-07-08

Abstract

(57)【要約】【課題】配線ケーブルの配線数を減らし、組立の作業
効率を高め、またノイズの発生を抑制する。【解決手段】基板間の配線ケーブルやバス配線をシリ
アル化することによって、パラレル配線による配線ケー
ブルの配線数を減らすと共に、組立の作業効率を高め、
さらにノイズの発生を低下させる。遊技機は、主制御基
板１と副制御基板２と、副制御基板の制御を受ける各基
板とを備え、主制御基板と副制御基板との間をパラレル
配線４Ａで接続し、副制御基板と各基板の少なくとも一
つを単方向シリアル配線５で接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ制御
される遊技機に関し、特に、制御基板が主制御基板及び
副制御基板と各基板に分割された構成において、これら
基板間の接続に関する。

【０００２】

【従来の技術】スロットマシンやパチンコ機等の遊技機
装置の遊技内容は、遊技ソフト等のプログラムに基づい
てコンピュータ制御されている。この種の遊技機は、プ
ログラムソフトに使用されるメモリ容量が法的な規制を
受けるという一般のゲーム装置とは異なる特徴を備え
る。

【０００３】汎用のコンピュータプログラムやプログラ
ムで動作する一般のゲーム装置では大容量のメモリの使
用したプログラムを組むことによって複雑な動作を可能
としている。一方、スロットマシンやパチンコ機等の遊
技機は、法規制に従わない違反機を排除するために、メ
モリ容量を制限することによってプログラムエリアを規
制している。これは、必要最小限のメモリエリアのみを
許容し、空きエリアに違法なプログラムの書き込みが出
来ないようにするためである。

【０００４】他方、遊技内容は複雑で高度なものが求め
られており、これに伴ってプログラム内容も複雑化し、
必要とする容量も増大化する傾向にある。このため、法
規制されているメモリ容量では、要求される遊技内容の
プログラムを記憶することが困難となっている。

【０００５】そこで、遊技機能を分割し、遊技機に固有
の基本機能と、画像表示や音声出力等の付加的な周辺機
能に分ける構成が提案されている。この構成では、遊技
機に固有の基本機能を実行するプログラムは法規制を受
ける主制御基板に記憶させ、周辺機能を実行するプログ
ラムは法規制を受けない副制御基板に記憶させることが
できる。このような構成とすることによって、主制御基
板のメモリエリアにはゲームの基本プログラムだけを記
憶させればよいため、法規制されたメモリ容量の範囲内
で、より複雑で高度な遊技内容及び遊技表現を実行する
ことができる。

【０００６】図９は従来の遊技機の構成を説明するため
の概略構成図であり、スロットマシンのリール機の例を
示している。図９において、従来の遊技機は、筐体側
（本体側）には、主制御基板１０１とこの主制御基板１
０１によって制御される被制御基板１３０（回胴リール
基板１３１，ホッパー基板１３２，告知ランプ基板１３
３，外部集中端子板１３４）、回胴ランプ基板１５５，
１５６を備え、他方、ドア側には、副制御基板１０２と
この副制御基板１０２によって制御される発光表示基板
１６０（遊技状態表示基板１６１、ランプ基板１６
２）、スイッチ基板（ＳＷ基板１６３）、液晶表示基板
１６４が接続され、さらに主制御基板１０１は各種セン
サー基板１５２，第１のランプ基板１５３，スイッチ基
板（ＳＷ基板）１５４を備える。

【０００７】主制御基板１０１は、筐体側（本体側）に
おいて回胴中継基板１４１を介してパラレル配線によっ
て被制御基板１３０の各基板と接続され、ドア側におい
てドア中継基板１４２を介してパラレル配線によって各
種センサー基板１５２，第１のランプ基板１５３，スイ
ッチ基板（ＳＷ基板）１５４と接続される。

【０００８】また、副制御基板１０２は演出用の制御基
板であり、ドア側に設けられると共に主制御基板１０１
とパラレル配線によって接続され、さらに、ドア側にお
いてパラレル配線によって上部表示中継基板１４４、及
びスイッチ基板（ＳＷ基板）１６３，液晶表示基板１６
４と接続される。ここで、回胴ランプ中継基板１４３は
筐体側に配置され、同じく筐体側に配置される回胴ラン
プ基板１５５，１５６と接続している。回胴ランプ基板
１５５，１５６はランプ１７０ａ〜１７０ｎ，１７１ａ
〜１７１ｎを制御する。

【０００９】また、ドア側に配置される上部表示中継基
板１４４は発光表示基板１６０とパラレル配線で接続さ
れる。発光表示基板１６０が備える遊技状態表示基板１
６１，第２のランプ基板１６２は、表示装置１７２、ス
ピーカー１７３，ランプ１７４ａ〜１７４ｎの各表示装
置を制御する。

【００１０】回胴中継基板１４１，ドア中継基板１４
２，回胴ランプ中継基板１４３，上部表示中継基板１４
４は、主制御基板１０１あるは副制御基板１０２からの
パラレル配線を各基板に分岐するためにパラレル配線の
パターンが形成される基板である。なお、主制御基板１
０１は電源１５０から電力の供給を受ける。電源１５０
は、蛍光灯１５１を独立して駆動する。

【００１１】

【発明が解決しようとする課題】制御基板を主制御基板
と副制御基板に分割した構成とする場合には、これら基
板同士を接続する必要があり、従来これら基板間の接続
はパラレル配線で行われている。従来の構成では、基板
間の接続はパラレル配線で行うことによって、種々の問
題を含んでいる。例えば、各基板におけるパラレル配線
は、配線及び配線ケーブルをコネクタによって接続して
いるため、このコネクタを介して不正配線が行われる可
能性が高まり、また、このコネクタ部分はノイズの発生
要因となる可能性が高いという問題がある。

【００１２】また、このコネクタに関しては、異なる種
類の遊技機間において、主制御基板や副制御基板を共通
化して使える場合であっても、不正防止の観点から遊び
コネクタが法的に許されていないため、接続する被制御
基板の個数に応じて、不要なコネクタのみを除いた構成
の主制御基板や副制御基板を新たに用意する必要があ
り、製造コストの点からも問題がある。

【００１３】また、パラレル配線は多くの配線数を要
し、さらに、接続する基板によって配線数が異なるた
め、多種類のパラレル配線が必要であるという問題があ
る。さらに、主制御基板と被制御基板との間、及び副制
御基板と被制御基板との間には、パラレル配線を割り振
るためだけを目的として、パターン線のみで形成される
中継基板を配置する必要があるという問題がある。

【００１４】そこで、本発明は、配線ケーブルの配線数
を減らすことを目的とし、さらに、組立の作業効率を高
めることを目的とし、ノイズの発生を抑制することを目
的とする。

【００１５】

【課題を解決するための手段】本発明は、基板間の配線
ケーブルやバス配線をシリアル化することによって、パ
ラレル配線による配線ケーブルの配線数を減らすと共
に、組立の作業効率を高め、さらにノイズの発生を低下
させる。

【００１６】本発明の遊技機は、主制御基板と副制御基
板と、副制御基板の制御を受ける各基板とを備え、主制
御基板と副制御基板との間をシリアル配線又はパラレル
配線で接続し、副制御基板と各基板の少なくとも一つの
基板との間を単方向の配線で接続し、副制御基板は各基
板に対して単方向で通信する構成とする。主制御基板が
各基板を制御する場合、主制御基板はシリアル配線又は
パラレル配線を介して副制御基板に制御信号を送る。

【００１７】主制御基板と副制御基板との間がパラレル
配線で接続されている場合、副制御基板との間がシリア
ル配線で接続されている基板に対しては、パラレルの制
御信号をシリアル信号に変換した後にシリアル配線を介
して基板に送信し、副制御基板との間がパラレル配線で
接続されている基板に対しては、パラレル信号のまま基
板に送信する。一方、主制御基板と副制御基板との間が
シリアル配線で接続されている場合には、シリアル配線
を介してシリアルの制御信号を各基板に送る。この副制
御基板と各基板との間の通信は、副制御基板から各基板
への単方向通信、あるいは各基板から副制御基板への単
方向通信とし、この単方向通信とすることによって通信
手順を簡略化することができる。

【００１８】各基板は、副制御基板から送られた制御信
号を受けて、表示等の制御が行われる。なお、主制御基
板は、副制御基板を介さずに他の基板と接続する構成と
することもでき、この基板との間はパラレル配線で接続
することもできる。

【００１９】副制御基板と各基板との間の選択にシリア
ル配線を含ませることによって、パラレル配線と比較し
て配線数を減少させることができる。なお、この主制御
基板から副制御基板への送信方向は単方向の送信とし、
この単方向性送信によって主制御基板に対する不正信号
の送信を防止する。

【００２０】また、本発明の副制御基板は、主制御基板
と共に筐体側（本体側）に配設し、さらに主制御基板に
隣接して配置する。この配置構成とすることによって、
主制御基板と副制御基板との間の配線の長さを短くし、
ノイズの発生を少なくすることができ、また、配線作業
を簡易なものとすることができる。さらに、主制御基板
と副制御基板とを透明ケース内に収納すること構成とす
ることができる。主制御基板と副制御基板とを共に透明
ケース内に収納することで、基板交換等の不正行為を抑
制することができる。

【００２１】本発明の副制御基板と各基板とを接続する
配線は、副制御基板に接続されるバス配線と、このバス
配線から各基板に分岐する分岐線を備える。この配線構
成によって、副制御基板には単一バス配線のみが接続さ
れ、各基板はこのバス配線に対して分岐線で接続され
る。主制御基板から送信されたパラレルの制御信号は、
パラレル信号のまま、あるいは副制御基板でシリアルの
制御信号に変換され、バス配線及び分岐線を介して各基
板に送信される。また、本発明の副制御基板と各基板と
を接続する配線は、副制御基板に接続されるバス配線及
びこのバス配線から各基板に分岐する接続、及び副制御
基板と基板との間と各基板との間を従属して接続するデ
イジーチェイン接続の両接続を含む構成とすることがで
きる。

【００２２】さらに、各基板の少なくとも何れか一つの
基板と、副制御基板とはそれぞれＣＰＵを内蔵し、基板
と副制御基板とはこのＣＰＵ間において単方向通信を行
う。各ＣＰＵは、単方向通信に要するデータ転送手順を
定める通信プロトコルや各基板を特定するためのアドレ
スに基づいて単方向のデータ転送を行う。

【００２３】また、各基板を特定するＩＤを設定すると
共に、各基板に送信されたＩＤデータを認識するＩＤ認
識部を設ける。単方向のデータ転送において、ＩＤ認識
部は副制御基板から送られたＩＤデータに基づいて、送
信データが当該基板宛であることを認識し、当該認識に
基づいて当該送信データを受信する。

【００２４】ここで、シリアルバス配線は、例えば、デ
ータラインとクロックラインの二本のバスラインで構成
することができ、副制御基板と各基板のＣＰＵ間におい
てクロック信号で同期をとり、データラインを介してア
ドレスあるいはＩＤで定めた送信先にデータを送信した
り、あるいはアドレスあるいはＩＤで定めた送信元から
データを受信する。シリアルバス配線として、Ｉ^２Ｃバ
スを用いることができる。また、バス配線は、パラレル
バス配線あるいはシリアルバス配線とすることができ
る。

【００２５】さらに、副制御基板や各基板が備えるＣＰ
Ｕは、フラッシュメモリ内蔵のワンチップＣＰＵで構成
し、メモリ内に通信プロトコルやアドレスデータやＩＤ
データ、各基板の動作内容等のデータを格納することが
できる。このアドレスデータやＩＤデータや動作内容
は、外部から書き換えることができる。

【００２６】また、本発明の副制御基板は、外部にある
読み取り器との間で送信を行う非接触通信手段を備え
る。非接触通信手段は、主制御基板と副制御基板との間
を流れる遊技機情報をメモリに記憶しておき、遊技機の
外部の読み取り器の要求に基づいて遊技機情報を遊技機
の外部の読み取り器に送信する。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態を図を
参照しながら詳細に説明する。図１，２は本発明の遊技
機の構成を説明するための概略ブロック図であり、図１
はスロットマシンの４リール機の構成例であり、図２は
スロットマシンの液晶機（ＬＣＤ機）の構成例である。
図１に示す４リール機の構成例において、遊技機は、筐
体側（本体側）に、主制御基板１、この主制御基板１に
よって制御される回胴リール基板３１，ホッパー基板３
２，告知ランプ基板３３，外部集中端子板３４等の各基
板を備え、さらに、副制御基板２及びこの副制御基板２
によって制御されるリールランプ基板１１を備える。

【００２８】主制御基板１は、これら各基板３１〜３４
との間をパラレルバス配線４Ｂ及び電源線６Ｂで接続
し、副制御基板２との間パラレルバス配線４Ａ及び電源
線６Ａで接続する。パラレルバス配線４Ｂは、主制御基
板１から各基板３１〜３４方向への単方向で接続し制御
を行う。また、主制御基板１には、ドア側に設けられる
遊技スイッチ（ＳＷ）基板３５，各種センサー３６，設
定（ＳＷ）基板３７との間をパラレルバス配線４Ｃ及び
電源線６Ｃで接続する。パラレルバス配線４Ｃは、各基
板３５，３７及びセンサー３６から主制御基板１方向へ
の単方向で接続し、スイッチによる選択信号や設定信号
やセンサーによる検出信号が主制御基板１に送信され
る。

【００２９】なお、主制御基板１には電源３０が接続さ
れ、主制御基板１及び主制御基板に接続する各基板等に
対して電力供給を行う。また、電源３０は、単独で遊技
機が備える蛍光灯３８を点灯する。

【００３０】他方、遊技機は、ドア側に、副制御基板２
によって制御される、音アンプ・表示制御基板１２の制
御基板、筐体サイドＬＥＤ基板１３の基板、及び２４時
間ドア監視ユニット１４を備える。副制御基板２はパラ
レル−シリアル変換の機能を備える基板であり、主制御
基板１との間を単方向のパラレルバス配線４Ａあるいは
シリアルバス配線（図示していない）及び電源線６Ａで
接続し、主制御基板１から送信された所定のパラレル信
号をシリアル信号に変換し、各基板１１〜１３，及び２
４時間ドア監視ユニット１４との間を少なくとも一つは
単方向のシリアル配線５で接続する。シリアル配線以外
はパラレル配線で接続することもできる。

【００３１】以下、主制御基板１と副制御基板２の間は
単方向のパラレルバス配線４Ａ（あるいはシリアルバス
配線）で接続し、副制御基板２と各基板との間の少なく
とも一部は単方向のシリアル配線５で接続する例につい
て説明する。シリアル配線５あるいはパラレル配線は、
副制御基板２に接続されるバス配線５ａと、このバス配
線から分岐し各基板１１〜１３，及び２４時間ドア監視
ユニット１４に接続する分岐線５ｂを備える。

【００３２】これによって、副制御基板２と各基板１１
〜１３，及び２４時間ドア監視ユニット１４は接続され
る。また、各基板１１〜１３，及び２４時間ドア監視ユ
ニット１４は、副制御基板２から延びる電源線６Ｄから
電力の供給を受ける。ここで、リールランプ基板１１は
リールランプ演出用であって、リールの内側に配置され
るランプを駆動する基板であり、音アンプ・表示制御基
板１２は、筐体上部ＬＥＤマトリックス２１ａあるいは
筐体上部４リール２１ｂ等の筐体上部表示手段２１の表
示を制御する制御基板であり、筐体サイドＬＥＤ基板１
３は、遊技機の筐体の側部側に設けたＬＥＤのための基
板であり、２４時間ドア監視ユニット１４は、遊技機の
ドアの開閉状況を２４時間監視する装置である。これら
各基板又はユニットは、内部にフラッシュメモリを内蔵
する１チップＣＰＵ１１Ａ〜１４Ａを備える。

【００３３】１チップＣＰＵ１１Ａ〜１４Ａは、それぞ
れの基板を特定するＩＤを認識するＩＤ認識部を備え、
副制御基板２から送られたＩＤデータを認識することに
よって、送信されたデータが当該基板宛であるか否かを
判定し、当該基板宛である場合にはそのデータを受信す
る。副制御基板２も内部にフラッシュメモリを内蔵する
１チップＣＰＵ２Ａを備え、この副制御基板２側のＣＰ
Ｕ２Ａと基板側及びユニット側のＣＰＵ１１Ａ〜１４Ａ
とは、バス配線を介して単方向通信を行う。１チップＣ
ＰＵ２Ａは各基板のＩＤデータを有し、主制御基板１か
ら送信された制御信号の送信先の基板に対応するＩＤデ
ータを後述するメモリから読み出し、読み出されたＩＤ
データを送信データに付加して基板に送信する。なお、
ＩＤデータは、各基板に設定したアドレスデータを用い
ることができる。

【００３４】バス配線は、例えば、Ｉ^２Ｃバス等のデー
タラインとのクロックラインの二本のバスラインで構成
することができる。この二本のバスラインを用いて単方
向送信を行う場合には、例えば、各基板を特定するアド
レスあるいはＩＤを設定して各ＣＰＵが内蔵するフラッ
シュメモリ内に設定しておき、副制御基板と各基板のＣ
ＰＵ間においてクロック信号で同期をとり、ＩＤデータ
（アドレス）と共に送信データをデータラインに送信す
る。各基板は、ＩＤ認識部においてＩＤを確認し、当該
基板に対応するＩＤである場合には、送信データは当該
基板宛であると判定して受信する。他方、当該基板に対
応するＩＤでない場合には、送信データは当該基板宛で
ないと判定し受信しない。

【００３５】なお、音アンプ・表示制御基板１２は、筐
体上部ＬＥＤマトリックス２１ａあるいは筐体上部４リ
ール２１ｂの視覚表示と、２チャンネルのスピーカ２２
及びサブウーファ２３の音表示の２種類の表示内容を制
御しているが、この表示制御の組み合わせは一例であっ
て、それぞれ個別の制御基板を構成することも、他の組
み合わせの制御基板を構成することもできる。

【００３６】図７は遊技機の前から見た状態でドア側の
前面部を表しており、上部部分に筐体上部ＬＥＤマトリ
ックス２１ａの表示部分を備え、側部部分に筐体サイド
ＬＥＤ基板１３による筐体サイドＬＥＤ１３ａの表示部
分を備え、中央部分に回胴リールを表示可能とする開口
部分を備える。また、その他のＬＥＤ表示部分を備える
こともできる。なお、筐体サイドＬＥＤ基板１３及び２
４時間監視ユニット１４の設置は任意とすることがで
き、両構成を備えない遊技機とすることもできる。

【００３７】また、副制御基板２は、外部に備える読み
取り器（図示していない）との間で送信を行う非接触通
信手段３を備える。非接触通信手段３は、主制御基板１
と副制御基板２との間を流れる遊技機情報をメモリに記
憶しておき、遊技機の外部の読み取り器の要求に基づい
て遊技機情報を読み取り器に送信する。遊技機情報とし
ては、例えば、メダルの入力数、出力数、当たり回数等
の情報であり、不正行為監視情報として使用することが
できる。

【００３８】また、図２はスロットマシンの液晶機（Ｌ
ＣＤ機）の構成例であり、図１に示したスロットマシン
の４リール機とほぼ同様の構成とすることができる。以
下、主に、液晶機（ＬＣＤ機）に固有の構成について説
明し、４リール機と共通する構成については説明を省略
する。

【００３９】液晶機（ＬＣＤ機）の構成例は、４リール
機と同様に、筐体側（本体側）に主制御基板１，副制御
基板２及びリールランプ基板１１を備え、ドア側に各基
板１２〜１５を備えると共に、主制御基板１と副制御基
板２との間は単方向のパラレルバス配線４Ａあるいはシ
リアル配線（図示していない）で接続し、副制御基板２
各基板１１〜１５との間は、シリアルバス配線５ａ及び
分岐線５ｂを含むシリアル配線５あるいはシリアル配線
（図示していない）で接続する。液晶機（ＬＣＤ機）と
４リール機の構成上の相違は、筐体上部表示手段の構成
と、液晶画像制御基板１５を備える構成の点にある。

【００４０】４リール機が備える筐体上部表示手段２１
は、筐体上部ＬＥＤマトリックス２１ａ又は筐体上部４
リール２１ｂを備えるのに対して、液晶機が備える筐体
上部表示手段は、筐体上部ＬＥＤマトリックス２１ａを
備える。また、液晶機は、シリアルバス配線５ａから分
岐した分岐線５ｂ５に液晶画像制御基板１５が接続され
る。液晶画像制御基板１５は液晶表示装置２５を制御す
る制御基板であり、液晶表示用ＶＤＰやＥＰＲＯＭ、あ
るいはマスクＲＯＭを搭載する。

【００４１】次に、副制御基板のより詳細な構成、及び
副制御基板と各基板との間で行うシリアル接続する配線
の態様について説明する。なお、以下では、図１と同様
に、シリアル配線接続を例として説明する。図３は副制
御基板と各基板との間を単方向シリアルバス配線によっ
て接続する配線態様であり、図４は副制御基板と各基板
との間をシリアル配線でデージーチェイン接続する配線
態様であり、図５は副制御基板と各基板との間をそれぞ
れ単独のシリアル配線で接続する配線態様である。

【００４２】はじめに、副制御基板と各基板との間をシ
リアルバス配線によって接続する配線態様について説明
する。図３において、筐体側には、主制御基板１と副制
御基板２が隣接して設置され、主制御基板１から副制御
基板２への単方向のパラレル配線４Ａあるいはシリアル
配線（図示していない）によって接続される。副制御基
板２は、１チップＣＰＵ２Ａ及び非接触通信手段３を備
える。１チップＣＰＵ２Ａ及び非接触通信手段３はそれ
ぞれインターフェース２Ａｃ，３ｃを備え、パラレルバ
ス配線２ｂを介してインターフェース２ａと接続され
る。インターフェース２ａはパラレルバス配線４Ａある
いはシリアルバス配線（図示していない）と接続し、主
制御基板１から出力される制御信号や遊技機情報を入力
する。

【００４３】１チップＣＰＵ２Ａは、ＣＰＵ２Ａａ，イ
ンターフェース２Ａｃ，シリアルインターフェース２Ａ
ｄ，フラッシュメモリ２Ａｅ，ＲＡＭ２Ａｆ等を備え、
それぞれパラレルバス配線２Ａｂに接続される。ＣＰＵ
２Ａａは１チップＣＰＵ２Ａを制御するＣＰＵである。
インターフェース２Ａｃはパラレルバス配線２ｂを介し
てインターフェース２ａと接続し、主制御基板１から出
力された制御信号や遊技機情報をパラレル信号の形態で
入力する。一方、シリアルインターフェース２Ａｄは単
方向シリアルバス配線５ａと接続し、主制御基板１の制
御信号をシリアル信号の形態で各基板に出力すると共
に、各基板から送信された信号をシリアル信号の形態で
入力する。

【００４４】また、フラッシュメモリ２Ａｅは、主制御
基板１から送信されたパラレル信号をシリアル信号に変
換する変換プログラム、シリアルバス配線５ａに接続さ
れる各基板との間で行う単方向通信を行うための通信プ
ロトコルや各基板を特定するアドレス又はＩＤ、主制御
基板１から送られるコマンドに対する動作内容等の各デ
ータを記憶する。なお、ＲＡＭ２Ａｆは、信号処理デー
タを一次記憶するメモリである。

【００４５】図３に示す態様では、筐体側に配置した副
制御基板２と各基板との間は、単方向シリアルバス配線
５ａ及びこの単方向シリアルバス配線５ａから分岐した
分岐線５ｂによって接続される。ここで、単方向シリア
ルバスとは、基板間により通信する方向が決まっている
という意味である。筐体側に配置される基板としてはリ
ールランプ基板１１があり、ドア側に配置される基板と
しては、例えば、音アンプ・表示制御基板１２，筐体サ
イドＬＥＤ基板１３，２４時間監視ユニット１４，液晶
画像制御基板１５，書換手段１６等があり、単方向シリ
アルバス配線５ａに対してそれぞれ分岐線５ｂ１〜５ｂ
６によって接続される。各基板（１１〜１６）はＣＰＵ
を内蔵し、副制御基板２側の１チップＣＰＵ２ＡのＣＰ
Ｕ２Ａａとの間で単方向シリアルバス配線を介して単方
向通信を行う。

【００４６】この単方向通信は、例えば、副制御基板２
Ａから基板（１１〜１６）に対して制御信号を送る場合
には、１チップＣＰＵ２ＡのＣＰＵ２Ａａは、主制御基
板１から送られたパラレル信号あるいはシリアル信号
を、フラッシュメモリ２Ａｅに記憶するデータに基づい
て解析して制御内容及び制御対象（基板）のアドレス又
はＩＤを読み出す。制御対象の各基板には、固有のアド
レス又はＩＤが設定されており、このアドレス又はＩＤ
を指定することで基板を特定することができる。ＣＰＵ
２Ａａは、制御内容のデータとアドレス又はＩＤをシリ
アルインターフェース２Ａｄからシリアルバス配線５ａ
に送信する。シリアルバス配線５ａの各分岐線５ｂに接
続される各基板（１１〜１６）において、各基板が内蔵
するＣＰＵは送信されたアドレス又はＩＤをモニター
し、各基板に該当するアドレス又はＩＤである場合には
制御内容のデータ取り込みを行う。

【００４７】なお、１チップＣＰＵ２Ａが備えるフラッ
シュメモリ２Ａｅの内容は、書換手段１６によって書き
換えることができ、各基板の制御内容を変更することが
できる。副制御基板２は、上記した１チップＣＰＵ２Ａ
の他に、非接触通信手段３を備える。非接触通信手段３
は読み取り器１０との間で非接触通信を行うことによっ
て、遊技機の外部での遊技機情報の読み取りを行う。

【００４８】非接触通信手段３は、ＣＰＵ３ａ，インタ
ーフェース３ｃ，高周波インターフェース（ＲＦＩＦ）
３ｄ及びアンテナ３ｇ，フラッシュメモリ３ｅ，ＲＡＭ
３ｆ等を備え、それぞれパラレルバス配線３ｂに接続さ
れる。インターフェース３ｃは、副制御基板２のパラレ
ルバス配線２ｂに接続され、主制御基板１から１チップ
ＣＰＵ２Ａに送信される遊技機情報を取り込み、ＲＡＭ
３ｆに記憶する。遊技機情報としたは、例えば、メダル
の入力数、出力数、当たり回数等の情報である。

【００４９】読み取り器１０は、遊技機の外部からアン
テナ３ｇを通して非接触通信手段３と通信し、非接触通
信手段３に対して遊技機情報を要求する。非接触通信手
段３は、アンテナ３ｇを通して読み取り器１０から遊技
機情報の要求を受けると、ＲＡＭ３ｆに記憶しておいた
遊技機情報を読み出し、高周波インターフェース（ＲＦ
ＩＦ）３ｄ及びアンテナ３ｇを通して読み取り器１０に
送信する。読み取り器１０は送信された遊技機情報を受
信する。これによって、遊技機の外部において非接触で
遊技機情報を読み取ることができる。なお、非接触通信
手段３にパスワードを設定し、読み取り器１０から入力
したパスワードと照合することでセキュリティーを高め
ることもできる。また、この非接触通信手段３を副制御
基板２に設けることによって、主制御基板１から各基板
に送信される情報を効率良く取得することができる。

【００５０】次に、副制御基板と各基板との間を単方向
シリアル配線でデイジーチェイン接続する配線態様につ
いて図４を用いて説明する。なお、図４に示す構成は、
副制御基板と各基板との間の配線を除いて前記した図３
の構成と同様であるため、ここでは副制御基板と各基板
との間の配線についてのみ説明する。

【００５１】この配線の態様は、単方向シリアル配線に
よって副制御基板と基板の間、及び各基板間をデイジー
チェイン接続によって従属させて接続するものである。
図４において、筐体側に設置された副制御基板２のシリ
アルインターフェース２Ａｄは、筐体側に設けたリール
アンプ基板１１とシリアル配線５ｃ１で接続し、次に、
リールアンプ基板１１はドア側に設置した音アンプ・表
示制御基板１２とシリアル配線５ｃ２で接続し、さら
に、音アンプ・表示制御基板１２は液晶画像制御基板１
５とシリアル配線５ｃ３で接続し、液晶画像制御基板１
５は筐体サイドＬＥＤ基板１３とシリアル配線５ｃ４で
接続する。なお、各基板の接続順は任意とすることがで
きる。

【００５２】各基板１１，１２，１３，１５はそれぞれ
ＣＰＵ（１１Ａ，１２Ａ，１３Ａ，１５Ａ）を内蔵し、
単方向シリアル配線を介して送信されたデータが該当す
るデータであるか否かを判断し、該当基板のデータであ
る場合にはデータを取り込み、他の基板のデータである
場合には次に接続される基板に転送する。データの転送
を順に行うことによって、データは該当する何れかの基
板に送信されることになる。なお、該当する基板がない
場合には、送信されたデータは廃棄される。

【００５３】例えば、副制御基板２の１チップＣＰＵ２
Ａから音アンプ・表示制御基板１２に制御信号を送信す
る場合には、１チップＣＰＵ２Ａは音アンプ・表示制御
基板１２に対応するアドレス又はＩＤと共にデータをシ
リアルインターフェース２Ａｄからシリアル配線５ｃ１
に送る。シリアル配線５ｃ１に送られたアドレス又はＩ
Ｄとデータは、はじめにリールランプ基板１１で受信さ
れる。リールランプ基板１１のＣＰＵ１１Ａはアドレス
又はＩＤを確認し、該当するアドレス又はＩＤであるか
を判定する。この場合、アドレス又はＩＤは音アンプ・
表示制御基板１２に対応するアドレス又はＩＤであって
リールランプ基板１１に該当しないため、リールランプ
基板１１のＣＰＵ１１Ａは、このアドレス又はＩＤとデ
ータをシリアル配線５ｃ２で接続されている次の音アン
プ・表示制御基板１２に転送する。

【００５４】音アンプ・表示制御基板１２のＣＰＵ１２
Ａは、シリアル配線５ｃ２を通して転送されたアドレス
又はＩＤを確認し、該当するアドレス又はＩＤであるか
を判定する。この場合、アドレス又はＩＤは音アンプ・
表示制御基板１２に対応するアドレス又はＩＤであるた
め、ＣＰＵ１２Ａは転送されたデータと取り込み、デー
タを解析して、筐体上部表示手段２１やスピーカ２２等
を駆動制御する。

【００５５】また、副制御基板２側のインターフェース
２Ａｇは２４時間ドア監視ユニット１４とシリアル配線
５ｃ５で接続し、さらに、２４時間ドア監視ユニット１
４は書換手段１６とシリアル配線５ｃ６で接続する。２
４時間ドア監視ユニット１４は常時ドア監視を行い、ド
アの開閉情報を２４時間ドア監視ユニット１４のアドレ
ス又はＩＤと共にシリアル配線５ｃ５を通して副制御基
板２の１チップＣＰＵ２Ａに送る。また、書換手段１６
は、書換データを書換手段１６のアドレス又はＩＤと共
にシリアル配線５ｃ６を通して２４時間ドア監視ユニッ
ト１４に送る。２４時間ドア監視ユニット１４は、この
アドレス又はＩＤと書換データをシリアル配線５ｃ５を
通して副制御基板２の１チップＣＰＵ２Ａに転送する。
１チップＣＰＵ２Ａは、インターフェース２Ａｇからア
ドレス又はＩＤとデータを入力し、アドレス又はＩＤに
よって送信元を確認し、ドアの開閉情報の記録処理や、
フラッシュメモリの２Ａｅの書換処理を行う。

【００５６】次に、副制御基板と各基板との間をそれぞ
れ単独の単方向シリアル配線で接続する配線態様につい
て図５を用いて説明する。なお、図５は、非接触通信機
能を含む１チップＣＰＵ２Ｂで構成した例を示している
が、前記した図３，４の構成と同様に、非接触通信機能
を別に設ける構成とすることもできる。

【００５７】この配線の態様は、それぞれ単独の単方向
シリアルバス配線によって副制御基板と各基板の間を接
続するものである。ここで、単方向シリアルバスとは、
基板間により通信する方向が決まっているという意味で
ある。図５において、筐体側に設置された副制御基板２
は、非接触通信機能を含む１チップＣＰＵ２Ｂを備え、
インターフェース２ａによって主制御基板１とパラレル
バス配線４Ａあるいはシリアルバス配線（図示していな
い）で接続される。

【００５８】１チップＣＰＵ２Ｂは、ＣＰＵ２Ｂａに接
続されるパラレルバス配線２Ｂｂに、前記インターフェ
ース２ａの他、フラッシュメモリ２Ｂｃ，シリアルイン
ターフェース２Ｂｄ，２Ｂｅ，２Ｂｆ，２Ｂｇ，２Ｂ
ｈ，２Ｂｉ，高周波インターフェース（ＲＦＩＦ）２Ｂ
ｊ，アンテナ２Ｂｋ，及びＲＡＭ２Ｂｌが接続される。

【００５９】シリアルインターフェース２Ｂｄは単方向
シリアル配線５ｄ１を介して筐体側に配置したリールラ
ンプ基板１１と接続し、シリアルインターフェース２Ｂ
ｅは単方向シリアル配線５ｄ２を介して音アンプ・表示
制御基板１２と接続し、シリアルインターフェース２Ｂ
ｆは単方向シリアル配線５ｄ３を介して筐体サイドＬＥ
Ｄ基板１３と接続し、シリアルインターフェース２Ｂｇ
は単方向シリアル配線５ｄ４を介して液晶画像制御基板
１５と接続する。また、シリアルインターフェース２Ｂ
ｈは単方向シリアル配線５ｄ５を介して２４時間ドア監
視ユニット１４と接続し、シリアルインターフェース２
Ｂｉは単方向シリアル配線５ｄ６を介して書換手段１６
と接続する。また、アンテナ２Ｂｋは、無線によって読
み取り器１０と接続する。この構成によって、ＣＰＵ２
Ｂａは、シリアルインターフェース及び単方向シリアル
配線によって各基板と個別に接続し、データの送受信を
行う。

【００６０】また、図４に示すデイジーチェイン接続に
よる構成と、図５に示す各基板毎に接続する構成とを組
み合わせることもできる。この両接続を組み合わせる構
成において、どの基板をデイジーチェイン接続にする
か、あるいは基板毎に接続するかは、各基板の機能や配
置位置に応じて定めることができる。

【００６１】図６は、遊技機においてドアを開放した状
態を示し、副制御基板２と各基板との間を単方向シリア
ルバス配線で接続する状態を示している。筐体側には、
主制御基板１と副制御基板２が隣接して設置され、パラ
レルバス配線４Ａあるいはシリアルバス配線のケーブル
によって接続される。また、筐体側には、回胴リール基
板、ホッパー、告知ランプ、外部集中端子板、リールラ
ンプ基板や電源が設けられているが、図６では回胴リー
ルの他は省略して示している。

【００６２】また、ドア側には、音アンプ・ＬＥＤ制御
基板１２、液晶画像制御基板１５の制御基板の他、筐体
サイドＬＥＤ基板等の基板や、２４時間ドア監視ユニッ
トや書換手段が設けられる。なお、図では音アンプ・Ｌ
ＥＤ制御基板１２、液晶画像制御基板１５を示してい
る。副制御基板２と、音アンプ・ＬＥＤ制御基板１２や
液晶画像制御基板１５の制御基板等の各基板との間は、
単方向シリアルバス配線５ａ及び分岐線５ｂによって接
続される。したがって、筐体側とドア側とは、この単方
向シリアルバス配線５ａのみによって接続されるため、
配線を簡易なものとすることができる。

【００６３】図８は、主制御基板と副制御基板の配置例
を示す図である。副制御基板２を主制御基板１に隣接し
て配置する際、主制御基板１と副制御基板２とを透明ケ
ース７内に収納する。透明ケース７内において、副制御
基板２は図８（ａ）に示すように主制御基板１の横方向
位置に配置しパラレル配線４Ａで接続する。なお、図８
（ａ）では、副制御基板２を主制御基板１の横方向位置
に配置する例を示しているが、主制御基板１に対して上
方向あるいは下方向に配置することもできる。

【００６４】また、透明ケース７内において、副制御基
板２は図８（ｂ）に示すように主制御基板１の上側に重
ねて配置することもできる。この配置において、副制御
基板２は透明ケース７の一部を構成することもできる。

【００６５】透明ケース７内に収納した主制御基板１及
び副制御基板２を筐体に取り付ける場合、主制御基板１
及び副制御基板２を収納した透明ケース７自体を筐体に
取り付ける構成や、主制御基板１及び副制御基板２を筐
体に取り付け、その外側を透明ケース７で覆う構成とす
ることができる。

【００６６】

【発明の効果】以上説明したように、本発明によれば、
配線ケーブルの配線数を減らすことができる。さらに組
立の作業効率を高めることができ、また、ノイズの発生
を抑制することができる。本発明の実施の形態によれ
ば、副制御基板と各被制御基板との間をパラレル配線に
代えて単方向シリアル配線とすることによって、配線ケ
ーブルの配線数を減らすことができ、また、各被制御基
板の配線数に対応した複数種類のパラレル配線が不要と
なり、一種類の単方向シリアル配線で接続が可能とな
る。また、メンテナンスが容易となり、配線ケーブルの
取り付けなどの作業効率が向上し、配線を少量化し、配
線ケーブルの重量を軽減することができる。

【００６７】また、本発明の実施の形態によれば、各被
制御基板に対して単方向シリアル配線で接続するため、
パラレル配線を割り振るための、回胴中継基板やドア中
継基板や回胴ランプ中継基板や上部表示中継基板等の中
継基板を不要とすることができる。

【００６８】また、本発明の実施の形態によれば、各被
制御基板に対して単方向シリアル配線で接続するため、
制御する被制御基板が異なる場合であっても、パラレル
配線のようにコネクタ数に伴う、不正配線やノイズやコ
スト等の種々の問題を解消することができ、さらに、主
制御基板や副制御基板を共通化して使用することができ
る。

【００６９】また、主制御基板と副制御基板とを筐体側
（本体側）において接近して配置することによって、主
制御基板と副制御基板との間のパラレル配線の配線長さ
を短くしてノイズの発生要因を低下させることができ、
また、パラレル配線を接続する作業を簡易なものとする
ことができる。さらに、ドアの開閉に伴って生じる配線
のからみや他の構成部分との干渉の可能性を低下させる
ことができる。また、主制御基板と副制御基板との距離
が短いため、不正装置の設置や不正配線の監視が容易と
なる。

【００７０】また、副制御基板と各被制御基板との間
を、副制御基板に接続される単方向シリアルバス配線
と、各被制御基板と接続される単方向シリアルバス配線
の分岐線とによって接続することによって、配線数及び
配線の作業を大幅に低減することができる。また、単方
向とすることにより不正対策に対して効果がある。そし
て、配線ケーブルとコネクタのコストを下げることがで
き、単方向通信にすることで不正対策となる。

【図面の簡単な説明】

【図１】本発明の遊技機の構成を説明するための４リー
ル機の構成例による概略ブロック図である。

【図２】本発明の遊技機の構成を説明するための液晶機
（ＬＣＤ機）の構成例による概略ブロック図である。

【図３】本発明の副制御基板と各基板との間を単方向シ
リアルバス配線によって接続する配線態様である。

【図４】本発明の副制御基板と各基板との間を単方向シ
リアル配線でデイジーチェイン接続する配線態様であ
る。

【図５】本発明の副制御基板と各基板との間をそれぞれ
単独の単方向シリアル配線で接続する配線態様である。

【図６】本発明の遊技機においてドアを開放した状態を
示す図である。

【図７】本発明の遊技機のドア側部分を表す図である。

【図８】本発明の主制御基板と副制御基板の配置例を示
す図である。

【図９】従来の遊技機の構成を説明するための概略構成
図である。

【符号の説明】

１主制御基板２副制御基板２Ａ１チップＣＰＵ２ＡａＣＰＵ２Ａｂパラレルバス配線２Ａｃインターフェース２Ａｄシリアルインターフェース２Ａｅフラッシュメモリ２ＡｆＲＡＭ２Ａｇインターフェース２Ｂ１チップＣＰＵ２ＢａＣＰＵ２Ｂｂパラレルバス配線２Ｂｃフラッシュメモリ２Ｂｄ〜２Ｂｉシリアルインターフェース２Ｂｊ高周波インターフェース２Ｂｋアンテナ２ＢｌＲＡＭ２ａインターフェース２ｂパラレルバス配線３非接触通信手段３ａＣＰＵ３ｂパラレルバス配線３ｃインターフェース３ｄ高周波インターフェース３ｅフラッシュメモリ３ｆＲＡＭ３ｇアンテナ４Ａ，４Ｂ，４Ｃパラレルバス配線５単方向シリアル配線５ａ単方向シリアルバス配線５ｂ１〜５ｂ６分岐線５ｃ１〜５ｃ６，５ｄ１〜５ｂ６単方向シリアル配線６Ａ〜６Ｄ電源線７透明ケース１０読み取り器１１リールランプ基板１２音アンプ・ＬＥＤ制御基板１３筐体サイドＬＥＤ基板１３ａ筐体サイドＬＥＤ１４２４時間ドア監視ユニット１５液晶画像制御基板１６書換手段２１筐体上部表示手段２１ａ筐体上部ＬＥＤマトリックス２１ｂ筐体上部４リール２２スピーカ２３サブウーファ２５液晶表示装置３０電源３１回胴リール基板３２ホッパー基板３３告知ランプ基板３４外部集中端子板３５遊技ＳＷ基板３６各種センサー３７設定ＳＷ基板３８蛍光灯１０１主制御基板１０２副制御基板１３０被制御基板１３１回胴リール基板１３２ホッパー基板１３３告知ランプ基板１３４外部集中基板１４１回胴中継基板１４２ドア中継基板１４３回胴ランプ中継基板１４４丈夫漂字中継基板１５０電源１５１蛍光灯１５２各種センサー基板１５３第１のランプ基板１５４ＳＷ基板１５５，１５６回胴ランプ基板１６０発光表示基板１６１遊技状態表示基板１６２第２ランプ基板１６３ＳＷ基板１６４液晶表示基板１７０ａ〜１７０ｎ，１７１ａ〜１７１ｎ，１７４ａ〜
１７４ｎランプ１７２表示装置１７３スピーカ１７５蛍光灯

───────────────────────────────────────────────────── フロントページの続き (72)発明者野中誠之東京都江東区有明３丁目１番地25 有明フロンティアビルＦターム(参考） 2C088 BC47 BC63 BC64 EA10

Claims

【特許請求の範囲】

【請求項１】主制御基板と副制御基板と前記副制御基
板の制御を受ける各基板とを備え、前記主制御基板と副
制御基板との間をシリアル配線又はパラレル配線で接続
し、前記副制御基板と各基板の少なくとも一つの基板と
の間をシリアル配線で接続し、前記副制御基板は前記各
基板に対して単方向で通信することを特徴とする、遊技
機。
【請求項２】前記主制御基板と前記副制御基板とを筐
体側に隣接して配置することを特徴とする、請求項１記
載の遊技機。
【請求項３】前記主制御基板と前記副制御基板とを透
明ケース内に収納することを特徴とする、請求項２記載
の遊技機。
【請求項４】前記副制御基板と各基板の間を接続する
配線は、前記副制御基板に接続されるバス配線と、当該
バス配線から各基板に分岐する分岐線を備えることを特
徴とする、請求項１乃至３の何れか一つに記載の遊技
機。
【請求項５】前記副制御基板と各基板の間を接続する
配線は、前記副制御基板に接続されるバス配線及び当該
バス配線から各基板に分岐する接続、及び前記副制御基
板及び各基板を従属して接続するデイジーチェイン接続
を含むことを特徴とする、請求項１乃至３の何れか一つ
に記載の遊技機。
【請求項６】前記各基板の少なくとも何れか一つの基
板と前記副制御基板とはそれぞれＣＰＵを備え、当該Ｃ
ＰＵ間において単方向通信を行うことを特徴とする、請
求項１乃至５の何れか一つに記載の遊技機。
【請求項７】前記各基板はＩＤ認識部を備え、当該Ｉ
Ｄ認識部は前記副制御基板から送られたＩＤデータに基
づいて送信データが当該基板宛であることを認識し、当
該認識に基づいて当該送信データを受信する特徴とす
る、請求項１乃至６の何れか一つに記載の遊技機。
【請求項８】前記バス配線は、Ｉ^２Ｃバスを用いるこ
とを特徴とする、請求項４乃至７の何れか一つに記載の
遊技機。
【請求項９】前記副制御基板は非接触通信手段を備
え、当該非接触通信手段は主制御基板と副制御基板との
間を流れる信号を外部に送信することを特徴とする、請
求項１乃至８の何れか一つに記載の遊技機。