JP2002534799A - 基板上に配列された構成部品、特に半導体チップを加工処理するための方法及び装置 - Google Patents

基板上に配列された構成部品、特に半導体チップを加工処理するための方法及び装置

Info

Publication number
JP2002534799A
JP2002534799A JP2000592863A JP2000592863A JP2002534799A JP 2002534799 A JP2002534799 A JP 2002534799A JP 2000592863 A JP2000592863 A JP 2000592863A JP 2000592863 A JP2000592863 A JP 2000592863A JP 2002534799 A JP2002534799 A JP 2002534799A
Authority
JP
Japan
Prior art keywords
plunger
tool
substrate
component
abutment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000592863A
Other languages
English (en)
Inventor
ヴィルツ，グスタフ
Original Assignee
アルファセム・アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26153038&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002534799(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from EP99810009A external-priority patent/EP1018760A1/de
Application filed by アルファセム・アクチェンゲゼルシャフト filed Critical アルファセム・アクチェンゲゼルシャフト
Publication of JP2002534799A publication Critical patent/JP2002534799A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y10T156/1768—Means simultaneously conveying plural articles from a single source and serially presenting them to an assembly station

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【解決手段】 基板（２）上では、幾つかの構成部品（１）が一つのグループ（４）として配置される。引き続いて、グループ全体が、ツール（３）の援助により、同時に加圧力及び／又は熱処理を被る。これにより、当該ツールは、基板レスト（８）に抗して加圧される。一つのグループの個々の構成部品上への均一な接触力を達成するため、各構成要素に対して、別々のプランジャー（７）が用意される。これらのプランジャーは、ツール（３）内で、ツール（３）の移動方向に変位可能に取り付けられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、請求項１の序文に従って、基板上に配列された構成部品、特に半導
体チップを加工処理するための方法に関する。当該方法は、例えば幾つかの半導
体構成要素の用途について適用され、本方法によれば、接続位置が設けられた仕
上げチップが、未加工のシリコンチップ（チップスケールパッケージ（ＣＳＰ）
又は短いＣＳＰ）より無視できるほど小さくなるだけである。
【０００２】
【従来技術】
従来方法によれば、基板と構成部品との間には、例えばエラストマー又はフォ
イルからできた、緩衝体が配列され、これは材料の熱膨張の異なる係数を補償す
る。適切な接着を確保するため、及び、エラストマー体を救済するため、同時に
加熱される構成部品は、基板に対して加圧されなければならない。
【０００３】
【発明が解決しようとする課題】
しかし、既知の方法の欠点は、基板上の構成部品の厳密な配置及び高圧及び高
温下での最終的な接続が、一工程で実行されるという事実にある。この方法に関
する加圧処置は、かなり長く継続し、生産ライン上の非常な性能減少へと導く。
しかし、他方では、構成部品が配置される領域で高温を適用することは、不安定
になる。配置ステーションにおいては、特に非常に正確なマニュピュレータ及び
測定装置が作動し、これは、温度効果に敏感に反応する。従って、本発明の目的
は、簡単な方法で、同じライン内の生産容量を増加させることができる、上述し
た型式の方法を提供することである。更には、本方法は、最も確実な接続のため
の実際の加工処理から配置処理を分離することを可能とすることを目的とする。
【０００４】
【課題を解決するための手段】
本発明によれば、上記目的は、請求項１の特徴を備える方法を用いて達成され
る。構成要素のグループの加圧及び／又は加熱は、本態様によれば、ツールサイ
ズに従って比較的大きい数の構成要素が同時に処置できるように、配置処置から
時間に関して分離して実行される。
【０００５】 本態様によれば、較正部品の基板上への配置工程、及び、互いにある一定距離
で配列された作動ステーションにおけるツールを用いた当接工程が、特に有利に
実行される。詳しくは、厳密な配置及び加工処理工程は、必ずしも同じ作動ステ
ーションにおいて実行される必要はないことが示された。基板への適切な接着剤
の塗布に関しては、これらは、室温では、配置工程の後の更なる輸送のために適
当な接着力を持つ。本態様では、基板は、高感度の配置領域から処置ステーショ
ンへ離れて輸送される。該処置ステーションでは、配置工程への負の影響無しに
、圧力及び／又は熱が適用され得る。
【０００６】 本態様によれば、互いの後にある幾つかのグループの構成部品は、周期化され
た態様で当接される。一つのグループの当接は、理想的な場合には、先行するグ
ループの配置と最大で同じ程度に長く継続する。本態様に係る配置処置に関して
は、急激な継続の態様で、構成部品は、一つのグループに配置される。ここで、
処置ステーションにおいては、最初の構成部品の配置から最後の構成部品の配置
までの全時間期間の間、加圧工程が実行される。各構成部品が別個のプランジャ
ーと当接されるとき、及び、全ての構成部品の上に均一な耐負荷力を達成する当
接工程に関して、各プランジャーが構成部品の個々の高さに適合されるときに構
成部分の処置に関するかなりの利点を更に達成することができる。この方法によ
れば、較正部品の不可避の高さ許容範囲によって、圧力及び温度を用いた全グル
ープの均一な処置が実行されることが確保される。かくして、許される限りの最
大高さの構成部品は、許される最小高さの構成部品と同じ加圧力及び同じ温度を
被る。
【０００７】 構成部品の当接前又は当接の間の熱処理のため、プランジャー及び／又は支持
台として役立つ基板レストが加熱される。しかし、閉じられたオーブン内内で全
加圧処置を実行すること、又は、別の態様、例えば、コンベクションオーブン（
convection oven）若しくはマイクロ波などによって加熱工程を実行することも
考えられる。更に、基板は、構成部品の当接の間、真空によって基板レスト上に
有利に保持される。基板に関して、それは通常フィルム状又はゲル状材料の場合
であるので、本態様では、基板レスト上の平坦さが空気ポケット無しに保証され
る。
【０００８】 本発明は、請求項５の序文によれば、基板上に配置された構成部品、特に半導
体チップを処理するための装置にも関する。本装置は、特に、本発明に係る方法
を実行するため適しているが、他の態様で適用されることもできる。本装置は、
特に、グループ内の構成部品の処理に拘わらず、それらの個々の特性が、個別的
な処理に関して考慮されることを確保するために使用される。これは、請求項５
の特徴部分である特徴手段を含む装置によって達成される。
【０００９】 ツール内の個々の変位可能に取り付けられたプランジャーは、一つのグループ
内の各々個々の構成部品が、個別的に処理されることを可能にする。従って、個
々の加圧力及び／又は個々の温度の適用が考えられる。個々のプランジャーは、
一つのグループ内で様々なサイズ及び形状の構成部品が当接できるように、異な
った仕方で形成されてもよい。
【００１０】 しかしながら、半導体構成要素の上述した製造に関しては、概して未加工のシ
リコンチップの様々に異なる高さのみを考慮に入れるだけで済む。これは、好ま
しくは、プランジャーが補償手段と作動接続した状態で実効される。この補償手
段は、様々に異なる技術的原理に従って、機能し得る。かくして、例えば純粋に
機械的な解決法も考えられる。該解決法によれば、ツールのニュートラルホーム
ポジションにおいて、変位可能なプランジャーが構成要素の上に解放された状態
で適用される。次に、中心部の係止によって、全てのプランジャーが、それらの
摺動支持状態で係止され、その結果、ツールを用いて、個々に調整されたプラン
ジャーを介して加圧力が発揮される。しかし、個々のプランジャーの各々に、そ
の可能とされる内圧が個別に制御される圧力手段のシリンダーを割り当てること
も考えられる。
【００１１】 しかし、特に簡単な態様では、補償手段は、個々のプランジャー上への当接力
の流体静力学的な分布のための流体チャンバーによって形成される。流体チャン
バーは、既知の原理に従って機能し、該流体チャンバーによれば、実用上非圧縮
性流体内では、加圧力は、方向に依らずに伝播する。本態様では、プランジャー
の各々は、等しい当接表面に関して、流体チャンバー内に浸漬することができる
。他の箇所では、流体チャンバーの壁は、剛性である。
【００１２】 技術的にかなり簡単な解決法は、流体チャンバーをプランジャーの後側に配置
することにあり、このプランジャーは基板レストから距離を隔てられ、それに対
して可撓性膜をなし、プランジャーの後側は膜を圧迫する。チャンバー内の体積
は、プランジャーが如何に配置されるかに関して独立に、同じサイズを維持する
。本実施形態では、ある一定の許容範囲領域内の膜の弾性は、プランジャーの変
位を可能とする。しかし、本実施形態では、流体の圧力及びかくして個々のプラ
ンジャー上の圧力は、常に一定に維持される。
【００１３】 監視及び制御工程のため、又は、プランジャー上に作用する加圧力を適切に調
整する場合、流体チャンバーは、圧力センサーと作動接続され得る。流体チャン
バー無しのツールに関しては、全加圧期間中に加圧力を公称値に概ね合わせるよ
うに圧力センサーを介してツールの加圧力を制御することが一般に有利である。
特に、圧力センサーは、他のセンサー例えば力センサーを適用することもできる
。
【００１４】 これらのプランジャーは、プランジャーを加熱するため、加熱装置が設けられ
たプランジャーガイド内に取り付けることができる。これに関して、プランジャ
ーは、少なくとも１つの加熱装置を介して間接的に、３００℃までの処理温度ま
で加熱してもよい。好ましくは、プランジャーガイド及びプランジャーは、熱膨
張で詰まりが発生しないように同じ金属材料からなるのがよい。プランジャーは
、特に、垂直力が独占的にプランジャーの作動表面に作用し、横断力が作用しな
いように非常に小さい作用でプランジャーガイド内を案内されなければならない
。同じ理由のため、プランジャーガイドは、プランジャーの直径に比して比較的
長く形成される。
【００１５】 熱の放射を防止することにより働いている人員を保護するため、ツールは、少
なくとも部分的に、断熱層によって取り囲まれてもよい。これと同じ手段が、こ
れが加熱装置によって同様に加熱される場合に基板レスト上に適用される。作動
温度が、ツール並びに基板レスト内で監視され、調整されるように、少なくとも
１つの温度センサーが配置される。
【００１６】 安全であるという理由のため、ツールがアイドル条件にあるプランジャーは、
ニュートラルのホームポジション内に偏倚され、該ポジションでは、それらは、
好ましくは、ツール内に完全に引っ込ませられる。この態様では、プランジャー
は、例えば再装備の仕事用のツールがツール取り付け部から取り外されるとき、
損傷を受けるおそれがない。更には、かくして、ホームポジション内でのプラン
ジャーの後側は、流体チャンバーの膜上を均一に圧迫する。最後に、スプリング
偏倚を用いて、プランジャーが、各作動ストローク後の最適な熱適合のため、プ
ランジャーガイドの中に再び完全に収容されることも確保される。
【００１７】 基板レストは、調整可能な三脚スタンド上に載っている。これによって、基板
レストは特に簡単な態様でプランジャーの作動平面上に平面平行に整列すること
ができる。また、この手段は、構成要素の上に作用する横断方向の力の防止に役
立つ。
【００１８】 本装置は、チップスケールパッケージ（chip scale package;ＣＳＰ）、特に
ボールグリッドアレイ（ball grid array; ＢＧＡ）又は可撓性ＢＧＡを製造す
るため、一列に並べられたチップを再加圧するため使用することができる。しか
し、これと同じ装置を用いて、半導体製造の他の加工処理も実行することができ
る。かくして、例えば、チップが隆起部と接着される、フリップチップの分野で
は、該チップは共融的に固定されるか又は半田付けされる。しかし、本装置は、
ＬＯＣプロセス（チップ上に鉛を付ける）にとって適切である。このプロセスを
用いて、チップ及び金属鉛フレームの間の接続は、圧力及び温度の下で製造され
る。しかし、最終的には、半導体技術以外、例えば、電子技術又は光学技術の分
野にも本発明に係る装置を適用することも考えられる。
【００１９】 更には、本発明の利点及び個々の特徴は、以下で述べる一実施例の説明及び図
面から明らかとなる。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施形態を添付図面を参照して説明する。 図１は、半導体要素の製造用の製造ラインの破断図を示している。同図によれ
ば、配置ステーション５及び再加圧ステーション６が表されているが、両方とも
同じ設置要素の一部分であり得る。或いは、本文中では詳細に説明しないが、適
切な前進手段による基板レスト１８の前進によって、基板２は、矢印方向ａに沿
って前方に変位される。この基板は、ポリイミドフィルムの場合であり得、該フ
ィルムは、前記作動ステーションにおいて、接着材料で大きな表面に亘って被覆
される。
【００２１】 配置ステーションでは、それ自体知られた手段、例えば従来のダイ結合手段を
用いて、シリコンチップ１が、基板２上に付着される。受け取りアーム２０で援
助されるチップは、ウェーハ１９から取り出されて、配置される。本実施形態に
係る受け取りアームは、矢印ｂに沿って前後に揺れ動き、更には、３つの異なる
空間軸ｘ、ｙ、ｚに沿って移動することができる。本実施形態によれば、チップ
、ウェーハ及び基板の間の相対位置の変更が可能となる（フリップチップ）。
【００２２】 配置ステーション５において、位置に関して以前に画定されたチップ１のグル
ープ４が付着されるや否や、基板は、再加圧ステーション６へと更に移動される
。本実施形態に係るこれらのチップは、基板への強力な接続がまだ存在していな
いが、位置に関して変位することができない。永久的な接続は、ツール３による
援助の下、再加圧工程及び加熱工程によって達成されるだけである。この加工処
理に関して、基板２は、平面基板レスト８上に配置される。ツール３は、矢印方
向ｃにおいて、この基板レストに抗して平面平行の状態で加圧される。ツール３
において基板２上の個々のチップ１に対し、同様に矢印方向ｃに変位可能に取り
付けられた個々のプランジャー７が割り当てられる。基板レスト８は、その相対
位置を調整ねじ３０を用いてセットすることができる、三脚付きスタンド２９上
に立っている。この調整可能性は、プランジャーの作動表面への平面平行調節を
可能にする。調整手続きは、本質上知られた手段を用いて自動化してもよい。
【００２３】 ツール３は、ある一定の加圧時間の間に、基板レスト８に抗して加圧され、こ
れと同時に、プランジャー７又は基板レストを介して接着剤が加熱によって硬化
される。この加圧時間の間、配置ステーション５において、新しいグループのチ
ップが、新しい基板上に付着される。
【００２４】 再加圧ステーション６の更なる詳細な事項は、図２から理解することができる
。基板レスト８は、機械フレーム２１上に載置されている。厳密に画定された加
圧位置で基板２を固定するために、吸引開口１６が設けられ、該開口は、吸引導
管２３を介して、図示しない真空源に接続可能である。基板レストは、組み込ま
れた加熱カートリッジ１４’によって加熱することができる。温度制御に対して
は、温度センサ−１７’が役立つ。熱損失を防止するため、基板レストは、断熱
部材１５により機械フレームに関して遮蔽されている。
【００２５】 ツール３は、ツール取り付け部２２によって、従来のプレス機２７の延長アー
ム２８に吊られてもよい。このツールは、プランジャーガイド１３を有し、該ガ
イド内では、個々のプランジャー７が軸平行に変位可能に取り付けられている。
全てのプランジャーの後側を超えて、可撓性膜１１によりプランジャーに関して
密封された流体チャンバー９が延在している。プランジャーの後側は、ドライバ
ープレート２６の援助で、圧縮スプリング２５で偏倚された条件下で、膜に抗し
て加圧される。このホームポジションでは、プランジャー端面側２４は、更には
、ツール３へと引っ込ませられるか、或いは、おおよそプランジャーガイド１３
の下側と同じ平面内で動く。
【００２６】 流体チャンバー９は、圧力センサー１２と作動接続されている。更には、温度
センサー１７は、プランジャーガイド１３上に配置される。プランジャーガイド
の加熱、及びかくして該ガイド内に取り付けられたプランジャー７の加熱は、少
なくとも１つの加熱カートリッジ１４を介して同様に作用する。同様に、ツール
は、可能な限り断熱層１５で閉じられるように運ばれる。
【００２７】 流体チャンバー９の作用態様は、図３の方法によって表される。互いに隣接す
る基板上には、３つのチップ１ａ、１ｂ、及び１ｃが配置されている。チップ１
ａは、基板に関して、所定の公称の構造高さＨ１を持ち、その一方で、チップ１
ｂは、最小構造高さＨ２、チップ１ｃは、最大構造高さＨ３を持っている。これ
ら３つのチップが、基板レスト１８に平面平行な同じ加圧プレートで加圧される
場合、加圧プレートは、明らかにチップ１ｃに最も大きな負荷をかけ、場合によ
ってはそれを損傷させる。しかし、本発明によれば、各々のプランジャーは、そ
の変位能力の結果として、チップの構造高さに適合することができ、それと共に
、可撓性膜１１上の支持によって、均一な圧縮力分布が確保される。プレスによ
れば、プランジャー毎に、９００ｋＰａ（９バール）までの加圧力が実行される
。
【図面の簡単な説明】
【図１】 図１は、処理方法を表す、かなり簡単化した斜視図である。
【図２】 図２は、処理装置の概略図である。
【図３】 図３は、異なる構成サイズを各々備える１つのグループの構成部品に亘る断面
図である。
【図４】 加圧状態における図２に係る装置を表した全体的な概略図である。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 基板（２）上に配列された構成部品（１）、特に半導体チッ
    プを加工処理するため、該構成部品は、適切に接着剤が使用された基板上に配置
    され、ツール（３）により当接され、加圧力及び／又は加熱処理を受け、これに
    よって該構成部品を該基板に永久的に接続するため方法であって、 前記基板上には、幾つかの構成部品が互いの後に配置され、又は、互いと共に
    一つのグループ（４）をなし、次に、該グループ全体が、同時に加圧力及び／加
    熱処理を受けることを特徴とする、前記方法。
  2. 【請求項２】 前記構成部品（１）の基板（２）上への配置工程、及び、前
    記ツール（３）との当接は、互いに距離を隔てて配列された作動ステーション（
    ５，６）で実行されることを特徴とする、請求項１に記載の方法。
  3. 【請求項３】 前記グループ（４）の各々の構成部品は、別々のプランジャ
    ー（７）を用いて当接され、該当接に関して全ての構成部品上に均一な接触力を
    達成するため、各プランジャーが前記構成部品の個々の高さに適合されることを
    特徴とする、請求項１又は２に記載の方法。
  4. 【請求項４】 前記構成部品の当接の前、及び／又は、当接の間に、前記プ
    ランジャー、及び／又は、支持台として役立つ基板レスト（８）が加熱されるこ
    とを特徴とする、請求項３に記載の方法。
  5. 【請求項５】 基板（２）上に配置された構成部品（１）、特に半導体チッ
    プを加工処理するため、基板レスト（８）及び該基板レストに対して移動可能な
    ツール（３）を該構成要素に当接させて、加圧処理及び／又は加熱処理を実行す
    る、装置であって、 前記ツール（３）は、グループ（４）の各構成部品と同時に当接するため、該
    ツール（３）の移動方向に変位可能に個々に取り付けられた複数のプランジャー
    （７）を含むことを特徴とする、前記装置。
  6. 【請求項６】 前記プランジャー（７）は、前記当接の間に、前記構成部品
    （１）の異なる高さを補償するための補償手段と作動接続していることを特徴と
    する、請求項５に記載の装置。
  7. 【請求項７】 前記補償手段は、個々のプランジャー（７）の上に当接力を
    静水力学的に分布させるための流体チャンバー（９）であることを特徴とする、
    請求項６に記載の装置。
  8. 【請求項８】 前記流体チャンバー（９）は、前記基板レストから間隔を隔
    てた前記プランジャー（７）の後側（１０）に配置され、且つ、可撓性膜（１１
    ）を含み、前記プランジャーの後側は該膜上に支持されることを特徴とする、請
    求項７に記載の装置。
  9. 【請求項９】 前記プランジャー（７）は、該プランジャーを加熱するため
    の加熱装置（１４）が設けられているプランジャーガイド（１３）内に取り付け
    られていることを特徴とする、請求項５乃至８のいずれか１項に記載の装置。
  10. 【請求項１０】 前記プランジャー（７）及び前記プランジャーガイド（１
    ３）は、同じ金属材料でできており、前記加熱装置（１４）は、少なくとも１つ
    の電気加熱カートリッジであることを特徴とする、請求項９に記載の装置。
  11. 【請求項１１】 前記ツール（３）は、断熱層（１５）により少なくとも部
    分的に取り囲まれていることを特徴とする、請求項９又は１０に記載の装置。
  12. 【請求項１２】 前記ツール内、並びに、前記基板レスト内において、処理
    温度を監視するための温度センサーが配置されていることを特徴とする、請求項
    ５乃至１１のいずれか１項に記載の装置。
  13. 【請求項１３】 スプリング偏倚下での前記ツール（３）のアイドル条件に
    おける前記プランジャー（７）は、好ましくは、それらが該ツール内に完全に引
    っ込められるニュートラルホームポジション内に偏倚されていることを特徴とす
    る、請求項５乃至１２のいずれか１項に記載の装置。
  14. 【請求項１４】 前記基板レスト（８）は、前記プランジャーの平面上に該
    基板レストを平面平行にするように整列するため調整可能である、三脚スタンド
    に載置されていることを特徴とする、請求項５乃至１３のいずれか１項に記載の
    装置。
  15. 【請求項１５】 前記ツール（３）の加圧力は、該ツール上に取り付けられ
    たセンサー（１２）、特に圧力センサーを介して制御可能であることを特徴とす
    る、請求項５乃至１４のいずれか１項に記載の装置。
  16. 【請求項１６】 圧力センサー（１２）が前記流体チャンバー（９）と作動
    接続されていることを特徴とする、請求項１５の特徴を備えた、請求項７又は８
    に記載の装置。
  17. 【請求項１７】 請求項５乃至１６のいずれか１項に記載の装置を、チップ
    スケールパッケージ（ＣＰＳ’ｓ）、特にボールグリッドアレイ（ＢＧＡ’ｓ）
    を製造するようにライン内の前記チップを再加圧するため使用する方法。
JP2000592863A 1999-01-07 1999-12-22 基板上に配列された構成部品、特に半導体チップを加工処理するための方法及び装置 Pending JP2002534799A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP99810009.3 1999-01-07
EP99810009A EP1018760A1 (de) 1999-01-07 1999-01-07 Verfahren und Vorrichtung zum Verkapseln eines elektronischen Bauteils, insbesondere eines Halbleiterchips
EP99112660.8 1999-07-02
EP99112660.8A EP1030349B2 (de) 1999-01-07 1999-07-02 Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
PCT/CH1999/000621 WO2000041219A1 (de) 1999-01-07 1999-12-22 Verfahren und vorrichtung zum behandeln von auf einem substrat angeordneten bauteilen, insbesondere von halbleiterchips

Publications (1)

Publication Number Publication Date
JP2002534799A true JP2002534799A (ja) 2002-10-15

Family

ID=26153038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000592863A Pending JP2002534799A (ja) 1999-01-07 1999-12-22 基板上に配列された構成部品、特に半導体チップを加工処理するための方法及び装置

Country Status (6)

Country Link
US (1) US6621157B1 (ja)
EP (1) EP1030349B2 (ja)
JP (1) JP2002534799A (ja)
KR (1) KR20010108071A (ja)
MY (1) MY130850A (ja)
WO (1) WO2000041219A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7270258B2 (en) 2003-09-19 2007-09-18 Renesas Technology Corp. Method of fabrication of semiconductor integrated circuit device
JP2008205068A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 加圧ヘッドおよび部品圧着装置
KR20140086361A (ko) * 2012-12-28 2014-07-08 세메스 주식회사 다이 본딩 방법 및 장치
KR20230086970A (ko) * 2021-12-09 2023-06-16 주식회사 케이제이코리아 가변용량 유압펌프의 피스톤 압입장치
JP7498501B2 (ja) 2018-12-20 2024-06-12 エイエムエックス － オートマトリックス・ソチエタ・ア・レスポンサビリタ・リミタータ 基板上の電子部品を焼結するための焼結プレス

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1272285A1 (en) * 2000-04-04 2003-01-08 Parlex Corporation High speed flip chip assembly process
CH695407A5 (de) * 2000-07-03 2006-04-28 Esec Trading Sa Verfahren und Einrichtung zur Montage von Halbleiterchips auf einem flexiblen Substrat.
DE10105164A1 (de) * 2000-11-06 2002-05-16 Manfred Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE10133959B4 (de) * 2001-07-18 2006-08-17 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
DE10140661C1 (de) * 2001-08-24 2003-01-16 Orga Kartensysteme Gmbh Vorrichtung und Verfahren zur Herstellung von Flip-Chip-Modulen
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
US6986197B2 (en) * 2001-12-06 2006-01-17 Asm Technology Singapore Pte Ltd. Method of manufacturing an IC package
KR100484088B1 (ko) * 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
TWI231561B (en) 2003-05-21 2005-04-21 Esec Trading Sa Apparatus for mounting semiconductors
US6858466B1 (en) 2003-11-03 2005-02-22 Hewlett-Packard Development Company, L.P. System and a method for fluid filling wafer level packages
DE102004010399A1 (de) * 2004-03-03 2005-09-22 Atv Technologie Gmbh Vorrichtung zum thermischen Verbinden von Elementen mit einem Substrat
EP1612843A1 (de) * 2004-07-02 2006-01-04 Unaxis International Trading Ltd Verfahren und Einrichtung fuer die Montage von Halbleiterchips
CH697279B1 (de) 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
DE102005006978B3 (de) * 2005-02-15 2006-06-08 Mühlbauer Ag Verfahren und Vorrichtung zum Verbinden von Halbleiterelementen oder Interposern mit einem Trägerband und Verwendung einer derartigen Vorrichtung
DE102005038416B3 (de) * 2005-08-12 2006-09-21 Mühlbauer Ag Thermodenvorrichtung für eine Vielzahl von Halbleiterbauelementen
JP5027210B2 (ja) * 2006-04-12 2012-09-19 キューリック・アンド・ソファ・ディ・ボンディング・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 電子構成要素、詳細には半導体チップを基板に配置するための方法および装置
US7525187B2 (en) * 2006-10-13 2009-04-28 Infineon Technologies Ag Apparatus and method for connecting components
CH698844B1 (de) * 2007-06-22 2009-11-13 Oerlikon Assembly Equipment Ag Vorrichtung zum Anpressen von auf einem Substrat angeordneten Halbleiterchips.
US7851334B2 (en) 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
JP2010034423A (ja) * 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
DE102008048869A1 (de) * 2008-09-25 2010-04-22 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
US7845543B1 (en) * 2009-11-17 2010-12-07 Asm Assembly Automation Ltd Apparatus and method for bonding multiple dice
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
JP2012212786A (ja) * 2011-03-31 2012-11-01 Elpida Memory Inc 半導体装置の製造方法
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
JP2013143563A (ja) 2012-01-10 2013-07-22 Hzo Inc 内部耐水性被覆を備える電子デバイスを組み立てるためのシステム
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
EP2828004B1 (en) 2012-03-23 2019-11-20 hZo, Inc. Apparatuses, systems and methods for applying protective coatings to electronic device assemblies
CN104221480B (zh) * 2012-04-19 2017-09-08 松下知识产权经营株式会社 电子零件安装方法及电子零件安装线
EP2862428A4 (en) * 2012-06-18 2016-06-22 Hzo Inc DEVICES, SYSTEMS AND METHOD FOR PROTECTING ARRANGEMENTS OF ELECTRONIC DEVICES
DE102014111634A1 (de) * 2014-08-14 2016-02-18 Atv Technologie Gmbh Vorrichtung zum insbesondere thermischen Verbinden mikro-elektromechanischer Bauteile
DE102015006981B4 (de) 2015-05-29 2018-09-27 Mühlbauer Gmbh & Co. Kg Thermokompressionsvorrichtung und Verfahren zum Verbinden von elektrischen Bauteilen mit einem Substrat
KR101699862B1 (ko) * 2015-07-07 2017-01-25 (주)포인텍 전해도금장치용 지그의 불량여부 검사장치
KR102449536B1 (ko) * 2015-08-10 2022-09-30 ㈜큐엠씨 전자소자 분류장치
US10104784B2 (en) * 2015-11-06 2018-10-16 Nxp B.V. Method for making an electronic product with flexible substrate
CN107134423B (zh) * 2016-02-29 2020-11-20 上海微电子装备（集团）股份有限公司 倒装芯片键合装置及其键合方法
CN107134427B (zh) * 2016-02-29 2020-05-01 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
US10217729B2 (en) * 2016-09-30 2019-02-26 Intel Corporation Apparatus for micro pick and bond
DE102017216545A1 (de) 2017-09-19 2018-11-29 Conti Temic Microelectronic Gmbh Vorrichtung und Verfahren zur Herstellung einer Niedertemperatur-Drucksinterverbindung für eine elektronische Baugruppe
CN107946407A (zh) * 2017-11-29 2018-04-20 北京创昱科技有限公司 一种新型独立驱动的薄膜分离机构
DE102020114952A1 (de) 2020-06-05 2021-12-09 Schott Ag Hermetisch dichtes optoelektronisches Modul mit erhöhter Auskopplung von elektromagnetischer Strahlung
DE102020007235A1 (de) 2020-11-26 2022-06-02 Mühlbauer Gmbh & Co. Kg Thermokompressionsvorrichtung und Verfahren zum Verbinden von elektrischen Bauteilen mit einem Substrat
CN114397059B (zh) * 2022-01-18 2022-07-29 凯晟动力技术（嘉兴）有限公司 一种egr耐腐蚀压力传感器封装装置及其使用方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716134A (en) * 1971-03-08 1973-02-13 San Fernando Electic Mfg Co Apparatus for automatically testing and sorting electrical elements
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5144747A (en) † 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5459352A (en) † 1993-03-31 1995-10-17 Unisys Corporation Integrated circuit package having a liquid metal-aluminum/copper joint
US5820716A (en) * 1993-11-05 1998-10-13 Micron Technology, Inc. Method for surface mounting electrical components to a substrate
US6200504B1 (en) † 1994-05-09 2001-03-13 Fico B.V. Method for encapsulating with plastic a lead frame with chips
NL9400768A (nl) † 1994-05-09 1995-12-01 Fico Bv Inrichting voor het met kunststof omhullen van een leadframe met chips.
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5517753A (en) * 1995-04-06 1996-05-21 International Business Machines Corporation Adjustable spacer for flat plate cooling applications
US5920977A (en) * 1995-12-07 1999-07-13 Wyckoff; James L. Porcelain coated substrate and process for making same
JPH09219425A (ja) * 1996-02-08 1997-08-19 Toshiba Corp ボンディング装置及びボンディング方法
US6171049B1 (en) 1996-02-29 2001-01-09 Alphasem Ag Method and device for receiving, orientating and assembling of components
JP4032317B2 (ja) † 1996-08-06 2008-01-16 日立化成工業株式会社 チップ実装法
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
JP3336906B2 (ja) * 1997-05-15 2002-10-21 セイコーエプソン株式会社 電子部品の実装装置、その実装方法、液晶パネルの製造装置及びその製造方法
JP3368814B2 (ja) * 1997-10-20 2003-01-20 松下電器産業株式会社 電子部品の熱圧着装置
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
US5927589A (en) * 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate
US6071371A (en) * 1998-02-02 2000-06-06 Delco Electronics Corporation Method of simultaneously attaching surface-mount and chip-on-board dies to a circuit board

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7270258B2 (en) 2003-09-19 2007-09-18 Renesas Technology Corp. Method of fabrication of semiconductor integrated circuit device
US7757930B2 (en) 2003-09-19 2010-07-20 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7861912B2 (en) 2003-09-19 2011-01-04 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
US8074868B2 (en) 2003-09-19 2011-12-13 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
US8292159B2 (en) 2003-09-19 2012-10-23 Renesas Eletronics Corporation Fabrication method of semiconductor integrated circuit device
US8640943B2 (en) 2003-09-19 2014-02-04 Renesas Electronics Corporation Fabrication method of semiconductor integrated circuit device
JP2008205068A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 加圧ヘッドおよび部品圧着装置
KR20140086361A (ko) * 2012-12-28 2014-07-08 세메스 주식회사 다이 본딩 방법 및 장치
KR102037948B1 (ko) * 2012-12-28 2019-10-29 세메스 주식회사 다이 본딩 방법 및 장치
JP7498501B2 (ja) 2018-12-20 2024-06-12 エイエムエックス － オートマトリックス・ソチエタ・ア・レスポンサビリタ・リミタータ 基板上の電子部品を焼結するための焼結プレス
KR20230086970A (ko) * 2021-12-09 2023-06-16 주식회사 케이제이코리아 가변용량 유압펌프의 피스톤 압입장치
KR102595867B1 (ko) 2021-12-09 2023-10-30 주식회사 케이제이코리아 가변용량 유압펌프의 피스톤 압입장치

Also Published As

Publication number Publication date
MY130850A (en) 2007-07-31
US6621157B1 (en) 2003-09-16
EP1030349A3 (de) 2003-01-15
EP1030349A2 (de) 2000-08-23
EP1030349B1 (de) 2004-07-07
EP1030349B2 (de) 2013-12-11
KR20010108071A (ko) 2001-12-07
WO2000041219A1 (de) 2000-07-13

Similar Documents

Publication Publication Date Title
JP2002534799A (ja) 基板上に配列された構成部品、特に半導体チップを加工処理するための方法及び装置
US8931535B2 (en) Attaching device and attaching apparatus for supporting plate, and attaching method for supporting plate
US8828186B2 (en) Method and apparatus for peeling electronic component
US7938929B2 (en) Heating and pressurizing apparatus for use in mounting electronic components, and apparatus and method for mounting electronic components
US5379942A (en) Method for producing a semiconductor modular structure
CN107359140B (zh) 以压差法抑制材料翘曲的方法
US7882997B2 (en) Method and device for mutual contacting of two wafers
KR102522168B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
JP4679890B2 (ja) サポートプレートの貼り付け装置
US6613180B2 (en) Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
JP4666546B2 (ja) 加圧装置とこれを用いたバンプボンディング装置、貼り付け装置、及び圧着装置
US7028397B2 (en) Method of attaching a semiconductor chip to a chip mounting substrate
US20080314264A1 (en) Device For Pressing On Semiconductor Chips Arranged On A Substrate
US11676937B2 (en) Flexible sinter tool for bonding semiconductor devices
KR102527948B1 (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
WO2018138915A1 (ja) 樹脂封止装置及び樹脂封止方法
CN110199587B (zh) 电子元件安装用装置
US7757390B2 (en) Method for production of a semiconductor component
KR20050030549A (ko) 시스템 케리어의 핑거들을 가열판 상에 압축시키는다운홀더를 구비하는 와이어 본더
JP2569781B2 (ja) ヒートシンク用加圧治具
MXPA01006948A (en) Method and device for processing components, notably semiconductor chips, arranged on a substrate
US20230197670A1 (en) Bonding device and adjustment method for bonding head
JPH078130Y2 (ja) ＧａＡｓウェハの貼付装置
KR20240065583A (ko) 기판 접합 장치 및 방법
JP2023154839A (ja) 基板貼り付け装置及び基板貼り付け方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050708