KR20010108071A - 기판상에 배열된 구성 소자, 특히 반도체 칩을 처리하기위한 방법 및 장치 - Google Patents

기판상에 배열된 구성 소자, 특히 반도체 칩을 처리하기위한 방법 및 장치 Download PDF

Info

Publication number
KR20010108071A
KR20010108071A KR1020017008579A KR20017008579A KR20010108071A KR 20010108071 A KR20010108071 A KR 20010108071A KR 1020017008579 A KR1020017008579 A KR 1020017008579A KR 20017008579 A KR20017008579 A KR 20017008579A KR 20010108071 A KR20010108071 A KR 20010108071A
Authority
KR
South Korea
Prior art keywords
plunger
substrate
tool
component
processing
Prior art date
Application number
KR1020017008579A
Other languages
English (en)
Inventor
위어츠구스타브
Original Assignee
추후보정
알파셈 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26153038&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20010108071(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from EP99810009A external-priority patent/EP1018760A1/de
Application filed by 추후보정, 알파셈 아게 filed Critical 추후보정
Publication of KR20010108071A publication Critical patent/KR20010108071A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y10T156/1768—Means simultaneously conveying plural articles from a single source and serially presenting them to an assembly station

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Physical Vapour Deposition (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명에 따르면, 몇 개의 구성 소자들(1)이 하나의 그룹(4)을 형성하도록 기판(2) 상에 증착되고 있다. 후속해서, 그룹 전체가 기판 지지체(8)에 대하여 압축 처리되도록 툴(3)에 의해 표면 압력 및 열처리가 동시에 실행된다. 그룹의 각각의 구성 소자들은 각 구성 소자에 대해 제공되는 독립된 플런저(7)로 균일한 압축력이 인가된다. 플런저는 툴(3)의 내부에 탑재되는데, 각각의 플런저는 툴의 이동 방향(c)으로 이동될 수 있다.

Description

기판상에 배열된 구성 소자, 특히 반도체 칩을 처리하기 위한 방법 및 장치{METHOD AND DEVICE FOR PROCESSING COMPONENTS, NOTABLY SEMICONDUCTOR CHIPS, ARRANGED ON A SUBSTRATE}
상기 기판과 상기 구성 소자의 사이에는 상이한 재료의 열팽창 계수를 보상하는 예를 들어 탄성 중합체(elastomer) 또는 포일(foil)과 같은 완충 물질이 배치되어 있다. 충분한 접착력을 보장하고 상기 탄성 중합체 물질을 경화시키기 위해서, 동시에 가열시키는 것에 의해 상기 구성 소자들을 기판에 대하여 압축시켜야만 한다.
그러나, 종래의 공지된 방법에서는 구성 소자들을 기판상에 정확히 배치하고고압 및 고온하에서의 최종 접속을 하나의 공정(one step) 내에서 실행해야만 하는 사실에 직면하게 되는 단점이 있었다. 이러한 단점이 있는 압축 공정은 상당히 길게 지속되는데, 이것에 의해 배치 공정이 제조 라인에서 큰 용량 저감을 유도하게 된다. 그러나, 다른 한편으로는 구성 소자의 배치 영역 내에 고온의 인가를 방해하는 문제가 있다. 그 배치 스테이션에서, 특히 고도로 정밀한 조종기 및 측정 장치는 온도 효과에 대해 민감하게 반응하도록 동작한다. 따라서, 본 발명의 목적은 간단한 수단에 의해 동일한 라인 내에서 제조 용량을 크게 증가시킬 수 있는 전술한 형태의 방법을 제공하는 데에 있다. 더욱이, 이 방법에 의하면, 명확한 접속을 위해 실제의 처리 공정으로부터 플레이싱 온 공정의 분리가 가능하게 된다.
이와 같은 본 발명에 따른 목적은, 청구항 제1항의 특징부에 기재된 방법, 즉 기판상에서 구성 소자들을 그룹(4)을 형성하도록 서로 앞뒤 관계로 또는 병치 관계로 배치하고, 그 후 상기 그룹 전체를 동시에 압축 압력 및/또는 열처리하는 것을 특징으로 하는 구성 소자를 처리하기 위한 방법에 의해 실현되고 있다. 상기 그룹 내의 압축 및/또는 상기 구성 소자의 가열 처리는 상기 플레이싱 온 공정으로부터 시간에 대하여 분리 가능하게 실행됨으로써, 툴의 크기에 따라서 상대적으로 많은 수의 구성 소자들을 동시에 처리할 수 있게 된다.
이것에 의해, 상기 구성 소자를 기판 상에 배치하고 소정의 간격으로 서로 배열된 작업 스테이션에서 툴과 접촉시키는 데에 특히 이점이 있게 된다. 특히 정확한 배치와 처리 공정이 동일한 작업 스테이션에서 실행되는 것이 필요하지 않음을 도시하고 있다. 적절한 기판 및 접착력의 응용에 의해서 배치 공정 이후에 추가로 이동시키기 위해 적당한 접착력을 가지고 실온에서 수행된다. 이것에 의해 기판이 배치 공정에 역영향이 없이 민감한 배치 영역으로부터 처리 스테이션으로 이동될 수 있고, 또한 압력 및/또는 열이 인가될 수도 있다.
서로 앞뒤 관계로 구성 소자들의 몇 개의 그룹이 순환된 방법으로 접촉될 수 있는데, 이상적인 경우의 그룹의 접촉은 이전 그룹의 플레이싱 온 동안에는 최대한으로 지속시킨다. 연속해서 플레이싱 온 공정에 기초하여 상기 구성 소자들은 하나의 그룹으로 배열될 수 있고, 제1 구성 소자의 배치로부터 최종 구성 소자의 배치에 이르기까지의 전체 시간 지속기간 동안 처리 스테이션에서 압축 처리된다. 구성 소자의 처리에 따른 상당한 이점은 각 구성 소자가 각각의 플런저로 접촉될 때와 모든 구성 소자상의 균일한 베어링력을 달성하기 위해 접촉될 때에 추가로 실현될 수 있고, 각 플런저는 구성 소자의 각각의 높이에 적합하게 된다. 이러한 측정에 의해 구성 소자의 피할 수 없는 높이 오차 허용도로서 압력 및 온도를 갖는 그룹 전체의 균일한 처리가 실행되는 것이 보장된다. 따라서, 허용 가능한 최대 높이를 갖는 구성 소자는 허용 가능한 최소 높이를 갖는 구성 소자로서 동일한 압축력 및 동일한 온도에 적용될 수 있다.
구성 소자의 접촉 이전이나 또는 구성 소자가 접촉하는 동안 열처리 중에 플런저 및/또는 기판 받침대(substrate rest)는 카운터 베어링이 가열됨에 따라서 동작한다. 그러나, 밀폐된 오븐 내에서 전체 압축 공정을 실행하거나 또는 다른 방법, 예컨대 대류 오븐이나 마이크로웨이브에 의해 열처리하는 것이 가능할 수 있다. 더욱이, 기판은 구성 소자가 접촉하는 동안 진공에 의해 상기 기판 받침대 상에 유지되는 이점이 있다. 기판이 박막형 또는 겔형 물질인 경우가 통상적이고, 기판 받침대 상에 놓여진 평면형이 공기 주머니가 없이 보장된다.
또한, 본 발명은 제5항의 전제부에 기재된 장치, 즉 구성 소자들을 압력 및/또는 열에 의해서 접촉시키기 위해서 기판 받침대와 상기 기판 받침대를 향하여 이동 가능한 툴을 구비하고, 기판상에 배열된 구성 소자들, 특히 반도체 칩을 처리하기 위한 장치에 관한 것이다. 이 장치는 본 발명에 따른 방법을 실행하는데 특히 적합하지만, 다른 방법에 적용될 수도 있다. 본 발명에 따른 장치는 특히 그룹 내의 구성 소자의 처리에도 불구하고 그들 각각의 특성이 각각의 처리로서 고려될 수도 있는 것이 보장되고 있다. 이것은 청구항 제5항의 특징부에 기재된 장치, 즉 구성 소자의 그룹을 동시에 접촉시키기 위한 툴은 이 툴의 이동 방향으로 독립적으로 변위 가능하게 장착된 각각의 플런저를 포함하는 것을 특징으로 하는 구성 소자를 처리하기 위한 장치에 의해 실현되고 있다.
툴 내에 각기 다르게 변위 가능하게 장착된 플런저는 그룹의 각각의 구성 소자들이 독립적으로 처리될 수 있다. 따라서, 각각의 압축력 및/또는 각각의 온도의 노력이 가능할 수 있다. 각각의 플런저는 그룹 내에서 구성 소자의 다양한 크기 및 형상들을 접촉시킬 수 있도록 상이하게 형성될 수 있다.
그러나, 반도체 소자의 전술한 제조에 있어서, 로우 실리콘 칩의 서로 상이한 높이가 고려될 필요가 있는 것이 일반적이다. 이것은 플런저가 보상 수단과 능동 접속되는 것이 바람직하게 된다. 이러한 보상 수단은 상이한 기술적 원리에 따라서 동작될 수 있다. 따라서, 예컨대 순수하게 기계적인 해결 방법으로는 툴의 중립 홈 위치 내에서 변위 가능한 플런저가 구성 소자 상으로 부정확하게 적용되는 것이 가능하게 될 수 있다. 다음에, 중심 로킹을 통하여 모든 플런저는 툴을 경유해서 개별적으로 조정 가능한 플런저를 통하여 압축력이 미치게 됨에 따라서 그들 슬라이딩 베어링 내에 고정된다. 그러나, 각각의 개별 플런저에 대하여 허용 가능한 내부 압력이 개별적으로 제어될 수 있는 실린더인 압력 수단을 배치하는 것이 가능할 수 있다.
그러나, 특별히 간단한 방법으로서, 보상 수단은 개별적인 플런저 상으로 접촉력의 정력학적 분포를 위해 액체실에 의해 형성되고 있다. 액체실은 특히 비압축 가능한 액체 내에서 방향에 따라서 압축력이 전파됨에 따른 공지된 원리에 따라서 기능한다. 각각의 플런저는 동일한 접촉 표면이 액체실 내에 침수될 수 있는데, 그렇지 않으면 액체실의 벽은 경질이 된다.
기술적으로 상당히 보다 간단한 해결 방법은 기판 받침대에 대해 소정의 간격을 두고 배치된 플런저의 후면측상에 액체실을 배치하는 데에 있는데, 액체실은 가요성 막을 포함하고 있고, 플런저의 후면측은 가요성 막 위에 지지되고 있다. 액체실 내의 체적은 플런저를 독립적으로 위치 설정하는 동일한 크기를 항상 유지하고 있다. 특정 콜리어런스 영역 내의 가요성 막의 탄성은 플런저의 변위를 가능하게 한다. 그러나, 이 액체의 압력 및 개개의 플런저 상의 압력은 항상 동일하게 유지된다.
플런저 상에서 동작하는 압축력을 모니터링 및 제어하거나 또는 적당히 프로토콜링하기 위해서 액체실은 압력 센서와 능동 접속될 수 있다. 또한, 전체 압축지속 기간 동안 압축력을 공칭값으로 근접시키기 위해서 압력 센서를 통해서 툴의 압축 압력을 제어하는 것은 액체실이 없는 툴로서 일반적으로 이점이 있다. 특히 그 제어에는 압력 센서를 사용하지만, 다른 센서, 예컨대 강제 센서(force sensor)가 적용될 수도 있다.
플런저는 가열 장치에 제공되는 플런저를 가열하기 위한 플런저 가이드에 장착될 수 있다. 플런저는 적어도 하나의 가열 장치를 통하여 300℃ 까지의 처리 온도로 간접적으로 가열될 수 있다. 플런저 가이드 및 플런저는 열팽창에 의해 어떠한 전파 방해도 발생하지 않도록 동일한 금속 재료로 구성되는 것이 바람직하다. 플런저는 구체적으로 배타적으로 수직력 및 어떠한 횡단력이 플런저의 동작 표면상에서 동작하지 않도록 매우 작은 플레이로 플런저 가이드 내에서 안내되어야만 한다. 동일한 이유에 의해 플런저의 직경에 관하여 플런저 가이드는 상대적으로 길게 형성된다.
열의 조사를 방지하거나 또는 개개의 동작을 보호하기 위해서, 적어도 부분적으로 툴은 열 절연층에 의해 둘러싸여질 수 있다. 가열 장치에 의해 동일하게 가열되는 경우의 기판 받침대에도 동일하게 적용할 수 있다. 또한, 동작 온도에 의해 적어도 하나의 온도 센서에 배열되는 기판 받침대 뿐만 아니라 툴 내에서 모니터링 및 프로토콜될 수도 있다.
안전을 이유로 해서 툴의 유휴 조건에 따른 플런저는 툴의 내부로 바람직하게 완전하게 수축되는 중립 홈 위치로 바이어스된다. 이러한 방법으로 플런저는 예를 들어 재설비 동작을 위한 툴이 툴 탑재로부터 제거될 때에 손상되지는 않을 수있다. 더욱이, 상기 중립 홈 위치 내의 플런저 후면측이 액체실의 막 상에 균일하게 지지되는 것이 보장되고 있다. 최종적으로 스프링 바이어싱에 의해서 각각의 동작 스트로크가 플런저 가이드의 내부로 완전하게 다시 침수된 후에 플런저가 최적의 가열 조절하는 것이 보장되고 있다.
기판 받침대는 조정 가능한 세발 스탠드 상에 바람직하게 지지되고 있다. 이를 통하여 특히 간단한 방법으로 기판 받침대는 플런저의 작업 평면 상에 평행하게 정렬된 평면이 될 수 있다. 또한, 이러한 측정은 구성 소자에 작용하는 횡단력의 방지를 위해 동작할 수 있다.
이 장치는 칩 스케일 패키지(CSP), 특히 볼 그리드 어레이(BGA) 또는 플랙스 BGA를 제조하기 위한 하나의 라인 내에 칩을 재압축하기 위해서 특히 사용될 수 있다. 그러나, 동일한 장치로서 반도체 제조에 있어서 다른 처리 공정이 수행될 수도 있다. 따라서, 예들 들어 플립칩 분야에 있어서, 범프와 접착되는 칩은 공융적으로 고정되거나 또는 납땜된다. 그러나, 이 장치는 칩과 금속 리드 프레임간의 접속이 압력 및 온도하에서 제조되는 LOC(lead on chip) 처리용으로도 적합하다. 최종적으로 본 발명에 따른 장치를 반도체 기술 이외에도, 예를 들어 전기 공학 또는 광전자 공학 분야에도 적용할 수 있음을 가정할 수 있을 것이다.
본 발명의 또 다른 이점 및 각각의 특성들은 이하의 실시예의 상세한 설명 및 첨부한 도면을 참조하여 상세히 설명할 것이다.
본 발명은 청구항 제1항의 전제부에 기재된 방법, 즉 기판상에 배열된 구성 소자들, 특히 반도체 칩을 처리하여 상기 구성 소자들이 기판상에 영구 접속시키기 위해 적절한 접착제를 사용해서 툴(tool)에 의해 접촉시킨 후 압축 압력 및/또는 열처리를 행하여 상기 구성 소자들을 기판상에 영구 접속시키도록 처리하기 위한 방법에 관한 것이다. 이와 같은 방법은 예를 들어 로우(raw) 실리콘 칩[칩 스케일 패키지 또는 간단히 CSP(chip scale package)라 칭함]보다 무시할 수 있을 정도로 작은 접속 위치에 완성된 칩이 제공된 특정 반도체 소자의 용도로 적용되고 있다.
도 1은 본 발명에 따른 처리 방법을 간략화해서 나타낸 투시도이다.
도 2는 처리 장치의 개략도이다.
도 3은 상이한 구조상의 크기로 구성 소자의 하나의 그룹을 통한 단면도이다.
도 4는 도 2에 따른 처리 장치의 압축 상태의 전체 개략도이다.
도 1은 반도체 소자의 제조용 제조 라인의 분해도이다. 이 도면 내에는 플레이싱 온(placing-on) 스테이션(5)과 재압축 스테이션(6)이 도시되어 있으나, 이들 양자는 동일한 장착 설비의 일부가 될 수 있다. 적절한 진행 수단을 통한 기판 진행 부재(18)는 본원 명세서에 상세히 도시되어 있지는 않지만, 기판(2)은 화살표 방향 a의 전방으로 이동되고 있다. 상기 기판은 이전의 동작 스테이션에서 큰 표면을 통하여 접착 재료로 피복되는 폴리이미드 박막인 경우가 될 수 있다.
플레이싱 온 스테이션에서, 그 자체로서 공지된 수단, 예컨대 종래의 다이 결합제(die bonder)에 의해 기판(2)상에는 실리콘 칩(1)이 증착되어 있다. 이 실리콘 칩은 수신 아암(20)에 의해 웨이퍼(19)로부터 제거되거나 배치되고 있다. 수신 아암(20)은 화살표 방향 b의 앞뒤로 회전됨과 동시에, 몇 개의 공간축(x, y z)으로 이동되고 있다. 또한, 칩의 상대 위치의 회전에 따라서 웨이퍼 및 기판은 플립 칩이 가능하게 된다.
플레이싱 온 스테이션(5)에서 위치에 대하여 사전에 규정된 실리콘 칩(1)의 그룹(4)이 배치되자마자, 기판은 재압축 스테이션(6)으로 다시 이동된다. 이 실리콘 칩들은 기판으로의 세기 접속이 존재하지 않을지라도 위치에 대하여 이동되지는않을 수 있다. 영구적인 접속은 툴(3)에 의한 재압축 및 열처리에 의해서만 실현된다. 이와 같은 처리에 의해, 기판(2)은 기판 받침대, 즉 기판 지지체(8)의 평면 상에 배치되고 있다. 툴(3)은 이 기판 받침대에 대해 평행한 평면 방향, 즉 화살표 방향 c로 압축될 수 있다. 기판(2)상의 각각의 개별 칩(1)에 대하여 툴(3)의 내부에는 화살표 방향 c로 동일하게 변위 가능하게 장착되는 독립된 플런저(7)가 배치되고 있다. 기판 받침대(8)는 조정 나사(30)의 조정에 의해 상대 위치가 설정될 수 있는 세발 스탠드(29) 위에 놓여져 있다. 이러한 조정 가능성은 플런저의 작업 표면에 대하여 평행면 적응을 가능하게 한다. 그 조정 절차는 그 자체로서 공지된 수단에 의해 자동화될 수도 있다.
툴(3)은 특정 압축 시간동안 기판 받침대(8)에 대하여 압축하는데, 그와 동시에 플런저(7)를 통하거나 또는 기판 받침대를 통하여 접착제가 가열에 의해 경화된다. 이러한 처리 시간동안 플레이싱 온 스테이션(5)에서는 새로운 칩의 그룹이 새로운 기판 상에 차례로 증착되고 있다.
재압축 스테이션(6)의 세부적인 설명에 대해서는 도 2에 도시되고 있다. 기판 받침대(8)는 장치 프레임(21) 상에 놓여져 있다. 정확히 규정된 압축 위치에 기판(2)을 고정시키기 위해서 도시 생략된 진공 소스에 접속 가능한 흡입 도관(23)을 통해서 흡입 개구(16)가 설치되어 있다. 기판 받침대는 통합된 가열 카트리지(14´)에 의해 가열될 수 있다. 온도를 제어하기 위해서 온도 센서(17´)를 동작시킨다. 열손실을 방지하기 위해서 기판 받침대는 열 절연층(15)에 의해 장치 프레임에 대하여 차폐된다.
툴 장착부(22)를 통하여 툴(3)은 종래의 프레스(27)(도 4)의 연장 아암(28)으로 신장될 수 있다. 툴은 각각의 플런저(7)가 축 평행 방법으로 변위 가능하게 장착되는 플런저 가이드(13)를 가지고 있다. 플런저의 모든 후면측을 초과하여 플런저에 대하여 가요성 막(11)에 의해 밀봉되는 액체실(9)이 연장되고 있다. 플런저 후면측은 드라이버 판(26)에 의해 압축 스프링(25)의 바이어싱하에서 상기 가요성 막에 대하여 압축된다. 또한, 이러한 중립 홈 위치에서 플런저 단부면 측면(24)은 툴(3)의 내부로 수축되거나 또는 플런저 가이드(13)의 하부 측면과 동일한 평면으로 개략적으로 이동한다.
액체실(9)은 압력 센서(12)와 능동 접속되고 있다. 또한, 온도 센서(17)는 플런저 가이드(13) 상에 배치되어 있다. 플런저 가이드와 내부에 장착된 플런저(7)의 가열은 적어도 하나의 가열 카트리지(14)를 통하여 동일하게 행해진다. 또한, 툴은 열 절연층(15)에 의해 가능한 밀폐되도록 덮여 있다.
도 3에는 액체실(9)의 작동 방법이 도시되어 있다. 기판(2)상에는 3 개의 칩(1a, 1b, 1c)이 서로 배치되고 있다. 칩(1a)은 소정의 공칭 구조 두께(H1)를 갖지만, 칩(1b)은 최소 구조 두께(H2)를 가지며, 칩(1c)은 최대 구조 두께(H3)를 가지고 있다. 이들 3 개의 칩이 기판 받침대(18)에 대해 평행한 평면인 동일한 압축판으로 압축되면, 그 압축판은 칩(1c)에 대해서 명백히 가장 크게 하중이 가해져서 칩에 손상을 주게 되고, 칩(1b)에 대해서는 전혀 하중이 가해지지 않게 된다. 그러나, 본 발명에 따르면, 그 변위 가능성의 결과로서 각 플런저는 칩의 구조상의 높이에 적합하면서도 가요성 막(11)에 의해 지지됨으로써 균일한 압축력 분포가 보장되고 있다. 플런저 마다 압축에 따라서, 9 바(bar: 압력의 단위) 까지의 압축력이 미칠 수 있다.

Claims (17)

  1. 기판(2) 상에 배열된 구성 소자들(1)(반도체 칩)을 처리하여 상기 구성 소자들이 기판상에 영구 접속시키기 위해 적절한 접착제를 사용해서 툴(3)에 의해 접촉시킨 후 압축 압력 및/또는 열처리를 행하여 상기 구성 소자들을 기판상에 영구 접속시키도록 처리하기 위한 방법에 있어서,
    상기 기판상에서 상기 구성 소자들을 그룹(4)을 형성하도록 서로 앞뒤 관계로 또는 병치 관계로 배치하고, 그 후 상기 그룹 전체를 동시에 압축 압력 및/또는 열처리하는 것을 특징으로 하는 구성 소자를 처리하기 위한 방법.
  2. 제1항에 있어서, 상기 구성 소자들(1)을 기판(2) 상에 배치하고, 상기 툴(3)과 접촉시키는 것은 서로 소정의 간격으로 배열된 작업 스테이션(5, 6)에서 실행되는 것인 구성 소자를 처리하기 위한 방법.
  3. 제1항 또는 제2항에 있어서, 상기 그룹(4)의 각각의 구성 소자들(1)은 독립된 플런저(7)에 의해 접촉되고, 상기 접촉에 의해 모든 구성 소자 상에서 균일한 접촉력을 제공하기 위해 각 플런저는 상기 구성 소자의 각각의 높이에 적합한 것인 구성 소자를 처리하기 위한 방법.
  4. 제3항에 있어서, 상기 구성 소자의 접촉 이전 및/또는 상기 구성 소자를 접촉하는 중에, 상기 플런저 및/또는 기판 받침대(8)는 카운터 베어링이 가열됨에 따라서 동작하는 것인 구성 소자를 처리하기 위한 방법.
  5. 구성 소자들(1)을 압력 및/또는 열에 의해서 접촉시키기 위해서 기판 받침대(8)와 상기 기판 받침대를 향하여 이동 가능한 툴(3)을 구비하고, 기판(2) 상에 배열된 구성 소자들(1)(반도체 칩)을 처리하기 위한 장치에 있어서,
    상기 구성 소자의 그룹(4)을 동시에 접촉시키기 위한 툴(3)은 상기 툴(3)의 이동 방향으로 독립적으로 변위 가능하게 장착된 각각의 플런저(7)를 포함하는 것을 특징으로 하는 구성 소자를 처리하기 위한 장치.
  6. 제5항에 있어서, 상기 플런저(7)는 접촉 중에 상기 구성 소자의 서로 상이한 높이를 보상하는 보상 수단과 능동 접속되는 것인 구성 소자를 처리하기 위한 장치.
  7. 제6항에 있어서, 상기 보상 수단은 상기 각각의 플런저(7)상으로 상기 접착력의 정력학적 분포용 액체실(9)인 것인 구성 소자를 처리하기 위한 장치.
  8. 제7항에 있어서, 상기 액체실(9)은 상기 플런저(7)의 후면측(10)에 상기 기판 받침대에 대해 소정의 간격으로 배치되고, 가요성 막(11)을 포함하며, 상기 플런저의 후면측은 상기 가요성 막상에 지지되는 것인 구성 소자를 처리하기 위한 장치.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서, 상기 플런저(7)는 이 플런저를 가열하기 위해 가열 장치(14)가 설치된 플런저 가이드(13)에 장착되는 것인 구성 소자를 처리하기 위한 장치.
  10. 제9항에 있어서, 상기 플런저(7) 및 플런저 가이드(13)는 동일한 금속 재료로 구성되고, 상기 가열 장치(14)는 적어도 하나의 전기 가열 카트리지인 것인 구성 소자를 처리하기 위한 장치.
  11. 제9항 또는 제10항에 있어서, 상기 툴(3)은 열 절연층(15)에 의해 적어도 부분적으로 둘러싸여진 것인 구성 소자를 처리하기 위한 장치.
  12. 제5항 내지 제11항 중 어느 한 항에 있어서, 상기 툴 및 기판 받침대에는 처리 온도를 모니터링하기 위한 온도 센서가 배치된 것인 구성 소자를 처리하기 위한 장치.
  13. 제5항 내지 제12항 중 어느 한 항에 있어서, 상기 스프링 바이어스하에서 상기 툴(3)의 유휴 상태에서 상기 플런저(7)는 툴의 내부로 바람직하게 완전히 수축되는 중립 홈 위치로 바이어스되는 것인 구성 소자를 처리하기 위한 장치.
  14. 제5항 내지 제13항 중 어느 한 항에 있어서, 상기 기판 받침대(8)는 상기 플런저의 평면상에 상기 기판 받침대의 평면 정렬을 위해 조정 가능한 세발 스탠드상에 놓이는 것인 구성 소자를 처리하기 위한 장치.
  15. 제5항 내지 제14항 중 어느 한 항에 있어서, 상기 툴(3)의 압축 압력은 상기 툴상에 장착된 센서(12)(특히, 압력 센서)를 통하여 제어 가능한 것인 구성 소자를 처리하기 위한 장치.
  16. 제7항, 제8항 및 제15항 중 어느 한 항에 있어서, 상기 압력 센서(12)는 상기 액체실(9)과 능동 접속된 것인 구성 소자를 처리하기 위한 장치.
  17. 제5항 내지 제16항 중 어느 한 항에 기재된 구성 소자를 처리하기 위한 장치의 사용 방법에 있어서,
    칩 스케일 패키지(CSP), 특히 볼 그리드 어레이(BGA)를 제조하기 위해 하나의 라인 내에 칩을 재압축시키는 것을 특징으로 하는 구성 소자를 처리하기 위한 장치의 사용 방법.
KR1020017008579A 1999-01-07 1999-12-22 기판상에 배열된 구성 소자, 특히 반도체 칩을 처리하기위한 방법 및 장치 KR20010108071A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP99810009.3 1999-01-07
EP99810009A EP1018760A1 (de) 1999-01-07 1999-01-07 Verfahren und Vorrichtung zum Verkapseln eines elektronischen Bauteils, insbesondere eines Halbleiterchips
EP99112660.8 1999-07-02
EP99112660.8A EP1030349B2 (de) 1999-01-07 1999-07-02 Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
PCT/CH1999/000621 WO2000041219A1 (de) 1999-01-07 1999-12-22 Verfahren und vorrichtung zum behandeln von auf einem substrat angeordneten bauteilen, insbesondere von halbleiterchips

Publications (1)

Publication Number Publication Date
KR20010108071A true KR20010108071A (ko) 2001-12-07

Family

ID=26153038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017008579A KR20010108071A (ko) 1999-01-07 1999-12-22 기판상에 배열된 구성 소자, 특히 반도체 칩을 처리하기위한 방법 및 장치

Country Status (6)

Country Link
US (1) US6621157B1 (ko)
EP (1) EP1030349B2 (ko)
JP (1) JP2002534799A (ko)
KR (1) KR20010108071A (ko)
MY (1) MY130850A (ko)
WO (1) WO2000041219A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006093A (ko) * 2015-07-07 2017-01-17 (주)포인텍 전해도금장치용 지그의 불량여부 검사장치
KR20170018607A (ko) * 2015-08-10 2017-02-20 (주)큐엠씨 전자소자 분류장치

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078908A1 (en) * 2000-04-04 2001-10-25 Parlex Corporation High speed flip chip assembly process
CH695407A5 (de) * 2000-07-03 2006-04-28 Esec Trading Sa Verfahren und Einrichtung zur Montage von Halbleiterchips auf einem flexiblen Substrat.
DE10105164A1 (de) * 2000-11-06 2002-05-16 Manfred Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE10133959B4 (de) * 2001-07-18 2006-08-17 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
DE10140661C1 (de) * 2001-08-24 2003-01-16 Orga Kartensysteme Gmbh Vorrichtung und Verfahren zur Herstellung von Flip-Chip-Modulen
JP2003100781A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体製造装置、半導体装置の製造方法及び半導体装置
US6986197B2 (en) * 2001-12-06 2006-01-17 Asm Technology Singapore Pte Ltd. Method of manufacturing an IC package
KR100484088B1 (ko) * 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
TWI231561B (en) 2003-05-21 2005-04-21 Esec Trading Sa Apparatus for mounting semiconductors
JP4206320B2 (ja) 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6858466B1 (en) 2003-11-03 2005-02-22 Hewlett-Packard Development Company, L.P. System and a method for fluid filling wafer level packages
DE102004010399A1 (de) * 2004-03-03 2005-09-22 Atv Technologie Gmbh Vorrichtung zum thermischen Verbinden von Elementen mit einem Substrat
EP1612843A1 (de) * 2004-07-02 2006-01-04 Unaxis International Trading Ltd Verfahren und Einrichtung fuer die Montage von Halbleiterchips
CH697279B1 (de) * 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
DE102005006978B3 (de) * 2005-02-15 2006-06-08 Mühlbauer Ag Verfahren und Vorrichtung zum Verbinden von Halbleiterelementen oder Interposern mit einem Trägerband und Verwendung einer derartigen Vorrichtung
DE102005038416B3 (de) 2005-08-12 2006-09-21 Mühlbauer Ag Thermodenvorrichtung für eine Vielzahl von Halbleiterbauelementen
KR101248719B1 (ko) * 2006-04-12 2013-03-28 쿨릭케 운트 소파 다이 본딩 게엠베하 전자 부품의 배치 방법 및 장치
US7525187B2 (en) * 2006-10-13 2009-04-28 Infineon Technologies Ag Apparatus and method for connecting components
JP5361134B2 (ja) * 2007-02-19 2013-12-04 パナソニック株式会社 加圧ヘッドおよび部品圧着装置
CH698844B1 (de) * 2007-06-22 2009-11-13 Oerlikon Assembly Equipment Ag Vorrichtung zum Anpressen von auf einem Substrat angeordneten Halbleiterchips.
US7851334B2 (en) 2007-07-20 2010-12-14 Infineon Technologies Ag Apparatus and method for producing semiconductor modules
JP2010034423A (ja) * 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
DE102008048869A1 (de) * 2008-09-25 2010-04-22 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
US7845543B1 (en) * 2009-11-17 2010-12-07 Asm Assembly Automation Ltd Apparatus and method for bonding multiple dice
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
JP2012212786A (ja) * 2011-03-31 2012-11-01 Elpida Memory Inc 半導体装置の製造方法
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
JP2013143563A (ja) 2012-01-10 2013-07-22 Hzo Inc 内部耐水性被覆を備える電子デバイスを組み立てるためのシステム
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
HUE047861T2 (hu) 2012-03-23 2020-05-28 Hzo Inc Berendezések, rendszerek és eljárások védõbevonatoknak elektronikus eszközök részegységeire történõ felviteléhez
CN104221480B (zh) * 2012-04-19 2017-09-08 松下知识产权经营株式会社 电子零件安装方法及电子零件安装线
EP2862428A4 (en) * 2012-06-18 2016-06-22 Hzo Inc DEVICES, SYSTEMS AND METHOD FOR PROTECTING ARRANGEMENTS OF ELECTRONIC DEVICES
KR102037948B1 (ko) * 2012-12-28 2019-10-29 세메스 주식회사 다이 본딩 방법 및 장치
DE102014111634A1 (de) * 2014-08-14 2016-02-18 Atv Technologie Gmbh Vorrichtung zum insbesondere thermischen Verbinden mikro-elektromechanischer Bauteile
DE102015006981B4 (de) 2015-05-29 2018-09-27 Mühlbauer Gmbh & Co. Kg Thermokompressionsvorrichtung und Verfahren zum Verbinden von elektrischen Bauteilen mit einem Substrat
US10104784B2 (en) * 2015-11-06 2018-10-16 Nxp B.V. Method for making an electronic product with flexible substrate
CN107134423B (zh) * 2016-02-29 2020-11-20 上海微电子装备（集团）股份有限公司 倒装芯片键合装置及其键合方法
CN107134427B (zh) * 2016-02-29 2020-05-01 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
US10217729B2 (en) * 2016-09-30 2019-02-26 Intel Corporation Apparatus for micro pick and bond
DE102017216545A1 (de) 2017-09-19 2018-11-29 Conti Temic Microelectronic Gmbh Vorrichtung und Verfahren zur Herstellung einer Niedertemperatur-Drucksinterverbindung für eine elektronische Baugruppe
CN107946407A (zh) * 2017-11-29 2018-04-20 北京创昱科技有限公司 一种新型独立驱动的薄膜分离机构
IT201800020272A1 (it) 2018-12-20 2020-06-20 Amx Automatrix S R L Pressa di sinterizzazione per sinterizzare componenti elettronici su un substrato
DE102020114952A1 (de) 2020-06-05 2021-12-09 Schott Ag Hermetisch dichtes optoelektronisches Modul mit erhöhter Auskopplung von elektromagnetischer Strahlung
DE102020007235A1 (de) 2020-11-26 2022-06-02 Mühlbauer Gmbh & Co. Kg Thermokompressionsvorrichtung und Verfahren zum Verbinden von elektrischen Bauteilen mit einem Substrat
KR102595867B1 (ko) * 2021-12-09 2023-10-30 주식회사 케이제이코리아 가변용량 유압펌프의 피스톤 압입장치
CN114397059B (zh) * 2022-01-18 2022-07-29 凯晟动力技术（嘉兴）有限公司 一种egr耐腐蚀压力传感器封装装置及其使用方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716134A (en) * 1971-03-08 1973-02-13 San Fernando Electic Mfg Co Apparatus for automatically testing and sorting electrical elements
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5144747A (en) 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5459352A (en) † 1993-03-31 1995-10-17 Unisys Corporation Integrated circuit package having a liquid metal-aluminum/copper joint
US5820716A (en) * 1993-11-05 1998-10-13 Micron Technology, Inc. Method for surface mounting electrical components to a substrate
NL9400768A (nl) † 1994-05-09 1995-12-01 Fico Bv Inrichting voor het met kunststof omhullen van een leadframe met chips.
US6200504B1 (en) † 1994-05-09 2001-03-13 Fico B.V. Method for encapsulating with plastic a lead frame with chips
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5517753A (en) * 1995-04-06 1996-05-21 International Business Machines Corporation Adjustable spacer for flat plate cooling applications
US5920977A (en) * 1995-12-07 1999-07-13 Wyckoff; James L. Porcelain coated substrate and process for making same
JPH09219425A (ja) * 1996-02-08 1997-08-19 Toshiba Corp ボンディング装置及びボンディング方法
US6171049B1 (en) 1996-02-29 2001-01-09 Alphasem Ag Method and device for receiving, orientating and assembling of components
JP4032317B2 (ja) 1996-08-06 2008-01-16 日立化成工業株式会社 チップ実装法
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
JP3336906B2 (ja) * 1997-05-15 2002-10-21 セイコーエプソン株式会社 電子部品の実装装置、その実装方法、液晶パネルの製造装置及びその製造方法
JP3368814B2 (ja) * 1997-10-20 2003-01-20 松下電器産業株式会社 電子部品の熱圧着装置
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
US5927589A (en) * 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate
US6071371A (en) * 1998-02-02 2000-06-06 Delco Electronics Corporation Method of simultaneously attaching surface-mount and chip-on-board dies to a circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170006093A (ko) * 2015-07-07 2017-01-17 (주)포인텍 전해도금장치용 지그의 불량여부 검사장치
KR20170018607A (ko) * 2015-08-10 2017-02-20 (주)큐엠씨 전자소자 분류장치

Also Published As

Publication number Publication date
EP1030349B1 (de) 2004-07-07
US6621157B1 (en) 2003-09-16
JP2002534799A (ja) 2002-10-15
WO2000041219A1 (de) 2000-07-13
EP1030349B2 (de) 2013-12-11
EP1030349A2 (de) 2000-08-23
EP1030349A3 (de) 2003-01-15
MY130850A (en) 2007-07-31

Similar Documents

Publication Publication Date Title
KR20010108071A (ko) 기판상에 배열된 구성 소자, 특히 반도체 칩을 처리하기위한 방법 및 장치
US3475814A (en) Bonding a beam leaded device to a substrate
KR100356438B1 (ko) 웨이퍼가열장치또는냉각장치
KR100212228B1 (ko) 가스전열플라즈마처리장치
JP4262468B2 (ja) 樹脂モールド方法、樹脂モールド装置およびこれに用いる支持治具
US20130133828A1 (en) Bonding apparatus, bonding system and bonding method
US20120312482A1 (en) Method and apparatus for peeling electronic component
US6511917B2 (en) Plasma treatment apparatus and method
KR20080074173A (ko) 위치맞춤장치, 접합장치 및 위치맞춤방법
KR20150036254A (ko) 압착 장치 및 압착 방법
EP3665718B1 (en) Hot wall flux free solder ball treatment arrangement
US6935556B2 (en) Method for mounting electronic components on substrates
US6613180B2 (en) Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
KR20170041267A (ko) 마이크로 전기기계 부품들을 특히 열에 의해 결합하는 장치
US6818543B2 (en) Process and apparatus for mounting semiconductor components to substrates and parts therefor
JP3896017B2 (ja) 半導体実装体の製造方法、および半導体実装体の製造装置
KR20200004375A (ko) 컴포넌트들의 임시 연결을 위한 접착제를 사용하는 솔더링 장치 및 컴포넌트들의 솔더 연결을 생성하는 방법
KR20160086277A (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
WO2018087894A1 (ja) 樹脂封止装置及び樹脂封止方法
CN115993470A (zh) 检查装置和检查方法
KR101898062B1 (ko) 셔틀 및 그를 가지는 기판처리장치
MXPA01006948A (en) Method and device for processing components, notably semiconductor chips, arranged on a substrate
KR102121061B1 (ko) 반도체 패키지 그라인더의 연삭 두께 조절장치 및 방법
KR20160086271A (ko) 접합 장치, 접합 시스템, 접합 방법, 및 컴퓨터 기억 매체
KR20200106445A (ko) 검사 장치에서의 클리닝 방법 및 검사 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application