JP2002520842A - ＦｅＲＡＭ装置 - Google Patents

Abstract

(57)【要約】 本発明は、多数のメモリセルを有するＦｅＲＡＭ装置に関し、ここでこれらのメモリセルのそれぞれは、選択トランジスタ（２，３）と、強誘電性誘電体を備えるコンデンサ装置とを有する。このコンデンサ装置は、少なくとも２つのコンデンサ（Ｃ１，Ｃ２）からなり、これらの保磁電圧（ＶＣ１，ＶＣ２）は相互に異なる。

Description

【発明の詳細な説明】

【０００１】 本発明は、多数のメモリセルを有するＦｅＲＡＭ（Ferroeletkric Random Acc
ess Memoryないしは強誘電体書き込み読み出しメモリ）装置に関し、ここでこれ
らのメモリセルのそれぞれは、選択トランジスタと、強誘電性誘電体を備えるコ
ンデンサ装置とを有する。

【０００２】 ＦｅＲＡＭ装置では情報をメモリセルのコンデンサの強誘電性誘電体における
分極によって記憶することは公知である。ここでは利用されているのは、強誘電
性誘電体がヒステリシスを有しており、これによって「ゼロ」の電圧が印加され
る場合に情報を存在する２つの分極状態に応じて持続的に記憶できることである
。

【０００３】 分極ひいては情報を１つの状態から別の１つの状態に切り換えるためには、所
定の最低電圧、いわゆる保磁電圧（Koerzitivspannung）Ｖ_Ｃをコンデンサに印
加しなければならない。

【０００４】 メモリ装置をできる限り少ないスペース所要量／メモリセルで作製することは
広く試みられていることである。したがって本発明の課題もまた、１ビットを記
憶するためにできる限り少ないスペースしか必要としないＦｅＲＡＭ装置を提供
することである。

【０００５】 この課題は、冒頭に述べた形式のＦｅＲＡＭ装置において本発明により、コン
デンサ装置が少なくとも２つのコンデンサからなり、これらのコンデンサの保磁
電圧が相互に異なるようにすることによって解決される。

【０００６】 したがって本発明は、これまでの従来技術とはやり方がまったく異なる。すな
わち選択トランジスタと（メモリ）コンデンサとからなるＦｅＲＡＭメモリセル
を所定の技術的手段によってできる限り小さく形成することがそれ自体予想され
るのではあるが、これとは異なり、本発明では各選択トランジスタに複数のコン
デンサを割り当てる。１つのメモリセルが例えば１つの選択トランジスタと２つ
のコンデンサを有する場合、このメモリセルは２ビットを記憶することが可能で
ある。したがって１つの選択トランジスタと１つのコンデンサとからなる、１ビ
ットを記憶することの可能な従来のメモリセルに比して、１ビットを記憶するた
めのスペース所要量は実際的に半分になる。それはこの新しいメモリセルは、既
存のメモリセルよりも面積を必要としないからである。

【０００７】 本発明のＦｅＲＡＭ装置で第１に利用しているのは、コンデンサの保磁電圧が
誘電体材料およびその層厚に依存することである。この場合に材料および／また
は層厚を相応に選択することによって、１つの選択トランジスタに、保磁電圧の
異なるコンデンサを相互に並列に配属させることが可能であり、これによってこ
れらのコンデンサに相互に依存せずに情報を順次に書き込む、ないしはこれらの
コンデンサから相互に依存せずに順次に読み出すことが可能である。

【０００８】 詳しく説明するために、１つの選択トランジスタと、２つのコンデンサＣ１お
よびＣ２とを有するメモリセルを考察する。ここではコンデンサＣ１は保磁電圧
ＶＣ１を、またコンデンサＣ２は保磁電圧ＶＣ２を有するとする。ただしＶＣ１
＜ＶＣ２である。これは相応の材料を誘電体に対して選択し、および／またはこ
れらの誘電体に対して層厚を変えることによって達成可能である。

【０００９】 情報を書き込む際には、まず情報をコンデンサＣ２にＶＣ２よりも高い電圧Ｕ
で書き込む。この書き込み過程では、場合によってはコンデンサＣ１にまだ存在
する情報も破壊される。引き続きこのメモリセルに、ＶＣ１とＶＣ２との間にあ
る比較的低い電圧を印加する。この比較的低い電圧によって情報はコンデンサＣ
１に書き込まれる。しかしながらこの間にコンデンサＣ２は導通されない。これ
によって２つのコンデンサＣ１およびＣ２に異なる情報を記憶することができる
。

【００１０】 情報をこのメモリセルから読み出す際には上記の逆に経過する。すなわち、ま
ずメモリセルにＶＣ１とＶＣ２との間にある低い電圧を印加する。この低い電圧
によってコンデンサＣ１が導通し、これによりその分極電流が測定され、ひいて
は記憶された分極方向を求めることができる。引き続きＶＣ２よりも高い、高い
電圧Ｕを印加する。これによって情報が相応にコンデンサＣ２から読み出される
。さらにコンデンサへの情報の書き戻しは、上記のやり方にしたがって簡単に行
うことができる。

【００１１】 順次の読み出しと書き込みとによって、本発明のＦｅＲＡＭ装置は確かに既存
の装置よりも遅い。しかしこの欠点は、殊に少ないスペース所要量が目標とされ
る場合には、多くの適用において受け入れられる可能性がある。

【００１２】 上記の実施例をさらに強力するために、本発明のＦｅＲＡＭ装置において有利
であるのは、コンデンサＣ２の強誘電性誘電体が、ＶＣ２以下の電圧を印加する
場合に、大部分について分極反転がすでに行われていないことである。わずかな
分極損失は受け入れられる。それはコンデンサＣ２はコンデンサＣ１の２つの切
り換え過程（書き込みおよび読み出し）によってのみ影響され得るからである。
ここで強調すべきであるのは、この前提条件を良好に満たす場合に、「段階付け
られた」保磁電圧ＶＣを有する２つ以上のコンデンサを１つのメモリセルに設け
ることも可能であり、これによって選択トランジスタ毎に２つ以上のビットが記
憶されることである。

【００１３】 コンデンサに対する有利な誘電体は、ＳｒＢｉ_２Ｔａ_２Ｏ_９（ＳＢＴ），Ｓｒ
Ｂｉ_２(Ｔａ_{１ - ｘ}Ｎｂ_ｘ)_２Ｏ_９（ＳＢＴＮ）または別のＳＢＴ誘導体、ＰｂＺ
ｒ_{１ - ｘ}Ｔｉ_ｘＯ_３（ＰＺＴ）またはＰｂＺｒ_{１ - ｘ}Ｔｉ_ｘＬａ_ｙＯ_３である。誘
電体の適切な層厚は約３０〜２５０ｎｍであり、有利には約１８０ｎｍである。
コンデンサの電極に対してＰｔ，Ｉｒ，Ｒｕ，Ｐｄまたはこれらの酸化物または
ＬａＳｒＣｏＯ_ｘまたはＬａＳｎＯ_ｘを使用可能である。

【００１４】 これらのコンデンサは、場合に応じて共通のメモリノードを備える共通の端子
（プラグ）を有することができる。しかしこれらのコンデンサが相異なるメモリ
ノードと、相異なる共通プレートとを有し、例えば２酸化シリコンからなる中間
絶縁層によって相互に分離されることも可能である。このメモリノードないしは
これらのメモリノードを、金属湾曲体（Metallbuegel）を介して選択トランジス
タに接続することもできる。

【００１５】 以下では本発明を図面に基づいて詳しく説明する。ここで、 図１は、共通のメモリノードを有する、本発明の第１実施例の概略断面図を示
しており、 図２は、別個のメモリノードと別個の共通プレートとを有する、本発明の第２
実施例の概略断面図を示しており、 図３は、コンデンサの共通メモリノードと、選択トランジスタとの間に金属湾
曲体を有する、本発明の第３実施例の概略断面図を示している。

【００１６】 これらの図面では、相互に対応する部分にそれぞれ同じ参照符合が付されてい
る。また絶縁層も分かりやすくするために図示されていない。

【００１７】 図１では、シリコン半導体基体１にソース２とドレイン３とを有する選択トラ
ンジスタが概略的に示されており、このソースとドレインとの間に例えば２酸化
シリコンからなる（図示しない）絶縁層においてワード線ＷＬが導かれている。
ドレイン３は、例えば、タングステン、アルミニウムなどの金属またはドーピン
グされた多結晶シリコンからなる共通のプラグ（plug）４を介して、２つの積層
形コンデンサＣ１，Ｃ２のメモリノード５に接続されている。これらのコンデン
サは、第１共通プレート８，第１誘電体６およびメモリノード５、ないしは第２
共通プレート９，第２誘電体７およびメモリノード５からなる。プレート８，９
は相互に接続可能である。

【００１８】 誘電体６，７は、コンデンサＣ１の保磁電圧ＶＣ１と、コンデンサＣ２の保磁
電圧ＶＣ２とが相異なるように選択ないしは形成されている。これは冒頭に説明
したように、誘電体６，７の層厚および／または材料を相違させることによって
達成可能である。有利な材料は例えばＳＢＴ，ＳＢＴＮ，ＰＺＴおよびＰＬＺＴ
であり、これに対して有利な層厚の範囲は３０〜２５０ｎｍであり、有利には約
１８０ｎｍである。しかし別の層厚も当然可能である。

【００１９】 例えば３Ｖの電圧と１８０ｎｍの層厚の場合、ＳＢＴおよびＳＢＴＮ（２８％
のニオブ成分を有する）はそれぞれ、０．６５Ｖ（ＳＢＴ）ないしは１Ｖ（ＳＢ
ＴＮ）の保磁電圧ＶＣを有する。

【００２０】 コンデンサ電極、すなわち共通プレート８，９およびメモリノード５に対する
有利な材料はＰｔ，Ｐｄ，Ｒｈ，Ａｕ，Ｉｒ，Ｒｕ、これらの酸化物、ＬａＳｒ
ＣｏＯ_ｘおよびＬａＳｕＯ_ｘである。

【００２１】 共通プレートを（メモリノード５のように）積層部の「中間」に設け、２つの
メモリノードを（プレート８，９に相応して）プラグ４に接続する変形実施例も
可能である。

【００２２】 上に示した材料はすべての実施例に対して有効である。

【００２３】 図２には、２つのコンデンサＣ１、Ｃ２が、プレート８，９の他に、プラグ４
に接続された別個のメモリノード１１，１０を有する実施例が示されている。こ
こではこれらのコンデンサは、例えば２酸化シリコンからなる詳しく図示しない
絶縁層によって相互に分離されている。

【００２４】 図３には、共通のメモリノード５が、プラグ１６（例えばドーピングされた多
結晶シリコンまたはアルミニウムからなる）からなる金属湾曲体を介してドレイ
ン３に接続された実施例が示されている。さらにここではビット線１４へのコン
タクト１２（コンタクト１３と同じ材料からなる）が示されている。この実施例
のコンデンサＣ１，Ｃ２を、上で図１の変形実施例に対して、または図２の実施
例に対して説明したように変更することも可能である。

【図面の簡単な説明】

【図１】 共通のメモリノードを有する、本発明の第１実施例の概略断面図である。

【図２】 別個のメモリノードと別個の共通プレートとを有する、本発明の第２実施例の
概略断面図である。

【図３】 コンデンサの共通のメモリノードと、選択トランジスタとの間に金属湾曲体を
有する本発明の第３実施例の概略断面図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１２年６月２３日（２０００．６．２３）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴァルター ハルトナー ドイツ連邦共和国 ミュンヘン ザルツメ ッサーシュトラーセ ６ Ｆターム(参考） 5F083 FR02 JA15 JA17 JA36 JA38 JA39 JA42 MA06 MA17 ZA21

Claims (11)

【特許請求の範囲】
1. 【請求項１】 メモリセルのそれぞれが選択トランジスタ（２，３）と、強
   誘電性誘電体を備えるコンデンサ装置とを有する、多数のメモリセルを備えるＦ
   ｅＲＡＭ装置において、 前記コンデンサ装置は、少なくとも２つのコンデンサ（Ｃ１，Ｃ２）からなり
   、該コンデンサの保磁電圧が相互に異なることを特徴とする ＦｅＲＡＭ装置。
2. 【請求項２】 前記コンデンサ（Ｃ１，Ｃ２）の誘電体（６，７）は相異な
   る材料からなる 請求項１に記載のＦｅＲＡＭ装置。
3. 【請求項３】 前記コンデンサ（Ｃ１，Ｃ２）の誘電体（６，７）は相異な
   る層厚を有する 請求項１に記載のＦｅＲＡＭ装置。
4. 【請求項４】 前記コンデンサ（Ｃ１，Ｃ２）の誘電体（６，７）は、Ｓｒ
   Ｂｉ_２Ｔａ_２Ｏ_９（ＳＢＴ），ＳｒＢｉ_２(Ｔａ_{１ - ｘ}Ｎｂ_ｘ)_２Ｏ_９（ＳＢＴＮ
   ）または別のＳＢＴ誘導体、ＰｂＺｒ_{１ - ｘ}Ｔｉ_ｘＯ_３（ＰＺＴ）またはＰｂＺ
   ｒ_{１ - ｘ}Ｔｉ_ｘＬａ_ｙＯ_３からなる 請求項２に記載のＦｅＲＡＭ装置。
5. 【請求項５】 前記誘電体（６，７）の層厚は、約３０〜２５０ｎｍである 請求項２から４までのいずれか１項に記載のＦｅＲＡＭ装置。
6. 【請求項６】 前記層厚は約１８０ｎｍである 請求項５に記載のＦｅＲＡＭ装置。
7. 【請求項７】 前記コンデンサ（Ｃ１，Ｃ２）の電極（５，８，９）は、Ｐ
   ｔ，Ｐｄ，Ｒｈ，Ａｕ，Ｉｒ，Ｒｕまたはこれらの酸化物またはＬａＳｒＣｏＯ _ｘ またはＬａＳｕＯ_ｘからなる 請求項２から６までのいずれか１項に記載のＦｅＲＡＭ装置。
8. 【請求項８】 前記コンデンサ（Ｃ１，Ｃ２）は、共通のメモリノード（５
   ）を有する 請求項１から７までのいずれか１項に記載のＦｅＲＡＭ装置。
9. 【請求項９】 前記コンデンサ（Ｃ１，Ｃ２）は、相異なるメモリノード（
   １０，１１）と、相異なる共通プレート（８，９）を有しており、かつ中間絶縁
   層によって相互に分離されている 請求項１から７までのいずれか１項に記載のＦｅＲＡＭ装置。
10. 【請求項１０】 前記の１つまたは複数のメモリノード（５；１０，１１）
    は、金属湾曲体（１６，１５，１３）を介して選択トランジスタ（２，３）に接
    続されている 請求項８または９に記載のＦｅＲＡＭ装置。
11. 【請求項１１】 前記コンデンサは、共通の端子（プラグ）（４）を有する 請求項２から１０までのいずれか１項に記載のＦｅＲＡＭ装置。