KR100318435B1 - 강유전체 메모리 소자의 기준 전압 발생 장치 - Google Patents

강유전체 메모리 소자의 기준 전압 발생 장치 Download PDF

Info

Publication number
KR100318435B1
KR100318435B1 KR1019990024978A KR19990024978A KR100318435B1 KR 100318435 B1 KR100318435 B1 KR 100318435B1 KR 1019990024978 A KR1019990024978 A KR 1019990024978A KR 19990024978 A KR19990024978 A KR 19990024978A KR 100318435 B1 KR100318435 B1 KR 100318435B1
Authority
KR
South Korea
Prior art keywords
line
ferroelectric capacitor
switching transistor
gate terminal
word line
Prior art date
Application number
KR1019990024978A
Other languages
English (en)
Other versions
KR20010004349A (ko
Inventor
강영민
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990024978A priority Critical patent/KR100318435B1/ko
Publication of KR20010004349A publication Critical patent/KR20010004349A/ko
Application granted granted Critical
Publication of KR100318435B1 publication Critical patent/KR100318435B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 임프린트 현상을 제거하여 안정적인 기준 전압을 발생함으로써 소자의 신뢰도를 높이는 강유전체 메모리 소자의 기준 전압 발생 장치를 제공하기 위해 제1 부비트라인 및 제1 기준플레이트라인 사이에 연결되며 게이트단이 제1 기준워드라인에 연결되는 제1 스위칭 트랜지스터; 상기 제1 부비트라인 및 제2 기준플레이트라인 사이에 연결되며 게이트단이 제2 기준워드라인에 연결되는 제2 스위칭 트랜지스터; 및 상기 제1 기준플레이트라인 및 상기 제2 기준플레이트라인 사이에 연결되되, 항상 제1 레벨의 데이터를 저장하는 저장용 제1 강유전체 커패시터를 구비한 제1 기준셀; 및 제2 부비트라인 및 상기 제1 기준플레이트라인 사이에 연결되며 게이트단이 상기 제1 기준워드라인에 연결되는 제3 스위칭 트랜지스터; 상기 제2 부비트라인 및 상기 제2 기준플레이트라인 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제4 스위칭 트랜지스터; 및 상기 제1 및 상기 제2 기준플레이트라인 사이에 연결되되, 항상 제2 레벨의 데이터를 저장하는 저장용 접속되는 정보저장용 제2 강유전체 커패시터를 구비한 제2 기준셀을 포함한다.

Description

강유전체 메모리 소자의 기준 전압 발생 장치{APPARATUS FOR GENERATING REFERENCE VOLTAGE IN FERROELECTRIC MEMORY DEVICE}
본 발명은 강유전체 커패시터 메모리 셀을 사용한 비휘발성 강유전체 반도체 메모리 소자에 관한 것으로서, 특히 저장된 정보의 '읽기' 시 감지 증폭 동작의 기준 전압이 되는 기준 전압을 발생하기 위한 기준 전압 발생 장치에 관한 것이다.
도 1은 강유전체 커패시터의 특성을 나타내는 전기장-분극의 이력 곡선으로서, 강유전체 커패시터는 양단의 전압이 '0'V 일 때 잔류 분극이 존재함으로써 분극 방향에 따라 각각 '1' 및 '0'으로 정의하여 2진 형태의 데이터를 저장할 수 있다. 이러한 특성을 이용하여 강유전체 커패시터는 비휘발성 메모리 소자의 기억수단으로 이용된다.
한편, 강유전체 메모리 소자의 셀 어레이는 다수의 워드라인과 다수의 비트라인이 서로 교차된 매트릭스 형태로 구성되며, 하나의 메모리 셀은 도 2에 도시된 바와 같이, 스위칭 트랜지스터 1개와 정보저장용 커패시터 1개로 구성된다.
도 2는 상기 특성을 가지는 강유전체 커패시터를 사용한 강유전체 메모리 소자의 기본셀에 대한 회로도로서, 스위칭 트랜지스터(T1)의 소스는 정비트라인(BL0)에 연결되며 스위칭 트랜지스터(T1)의 게이트는 워드라인(WL0)에 연결되고, 강유전체 커패시터(C1) 전극의 한쪽은 스위칭 트랜지스터(T1)의 드레인에 연결되며 다른 한쪽은 강유전체 커패시터(C1)를 구동하기 위한 셀 플레이트 라인(CP0)으로 연결된다.
상기와 같은 강유전체 메모리 소자의 기본셀은 1T1C로 이루어져, DRAM 저장셀과 동일한 구성을 가진다. 그러나, 강유전체 메모리 소자의 비휘발성을 갖게 하는 정보저장용 커패시터(C1)의 유전층으로 Pb(Zr, Ti)O3(PZT), SrBi2Ta2O9(SBT) 등의 강유전체 물질을 사용하고, 전극으로는 Pt, Ru, Ir 등의 노블 메탈(Novel Metal) 또는 RuO2, IrO2등 노블 메탈의 산화물로 이루어진다.
구동 방식에 있어서의 강유전체 메모리 소자와 DRAM과의 차이점은, DRAM의 경우 정보저장용 커패시터의 일측 전극인 셀 플레이트(CP)의 전압이 구동 전압의 절반(Vcc/2)으로 고정되어 있으나, 강유전체 메모리 소자의 경우는 각 메모리 기본셀을 구동시킬 때마다 셀 플레이트(CP)의 전압이 '0'V에서 'Vcc'로 가변 구동된다는 점이다. 이때, 셀 플레이트(CP)를 구동하는데 걸리는 시간은 셀 플레이트의 커패시턴스가 커질수록 커지는데, 이 커패시턴스를 줄이기 위하여 셀 플레이트를 라인 형태로 하고, 메모리 셀이 구동될 때마다 연결된 셀 플레이트(CP)를 선택 구동시킨다.
또한, DRAM에서는 저장된 데이터, 즉 '1' 또는 '0'에 따라 정비트라인(BL)의 전압이 프리차지 전압인 Vcc/2에서 상승 또는 강하되고, 감지 증폭기에서 상기 전압의 상승 또는 강하를 Vcc/2로 고정된 부비트라인(/BL)의 기준 전압과 비교/증폭함으로써 저장된 데이터의 '1' 또는 '0'을 판독한다.
그러나, 강유전체 메모리 소자의 읽기 구동 시에 셀 플레이트 라인(CP)이 구동되면 강유전체 커패시터에 저장된 데이터 '1' 또는 '0'에 관계없이 항상 정비트라인(BL)의 전압이 상승하게 된다. 다만, 강유전체 커패시터에 '1'이 저장되어 있을 경우에는 정비트라인(BL)의 전압 변화량(ΔVBL'1')이 '0'이 저장되어 있을 때의 정비트라인(BL)의 전압 변화량(ΔVBL'0')보다 크다.
따라서, 읽기 동작 시 감지 증폭기에서 정비트라인의 상기 미세한 전압 변화를 감지하여 증폭하기 위해 데이터 '1'을 읽을 때의 정비트라인 전압값과 데이터 '0'을 읽을 때의 정비트라인 전압값 사이의 중간 전압값의 기준전압을 발생시키는 별도의 기준 전압 발생 장치가 필요하다.
도 3은 종래 기술에 따른 기준 전압 발생 장치의 일실시 회로도로서, 기준 전압을 발생하기 위하여 강유전 메모리 셀과 동일한 구조를 갖는 2개의 기준셀(100, 110)을 구비한다.
2개의 기준셀(100, 110)은 각각 '1'과 '0'을 항상 저장하고 있다. 읽기 동작 시 기준워드라인(RWL)을 '하이'로 하여 스위칭 트랜지스터(RT1,RT2)를 턴온시키고, 기준플레이트라인(RCP)을 '하이'로 구동하면, 각각의 셀로부터 ΔVBL'1'과 ΔVBL'0'을 발생시킬 크기의 전하가 발생된다. 이때, 부비트라인(/BL1, /BL0)을 연결해 놓으면 2개의 기준셀에서 발생된 전하에 의해 2개의 부비트라인(/BL)이 동시에 전압 상승이 일어나, (ΔVBL'1'+ΔVBL'0')/2의 전압을 유지하게 된다. 따라서, 부비트라인의 (ΔVBL'1'+ΔVBL'0')/2 전압이 감지 증폭기의 기준 전압으로 사용되어 메모리 셀에 저장된 데이터 '1' 또는 '0'을 읽어낸다.
한편, 상기 언급한 강유전체 물질로 이루어진 강유전체 커패시터 양단에 전기장이 반복하여 인가됨에 따라 피로(Fatigue) 및 임프린트(Imprint) 등의 특성 열하 현상이 발생하게 된다. 여기서, 피로 현상은 강유전체 커패시터에 바이폴라 펄스(Bipolar Pulse)를 반복적으로 인가함에 따라 강유전체 커패시터의 이력곡선에서 P'1'과 P'0'의 절대값이 감소하는 현상이고, 임프린트 현상은 유니폴라 펄스(Unipolar Pulse)를 반복적으로 인가함에 따라 강유전체 커패시터의 이력곡선에서 P'1'과 P'0'의 절대값이 서로 다른 값을 나타내는 현상이다. 이러한 현상은 메모리 셀 및 기준 전압 발생 장치의 기준셀 구분없이 강유전체 커패시터에 일반적으로 나타나는 현상이다. 그런데, 기준전압 발생 장치의 기준 셀에서는 두 개의 셀 중 한 개씩의 셀이 항상 각각 '1'과 '0'으로 고정되어 있으므로, '0'이 저장되어 있는 기준셀은 특히 임프린트 현상이 유발되어, 강유전체 메모리 소자를 사용함에 따라 기준전압이 변화되어 소자의 신뢰도를 떨어뜨리는 요인이 된다. 물론, 피로 현상 역시 소자의 신뢰도를 낮추는 요인이 되지만, P'1'과 P'0'의 절대값이 같은 상태에서 감쇠된다면 기준 전압 발생 장치는 항상 (ΔVBL'1'+ΔVBL'0')/2를 발생시키므로 임프린트 현상보다는 덜 심각하다.
결국, 종래의 기준 전압 발생 장치에서 2개의 기준셀 중 어느 하나의 기준셀에는 항상 '1'이 저장되어 있고, 다른 하나의 셀에는 항상 '0'이 기록되어 있어, 기준 전압 발생시 '0'이 기록되어 있는 셀의 강유전체 커패시터는 임프린트 현상에 의한 특성 열하가 발생하는 문제가 있다. 이는 기준셀의 강유전체 커패시터의 두전극 중 한쪽 전극이 기준플레이트라인(RCP)에, 다른 한쪽 전극이 기준워드라인(RWL)에 의해 구동되는 스위칭 트랜지스터를 통해 부비트라인(/BL)에 고정 연결되어 있기 때문이다.
본 발명은 임프린트 현상을 제거하여 안정적인 기준 전압을 발생함으로써 소자의 신뢰도를 높이는 강유전체 메모리 소자의 기준 전압 발생 장치를 제공하는데 그 목적이 있다.
도 1은 강유전체 커패시터의 특성을 나타내는 전기장-분극의 이력 곡선 그래프.
도 2는 강유전체 커패시터를 사용한 강유전체 메모리 소자의 기본셀에 대한 회로도.
도 3은 종래 기술에 따른 기준 전압 발생 장치의 회로도.
도 4는 본 발명의 일실시예에 따른 기준 전압 발생 장치의 회로도.
도 5는 본 발명의 다른 일실시예에 따른 기준 전압 발생 장치의 회로도.
* 도면의 주요 부분에 대한 설명
200, 220, 300, 320 : 기준셀
N1 내지 N12 : 스위칭 트랜지스터
FC1, FC2, FC3, FC4 : 강유전체 커패시터
상기 목적을 달성하기 위한 본 발명은, 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서, 제1 부비트라인 및 제1 기준플레이트라인 사이에 연결되며 게이트단이 제1 기준워드라인에 연결되는 제1 스위칭 트랜지스터; 상기 제1 부비트라인 및 제2 기준플레이트라인 사이에 연결되며 게이트단이 제2 기준워드라인에 연결되는 제2 스위칭 트랜지스터; 및 상기 제1 기준플레이트라인 및 상기 제2 기준플레이트라인 사이에 연결되되, 항상 제1 레벨의 데이터를 저장하는 저장용 제1 강유전체 커패시터를 구비한 제1 기준셀; 및 제2 부비트라인 및 상기 제1 기준플레이트라인 사이에 연결되며 게이트단이 상기 제1 기준워드라인에 연결되는 제3 스위칭 트랜지스터; 상기 제2 부비트라인 및 상기 제2 기준플레이트라인 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제4 스위칭 트랜지스터; 및 상기 제1 및 상기 제2 기준플레이트라인 사이에 연결되되, 항상 제2 레벨의 데이터를 저장하는 저장용 접속되는 정보저장용 제2 강유전체 커패시터를 구비한 제2 기준셀을 포함하여 이루어진다.
또한, 본 발명의 또다른 일실시예는 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서, 항상 제1 레벨의 데이터를 저장하는 저장용 제1 강유전체 커패시터; 제1 부비트라인 및 상기 제1 강유전체 커패시터의 일측 사이에 연결되며 게이트단이 제1 기준워드라인에 연결되는 제1 스위칭 트랜지스터; 제1 기준플레이트라인 및 상기 제1 강유전체 커패시터의 일측 사이에 연결되며 게이트단이 제2 기준워드라인에 연결되는 제2 스위칭 트랜지스터; 상기 제1 부비트라인 및 상기 제1 강유전체 커패시터의 타측 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제3 스위칭 트랜지스터; 및 상기 제1 기준플레이트라인 및 상기 제1 강유전체 커패시터의 타측 사이에 연결되며 게이트단이 상기 제1 기준워드라인에 연결되는 제4 스위칭 트랜지스터를 구비한 제1 기준셀; 및 항상 제2 레벨의 데이터를 저장하는 저장용 제2 강유전체 커패시터; 제2 부비트라인 및 상기 제2 강유전체 커패시터의 일측 사이에 연결되며 게이트단이 상기 제1 기준워드라인에 연결되는 제5 스위칭 트랜지스터; 상기 제1 기준플레이트라인 및 상기 제2 강유전체 커패시터의 일측 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제6 스위칭 트랜지스터; 상기 제2 부비트라인 및 상기 제2 강유전체 커패시터의 타측 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제7 스위칭 트랜지스터; 및 상기 제1 기준플레이트라인 및 상기 제2 강유전체 커패시터의 타측 사이에 연결되며 게이트단이 상기 제1 기준워드라인(RWL)에 연결되는 제8 스위칭 트랜지스터를 구비한제2 기준셀을 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명의 기준 전압 발생 장치는 2개의 기준플레이트라인(RCP. /RCP)을 구비하고, 각각의 기준플레이트라인(RCP, /RCP)을 강유전체 커패시터의 양쪽 전극에 각각 연결하여 구성함으로써 강유전체 커패시터에 전압이 인가되는 전극을 선택할 수 있도록 한다. 또한, 2개의 기준워드라인(RWL, /RWL)을 구비하여, 특정 기준플레이트라인이 구동될 때 그에 대응하는 특정 기준워드라인이 선택되도록 한다.
도 4는 본 발명의 일실시예에 따른 기준 전압 발생 장치의 회로도이다.
도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 기준 전압 발생 장치는 부비트라인(/BL0)과 기준플레이트라인(/RCP) 사이에 연결되며 기준워드라인(RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N1), 부비트라인(/BL0)과 기준플레이트라인(RCP) 사이에 연결되며 기준워드라인(/RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N2) 및 기준플레이트라인(RCP)과 다른 기준플레이트라인(/RCP) 사이에 접속되는 정보저장용 강유전체 커패시터(FC1)를 구비하는 기준셀(200)과, 부비트라인(/BL1)과 기준플레이트라인(/RCP) 사이에 연결되며 기준워드라인(RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N3), 부비트라인(/BL1)과 기준플레이트라인(RCP) 사이에 연결되며 기준워드라인(/RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N4) 및 기준플레이트라인(RCP)과 다른 기준플레이트라인(/RCP) 사이에 접속되는 정보저장용 강유전체 커패시터(FC2)를 구비하는 기준셀(220)로 이루어지며, 상기 기준셀(200)에는 항상 데이터 '1'이 저장되어 있고, 다른 하나의 상기 기준셀(220)에는 항상 데이터 '0'이 저장되어 있다.
이와 같이 구성된 본 발명의 기준전압 발생 장치는 기준플레이트라인(RCP)이 선택되어 기준전압을 발생할 경우 종래의 기준전압 발생 장치와 동일한 방식으로 기준전압을 발생한다. 즉, 기준워드라인(RWL)이 구동된 상태에서 기준플레이트라인(RCP)이 구동되면 기준플레이트라인(RCP)에 각각 연결된 스위칭 트랜지스터(N2, N4)가 구동되어 '1'이 저장된 기준셀(200)에서는 ΔVBL'1'의 전압상승을 유발할 수 있는 전하가, '0'이 저장된 기준셀(220)에서는 ΔVBL'0'의 전압상승을 유발할 수 있는 전하가 발생된다. 이와 같이 발생된 전하들이 부비트라인(/BL0, /BL1)에서 합쳐져서 실리면 결국 2개의 부비트라인(/BL0, /BL1)에 (ΔVBL'1'+ΔVBL'0')/2의 전압 상승을 유발하게 된다. 따라서, 감지 증폭 시 필요한 기준 전압이 생성된다.
반면, 기준플레이트라인(/RCP)이 선택되어 기준전압을 발생시킬 경우에는, 기준워드라인(/RWL)이 구동된 상태에서 기준플레이트라인(/RCP)이 구동되면 기준플레이트라인(/RCP)에 각각 연결된 스위칭 트랜지스터(N1, N3)가 구동되어 '1'이 저장된 기준셀(200)에서는 ΔVBL'0'의 전압상승을 유발할 수 있는 전하가, '0'이 저장된 기준셀(220)에서는 ΔVBL'1'의 전압상승을 유발할 수 있는 전하가 발생된다. 이와같이 발생된 전하들이 부비트라인(/BL0, /BL1)에서 합쳐져서 실리면 결국 2개의 부비트라인(/BL0, /BL1)에 (ΔVBL'1'+ΔVBL'0')/2의 전압 상승을 유발하게 된다. 따라서, 기준플레이트라인(RCP)을 구동하였을 때와 동일한 (ΔVBL'1'+ΔVBL'0')/2의 전압 상승을 유발하여 감지 증폭 시 필요한 기준 전압을 생성하게 된다.
이와 같이 2개의 기준플레이트라인(RCP, /RCP)을 번갈아 구동하게 되면, 종래의 기준전압 발생장치와 달리 '0'이 저장된 기준셀(220) 내 강유전체 커패시터(FC2)에 유니펄스만이 인가되지는 않게 되므로, 반복 동작시에도 안정적인 기준전압을 발생시키게 된다.
도 5는 본 발명의 다른 일실시예에 따른 기준 전압 발생 장치의 회로도이다.
도면을 참조하면, 본 발명의 다른 일실시예에 따른 기준 전압 발생 장치는 데이터 '1'을 저장하고 있는 정보저장용 강유전체 커패시터(FC3), 부비트라인(/BL0)과 상기 강유전체 커패시터(FC3)의 일측 사이에 연결되며 기준워드라인(RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N5), 기준플레이트라인(RCP)과 상기 강유전체 커패시터(FC3)의 일측 사이에 연결되며 을(/RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N6), 부비트라인(/BL0)과 상기 강유전체 커패시터(FC3)의 타측 사이에 연결되며 기준워드라인(/RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N7), 기준플레이트라인(RCP)과 상기 강유전체 커패시터(FC3)의 타측 사이에 연결되며 타측(RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N8)를 구비하는 기준셀(300)과, 데이터 '0'을 저장하고 있는 정보저장용 강유전체 커패시터(FC4), 부비트라인(/BL1)과 상기 강유전체 커패시터(FC4)의 일측 사이에 연결되며 기준워드라인(RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N9), 기준플레이트라인(RCP)과 상기 강유전체 커패시터(FC4)의 일측 사이에 연결되며 기준워드라인(/RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N10), 부비트라인(/BL1)과 상기 강유전체 커패시터(FC4)의 타측 사이에 연결되며 기준워드라인(/RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N11), 기준플레이트라인(RCP)과 상기 강유전체 커패시터(FC4)의 타측 사이에 연결되며 기준워드라인(RWL)이 게이트단에 연결되는 스위칭 트랜지스터(N12)를 구비하는 기준셀(320)로 이루어진다.
상기와 같이 구성된 본 발명의 다른 일실시예에 따른 기준전압발생장치는, 2개의 기준워드라인(RWL,/RWL)과 1개의 기준플레이트라인(RCP)만으로 구성하되, 각 기준셀(300, 320)의 강유전체 커패시터(FC3, FC4)와 기준플레이트라인(RCP) 사이에 추가의 스위칭 트랜지스터(N6, N8, N10, N12)를 구비하여 이를 기준워드라인(RWL,/RWL)에 각각 연결함으로써 동일한 (ΔVBL'1'+ΔVBL'0')/2의 전압 상승을 유발하여 감지 증폭 시 필요한 기준 전압을 생성하게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 2개의 기준플레이트라인을 구비하고, 각각의 기준플레이트라인을 강유전체 커패시터의 양쪽 전극에 각각 연결하여 구성함으로써 강유전체 커패시터에 전압이 인가되는 전극을 선택할 수 있도록 하고, 2개의 기준워드라인을 구비하여, 특정 기준플레이트라인이 구동될 때 그에 대응하는 특정 기준워드라인이 선택되도록 구성함으로써, 2개의 기준플레이트라인을 번갈아 구동시켜 '0'이 저장된 기준셀 내 강유전체 커패시터의 임프린트 현상을 제거할 수 있는 효과가 있다. 또한, 임프린트 현상이 제거됨으로써 소자의 반복 동작시에도 안정적인 기준전압을 생성할 수 있어 소자의 신뢰도를 향상시킬 수 있다.

Claims (6)

  1. 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서,
    제1 부비트라인 및 제1 기준플레이트라인 사이에 연결되며 게이트단이 제1 기준워드라인에 연결되는 제1 스위칭 트랜지스터;
    상기 제1 부비트라인 및 제2 기준플레이트라인 사이에 연결되며 게이트단이 제2 기준워드라인에 연결되는 제2 스위칭 트랜지스터; 및
    상기 제1 기준플레이트라인 및 상기 제2 기준플레이트라인 사이에 연결되되, 항상 제1 레벨의 데이터를 저장하는 저장용 제1 강유전체 커패시터를 구비한 제1 기준셀; 및
    제2 부비트라인 및 상기 제1 기준플레이트라인 사이에 연결되며 게이트단이 상기 제1 기준워드라인에 연결되는 제3 스위칭 트랜지스터;
    상기 제2 부비트라인 및 상기 제2 기준플레이트라인 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제4 스위칭 트랜지스터; 및
    상기 제1 기준플레이트라인 및 상기 제2 기준플레이트라인 사이에 연결되되, 항상 제2 레벨의 데이터를 저장하는 저장용 제2 강유전체 커패시터를 구비한 제2 기준셀
    을 포함하여 이루어지는 기준 전압 발생 장치.
  2. 제 1 항에 있어서,
    기준 전압 발생 시 상기 제1 및 제2 기준플레이트라인을 번갈아 가면서 구동하는 것을 특징으로 하는 기준 전압 발생 장치.
  3. 제 1 항에 있어서, 상기 제1 및 제2 레벨은,
    서로 상보적인 관계에 있는 데이터 레벨인 것을 특징으로 하는 기준 전압 발생 장치.
  4. 강유전체 메모리 소자의 기준 전압 발생 장치에 있어서,
    항상 제1 레벨의 데이터를 저장하는 저장용 제1 강유전체 커패시터;
    제1 부비트라인 및 상기 제1 강유전체 커패시터의 일측 사이에 연결되며 게이트단이 제1 기준워드라인에 연결되는 제1 스위칭 트랜지스터;
    제1 기준플레이트라인 및 상기 제1 강유전체 커패시터의 일측 사이에 연결되며 게이트단이 제2 기준워드라인에 연결되는 제2 스위칭 트랜지스터;
    상기 제1 부비트라인 및 상기 제1 강유전체 커패시터의 타측 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제3 스위칭 트랜지스터; 및
    상기 제1 기준플레이트라인 및 상기 제1 강유전체 커패시터의 타측 사이에 연결되며 게이트단이 상기 제1 기준워드라인에 연결되는 제4 스위칭 트랜지스터를구비한 제1 기준셀; 및
    항상 제2 레벨의 데이터를 저장하는 저장용 제2 강유전체 커패시터;
    제2 부비트라인 및 상기 제2 강유전체 커패시터의 일측 사이에 연결되며 게이트단이 상기 제1 기준워드라인에 연결되는 제5 스위칭 트랜지스터;
    상기 제1 기준플레이트라인 및 상기 제2 강유전체 커패시터의 일측 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제6 스위칭 트랜지스터;
    상기 제2 부비트라인 및 상기 제2 강유전체 커패시터의 타측 사이에 연결되며 게이트단이 상기 제2 기준워드라인에 연결되는 제7 스위칭 트랜지스터; 및
    상기 제1 기준플레이트라인 및 상기 제2 강유전체 커패시터의 타측 사이에 연결되며 게이트단이 상기 제1 기준워드라인에 연결되는 제8 스위칭 트랜지스터를 구비한 제2 기준셀
    을 포함하여 이루어지는 기준 전압 발생 장치.
  5. 제 4 항에 있어서,
    기준 전압 발생 시 상기 제1 및 제2 기준워드라인을 번갈아 가면서 구동하는 것을 특징으로 하는 기준 전압 발생 장치.
  6. 제 4 항에 있어서, 상기 제1 및 제2 레벨은,
    서로 상보적인 관계에 있는 데이터 레벨인 것을 특징으로 하는 기준 전압 발생 장치.
KR1019990024978A 1999-06-28 1999-06-28 강유전체 메모리 소자의 기준 전압 발생 장치 KR100318435B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024978A KR100318435B1 (ko) 1999-06-28 1999-06-28 강유전체 메모리 소자의 기준 전압 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024978A KR100318435B1 (ko) 1999-06-28 1999-06-28 강유전체 메모리 소자의 기준 전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20010004349A KR20010004349A (ko) 2001-01-15
KR100318435B1 true KR100318435B1 (ko) 2001-12-24

Family

ID=19596440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024978A KR100318435B1 (ko) 1999-06-28 1999-06-28 강유전체 메모리 소자의 기준 전압 발생 장치

Country Status (1)

Country Link
KR (1) KR100318435B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713063B1 (ko) * 2000-06-30 2007-05-02 주식회사 하이닉스반도체 강유전체 메모리 소자의 기준 전압 발생 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302193A (ja) * 1993-04-16 1994-10-28 Hitachi Ltd 半導体メモリおよびその駆動方法
JPH08203266A (ja) * 1995-01-27 1996-08-09 Nec Corp 強誘電体メモリ装置
JPH09171696A (ja) * 1995-12-20 1997-06-30 Hitachi Ltd 強誘電体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302193A (ja) * 1993-04-16 1994-10-28 Hitachi Ltd 半導体メモリおよびその駆動方法
JPH08203266A (ja) * 1995-01-27 1996-08-09 Nec Corp 強誘電体メモリ装置
JPH09171696A (ja) * 1995-12-20 1997-06-30 Hitachi Ltd 強誘電体記憶装置

Also Published As

Publication number Publication date
KR20010004349A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6728128B2 (en) Dummy cell structure for 1T1C FeRAM cell array
US7154768B2 (en) Non-destructive readout of ferroelectric memories
KR19990013853A (ko) 강유전체 기억 장치
KR100910458B1 (ko) 메모리 회로를 포함하는 장치 및 메모리 회로 내에서 워드선을 라우팅하는 방법
US6970371B1 (en) Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages
US6639823B2 (en) Ferroelectric memory device and method of driving the same
KR100338552B1 (ko) 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법
US6906945B2 (en) Bitline precharge timing scheme to improve signal margin
KR100316241B1 (ko) 비휘발성 강유전체 메모리
KR100745938B1 (ko) 강유전체 메모리 및 그 동작 방법
US6920059B2 (en) Reducing effects of noise coupling in integrated circuits with memory arrays
US7009864B2 (en) Zero cancellation scheme to reduce plateline voltage in ferroelectric memory
KR100318435B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR20020076367A (ko) 인접 셀간에 셀 플레이트를 공유하는 강유전체 메모리소자의 구동 방법과 그를 위한 강유전체 메모리 소자
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
US20010019498A1 (en) Ferroelectric memory capable of suppressing deterioration of dummy cells and drive method therefor
US6584009B1 (en) Memory integrated circuit with improved reliability
US6639824B1 (en) Memory architecture
KR100333650B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
JP2004516646A (ja) メモリデバイスおよびメモリデバイスを動作させる方法
KR100713063B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR100427041B1 (ko) 강유전체 메모리 장치에서의 기준전압 발생 장치
KR20020002549A (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR100318440B1 (ko) 강유전체 메모리 장치 및 그의 구동방법
KR100318423B1 (ko) 강유전체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee