JP2002517099A - 共面導波管およびボールグリッドアレイ入出力を用いる広帯域ｒｆポート - Google Patents

共面導波管およびボールグリッドアレイ入出力を用いる広帯域ｒｆポート

Info

Publication number
JP2002517099A
JP2002517099A JP2000551451A JP2000551451A JP2002517099A JP 2002517099 A JP2002517099 A JP 2002517099A JP 2000551451 A JP2000551451 A JP 2000551451A JP 2000551451 A JP2000551451 A JP 2000551451A JP 2002517099 A JP2002517099 A JP 2002517099A
Authority
JP
Japan
Prior art keywords
substrate
circuit package
board
package
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000551451A
Other languages
English (en)
Inventor
ダニエル エフ ドーリート
Original Assignee
マイクロサブストレイツ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロサブストレイツ コーポレイション filed Critical マイクロサブストレイツ コーポレイション
Publication of JP2002517099A publication Critical patent/JP2002517099A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 ＭＭＩＣパッケージは、全ての遷移部（７０、７２）でのインピーダンスを整合して、信号送信を向上させ、反射を回避するトレースパターン（３０、３６、３８）を備える。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、特に、２０ＧＨｚ以上の周波数帯のマイクロ波回路のためのパッケ
ージの分野に関するものである。
【０００２】 （背景分野） パーソナルコミュニケーションサービスの市場が発展するにつれて、マイクロ
波モノリシック集積回路（ＭＭＩＣ）や他の装置のための低コストで広帯域の、
表面実装された、確実で使いやすいパッケージが必要となっている。アプリケー
ションは、既に２３ＧＨｚ、２８ＧＨｚ、３２ＧＨｚ、３８ＧＨｚで識別されて
おり、この産業において、今後２年以内に生産が開始される。アプリケーション
は、６０ＧＨｚ、７０ＧＨｚおよびそれ以上の周波数でも識別される。アプリケ
ーションは、ガリウム砒素ＭＭＩＣチップに基づくものである。これらの集積回
路装置は、低体積アセンブリのために設計された複雑で信頼性があり、しかもコ
ストのかかるパッケージを用いて実装されている。
【０００３】 現存のパッケージは表面実装されているが、主として鉛が使われており、高価
な材料を使用している。ガラスおよび金属シール、多層セラミック構造、機械加
工された金属ケースまたは基板、高価な合金（銅ーモリブデン、コバール、タン
グステン銅等）や比較的厚い金メッキ等、広範囲にわたって使用されている。
【０００４】 これらの設計および構造に使用される従来のパッケージは、ストリップ線路、
マイクロストリップ、同軸、擬似同軸および共面導波管送電線構造が組み合わさ
れてものである。したがって、望ましいパッケージの帯域幅を達成すると、実際
に設計した構造よりも優れた結果が得られる。このようなパッケージは、例とし
て、シー・マッティ（Ｃ．Ｍａｔｔｅｉ）他の米国特許、ピィー・ティー・ホー
（Ｐ．Ｔ．Ｈｏ）他の米国特許第４，２７６，５５８号、エル・ジェイ・モーザ
ー（Ｌ．Ｊ．Ｍｏｓｅｒ）の米国特許第５，０１４，１１５号、ワイ・コスギ（
Ｙ．Ｋｏｓｕｇｉ）他の米国特許第５，４５０，０４６号に記載されている。今
日利用可能な４０ＧＨｚまでの広帯域パッケージ、例えば、ダイエレクトリック
・ラボラトリーズ・インク（Ｄｉｅｌｅｃｔｒｉｃ Ｌａｂｏｒａｔｏｒｉｅｓ
， Ｉｎｃ．）のＤｉＰａｋ Ｍｏｄｅｌ ２０００１、またはＳｔｒａｔＥｄ
ｇｅ‘ｓ Ｍｏｄｅｒｌｓ ＳＥＣ−５８０２３４およびＳＥＣ−５８０２３１
は、構造が複雑であり、また高価でもある。ＤＬＩのパッケージは、集積回路を
含むパッケージからマザーボードの表面まで、マザーＰＣボードやワイヤボンド
またはリボンボンドに空洞を生成する必要がある。当業者に明らかなように、ワ
イヤボンドは脆弱であり、環境から保護される必要がある。さらに、ワイヤボン
ドの長さは、高周波動作のために正確に制御されなければならない。上記のもの
は、アセンブリ全体にコストがかかる。また、従来装着され、構成されているワ
イヤボンドは、電磁界分布およびＲＦ電流構造においては不連続を引き起こす。
この不連続性は、従来のパッケージでは「分岐」して、パッケージの性能を損な
う恐れのある信号反射や損失を無くす必要がある。
【０００５】 ＳｔｒａｔＥｄｇｅ（登録商標）パッケージは、取り付けるための大型タブを
備えているか、またはパッケージからマザーＰＣボードまでワイヤボンドを必要
とする。さらに、これらのパッケージは、マザーＰＣボードの広域を占有するた
め、望ましくない。
【０００６】 製造に必要な材料および精度により、本広帯域パッケージ設計は、低コストを
維持した、量産、標準化、小型化、携帯用には適さない。
【０００７】 マイクロサブストレーツ・コーポレーション（Ｍｉｃｒｏｓｕｂｓｔｒａｔｅ
ｓ Ｃｏｒｐｏｒａｔｉｏｎ）Ｖｉａ／Ｐａｋ ２２４Ｚ，２１８Ｚおよび２２
０Ａやキョーセラ・コーポレーション等の限定された帯域幅パッケージは、ＤＬ
ＩのパッケージやＳｔｒａｔＥｄｇｅパッケージと同様の特徴を有する。
【０００８】 ＭＭＩＣの適用を、コストのかかる特別なものから、より主流となる商業上の
ものへと変遷させることにより、現存のパッケージは、コスト、組み立てや、パ
ッケージ単独およびＭＭＩＣを取り付けた後のパッケージの両方に対するテスト
の難しさ等の理由のため、極めて不適切である。上記は、低コスト、小型、携帯
用のマイクロ波無線への適用、例えばＰＣＳおよびＬＭＤＳに対する要求を満た
すため、克服しなければならない問題点である。
【０００９】 上記パッケージの欠点および制限は、本発明によって解決されるか、または極
めて緩和される。
【００１０】 （発明の開示） 従来技術の上記および他の問題ならびに欠点は、本発明のＭＭＩＣパッケージ
によって克服されるか、または緩和される。
【００１１】 本発明の目的は、効率的で損失が最小限のＭＭＩＣパッケージおよびマザーＰ
Ｃボードへの接続を提供することである。本発明は、（電磁コンピュータモデリ
ングを介して）性能が予想でき、設計のガイドラインが規定できる共面導波管Ｒ
Ｆポート構造を用いる。
【００１２】 本発明の他の目的は、利用可能な製造技術および工程の能力によって本来限定
されている帯域幅より上の周波数帯域の帯域のマイクロ波回路に対する低コスト
で、表面実装され、信頼のおけるパッケージを提供することである。
【００１３】 本発明のさらに他の目的は、量産環境での機械の組み立てを容易にするために
ボールグリッドアレイまたはバンプグリッドアレイ（ＢＧＡ）フォーマットを有
するマイクロ波回路パッケージを提供することである。
【００１４】 本発明のさらに他の目的は、従来のパッケージと比較して、小型で軽量のマイ
クロ波回路パッケージを提供することである。
【００１５】 本発明の上記および他の特徴ならびに利点は、以下の詳細な説明および図面か
ら当業者に明らかとなり、理解されるであろう。
【００１６】 （発明を実施するための最良の形態） 図面において、同じ構成要素は同じ符号で示されている。
【００１７】 本発明は、送信されたマイクロ波信号に対して電気的に透明になるようにＭＭ
ＩＣをマザーＰＣボードに接続するものである。電気的透明性を達成するには、
マザーボードとパッケージとの間のＩ／Ｏ接続と、ＭＭＩＣが表面に取り付けら
れる基板自体と、ＭＭＩＣへの接続（例えば、ワイヤボンド、フリップチップ）
とを介したマザーボード内の送信経路のインピーダンスを整合する必要がある。
電気的透明性の達成、すなわち本発明の目的は、全遷移領域を通じてインピーダ
ンス整合される共面導波管構成を提供することによって成就される。
【００１８】 上記遷移領域は、図１に概略的に示されており、１０はマザーボードを示し、
１２は第１の遷移領域を示し、１４はパッケージ基板を示し、１６は第２の遷移
領域を示し（パッケージ１４を介する）、１８は第３の遷移領域を示し、２０は
ＭＭＩＣ（マイクロ波モノリシック集積回路）を示す。
【００１９】 図２Ａ、図２Ｂおよび図２Ｃには、平坦共面導波管が示されている。図２Ｂの
例示は、本発明のパッケージに関するものである。
【００２０】 図２Ｂにおいて、中央トレース３０は信号導体を示し、そのいずれかの側の金
属被覆３６および３８は接地面である。信号導体３０は、接地面導体３６および
３８から間隔をおいて回路のインダクタンスおよびキャパシタンスを制御する。
導体間の間隔を制御することによりこれらのパラメータを制御することは、ＭＭ
ＩＣからマザーＰＣボードまでの、またその逆の整合されたインピーダンス経路
を設けるために、最終的な目標となる回路のインピーダンスを制御するために考
慮するべき要因の一つである。
【００２１】 それぞれの導体（信号および接地）におけるＲＦ電流は、間隔４４および４６
に隣接する狭い領域に流れる。この領域は、信号導体３０に対しては参照数字３
２および３４で示され、それぞれの接地面導体３６および３８に対しては参照数
字４０および４２で示される。間隔４４および４６内では、空間電界構成は、矢
印５０および５２で示される。間隔４４および４６は、実質的には、金属被覆に
おいて絶縁材料を露出させている単なる間隙である。これによってキャパシタン
スおよびインダクタンスを生じ、通過する際に導体３０および３６と３０および
３８との間に生じる電界を修正する。
【００２２】 図２Ｃにおいては、平坦共面導波管の概念が多層構造に適用されている。多層
構造は、ＰＣボード１０と、パッケージ１４と、ＭＭＩＣ２０とが必要であるた
め、ＭＭＭＩＣパッケージには一般的なものである。産業上、これらの構成要素
は、異なる製造業者やユニットによって製作される。従って、ＭＭＩＣは、マザ
ーＰＣボードに単に直接接続されているわけではない。対処するべき多数の遷移
部（図１および図２に示す）や異なる材料があり、断面の寸法は、インピーダン
ス整合を維持するためにクリティカルで複雑でになっている。
【００２３】 図２Ｃは、材料間で誘電率が変化しない本発明の概念を概略的に示す。遷移部
１および２は、導電材料の理想化された厚さゼロの層として示されている。これ
は、実際には実現するのが特に困難である。なぜならば、遷移部１はマザーＰＣ
ボードとパッケージ基板との間にあり、遷移部２はパッケージ基板内で生じるか
らである。遷移部１の導体構造は、マザーＰＣボードとパッケージ基板との間で
（空気によって占有されている）間隙を橋絡するものであるため、かなりの物理
的力を必要とする。図３および図４は、本発明の実施の形態を示しており、ここ
では、導体材料の薄い層は、遷移部１に対しては、薄く広い導電スタブとして置
き換えられ、パッケージ基板内では導電材料が充填された狭く広い溝と置き換え
られる。この構造は、極めて理想に近いものであり、好ましい構造である。
【００２４】 図３および図４は、パッケージ６０およびマザーボード１０の誘電率が同じで
あり、導波管構造の２つの遷移部が極めて理想に近い状態を示す。理想的な遷移
部が得られる図３に示す要因の一つとして、接触する導体（マザーボードの３０
、３６、３８、パッケージの下側の８０、７６、７８、パッケージ基板６０の上
面の９０、８６、８８）の幅を整合させる導電的に充填された溝７０およびスタ
ブ７２が挙げられることが重要である。遷移部が理想に近い場合、例えば、信号
導体９０の長さは極めて短くなる。理想的な構造ではない場合、ある一定の長さ
Δｌ（以下で述べる）を維持して、共面波電界構造を再設定し、安定化しなけれ
ばならない。この図面では誘電率が変化しないため、直線共面導波管構造を利用
することができる。
【００２５】 図３は、また、ワイヤボンド１００を示しており、これは、従来のワイヤボン
ドほど弓形ではない。これによって、電界構造の歪がさらに低減される。以下で
述べる他の実施の形態では（図９）、チップ２０は、好ましく同じ高さの凹所に
配置されるのが望ましい。これは、チップの上面を基板の上面と同じ高さにする
。その後、基板６０の上面にチップを橋絡するワイヤボンドは、実質上直線とな
り、インダクタンスを低減することになる。
【００２６】 他の好ましい実施の形態では（図５ないし図５Ｇ）、スタブ７２はボールまた
はバンプで代用される。ボール（またはバンプ）および溝は、図２Ｃの理想的構
造から背反するものである。これらは、電界（および磁界）空間構造において僅
かな不連続性を、すなわち僅かなインピーダンス不整合を導入する。不連続性は
、好ましくは送信される最高周波数の波長の４分の１未満の長さだけ信号ボール
および信号溝から現れるように、中央導体３０を延在することによって補償され
る。この特徴は、図５には△ｌで示されている。
【００２７】 ｚ方向にＴＥＭモードを伝播する送電線または導波管構造において、特性イン
ピーダンスを以下の式で表すことができることは周知である。
【数１】 ここでは、Ｆ（ｘ，ｙ）は、導波管横断面ジオメトリに依存する横軸座標のスカ
ラー関数であり、μおよびεはそれぞれ、伝播媒体の透磁率および誘電率を示す
。実際には全ての場合、μ＝μ0であり、これは自由空間の透磁率を表す。従っ
て、導波管の特性インピーダンスは、伝播媒体の誘電率の平方根に反比例して変
化する。
【００２８】 誘電率の異なる材料で作られた導波管の２つの断面のインピーダンスを整合さ
せるために、誘電率の比の平方根に等しい倍率だけ横断面寸法を調整する必要が
ある。このように、パッケージ基板が、誘電率がおよそ９のアルミナであり、マ
ザーＰＣボードが、誘電率がおよそ３のＰＴＦＥ材料から形成されている場合、
マザーＰＣボード導波管横断面ジオメトリは、パッケージ基板の１．７３２倍以
上（３の平方根）となる。
【００２９】 図５もまた、ワイヤボンド１００を示しており、これは、従来のワイヤボンド
ほど弓形ではない。これによって、これによって、電界構造の歪がさらに低減さ
れる。以下で述べる他の実施の形態では（図９および図９Ａ）、チップ２０は、
好ましくは同じ高さの凹所に配置されるのが望ましい。これは、チップの上面を
基板の上面と同じ高さにする。その後、基板６０の上面にチップを橋絡するワイ
ヤボンドは、実質上直線となり、インダクタンスを低減することになる。
【００３０】 図５および図５Ａないし図５Ｇの実施の形態においては、本発明のＲＦポート
の他の実施の形態が示されている。パッケージ基板６０は、十分に焼結された高
アルミナ材料（約９９．６％）から形成されるのが好ましい。溝７０は、二酸化
炭素またはＹＡＧレーザを用いて焼結アルミナ内で開口されるのが好ましい。溝
は、周知の技術によって導電性複合材料、例えば銅・タングステンが充填されて
いる。
【００３１】 基板の熱膨張率と溝を充填する材料の熱膨張率とを整合させ、２つの材料間を
ハーメチックシールで保護し、それによって環境から異物がパッケージ内に進入
しないようにすることが重要である。
【００３２】 共面導波管構造は、パッケージ基板への接着性や導電率が向上するように、金
属、例えばチタンおよびニッケルまたは他の好適な金属の組み合わせの蒸着また
はスパッタリングにより形成された薄膜によって、パッケージ基板を金属被覆す
ることによって生成される。回路パターンは、周知のフォトレジスト・エッチン
グ工程または物理的マスキングおよび金属蒸着によって形成される。回路パター
ンは、薄い金の層で被覆して、マイクロ波信号に対して電力損を低減するよう高
導電率を提供するのが好ましい。この構造は、スクリーン印刷や、厚膜導電ペー
ストまたはインクを焼成することによって形成することも可能である。
【００３３】 半田もしくは好適な導電材料によってマザーボードに装着された導電ボールも
しくはバンプよって、パッケージの底面からマザーボードの底面への共面導波管
の接続が行われる。ボール自体は、それをマザーボードに接続するために使用す
る半田よりも高い融点を有する材料を用いて、半田付けまたは硬ろう付けによっ
て、パッケージの底部導波管構造に装着される。
【００３４】 マザーボード自体は、アルミナ、テフロン複合物、または損失接線がパッケー
ジの周波数帯域内の０．０００４付近である他の絶縁材料から形成される。
【００３５】 図５ないし図５Ｇは、以下のように、本発明のパッケージの好ましい実施の形
態の構造を詳細に示す。図５は、信号導体３０の端部を越えて延在する開口部１
３０を有するマザーＰＣボード１０上の共面導波管の接地面３８、３６を示す。
パッケージの共面導波管構造の下方にはマザーボード接地面が存在しない。この
特徴によって、接地面の存在によって導入されるパッケージ構造の寄生インピー
ダンスを除去する。
【００３６】 図６は、パッケージの各層や、マザーＰＣボード上の材料の誘電率の変化を、
本発明の共面導波管回路がいかにして補償するかを概略的に示す。図面による教
示を簡単にするために、いずれの開口部も、本発明の様々な層上に単に延在する
金属被覆と置き換えている。この図面は、特に、第１の層６０および第２の層６
２の材料における異なる誘電率を補償するために、信号導体３０の幅や、間隙４
４および４６の変化を例示するものである。より低い誘電率の材料に対して信号
導体３０ならびに間隙４４および４６を拡大することにより、インピーダンス全
体が遷移部を介して整合されたままである。
【００３７】 図７は、中央導体３０の幅と、中央導体３０と接地導体３６又は３８との間の
空間がパッケージ底部導波管構造上の対応する特徴部よりも大きいマザーボード
上の共面導波管構造を示す。マザーボードの誘電率がパッケージ基板材料の誘電
率よりも低い場合、特定の構造がインピーダンスの変化を回避する。一般的には
、テフロン複合物の誘電率は２．２ないし４であるが、アルミナの誘電率は９な
いし１０である。ＴＥＭモードで動作する送電線（または導波管）の特性インピ
ーダンスは、伝播媒体の誘電率の平方根に反比例することが、マイクロ波エンジ
ニアリングでは周知の事実である。そのため、マザーボードと同様の特性インピ
ーダンスをパッケージ基板に維持するために、マザーボードにおける共面導波管
の横断面寸法を、図７に示すように拡大する必要がある。図８に示すように、パ
ッケージ基板の誘電率がマザーボード材料よりも小さい場合、逆もまた真である
。さらに、他の遷移部を信号経路に挿入する前にＴＥＭ伝播モードを再設定する
ために、ある一定の導波管の長さを設ける必要がある。これも同様に図５に示さ
れており、Δｌで表される。長さΔｌは、導体における最高伝播周波数の波長の
１／４未満となる。
【００３８】 図９は、本発明の実施の形態示し、ここでは、上記のように共面導波管構造を
使用しているが、凹部１１０内にチップ２０を隠すことによって、パッケージの
インダクタンスがさらに低減される。このように隠すことによって、ワイヤボン
ド１００は実質上直線となる。これは図９Ａに示している。パッケージは、垂直
寸法がより短くなるというさらなる利点を有する。
【００３９】 本発明の他の特定の実施の形態では、図１０Ａないし図１０Ｃに３個のＲＦポ
ートと３個のＤＣポートを有するパッケージが示されている。図１０Ａはパッケ
ージのＭＭＩＣ側を示しており、図１０ＢはパッケージのＰＣボード側を示して
いる。ボールまたはバンプ間隔およびΔｌのレイアウトは全て、インピーダンス
不整合を回避するために設計されている。
【００４０】 本発明のパッケージを設計するための一般的ガイドラインを以下に示す。
【００４１】 パッケージ全体の大きさは、ＲＦおよびＤＣポートの数と、パッケージに実装
されるＭＭＩＣの大きさと、（キャパシタ、抵抗器、インダクタ等のディスクリ
ートな、または集積された）他の構成要素に必要なさらなるパッケージ表面積と
によって決定する。
【００４２】 産業上、一般に使用されているパッケージＲＦポート特性インピーダンスは、
５０オームである。しかしながら、他の値も使用可能である。基板材料は、およ
そ９９．６％（またはそれ以上）のアルミナが好ましい。必要条件は、機械的且
つ熱的力、絶縁性、および低誘電損である。
【００４３】 溝の最小幅と、回路パターニング解像度（線幅および間隙）と、望ましい特性
インピーダンスに鑑み、共面導波管の横断面寸法に対する、実際に生成可能なボ
ール／バンプの最小径とに関するものとして、製造能力間でトレードオフを行う
必要がある。パッケージ基板の厚さは、機械的力とコストとのトレードオフによ
って規定される。基板の厚さを最小にすることが一般に好ましく、またパネルフ
ォーマット（例えば２インチｘ２インチの基板）でのパッケージの製造には一般
にあまり費用がかからないが、基板が薄くなると、薄い基板の破壊によって損失
する機会が増える。このように、パネル処理によって達成されるコスト上の利点
は、破壊による損失によって打ち消される可能性がある。
【００４４】 ＲＦポートの横断面ジオメトリが一旦規定されると（信号導体幅および接地導
体に対する間隔の幅）、他のパラメータが以下のように組み入れられる。すなわ
ち、導波管構造の信号および接地導体におけるパッケージの底部および上部側を
接続するための溝の幅、ＤＣバイアスのための他の接地ボール、熱管理ボール等
である。導電構造は無限の導電率を有し、放射損はないものと仮定される。この
場合、上記構造は、例えばＳＯＮＥＴＴソフトウェアパッケージまたは他の商業
上利用可能な３−Ｄ電磁モデルソフトウェアが有するＦＥＭモデルである。Ｓ１
１、Ｓ１２パラメータの周波数応答が得られる。上記のように、スプリアス共振
により許容範囲を超えた周波数に対するＳ１１およびＳ１２のプロットにはディ
ップやスパイクが存在する。ディップおよびスパイクを除去するために、Ｓ１１
およびＳ１２の十分なプロットが得られるまで、ボール、溝および他の構造上の
エレメントの大きさや場所の変化を行う必要がある。モデルで予測される性能と
、適当に設計されたテストフィクスチャが取り付けられたネットワークアナライ
ザでテストされた実際の性能には相互関係があることがわかった。テストされた
実際のパッケージが放射損や不完全な製作等により性能が十分でない場合、さら
なる調整が行われる。
【００４５】 パッケージ設計をうまく行うために、物理的原型を構築してテストする前に、
広範囲にわたるＦＥＭコンピュータモデルによって設計を最適化することがより
効果的であることを過度に強調することは必要はないだろう。
【００４６】 図１１Ａ、図１１Ｂおよび図１１Ｃは、直流から４５ＧＨｚまでの周波数性能
帯域を有する実際の動作可能なパッケージ設計を示す。共面導波管構造の横断面
寸法は、５０オームの特性インピーダンスを生成するよう選択された。これは、
基板材料（９９．６％アルミナ）や、破壊が最小限である２インチｘ２インチパ
ネルフォーマットでの製造を可能にする基板厚さや、現在のレーザドリル能力（
０．００４インチ幅の溝）や、ボール大きさ（直径０．０１５インチ）の取り扱
い能力などの間のトレードオフを注意深く行うことによって達成された。これら
のパラメータや、導体層の厚さや、熱的管理用ボールのクラスタ等が限定された
エレメントモデルに入れられ、Ｓ１１（反射減衰量）およびＳ２１（挿入損）プ
ロット対周波数におけるピークおよびディップを除去するように最適化された。
パラメータに対する一般的合格判定値は、パッケージの全帯域幅にわたって最大
Ｓ１１＝−１．０ｄＢ（絶対値）、最小Ｓ２１＝−１．５ｄＢ（絶対値）である
。ＳＯＮＮＥＴを用いる広範囲にわたる時間浪費のコンピュータＦＥＡ電磁モデ
ルや商業上利用可能なＥＭモデルソフトウェアパッケージを介して最適化が行わ
れた。図１２は、図１１のモデル化されたパッケージからの周波数に対するＳ１
１、Ｓ２１のプロットを示す。
【００４７】 パッケージの性能の最高周波数限界は、物理的構造が理想的共面導波管構造に
近似するものとして、最大化できる。これは、利用可能な材料や製造能力、すな
わち、薄さに対する基板の強さ、より狭い溝に対する基板ドリル能力、丸いバン
プと狭く広いスタブとの交換、物理的構造のジオメトリや材料が理想的な構造に
より近くなる他の特徴に依存することが明らかである。
【００４８】 好ましい実施の形態を上で述べたが、発明の精神および範囲を逸脱することな
く様々な変更や代用を行ってもよい。従って、本発明は、例示されたものであり
、それに限定されないことを理解するべきである。
【図面の簡単な説明】
【図１】 ＭＭＩＣチップを有するＰＣボード上のパッケージ基板を示す概
略分解図である。
【図２Ａ】 フィールドラインを示す本発明の共面導波管構造の端面図であ
る。
【図２Ｂ】 図２（Ａ）の構造の斜視図である。
【図２Ｃ】 材料間で誘電率が変化しない本発明の概念を示す概略斜視図で
ある。
【図３】 本発明の実際のパッケージを示す斜視図である。
【図４】 図３の切断線４−４に沿った断面図である。
【図５】 本発明の好ましい実施の形態を示す斜視図である。
【図５Ａ】 図５の切断線５Ａ−５Ａに沿った断面図である。
【図５Ｂ】 図５の切断線５Ｂ−５Ｂに沿った断面図である。
【図５Ｃ】 図５の切断線５Ｃ−５Ｃに沿った断面図である。
【図５Ｄ】 図５の切断線５Ｄ−５Ｄに沿った断面図である。
【図５Ｅ】 図５のＰＣボードの上面図である。
【図５Ｆ】 図５のパッケージの底面図である。
【図５Ｇ】 図５のパッケージの上面図である。
【図６】 材料間で誘電率が変化する本発明の概念を示す概略斜視図である
。
【図７】 パッケージの誘電率がＰＣボードよりも高い状態を示す本発明の
斜視図である。
【図８】 パッケージの誘電率がＰＣボードよりも低い状態を示す本発明の
斜視図である。
【図９】 ＭＭＩＣが引っ込んでいる本発明の実施の形態を示す図である。
【図９Ａ】 図９の切断線９Ａ−９Ａに沿った断面図である。
【図１０Ａ】 本発明のパッケージのＭＭＩＣ側を示す図である。
【図１０Ｂ】 本発明のパッケージのＰＣボード側を示す図である。
【図１０Ｃ】 図１０（Ｂ）の切断線１０Ｃ−１０Ｃに沿った断面図である
。
【図１１Ａ】 本発明の他の実施の形態を示す上面図ある。
【図１１Ｂ】 図１１（Ａ）の実施の形態を示す底面図である。
【図１１Ｃ】 図１１（Ａ）の側面図である。
【図１２】 図１１（Ａ）ないし図１１（Ｃ）に示すパッケージのコンピュ
ータモデリングからのＳ１１およびＳ２１対周波数レイアウトのプロットプラン
を示すグラフである。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 マイクロ波モノリシック集積回路と、 前記回路と電気通信する基板と、 前記基板の少なくとも１つの主面上にパターン化され、共面導波管としてパタ
    ーン化され金属被覆と、 を備える回路パッケージ。
  2. 【請求項２】 請求項１に記載の回路パッケージであって、 前記基板を介して延在し、前記基板の少なくとも１つの主面の金属被覆を他の
    主面の金属被覆に電気的に接続する少なくとも１つの導電貫通構造 をさらに備える回路パッケージ。
  3. 【請求項３】 請求項２に記載の回路パッケージであって、 前記金属被覆は、接地面と複数の信号トレースとを備え、各信号トレースの長
    さと、前記信号トレースと前記接地面と間の金属被覆されていない間隙と、各信
    号トレースの幅とが、パッケージ基板と少なくとも１つの遷移部との誘電率とに
    より調整されるものである回路パッケージ。
  4. 【請求項４】 前記基板は、セラミックである請求項１に記載の回路パッケ
    ージ。
  5. 【請求項５】 前記セラミックが前記基板上に導電構造を取り付ける前に焼
    成されてなる請求項４に記載の回路パッケージ。
  6. 【請求項６】 前記基板は、少なくとも１つの導電的に充填された溝を備え
    るものである請求項１に記載の回路パッケージ。
  7. 【請求項７】 前記基板は、少なくとも１つの導電スタブを用いてＰＣボー
    ドに電気的に接続可能な基板である請求項１に記載の回路パッケージ。
  8. 【請求項８】 前記少なくとも１つの溝は、複数個の溝からなるものである
    請求項６に記載の回路パッケージ。
  9. 【請求項９】 前記少なくとも１つのスタブは、複数個のスタブからなるも
    のである請求項７に記載の回路パッケージ。
  10. 【請求項１０】 前記間隙および前記信号トレースは、前記誘電率が低くな
    ると広くなるものである請求項３に記載の回路パッケージ。
  11. 【請求項１１】 前記間隙および前記信号トレースは、前記誘電率が高くな
    ると狭くなるものである請求項３に記載の回路パッケージ。
  12. 【請求項１２】 前記回路は、ワイヤボンドによって前記基板に電気的に接
    続されたものであり、 前記ワイヤボンドは、アークを回避してインピーダンスを低減しているもので
    ある 請求項１に記載の回路パッケージ。
  13. 【請求項１３】 前記基板は、少なくとも１つのＭＭＩＣに対して少なくと
    も１つの凹部を備え、 前記少なくとも１つの凹部は、少なくとも１つのＭＭＩＣを実質的に包囲する
    ような寸法である 請求項１に記載の回路パッケージ。
  14. 【請求項１４】 基板材料を焼成する工程と、 前記基板に貫通特徴部を生成する工程と、 前記特徴部を導電材料で充填する工程と、 前記基板を共面導波管を規定する選択されたパターンで金属被覆する工程と 前記基板にチップを電気的に装着する工程と、 前記基板上に基板コネクタを印刷する工程と、 を備える回路パッケージの製造方法。
  15. 【請求項１５】 前記貫通特徴部は、前記基板上の金属被覆トレースに実質
    的に等しい寸法を有する溝である請求項１４に記載の回路パッケージの製造方法
    。
  16. 【請求項１６】 前記基板コネクタは、スタブである請求項１４に記載の回
    路パッケージの製造方法。
  17. 【請求項１７】 前記基板コネクタは、ボールである請求項１４に記載の回
    路パッケージの製造方法。
  18. 【請求項１８】 前記基板コネクタは、バンプである請求項１４に記載の回
    路パッケージの製造方法。
  19. 【請求項１９】 前記基板は、少なくとも１つの導電ボールを用いてＰＣボ
    ードと電気的に接続可能な基板である請求項１に記載の回路パッケージ。
  20. 【請求項２０】 前記基板は、少なくとも１つの導電バンプを用いてＰＣボ
    ードに電気的に接続可能な基板である請求項１に記載の回路パッケージ。
JP2000551451A 1998-05-26 1999-05-13 共面導波管およびボールグリッドアレイ入出力を用いる広帯域ｒｆポート Pending JP2002517099A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/084,564 1998-05-26
US09/084,564 US6215377B1 (en) 1998-05-26 1998-05-26 Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
PCT/US1999/010437 WO1999062135A1 (en) 1998-05-26 1999-05-13 Wideband rf port structure using coplanar waveguide and bga i/o

Publications (1)

Publication Number Publication Date
JP2002517099A true JP2002517099A (ja) 2002-06-11

Family

ID=22185768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000551451A Pending JP2002517099A (ja) 1998-05-26 1999-05-13 共面導波管およびボールグリッドアレイ入出力を用いる広帯域ｒｆポート

Country Status (7)

Country Link
US (1) US6215377B1 (ja)
EP (1) EP1082777A4 (ja)
JP (1) JP2002517099A (ja)
CN (1) CN1328709A (ja)
CA (1) CA2333403A1 (ja)
MX (1) MXPA00011577A (ja)
WO (1) WO1999062135A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189609A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp マイクロストリップ線路接続体
JP2008277574A (ja) * 2007-04-27 2008-11-13 Toyota Central R&D Labs Inc 半導体チップ実装基板
JP2015504230A (ja) * 2012-01-19 2015-02-05 ▲華▼▲碩▼科技（▲蘇▼州）有限公司 コネクタ及びそれを使う電子システム

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068906A (ja) * 1999-08-27 2001-03-16 Matsushita Electric Ind Co Ltd 高周波装置
JP3346752B2 (ja) * 1999-11-15 2002-11-18 日本電気株式会社 高周波パッケージ
US6529105B1 (en) * 2000-01-31 2003-03-04 Thomson-Cfs Process and device for bonding two millimeter elements
TW452953B (en) * 2000-05-22 2001-09-01 Via Tech Inc BGA chip package capable of decreasing its impedance when operating at high frequency
US6570466B1 (en) * 2000-09-01 2003-05-27 Tyco Electronics Logistics Ag Ultra broadband traveling wave divider/combiner
JP3487283B2 (ja) * 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US6727777B2 (en) 2001-04-16 2004-04-27 Vitesse Semiconductor Corporation Apparatus and method for angled coaxial to planar structure broadband transition
US6812805B2 (en) * 2001-08-16 2004-11-02 Multiplex, Inc. Differential transmission line for high bandwidth signals
US6514783B1 (en) * 2001-09-17 2003-02-04 Applied Micro Circuits Corporation Method for determining a layout for a flip-chip transition interface structure
JP3973402B2 (ja) 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
WO2003049149A2 (en) * 2001-11-30 2003-06-12 Vitesse Semiconductor Corporation Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
US6891266B2 (en) 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
US6788171B2 (en) * 2002-03-05 2004-09-07 Xytrans, Inc. Millimeter wave (MMW) radio frequency transceiver module and method of forming same
US6870273B2 (en) * 2002-04-29 2005-03-22 Pmc-Sierra, Inc. High speed I/O pad and pad/cell interconnection for flip chips
US6731189B2 (en) * 2002-06-27 2004-05-04 Raytheon Company Multilayer stripline radio frequency circuits and interconnection methods
EP1520320B1 (de) 2002-07-02 2012-09-26 Robert Bosch Gmbh Elektrisches bauelement, insbesondere mikroelektrisches oder mikroelektromechanisches hochfrequenzbauelement
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
US6933596B2 (en) * 2003-07-01 2005-08-23 Northrop Grumman Corporation Ultra wideband BGA
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
US7348597B1 (en) * 2005-03-14 2008-03-25 Xilinx, Inc. Apparatus for performing high frequency electronic package testing
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US20070251719A1 (en) * 2006-04-27 2007-11-01 Rick Sturdivant Selective, hermetically sealed microwave package apparatus and methods
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US8093983B2 (en) * 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US8427844B2 (en) 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US7557431B2 (en) * 2007-01-18 2009-07-07 Miteq, Inc. Microwave surface mount hermetically sealed package and method of forming the same
KR100870134B1 (ko) * 2007-10-05 2008-11-24 한국전자통신연구원 초고주파 단일 집적회로용 초광대역 밀봉 표면 실장 패키지
US20110048796A1 (en) * 2008-01-30 2011-03-03 Kyocera Corporation Connector, Package Using the Same and Electronic Device
US8188814B2 (en) * 2008-02-15 2012-05-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation dual capacitor communication system
US7741935B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation semiconductor capacitor digital communication device and corresponding package
US7741896B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage drive circuit employing capacitive signal coupling and associated devices and methods
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
FR2938982B1 (fr) * 2008-11-25 2012-01-13 Thales Sa Reseau d'elements rayonnant, et antenne comportant un tel reseau.
KR101574571B1 (ko) * 2009-10-07 2015-12-07 삼성전자주식회사 다중 대역을 가지는 차폐형 안테나 장치
US8633858B2 (en) * 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
EP2387295A1 (en) 2010-05-10 2011-11-16 Dialog Semiconductor B.V. IC-Package with integrated impedance matching and harmonic suppression
CN102544666B (zh) * 2010-10-21 2016-06-15 朗美通运营有限责任公司 宽带非共面馈通
US9502382B2 (en) * 2011-09-26 2016-11-22 Regents Of The University Of Minnesota Coplaner waveguide transition
US9048232B2 (en) * 2012-04-30 2015-06-02 Dialog Semiconductor B.V. Package with integrated pre-match circuit and harmonic suppression
JP5902825B2 (ja) * 2012-10-29 2016-04-13 京セラ株式会社 素子収納用パッケージおよび実装構造体
US9136574B2 (en) * 2013-06-10 2015-09-15 Qualcomm Incorporated Compact 3-D coplanar transmission lines
JP2015065553A (ja) * 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
USD760230S1 (en) * 2014-09-16 2016-06-28 Daishinku Corporation Piezoelectric vibration device
CN107548225A (zh) * 2017-07-20 2018-01-05 郑州云海信息技术有限公司 一种印刷电路板
CN108279332B (zh) * 2017-12-18 2023-06-06 河南师范大学 基于微流通道的流体介电常数微波测量装置
US10854940B2 (en) * 2018-02-06 2020-12-01 GM Global Technology Operations LLC Window assembly having a coplanar waveguide to coplanar waveguide coupler for radio frequency devices
CN109449552B (zh) * 2018-12-18 2024-05-07 本源量子计算科技（合肥）股份有限公司 一种直流信号与微波信号合成装置
CN112563230A (zh) * 2020-11-20 2021-03-26 扬州船用电子仪器研究所(中国船舶重工集团公司第七二三研究所) 一种具有高频互联功能的bga陶瓷封装结构
CN115173010A (zh) * 2022-05-25 2022-10-11 北京无线电测量研究所 一种微波传输装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
JPH03262302A (ja) * 1990-03-13 1991-11-22 Toshiba Corp 高周波用基板
JPH0637202A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp マイクロ波ｉｃ用パッケージ
US5424693A (en) * 1993-01-13 1995-06-13 Industrial Technology Research Institute Surface mountable microwave IC package
JPH10501102A (ja) * 1995-03-02 1998-01-27 サーキット コンポーネンツ インコーポレーテッド Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189609A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp マイクロストリップ線路接続体
JP2008277574A (ja) * 2007-04-27 2008-11-13 Toyota Central R&D Labs Inc 半導体チップ実装基板
JP2015504230A (ja) * 2012-01-19 2015-02-05 ▲華▼▲碩▼科技（▲蘇▼州）有限公司 コネクタ及びそれを使う電子システム
US9356397B2 (en) 2012-01-19 2016-05-31 Asustek Computer Inc. Connector and electronic system using the same

Also Published As

Publication number Publication date
EP1082777A1 (en) 2001-03-14
EP1082777A4 (en) 2002-09-04
CA2333403A1 (en) 1999-12-02
MXPA00011577A (es) 2002-10-17
WO1999062135A1 (en) 1999-12-02
US6215377B1 (en) 2001-04-10
CN1328709A (zh) 2001-12-26

Similar Documents

Publication Publication Date Title
JP2002517099A (ja) 共面導波管およびボールグリッドアレイ入出力を用いる広帯域ｒｆポート
US5451818A (en) Millimeter wave ceramic package
US20050285234A1 (en) High-frequency circuit
US20030150641A1 (en) Multilayer package for a semiconductor device
US6426686B1 (en) Microwave circuit packages having a reduced number of vias in the substrate
US6803252B2 (en) Single and multiple layer packaging of high-speed/high-density ICs
CN112018066B (zh) 基于htcc的高频垂直互联结构及封装结构
US4901041A (en) High-performance package for monolithic microwave integrated circuits
EP1081989B1 (en) High frequency wiring board and its connecting structure
US20020074654A1 (en) Wiring substrate, wiring board, and wiring substrate mounting structure
US6667549B2 (en) Micro circuits with a sculpted ground plane
JP2002289737A (ja) 配線基板およびそれを用いた配線基板モジュール
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP2002252505A (ja) 高周波用配線基板
JP2008125038A (ja) 高周波用基板構造及び高周波用パッケージ
US6646526B2 (en) Surface mountable microwave filter configuration and method of fabricating same
KR20050005433A (ko) 나선형 결합기
JP3140385B2 (ja) 高周波用半導体装置
US7105924B2 (en) Integrated circuit housing
JP2004048617A (ja) 高周波用伝送線路基板
JP2000357763A (ja) 高周波回路基板
JP3395290B2 (ja) 高周波用回路基板
Schulz et al. Optimized wire-bond transitions for microwave applications up to 67 GHz using the low loss LTCC material DuPont 9k7
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JPH03131102A (ja) 半導体素子と回路基板又はキャリヤとの接続方法