MXPA00011577A - Estructura de puerto de radiofrecuencia de banda ancha que utiliza una guia de onda coplanar y entrada/salida de bga. - Google Patents

Estructura de puerto de radiofrecuencia de banda ancha que utiliza una guia de onda coplanar y entrada/salida de bga.

Info

Publication number
MXPA00011577A
MXPA00011577A MXPA00011577A MXPA00011577A MXPA00011577A MX PA00011577 A MXPA00011577 A MX PA00011577A MX PA00011577 A MXPA00011577 A MX PA00011577A MX PA00011577 A MXPA00011577 A MX PA00011577A MX PA00011577 A MXPA00011577 A MX PA00011577A
Authority
MX
Mexico
Prior art keywords
substrate
circuit
circuit pack
package
card
Prior art date
Application number
MXPA00011577A
Other languages
English (en)
Inventor
Daniel F Douriet
Original Assignee
Circuit Components Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Circuit Components Inc filed Critical Circuit Components Inc
Publication of MXPA00011577A publication Critical patent/MXPA00011577A/es

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

Un paquete MMIC comprende un patron de trazo (30,36,38), el cual se acopla con las impedencias en todas las.

Description

ESTRUCTURA DE PUERTO DE RADIOFRECUENCIA DE BANDA ANCHA QUE UTILIZA UNA GUÍA DE ONDA COPLANAR Y ENTRADA/SALIDA DE BGA Antecedentes de la invención.
Campo de la invención. Esta invención está relacionada con el campo de paquetes para circuitos de microondas, especialmente en la banda de frecuencia desde 20 GHz y más alto.
Técnica Anterior En el creciente mercado de los Servicios de Comunicación Personal existe la necesidad de paquetes de bajo costo, de banda ancha, montados en superficie, confiables y amigables con el usuario para Circuitos Integrados Monolíticos de Microondas (MMIC) y otros dispositivos. Las aplicaciones ya están identificadas en 23, 28, 32 y 38 GHz y la industria s"e plantea la producción- dentro de los próximos do.s años. También existen aplicaciones identificadas en 60, '70 GHz y frecuencias más altas. Las aplicaciones se basan en chips MMIC de Arseniuro de Galio. Estos dispositivos IC se han empacado usando paquetes de alto costo, alta confiabilidad y complejos, diseñados para montaje de bajo volumen. Los paquetes existentes son Montados en Superficie pero son predominantemente guiados, y emplean materiales costosos. Se hace un uso extenso de sellos de cristal para metal, estructuras cerámicas de múltiples capas, sustratos "o revestimientos metálicos mecanizados, aleaciones costosas (Cu - Mo, Kovar, CuW y otros) y chapeados de oro relativamente delgados. Los paquetes de la técnica anterior usan para su diseño y construcción una mezcla de muchas de las siguientes estructuras de línea de transmisión, línea en tiras, icrotira, coaxial, seudoaxial, y de guía de onda coplanar. Por lo tanto, lograr el ancho de banda deseado de los paquetes es más el resultado de una adivinanza inteligente que de una estructura diseñada realmente. Se describen ejemplos de esos paquetes en una Patente de los Estados Unidos de Norteamérica para C. Mattei y colaboradores, la Patente de los Estados Unidos de Norteamérica Número 4,276,558 para P. T. Ho y colaboradores, la Patente de los Estados Unidos de Norteamérica Número 5,014,115 Para L. J. Moser y la Patente de los Estados Unidos de Norteamérica Número 5,450,046 para Y. Kosugi y colaboradores. Algunos paquetes de banda ancha real disponibles en la actualidad, de hasta 40 GHz como el modelo Dipac 20001 de Dielectric Laboratories, Inc. ó los modelos SEC-580234 y SEC-580231 de StratEdge son complejos y costosos para construirse. Los paquetes DLI requieren de una cavidad en la tarjeta PC madre y enlaces de alambre o enlaces de cintas del paquete que contiene el IC a la superficie de la tarjeta madre. Como podrán apreciar aquellos expertos en la técnica, los enlaces de alambre son frágiles y necesitan protegerse del ambiente. Adicionalmente la longitud de los enlaces de alambre debe controlarse con precisión para que opere a altas frecuencias. Lo anterior agrega costos al ensamble global. También, los enlaces de alambre convencionalmente ligados y configurados introducen discontinuidades en las distribuciones del campo magnético y configuraciones RF actuales. Esas discontinuidades necesitan "desintonizarse" de los paquetes de técnicas anteriores para eliminar reflejos ó pérdidas de señal que estarían de otro modo dañando el rendimiento del paquete. Los paquetes de StratEdge(R) tienen etiquetas grandes para su instalación o requieren enlaces de alambre desde el paquete a la tarjeta PC madre. De manera adicional, estos paquetes ocupan grandes áreas de la tarjeta PC madre y por lo tanto no son deseables. Debido a los materiales y a la precisión de fabricación que se requiere, los diseños de los paquetes de banda ancha actuales no son convenientes para grandes volúmenes de producción, estandarización, miniaturización y portábilidad mientras se mantienen costos bajos. Otros paquetes de ancho de banda limitada, como los Via/Pack 224Z, 218Z y220A de Microsubstrates Corporation y los de Kyocera Corp., tienen características similares a los paquetes de DLI y los paquetes de StratEdge. Con el cambio de MMIC de aplicaciones de especialidad de alto costo a aplicaciones comerciales más corrientes, los paquetes existentes son muy inadecuados, por razones de costo, dificultad para ensamblaje, y dificultades con respecto a pruebas para el paquete por separado y después de haberes adaptado con el MMIC. Los inconvenientes anteriores deben superarse para alcanzar la creciente demanda por aplicaciones de radio de microondas por bajo costo, tamaño pequeño y portabilidad, como son los PCS y LMDS . Las deficiencias y limitaciones del paquete anterior son eliminadas o grandemente aliviadas por la presente invención.
Sumario de la Invención Las inconveniencias y deficiencias anteriormente discutidas de la técnica anterior son superadas o aliviadas mediante el paquete MMIC de la invención. Es un objetivo de la invención proporcionar un paquete MMIC y una conexión a la tarjeta PC madre eficientes y minimizadores de pérdida. La invención emplea una estructura de puerto de radiofrecuencia de guía de onda coplanar cuyo rendimiento es predecible (a través del Modelado Electromagnético por computadora) y para el que se pueden definir pautas de diseño.
Otro objetivo de la invención es el de proporcionar un paquete de bajo costo, montado en la superficie y confiable para Circuitos de Microondas con una frecuencia de ancho de banda superior limitada esencialmente por la capacidad de los procesos y tecnologías de fabricación disponibles. Es aún otro objetivo de la invención el de proporcionar un paquete de Circuito de Microonda con un formato de arreglo de rejilla esférica o arreglo de rejilla recta (BGA) para facilitar el ensamble de la máquina en un ambiente de fabricación de alto .volumen. Un objetivo final de la invención es proporcionar un paquete de Circuito de microonda que sea pequeño en tamaño y ligero de peso en comparación con los paquetes de las técnicas anteriores. Aquellos expertos en la técnica notarán y entenderán las ventajas y otras características anteriormente discutidas de la presente invención, por la siguiente descripción detallada y los dibujos.
Breve Descripción de los Dibujos En lo que se refiere a los dibujos en donde elementos similares se numeran de la misma manera en las diversas Figuras : La Figura 1 es una vista esquemática dividida en partes de un sustrato de paquete en una tarjeta PC y con un chip MMIC. La Figura 2A es una vista final de una estructura de guía de onda coplanar de la invención que ilustra líneas de campo. La Figura 2B es una vista en perspectiva de la estructura de la Figura 2A. La Figura 2C es una vista esquemática en perspectiva del concepto de la invención sin ningún cambio en la constante dieléctrica entre los materiales. La Figura 3 ilustra una vista en perspectiva de un paquete actual de la invención. La Figura 4 es una vista de sección transversal de la Figura 3 tomada a lo largo de la línea de sección 4-4 : La Figura 5 es una vista en perspectiva de una modalidad preferida de la invención. La Figura 5A es una vista de sección transversal de la Figura 5 tomada a lo largo de la línea de sección 5A-5A. La Figura 5B es una vista de sección transversal de la Figura 5 tomada a lo largo de la línea de sección 5B-5B. La Figura 5C es una vista de sección transversal de la Figura 5 tomada a lo largo de la linea de sección 5C-5C. La Figura 5D es una vista de sección transversal de la Figura 5 tomada a lo largo de la línea de sección 5D-5D. La Figura 5E es una vista superior en planta de la tarjeta PC de la Figura 5.
La Figura 5F es una vista inferior en planta del paquete en la Figura 5. La Figura 5G es una vista superior en planta del paquete en la Figura 5. La Figura 6 es una vista esquemática en perspectiva del concepto de la invención donde las constantes dieléctricas varían entre los materiales. La Figura 7 es una vista en perspectiva de la invención que ilustra una condición donde la constante dieléctrica del paquete es más alta que la tarjeta PC. La Figura 8 es una vista en perspectiva de la invención que ilustra una condición donde la constante dieléctrica del paquete es más baja que la tarjeta PC. La Figura 9 ilustra una modalidad de la invención en donde se hace un hueco al MMIC. La Figura 9A es una sección transversal de la Figura 9 tomada a lo largo de la línea de sección 9A-9A. La Figura 10A ilustra el lado del MMIC de un paquete de la invención. La Figura 10B ilustra el lado de la tarjeta PC de un paquete de la invención. La Figura 10C es una sección transversal de la Figura 10B tomada a lo largo de la línea de sección 10C-10C. La Figura HA es una vista superior de una modalidad alternativa de la invención.
La Figura 11B es una vista inferior de la modalidad de la Figura HA. La Figura 11C es una vista lateral de la Figura HA. La Figura 12 es un plano gráfico de las gráficas de una composición de Sil, S21 contra la frecuencia de un modelo por computadora del paquete ilustrado en las Figuras 11A-11C.
Descripción Detallada de la Modalidad Preferida La presente invención está dirigida a conectar un MMIC a una tarjeta PC madre de un modo que sea eléctricamente transparente a señales de microonda transmitidas entre los mismos. Para lograr la transparencia eléctrica se requiere hacer corresponder la impedancia del recorrido de la transmisión en la tarjeta madre, a través de las conexiones de Entrada/Salida entre la tarjeta madre y el sustrato del paquete, a través del sustrato mismo, a la superficie donde el MMIC está instalado y a través de la conexión (por ejemplo un enlace de alambre, un chip de vuelo) al MMIC. El lograr la transparencia eléctrica, y por lo tanto los objetivos de la invención, se consigue a través de la provisión de una configuración de guía de onda coplanar que está correspondida en impedancia a través de todas las áreas de transición. Las áreas de transición que se describen están ilustradas esquemáticamente en la Figura 1 en donde 10 indica la tarjeta madre, 12 indica la primer área de transición, 14 indica el sustrato del paquete, 16 la segunda área de transición (a través del paquete 14) , 18 indica la tercer área de transición y 20 indica el MMIC (Circuito Integrado Monolítico de Microonda) . En lo que se refiere a las Figuras 2A, 2B ,y 2C, se ilustra una guía de onda coplanar plana. La ilustración de la Figura 2B es como ésta se relaciona con los paquetes de la invención. En la Figura 2B, el trazo central 30 es el conductor de señal mientras que la metalización 36, 38 a cada lado del mismo es el plano de tierra. El conductor de señal 30 se separa de los conductores de plano de tierra 36 y 38 para controlar la inductancia y capacitancia del circuito. El controlar esos parámetros mediante controlar la separación entre los conductores es uno de los factores a considerar para controlar la impedancia del circuito que • es, por supuesto, la última meta con el objeto de proporcionar caminos de impedancia de correspondencia desde el MMIC a la tarjeta PC madre y de regreso. Las corrientes de radio frecuencia en los conductores respectivos (señal y tierra) fluyen en regiones estrechas adyacentes a los espaciamientos 44, 46. Las regiones se identifican por los numerales 32, 34 para el conductor de señal 30 y por 40 y 42 para sus respectivos conductores planos de tierra 36 y 38. Dentro de los espaciamientos 44, 4*6 se muestra una configuración de campo eléctrico espacial por las flechas 50 y 52. Los espaciamientos 44,, 46 son esencialmente solo brechas en la metalización que exponen el material dieléctrico. Esto provoca capacitancia e inductancia y modifica el campo eléctrico creado entre los conductores 30, 36 y 30, 38 al ir pasando a través de los mismos. En lo que se refiere a la Figura 2C, se aplica el concepto de guía de onda coplanar plana a una construcción de múltiples niveles. Las construcciones de múltiples niveles son típicas para los paquetes MMIC debido a la necesidad de tarjetas PC 10, un paquete 14 y el MMIC 20. En la industria estos componentes los construyen diferentes fabricantes o unidades. Por lo tanto, el MMIC no está simplemente .conectado directamente a la tarjeta PC madre. Existen muchas transiciones (ilustradas en las Figuras 1 y 2) y diferentes propiedades de los materiales con los cuales luchar y las dimensiones de sección transversal se vuelven críticas y complejas con el objeto de mantener la correspondencia de impedancia. La Figura 2C ilustra en términos generales y esquemáticamente el concepto de la invención sin ningún cambio en la constante dieléctrica entre los materiales. La-6 transiciones 1 y 2 se muestran como se idelizan, capas de material conductivo eléctricamente de espesor cerow Esto es particularmente difícil de realizar en la práctica, ya que la transición 1 está entre la tarjeta PC madre y el sustrato del paquete y la transición 2 se presentaría dentro del sustrato del paquete. La estructura de conductor de transición 1 está proyectada para puentear la brecha (ocupada por aire) entre la tarjeta PC madre y el sustrato del paquete y por lo tanto requiere de fuerza física considerable. Las Figuras 3 y 4 ilustran una modalidad actual de la invención donde las capas delgadas del material conductor se reemplazan por fragmentos adaptadores conductivos ancho y delgado para la transición 1 y por ranuras anchas y estrechas en el sustrato del paquete rellenas con un material eléctricamente conductivo. Esta construcción es muy cercana a la ideal y es una construcción preferida. Las Figuras 3 y 4 ilustran dónde las constantes dieléctricas del paquete 60 y la tarjeta madre 10 son iguales y las dos transiciones de la guía de onda son muy cercanas a la ideal . Es importante notar que uno de los factores en la Figura 3 que hace la transición ideal son los fragmentos adaptadores 72 y las ranuras rellenas conductivamente 70 qu corresponden al ancho de los conductores con los que hacen contacto (30, 36, 38 en la tarjeta madre; 80 76, , 78 en la cara inferior del paquete; y 90, 86, 88 en la superficie superior del sustrato del paquete 60) . Donde las transiciones son cercanas al ideal la longitud de, por ejemplo, el conductor de señal 90 pueden ser muy cortas. Sin la 1 construcción ideal, deben mantenerse ciertas longitudes ?l para restablecer y estabilizar la configuración del campo eléctrico de onda coplanar. La falta de , variación en la constante dieléctrica en esta figura permite el uso de estructuras de guía de onda coplanar rectas. El dibujo de la Figura 3 también ilustra enlaces de alambre 100 que tienen una forma decididamente menos arqueada que los enlaces de alambre convencionales. Esto reduce además la distorsión de la configuración del campo eléctrico. En una modalidad alternativa, que se discute más a continuación (Figura 9) , el chip 20 puede colocarse deseablemente en un hueco de preferencia tan alto como el chip. Esto hace que la superficie superior del chip se nivele con la superficie superior del sustrato. Los enlaces de alambre que puentean el chip a la superficie superior del sustrato 60, entonces, pueden virtualmente enderezarse, reduciendo inductancias . En otra modalidad preferida (Figuras 5-5G) los fragmentos adaptadores 72 se sustituyen por bolas o protuberancias. Las bolas (o protuberancias) y ranuras son una partida de la estructura ideal de la Figura 2C, estas introducen una ligera discontinuidad en la configuración espacial del campo eléctrico (y magnético), por ejemplo, un ligera desparejamiento de la impedancia. La discontinuación se compensa mediante extender el conductor central 30, al emerger este de la bola de señal y la ranura de señal, por una longitud pequeña de preferiblemente menos de 1/4 de la longitud de onda de la mayor frecuencia a transmitirse. La característica se etiqueta como ?l en la Figura 5. Es un hecho bien conocido que en cualquier línea de transmisión o estructura de guía de onda que propague un modo TEM (ElectroMagnético Transversal) en la dirección z, la impedancia característica se puede describir mediante la siguiente ecuación: donde F(x,y) es una función escalar de las coordenadas transversales que dependen de la geometría de sección transversal de la guía de onda, y µ y e son la permeabilidad magnética y la permisividad dieléctrica, respectivamente del medio de propagación. En prácticamente todos los casos, µ=µo, la permeabilidad magnética del espacio libre. Por lo tanto, la impedancia característica de la guía 4de onda varía inversamente proporcional a la raíz cuadrada de la constante dieléctrica del medio de propagación. Para corresponder la impedancia de dos secciones de la guía de onda construida en materiales de diferentes constantes dieléctricas, las dimensiones de la sección transversal necesitan ajustarse por un factor de escala igual a la raíz cuadrada de la razón de las constantes dieléctricas. Así, si el sustrato del paquete es alúmina, con una constante dieléctrica de cerca de 9 y la tarjeta PC madre está hecha de un material PTFE, con una constante dieléctrica de cerca de 3, entonces la geometría de la sección transversal de la guía de onda de la tarjeta PC madre será 1.732 (la raíz cuadrada de 3) veces más larga que aquella del sustrato del paquete. El dibujo de la Figura 5 también ilustra enlaces de alambre 100 que tienen decididamente una forma menos arqueada que los enlaces de alambre convencionales. Esto además reduce la distorsión de la configuración del campo eléctrico. En une modalidad alternativa, que se discute más a continuación (Figuras 9 y 9A) , el chip 20 puede colocarse deseablemente en un hueco de preferencia tan alto como el chip. Esto hace que la superficie superior del chip se nivele con la superficie superior del sustrato. Los enlaces de alambre que puentean el chip a la superficie superior del sustrato 60 pueden ser, entonces, virtualmente rectos, reduciendo la inductancia. En lo que se refiere a la modalidad de las Figuras 5, y 5A-G, se ilustra otra modalidad del puerto de radiofrecuencia de la invención. Preferiblemente el sustrato del paquete 60 se construye de un material totalmente de alúmina altamente sinterizada (cerca del 99.6%). Las ranuras 70 preferiblemente se perforan en la alúmina sinterizada con un dióxido de carbono ó un láser YAG. Las ranuras se rellenan con un material compuesto conductivo como lo es el tungsteno de cobre por medios conocidos al oficio. Es importante hacer corresponder el coeficiente de expansión térmica del sustrato con aquél del material que rellena las ranuras, para conservar un sello hermético entre los dos materiales y así prevenir el ingreso al paquete a elementos extraños del ambiente. Las estructuras de guía de onda coplanar se crean al metalizar el sustrato del paquete por medio del vapor depositado o películas delgadas chisporroteadas de metales, como el Titanio o Níquel u otra combinación apropiada de metales, de manera que habrá una buena adhesión al sustrato del paquete y una buena conductividad eléctrica. Los patrones del circuito son creados por un proceso de grabado de fotorresistencia bien conocido o por enmascaramiento físico y la deposición de vapor de metal. Los patrones de circuito de preferencia se cubren con una capa delgada de oro para proporcionar una alta conductividad eléctrica para las señales de microondas que es conducente a disminuir a pérdida de poder. Las estructuras también se pueden crear mediante la impresión de pantalla y disparando una película delgada de pastas o tintas conductivas. Las conexiones de la guía de onda coplanar desde el inferior de la superficie del paquete a aquellas de la tarjeta madre se hacen mediante bolas o protuberancias conductivas unidas a la tarjeta madre por soldadura o un material conductivo eléctricamente apropiado. Las bolas mismas se adjuntan a la estructura de guía de onda inferior del paquete por medios de soldar o una soldadura usando un material que tenga un punto de ebullición más alto que aquel de la soldadura usada para conectar las bolas a la tarjeta madre . La tarjeta madre misma está hecha de alúmina, compuestos de Teflón u otros materiales aislantes con una tangente de pérdida en la vecindad de 0.0004 dentro del ancho de banda de frecuencia del paquete. Las Figuras 5 a 5G ilustran detalles de la construcción de una modalidad preferida del paquete de la invención como sigue: la Figura 5 muestra el plano de tierra 38, 36 de la guía de onda coplanar en la tarjeta PC madre 10 con una abertura 130 que se extiende más allá del final del conductor de señal 30. No hay plano de tierra de la tarjeta madre debajo de las estructuras de guía de onda coplanar del paquete. Esta característica elimina la presencia de impedancias parásitas con las estructuras del paquete, que serían introducidas por la presencia de ese plano de tierra.
La Figura 6 ilustra esquemáticamente cómo se compensa el circuito de guía de onda coplanar de la invención por los cambios en la constante dieléctrica de los materiales en cada capa del paquete y hacia la tarjeta PC madre. Para propósitos de simplificar la enseñanza proporcionada .por la Figura, se ha reemplazado por medio de cualquier tipo por metalización simplemente extendiéndose sobre las diferentes capas de la invención. Entonces la Figura se ha adaptado para ilustrar un cambio en el ancho de banda del conductor de señal 30 y los huecos 44 y 46 para compensarse para una constante dieléctrica diferente en el material del primer nivel 60 y el segundo nivel 62. Mediante expandir el conductor de señal 30 y los huecos 44 y 46 para un material que tiene una constante dieléctrica más baja, la impedancia en general permanece correspondida a través de las transiciones. La Figura 7 muestra una estructura de guía de onda coplanar en la tarjeta madre en la que el ancho del conductor central 30 y los espacios entre ese conductor central 30 y los conductores de tierra 36, 38 son más largos que las características correspondientes en la estructura de guía de onda inferior del paquete. La construcción particular evita cambio de impedancia cuando la constante dieléctrica de la tarjeta madre es menor que aquella del material del sustrato del paquete. Típicamente, los compuestos de Teflón tienen una constante dieléctrica de 2.2 a 4, mientras que aquella del alúmina esta entre 9 y 10. Es un hecho bien conocido en la Ingeniería de Microondas que la impedancia característica de una línea de transmisión (o guía de onda) operando en el modp TEM es inversamente proporcional a la raíz cuadrada de la constante dieléctrica del medio de propagación. Consecuentemente, con el objeto de mantener la misma impedancia característica en el sustrato del paquete como en la tarjeta madre, se necesitan alargar las dimensiones de la sección transversal de la guía de onda coplanar en la tarjeta madre, como se muestra en la Figura 7. Lo opuesto se cumple cuando la constante dieléctrica del sustrato del paquete es más pequeña que aquella del material de la tarjeta madre, como se ilustra en la Figura 8. En adición, se necesita proporcionar cierta longitud de guía de onda para restablecer el modo de propagación TEM antes de insertar otra transición en la trayectoria de señal. Esto también se muestra en la Figura 5 y se identifica como ?l . La longitud de ?l será menor que 1/4 de la longitud de onda de la frecuencia de propagación más alta en el conductor. La Figura 9 ilustra una modalidad de la invención en donde la construcción de guía de onda coplanar se emplea como arriba pero la inductancia del paquete además ha sido disminuida mediante ahuecar el chip 20 en el hueco 110. Mediante tal ahuecamiento los enlaces de alambre 100 son virtualmente rectos. Esto se ilustra en la Figura 9A. El paquete tiene el beneficio adicional de ser más corto en su dimensión vertical. En otra modalidad específica de la invención, se ilustra en las Figuras 10A-C, un paquete con tres puertos de radiofrecuencia y tres puertos DC. La Figura 10A ilustra el lado MMIC del paquete y la Figura 10B ilustra la tarjeta PC del lado del paquete. El trazo del espaciamiento de las bolas o protuberancias y ?l también están todas diseñadas para evitar la descorrespondenci.a de la impedancia. Las siguientes son pautas para diseñar paquetes de conformidad con la presente invención: El tamaño en general del paquete se determina por 1 número de puertos de radiofrecuencia y DC, el tamaño de los MMIC(s) que se montaran en el paquete y cualquier área adicional de superficie del paquete necesaria para otros componentes (discretas o integradas, como los capacitores, resistencias, inductores) . La impedancia característica del puerto de radio frecuencia del paquete comúnmente usada en la industria es de 50 ohms. Se pueden utilizar, sin embargo, otros valores. Preferiblemente el material de sustrato es de cerca de 99.6% (ó más) de alúmina. Los- requerimientos son de 'fuerza mecánica y térmica, propiedades aislantes de electricidad y pérdidas dieléctricas bajas. En vista de la impedancia característica deseada, se necesita hacer un intercambio entre las capacidades de fabricación en lo que se refiere al ancho mínimo de las ranuras, la resolución del patrón del circuito (ancho de línea y brechas) , el diámetro mínimo de bolas/protuberancias que se pueden producir en la práctica contra las dimensiones de la sección transversal de la guía de onda coplanar. El espesor del sustrato del paquete se define por una intercambio entre la fuerza mecánica y el costo. Generalmente se prefiere minimizar el espesor del sustrato y generalmente es menos costoso producir los paquetes en un formato de panel (por ejemplo sustratos de 2" x 2"), pero las probabilidades de pérdidas debido a la rotura delgada del sustrato se incrementan cuando el sustrato se hace delgado. Asi, el beneficio de alcanzado por el procesamiento del panel puede negarse por las pérdidas debidas a la rotura. Una vez que se ha definido la geometría de sección transversal del puerto de radio frecuencia (ancho del conductor de señal y el ancho de los espaciamientos a los conductores de tierra) , se incorporan otros parámetros como sigue: el ancho de las ranuras para conectar los lado-s superiores e inferiores del paquete en los conductores de tierra y señal de las estructuras de guía de onda del mismo, otras bolas a tierra para influenciar el DC bolas de dirección térmica. Se asume que las estructuras conductivas tienen una conductividad eléctrica infinita y no se asumen pérdidas por radiación. Entonces, la estructura anterior está modelada FEM con, por ejemplo, el paquete de programa SONETT u otro programa de modelaje Electromagnético de 3-D disponible comercialmente. Se obtiene una frecuencia de los parámetros Sil, S21. Como se mencionó anteriormente, generalmente habrán depresiones y puntas en las gráficas Sil y S21 que frecuentemente se extienden más allá de los límites aceptables, debido a resonancias espúreas. Con el objeto de remover las depresiones y puntas se deben hacer cambios y calibraciones en las direcciones de las bolas, ranuras y otros elementos estructurales hasta que se obtenga una gráfica satisfactoria de Sil y S21. Se ha encontrado que hay una correlación cercana entre el rendimiento predicho por el modelo y el rendimiento actual probado con un Analizador de Red, adaptado con un aparato de prueba diseñado apropiadamente. Cuando el paquete actual, cuando se prueba, exhibe un desempeño insatisfactorio debido a pérdida por radiación, imperfecciones de fabricación, etc., se hacen más ajustes. No se puede sobreenfatizar que para lograr un diseño de paquete exitoso, es mucho más efectivo optimizar el diseño por un modelado FEM extensivo por computadora antes de que se construyan y prueben cualquier prototipo físico. Las Figuras HA, 11B y 11C muestran un diseño operacional del paquete actual que tiene una banda de rendimiento de frecuencia desde DC hasta 45Ghz. Las dimensiones de la sección transversal de la estructura de guía de onda coplanar se escogieron para producir una impedancia característica de 50 Ohms. Esos se trajeron mediante un intercambio cuidadoso entre el material del sustrato (99.6% alúmina), el espesor del sustrato, mantenido tan alto como sea posible para permitir la fabricación en un formato de panel de 2" x 2" con una rotura mínima, la capacidad de perforación del láser presente (0.004" de ancho de las ranuras) y la capacidad de manipulación del tamaño de bola (0.015" en diámetro). Esos parámetros y otros como el espesor de la capa conductora, y el grupo de bolas para la administración térmica donde se entre en el modelo de elemento finito y optimizado para remover los picos y depresiones en las gráficas Sil (pérdida de regreso) y S21 (pérdida de inserción) contra la frecuencia. Los valores aceptados comúnmente para los parámetros son: Sil = -1.0 dB máximo (en valor absoluto), S21 = -15.0 dB mínimo (en valor absoluto) sobre el ancho de banda entera del paquete. Se logró la optimización a través de un modelamiento Electromagnético FEA por computadora extensivo y consumidor de tiempo, usando SONETT, un paquete de programa de modelado EM disponible comercialmente. La Figura 12 muestra una gráfica de Sil, S21 contra la frecuencia del paquete modelado de la Figura 11. La frecuencia superior límite del rendimiento del paquete se puede maximizar al aproximarse la estructura de guía d onda coplanar mediante la estructura física. Claramente eso depende de las propiedades de los materiales y las capacidades de producción disponibles, por ejemplo, fuerza del sustrato para el espesor inferior, capacidad de perforación del sustrato para ranuras más estrechas, reemplazar las protuberancias redondas con matrices estrechas y anchas y cualquier otra característica que aproxime en propiedades del material y geometría la estructura física a la estructura ideal. Mientras que se han mostrado y descrito las modalidades preferidas, pueden hacerse muchas modificaciones y sustituciones a ello sin apartarse del espíritu y el ámbito de la invención. De conformidad con lo anterior, se entiende que la presente invención se ha descrito por medio de ilustración y no por limitación.

Claims (20)

REIVINDICACIONES
1. Un paquete de circuito que comprende: un circuito integrado monolítico de microonda. un sustrato en comunicación eléctrica con ese circuito, y una metalización modelada sobre al menos una superficie mayor de ese sustrato, modelando dicha metalización como una guía de onda coplanar.
2. Un paquete de circuito como se reivindica en la reivindicación 1 en donde ese paquete además comprende: al menos un conductor a través de las extensiones de la estructura través de ese sustrato para conectar eléctricamente dicha metalización de al menos una superficie mayor a la metalización a la otra superficie mayor de ese sustrato.
3. Un paquete de circuito como se reivindica en la reivindicación 2 en donde esas metalizaciones comprenden un plano de tierra y trazos de señal en donde una longitud de cada trazo de señal, una brecha no metalizada entre esos trazos de señal y ese plano de tierra y el ancho de cada trazo de señal se ajusta de acuerdo a la constante dieléctrica del sustrato del paquete y a al menos una transición.
4. Un paquete de circuito como se reivindica en la reivindicación 1 en donde ese sustrato es cerámica.
5. Un paquete de circuito como se reivindica en la reivindicación 4 en donde se le prende fuego a dicha cerámica previo a la instalación de las estructuras eléctricamente conductoras en ese sustrato.
6. Un paquete de circuito como se reivindica en la reivindicación 1 en donde ese sustrato incluye al menos una ranura rellena conductivamente.
7. Un paquete de circuito como se reivindica en la reivindicación 1 en donde ese sustrato se puede conectar eléctricamente a una tarjeta PC con al menos un fragmento adaptador conductivo.
8. Un paquete de circuito como se reivindica en la reivindicación 6 en donde dicha al menos una ranura es una pluralidad de ranuras.
9. Un paquete de circuito como se reivindica en la reivindicación 7 en donde ese al menos un fragmento adaptador es una pluralidad de fragmentos adaptadores. •
10. Un paquete de circuito como se reivindica en la reivindicación 3 en donde dicha brecha y ese trazo de señal son más anchos cuando ese contacto dieléctrico es menor.
11. Un paquete de circuito como se reivindica en la reivindicación 3 en donde dicha brecha y ese trazo de señal son más estrechos cuando ese contacto dieléctrico es mas grande .
12. Un paquete de circuito como se reivindica en la reivindicación 1 en donde ese chip está electrónicamente conectado a ese sustrato por enlaces de alambre, evitando arquear esas bandas de alambre para reducir la impedancia.
13. Un paquete de circuito como se reivindica en la reivindicación 1 en donde ese sustrato además incluye al menos un hueco para al menos un MMIC, siendo ese único hueco de una dimensión para envolver sustancialmente ese único MMIC.
14. Un método para hacer un paquete de circuito que comprende : prenderle fuego a un material de sustrato, crear las características directas en ese 'sustrato, rellenar esas características con material conductor. metalizar ese sustrato en un patrón seleccionado, definiendo ese patrón una guía de onda coplanar. adjuntar eléctricamente ese chip a ese sustrato, imprimir los conectores de tarjeta en ese sustrato.
15. Un método para hacer un paquete de circuito como se reivindica en la reivindicación 14 en donde esas características directas son ranuras que tienen dimensiones sustancialmente iguales a los trazos de metalización en ese sustrato.
16. Un método para hacer un paquete de circuito como se reivindica en la reivindicación 14 en donde esos conectores de tarjeta son fragmentos adaptadores.
17. Un método para hacer un paquete de circuito como se reivindica en la reivindicación 14 en donde esos conectores de tarjeta son bolas.
18. Un método para hacer un paquete de circuito como se reivindica en la reivindicación 14 en donde esos conectores de tarjeta son protuberancias.
19. Un paquete de circuito como se reivindica en la reivindicación 1 en donde ese sustrato se puede conectar eléctricamente a una tarjeta PC con al menos una bola conductora .
20. Un paquete de circuito como se reivindica en la reivindicación 1 en donde ese sustrato se puede conectar eléctricamente a una tarjeta PC con al menos una protuberancia conductora.
MXPA00011577A 1998-05-26 1999-05-13 Estructura de puerto de radiofrecuencia de banda ancha que utiliza una guia de onda coplanar y entrada/salida de bga. MXPA00011577A (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/084,564 US6215377B1 (en) 1998-05-26 1998-05-26 Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
PCT/US1999/010437 WO1999062135A1 (en) 1998-05-26 1999-05-13 Wideband rf port structure using coplanar waveguide and bga i/o

Publications (1)

Publication Number Publication Date
MXPA00011577A true MXPA00011577A (es) 2002-10-17

Family

ID=22185768

Family Applications (1)

Application Number Title Priority Date Filing Date
MXPA00011577A MXPA00011577A (es) 1998-05-26 1999-05-13 Estructura de puerto de radiofrecuencia de banda ancha que utiliza una guia de onda coplanar y entrada/salida de bga.

Country Status (7)

Country Link
US (1) US6215377B1 (es)
EP (1) EP1082777A4 (es)
JP (1) JP2002517099A (es)
CN (1) CN1328709A (es)
CA (1) CA2333403A1 (es)
MX (1) MXPA00011577A (es)
WO (1) WO1999062135A1 (es)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068906A (ja) * 1999-08-27 2001-03-16 Matsushita Electric Ind Co Ltd 高周波装置
JP3346752B2 (ja) * 1999-11-15 2002-11-18 日本電気株式会社 高周波パッケージ
JP2001189609A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp マイクロストリップ線路接続体
US6529105B1 (en) * 2000-01-31 2003-03-04 Thomson-Cfs Process and device for bonding two millimeter elements
TW452953B (en) * 2000-05-22 2001-09-01 Via Tech Inc BGA chip package capable of decreasing its impedance when operating at high frequency
US6570466B1 (en) * 2000-09-01 2003-05-27 Tyco Electronics Logistics Ag Ultra broadband traveling wave divider/combiner
JP3487283B2 (ja) * 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US6727777B2 (en) 2001-04-16 2004-04-27 Vitesse Semiconductor Corporation Apparatus and method for angled coaxial to planar structure broadband transition
US6812805B2 (en) * 2001-08-16 2004-11-02 Multiplex, Inc. Differential transmission line for high bandwidth signals
US6514783B1 (en) * 2001-09-17 2003-02-04 Applied Micro Circuits Corporation Method for determining a layout for a flip-chip transition interface structure
JP3973402B2 (ja) 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
WO2003049149A2 (en) * 2001-11-30 2003-06-12 Vitesse Semiconductor Corporation Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
US6891266B2 (en) 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
US6788171B2 (en) * 2002-03-05 2004-09-07 Xytrans, Inc. Millimeter wave (MMW) radio frequency transceiver module and method of forming same
US6870273B2 (en) * 2002-04-29 2005-03-22 Pmc-Sierra, Inc. High speed I/O pad and pad/cell interconnection for flip chips
US6731189B2 (en) * 2002-06-27 2004-05-04 Raytheon Company Multilayer stripline radio frequency circuits and interconnection methods
EP1520320B1 (de) 2002-07-02 2012-09-26 Robert Bosch Gmbh Elektrisches bauelement, insbesondere mikroelektrisches oder mikroelektromechanisches hochfrequenzbauelement
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
US6933596B2 (en) * 2003-07-01 2005-08-23 Northrop Grumman Corporation Ultra wideband BGA
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
US7348597B1 (en) * 2005-03-14 2008-03-25 Xilinx, Inc. Apparatus for performing high frequency electronic package testing
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US20070251719A1 (en) * 2006-04-27 2007-11-01 Rick Sturdivant Selective, hermetically sealed microwave package apparatus and methods
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US8093983B2 (en) * 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US8427844B2 (en) 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US7557431B2 (en) * 2007-01-18 2009-07-07 Miteq, Inc. Microwave surface mount hermetically sealed package and method of forming the same
JP4777295B2 (ja) * 2007-04-27 2011-09-21 株式会社豊田中央研究所 半導体チップ実装基板
KR100870134B1 (ko) * 2007-10-05 2008-11-24 한국전자통신연구원 초고주파 단일 집적회로용 초광대역 밀봉 표면 실장 패키지
US20110048796A1 (en) * 2008-01-30 2011-03-03 Kyocera Corporation Connector, Package Using the Same and Electronic Device
US8188814B2 (en) * 2008-02-15 2012-05-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation dual capacitor communication system
US7741935B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation semiconductor capacitor digital communication device and corresponding package
US7741896B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage drive circuit employing capacitive signal coupling and associated devices and methods
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
FR2938982B1 (fr) * 2008-11-25 2012-01-13 Thales Sa Reseau d'elements rayonnant, et antenne comportant un tel reseau.
KR101574571B1 (ko) * 2009-10-07 2015-12-07 삼성전자주식회사 다중 대역을 가지는 차폐형 안테나 장치
US8633858B2 (en) * 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
EP2387295A1 (en) 2010-05-10 2011-11-16 Dialog Semiconductor B.V. IC-Package with integrated impedance matching and harmonic suppression
CN102544666B (zh) * 2010-10-21 2016-06-15 朗美通运营有限责任公司 宽带非共面馈通
US9502382B2 (en) * 2011-09-26 2016-11-22 Regents Of The University Of Minnesota Coplaner waveguide transition
CN104054218A (zh) * 2012-01-19 2014-09-17 华硕科技（苏州）有限公司 连接器与使用其的电子系统
US9048232B2 (en) * 2012-04-30 2015-06-02 Dialog Semiconductor B.V. Package with integrated pre-match circuit and harmonic suppression
JP5902825B2 (ja) * 2012-10-29 2016-04-13 京セラ株式会社 素子収納用パッケージおよび実装構造体
US9136574B2 (en) * 2013-06-10 2015-09-15 Qualcomm Incorporated Compact 3-D coplanar transmission lines
JP2015065553A (ja) * 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
USD760230S1 (en) * 2014-09-16 2016-06-28 Daishinku Corporation Piezoelectric vibration device
CN107548225A (zh) * 2017-07-20 2018-01-05 郑州云海信息技术有限公司 一种印刷电路板
CN108279332B (zh) * 2017-12-18 2023-06-06 河南师范大学 基于微流通道的流体介电常数微波测量装置
US10854940B2 (en) * 2018-02-06 2020-12-01 GM Global Technology Operations LLC Window assembly having a coplanar waveguide to coplanar waveguide coupler for radio frequency devices
CN109449552B (zh) * 2018-12-18 2024-05-07 本源量子计算科技（合肥）股份有限公司 一种直流信号与微波信号合成装置
CN112563230A (zh) * 2020-11-20 2021-03-26 扬州船用电子仪器研究所(中国船舶重工集团公司第七二三研究所) 一种具有高频互联功能的bga陶瓷封装结构
CN115173010A (zh) * 2022-05-25 2022-10-11 北京无线电测量研究所 一种微波传输装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
JPH03262302A (ja) * 1990-03-13 1991-11-22 Toshiba Corp 高周波用基板
JPH0637202A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp マイクロ波ｉｃ用パッケージ
US5424693A (en) * 1993-01-13 1995-06-13 Industrial Technology Research Institute Surface mountable microwave IC package
JPH10501102A (ja) * 1995-03-02 1998-01-27 サーキット コンポーネンツ インコーポレーテッド Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ

Also Published As

Publication number Publication date
EP1082777A1 (en) 2001-03-14
JP2002517099A (ja) 2002-06-11
EP1082777A4 (en) 2002-09-04
CA2333403A1 (en) 1999-12-02
WO1999062135A1 (en) 1999-12-02
US6215377B1 (en) 2001-04-10
CN1328709A (zh) 2001-12-26

Similar Documents

Publication Publication Date Title
MXPA00011577A (es) Estructura de puerto de radiofrecuencia de banda ancha que utiliza una guia de onda coplanar y entrada/salida de bga.
US6057600A (en) Structure for mounting a high-frequency package
CN102696145B (zh) 微带线和矩形波导间的微波转换设备
US4641140A (en) Miniaturized microwave transmission link
US5424693A (en) Surface mountable microwave IC package
US5465008A (en) Ceramic microelectronics package
US5952709A (en) High-frequency semiconductor device and mounted structure thereof
US6803252B2 (en) Single and multiple layer packaging of high-speed/high-density ICs
DE19903342B4 (de) Multi-Chipmodul-Gehäuse für Mikrowellenanwendungen mit Hochfrequenz-Anschlußstift-Gitteranordnung
US20050285234A1 (en) High-frequency circuit
US20030150641A1 (en) Multilayer package for a semiconductor device
CN106028641B (zh) 基于高频传输的ltcc与pcb间垂直互联结构与方法
US7348865B2 (en) Impedance-matching coupler
EP1081989B1 (en) High frequency wiring board and its connecting structure
US6466101B2 (en) Microstrip line-waveguide converter structure, integrated circuit package for high frequency signals provided with this converter structure, and manufacturing method therefor
US20030095014A1 (en) Connection package for high-speed integrated circuit
KR20050122242A (ko) 저 프로파일 세라믹 ｒｆ 필터
EP0718905A1 (en) Surface mountable microwave IC package
JP2008125038A (ja) 高周波用基板構造及び高周波用パッケージ
JPH1174701A (ja) 誘電体導波管線路の接続構造
JP3619396B2 (ja) 高周波用配線基板および接続構造
CN113302707B (zh) 高频螺旋端接器
Rius et al. Theoretical and experimental study of various types of compensated dielectric bridges for millimeter-wave coplanar applications
Patrovsky et al. 94-GHz broadband transition from coplanar waveguide to substrate integrated image guide (SIIG)
JPH10178306A (ja) 高周波用半導体装置