JP2002251000A - 位相シフトマスクの製造方法、位相シフトマスク、位相シフトマスクブランクス及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 短波長の光源に対して良好な透明性及び位相
差を有する位相シフトパターンを精度良く形成する。 【解決手段】 透明基板１上に第１の遮光膜としてのＡ
ｌ膜１１を形成し、このＡｌ膜１１をドライエッチング
してＡｌパターン１２を形成する。そして、Ａｌパター
ン１２を酸素プラズマアッシング処理により酸化してＡ
ｌ_２Ｏ_３パターン１３を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、半導体製造工程の
１つであるリソグラフィー工程に係り、特にリソグラフ
ィー工程で用いられる位相シフトマスクの製造方法に関
する。

【０００２】

【従来の技術】半導体デバイスは、スケーリング則に基
づく微細化によって高速化並びに低消費電力化が進んで
いる。そして、これに伴って半導体デバイスの製造工程
の１つであるリソグラフィー工程も微細化への対応が進
んでいる。

【０００３】ここで、上記リソグラフィー工程は、次の
２つに大きく分けられる。１つは、デバイスパターン形
成のための原版であるマスクを作製する工程である。ま
た、もう１つは、ステッパー又はスキャナーと呼ばれる
透過光学系を有する露光装置によって、上記マスクに描
画されたパターンを、半導体基板（例えば、シリコンウ
ェハ等）上の感光材料（例えば、フォトレジスト）へ転
写する工程である。

【０００４】従来までは所望のデザインルールに対応す
るため、すなわち露光パターンの解像度を高めるため
に、上記露光装置において露光波長の短波長化や、投影
レンズの高Ｎ.Ａ.化が進められてきた。

【０００５】上記露光パターンの解像度Ｒを表すものと
して、下記のレイリーの式（１）が一般に知られてい
る。 Ｒ＝Ｋ×（λ／Ｎ.Ａ.）…（１） ここで、上式（１）において、λは露光波長、Ｎ.Ａ.(N
umerical Aperture)はレンズ開口数、Ｋは定数である。
この式（１）から分かるように、解像度Ｒを向上させる
ため（すなわち、Ｒの値を小さくする）には、露光波長
λを小さくし、レンズ開口数Ｎ.Ａ.を大きくすればよ
い。但し、レンズ開口数Ｎ.Ａ.を大きくすると、フォー
カスマージン（Depth Of Focus：ＤＯＦ）を低減するこ
とになるため、露光波長λの短波長化が主に進められて
きていた。

【０００６】しかし、昨今の急速なパターンの微細化に
伴い、露光波長の短波長化だけでは限界に達しつつあっ
た。詳細には、近年、露光装置の光源として、露光波長
λが２４８ｎｍであるＫｒＦエキシマレーザや、露光波
長λが１９３ｎｍであるＡｒＦエキシマレーザが使用さ
れている。しかし、これらの波長域で透明性を有する材
料の選択が困難であった。すなわち、レンズやマスク基
板等の製造に必須である露光波長に対して透明な材料の
選択が困難であった。これにより、短波長の光源を用い
ても、高解像度が実現できないという問題があった。

【０００７】この問題を解決するため、位相シフトマス
クがリソグラフィー工程で導入されている。これは従来
までＣｒ膜等の露光波長に対して遮光性を有する材料で
マスクパターン形成を行っていたものを、露光波長に対
して若干の透過率を有し、かつ当該露光波長に対し１８
０度の位相差を有する材料によりマスクパターン形成を
行うものである。これにより、パターンエッジ近傍で生
じる回折によるコントラスト劣化という問題が解決さ
れ、解像度が、露光波長λの半分程度にまで向上する。

【０００８】次に、従来の位相シフトマスクの製造方法
について説明する。図４は、従来の位相シフトマスクの
製造方法を説明するための断面図である。先ず、図４
（ａ）に示すように、透明基板１０１上に位相シフト膜
１１１を形成する。ここで、透明基板１０１は、例えば
石英（ＳｉＯ_２）基板である。また、位相シフト膜１１
１の材料は、透明基板（マスク基板）１０１やレンズの
材料と同様に露光波長に対して透明性を有する材料であ
り、ＳｉＯ_２或いはそれに近い材料が用いられている。

【０００９】次に、位相シフト膜１１１上にＣｒ膜１２
１を形成する。さらに、Ｃｒ膜１２１上にレジスト膜１
３１を形成する。

【００１０】そして、図４（ｂ）に示すように、レジス
ト膜１３１上に露光装置を用いてパターンを描画して現
像処理することにより、レジストパターン１３２を形成
する。

【００１１】次に、図４（ｃ）に示すように、レジスト
パターン１３２をマスクとしてＣｒ膜１２１をドライエ
ッチングすることにより、Ｃｒ膜パターン１２２を形成
する。

【００１２】さらに、図４（ｄ）に示すように、Ｃｒ膜
パターン１２２をマスクとして位相シフト膜１１１をド
ライエッチングすることにより、位相シフトパターン１
１２を形成する。ここで、マスク倍率の低下（５倍マス
クから４倍マスクへ）及びマスクパターン転写時の光学
像劣化を防止するための近接効果補正の要求によって、
マスク基板上の最小線幅として２００ｎｍ程度が要求さ
れている。そして、この最小線幅を実現するために、ウ
ェットエッチングではなくドライエッチングにより位相
シフトパターン１１２を形成している。

【００１３】最後に、図４（ｅ）に示すように、レジス
トパターン１３２とＣｒ膜パターン１２２とを除去する
ことにより、位相シフトマスクを製造していた。なお、
Ｃｒ膜１２１を形成せず、位相シフト膜１１１上にレジ
スト膜１３１を直接形成してもよい。

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
位相シフトマスクの製造方法では、透明基板（マスク基
板）１０１と、位相シフト膜１１１とは、ともにＳｉＯ
_２を材料としていた。このため、位相シフト１１１膜を
ドライエッチングして位相シフトパターンを形成する際
に（図４（ｄ）参照）、透明基板１０１に対する位相シ
フト膜１１１のエッチング選択比が十分に確保できない
という問題が生じていた。従って、位相シフト膜１１１
をドライエッチングする際に、下地である透明基板１０
１もエッチングしてしまい、透明基板１０１内に溝１０
２を形成してしまうという問題があった。このため、位
相シフトマスクの特徴である位相差１８０°を精度良く
得ることが困難であった。

【００１５】位相シフトマスクは、位相差が１８０°の
時に最も良好な特性を有する。このため、この位相差の
ずれは±２°程度に抑えなければならないとシミュレー
ション等から一般的にいわれている。そして、このよう
に位相差のばらつきを１８０±２°程度に抑えるために
は、１３０ｎｍデザインルールで位相シフトパターン１
１２の面内寸法均一性を±１３ｎｍ（３σ）以内に抑え
なければならない。これは、ＩＴＲＳロードマップから
要求されているものである。しかし、上記位相シフトパ
ターンの寸法（面内寸法均一性）の要求を満たした場合
であっても、上述のように透明基板１０１に溝１０２が
形成されてしまうと、位相差１８０±２°を満足するこ
とができない。従って、従来の製造方法で製造された位
相シフトマスクは、透明基板１０１に高精度に位相シフ
トパターンを形成することができないという問題があっ
た。

【００１６】本発明は、上記従来の課題を解決するため
になされたもので、短波長の光源に対して良好な透明性
及び位相差を有する位相シフトパターンを精度良く形成
することを目的とする。

【００１７】

【課題を解決する為の手段】請求項１の発明に係る位相
シフトマスクの製造方法は、半導体基板へのパターン露
光に用いられる位相シフトマスクを製造する方法であっ
て、透明基板上に第１の遮光膜を形成する第１遮光膜形
成工程と、前記第１遮光膜形成工程で形成された前記第
１の遮光膜をドライエッチングして、第１の遮光膜パタ
ーンを形成する工程と、前記第１の遮光膜パターンを酸
化する酸化工程と、を含むことを特徴とするものであ
る。

【００１８】請求項２の発明に係る位相シフトマスクの
製造方法は、請求項１に記載の製造方法において、前記
第１遮光膜形成工程で形成された前記第１の遮光膜は、
前記透明基板に対して高いエッチング選択比を有するこ
とを特徴とするものである。

【００１９】請求項３の発明に係る位相シフトマスクの
製造方法は、請求項１又は２に記載の製造方法におい
て、前記酸化工程では、前記第１の遮光膜パターンの表
面部分を酸化することを特徴とするものである。

【００２０】請求項４の発明に係る位相シフトマスクの
製造方法は、請求項１又は２に記載の製造方法におい
て、前記酸化工程で酸化された第１の遮光膜パターン上
に、第２の遮光膜パターンを形成する工程を更に含むこ
とを特徴とするものである。

【００２１】請求項５の発明に係る位相シフトマスクの
製造方法は、請求項１から４何れかに記載の製造方法に
おいて、前記酸化工程は、酸素プラズマを用いたプラズ
マアッシング処理であることを特徴とするものである。

【００２２】請求項６の発明に係る位相シフトマスクの
製造方法は、請求項５に記載の製造方法において、前記
酸化工程で用いられる前記酸素プラズマは、窒素又はフ
ッ素を含むことを特徴とするものである。

【００２３】請求項７の発明に係る位相シフトマスクの
製造方法は、請求項１から６何れかに記載の製造方法に
おいて、前記第１遮光膜形成工程で形成される前記第１
の遮光膜が、Ａｌ、Ｓｉ、ＡｌＳｉ、ＭｏＳｉ、ＺｒＳ
ｉ、ＴａＳｉ、ＷＳｉ、ＴｉＳｉ膜のうち少なくとも１
つを含むことを特徴とするものである。

【００２４】請求項８の発明に係る位相シフトマスク
は、請求項１から７何れかに記載のシフトマスクの製造
方法を用いて製造されることを特徴とするものである。

【００２５】請求項９の発明に係る位相シフトマスク
は、半導体基板へのパターン露光に用いられる位相シフ
トマスクであって、透明基板と、前記透明基板上に、位
相シフトパターンとして、Ａｌ、Ｓｉ、ＡｌＳｉ、Ｍｏ
Ｓｉ、ＺｒＳｉ、ＴａＳｉ、ＷＳｉ、ＴｉＳｉ膜のうち
少なくとも１つを酸化した酸化膜と、を備えることを特
徴とするものである。

【００２６】請求項１０の発明に係る位相シフトマスク
ブランクスは、位相シフトマスクの材料となる位相シフ
トマスクブランクスであって、透明基板と、前記透明基
板上に、位相シフト膜の材料として、Ａｌ、Ｓｉ、Ａｌ
Ｓｉ、ＭｏＳｉ、ＺｒＳｉ、ＴａＳｉ、ＷＳｉ、ＴｉＳ
ｉ膜のうち少なくとも１つと、を備えることを特徴とす
るものである。

【００２７】請求項１１の発明に係る半導体装置の製造
方法は、請求項１から７何れかに記載の位相シフトマス
クの製造方法を用いて製造された位相シフトマスクを用
いて半導体基板にパターンを露光する工程を含むことを
特徴とするものである。

【００２８】請求項１２の発明に係る半導体装置の製造
方法は、請求項９に記載の位相シフトマスクを用いて半
導体基板にパターンを露光する工程を含むことを特徴と
するものである。

【００２９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図中、同一または相当する
部分には同一の符号を付してその説明を簡略化ないし省
略することがある。

【００３０】実施の形態１．図１は、本発明の実施の形
態１による位相シフトマスクの製造方法を説明するため
の断面図である。先ず、図１（ａ）に示すように、マス
ク基板としての透明基板１上に、位相シフト膜の材料と
してのＡｌ（アルミニウム）膜１１を８００Å程度スパ
ッタリング法により形成する。このようにして、位相シ
フトマスクブランクスが製造される。ここで、透明基板
１として、例えば厚みが０．２５インチで直径が６イン
チの石英（ＳｉＯ_２）基板を用いた。

【００３１】次に、Ａｌ膜１１上に、電子線レジスト膜
（例えば、住友化学工業製；NEB-22（ネガレジスト））
２１を、例えばマスクレジストコーターTMC-9110（東京
応化工業製）を用いて膜厚３０００Å程度形成（塗布）
する。そして、この電子線レジスト膜２１が形成された
透明基板１を、温度１１０℃で８分間プリベークする。

【００３２】次に、電子線レジスト膜２１上に、デバイ
スパターンを描画する。ここで、デバイスパターンの描
画には、例えばマスク用電子線描画装置EBM-3000（東芝
機械製；加速電圧：50KV；Dose量：10.3μC/cm2；近接
効果補正有り（前方散乱係数σ=12μｍ、後方散乱係数
η=0.45））を用いる。そして、パターンが描画された
透明基板１を、例えばマスクPEB現像装置SF-9000（シグ
マメルテック製）を用いて、温度８５℃で１５分間ポス
トベークする。さらに、同装置内でＮＳノズル（No dam
age Stream nozzle）を使用し、現像液NMD-3（東京応化
工業製；TMAH濃度：2.38%）で６０秒間現像処理を行
う。さらに、現像処理後、透明基板１をリンスして、ス
ピン乾燥を行う。これにより、図１（ｂ）に示すよう
に、電子線レジストパターン２２がＡｌ膜１１上に形成
される。

【００３３】次に、図１（ｃ）に示すように、この電子
線レジストパターン２２をマスクとして、例えばマスク
ドライエッチング装置NLDE-9035（アルバック成膜製）
を使用してＡｌ膜１１を塩素−酸素ガス雰囲気中でドラ
イエッチングすることにより、透明基板１上にＡｌパタ
ーン１２を形成する。ここで、エッチング条件は、ＲＦ
パワー：1KW；基板バイアス：40W；ＮＬコイル電流：9.
4A-8.0A-9.4A；全ガス流量：200sccm（塩素ガス：160sc
cm、酸素ガス：40sccm）；圧力：0.34Pa；エッチング時
間：6分である。

【００３４】また、エッチング終了後、透明基板（マス
ク基板）１がエッチングされていないことを、断面ＳＥ
Ｍ観察（装置S-4500（日立製作所製、観察倍率：50000
×））によって確認した。

【００３５】次に、レジスト剥離により電子線レジスト
パターン２２を除去し、透明基板１を洗浄して乾燥を行
う。これにより、図１（ｄ）に示すように、透明基板１
上にＡｌパターン１２が形成される。

【００３６】最後に、図１（ｄ）に示すように、上記マ
スクドライエッチング装置NLDE-9035（アルバック成膜
製）を再度使用して、Ａｌパターン１２を酸素プラズマ
アッシング処理する。これにより、図１（ｅ）に示すよ
うに、透明基板１上に位相シフトパターンとしてのＡｌ
_２Ｏ_３パターン１３が形成される。ここで、Ａｌ_２Ｏ_３
パターン１３は、例えばＡｒＦエキシマレーザ等の短波
長の光源に対して半透明である（詳細は後述）。また、
エッチング条件は、ＲＦパワー：2KW；基板バイアス：2
0W；ＮＬコイル電流：18.8A-16.4A-18.8A；ガス流量：2
00sccm；圧力：1.36Pa；エッチング時間：30分である。

【００３７】以上説明したように、本実施の形態１によ
る位相シフトマスクの製造方法では、透明基板１上に、
この透明基板１に対して高いエッチング選択比を有する
遮光膜としてのＡｌ膜１１を形成した。次に、Ａｌ膜１
１上に電子線レジストパターン２２を形成し、この電子
線レジストパターン２２をマスクとしてＡｌ膜１１をド
ライエッチングすることによりＡｌパターン１２を形成
した。さらに、Ａｌパターン１２を酸素プラズマアッシ
ング処理することにより、短波長の露光光源に対して半
透明である位相シフトパターンとしてのＡｌ_２Ｏ_３パタ
ーン１３を形成した。ここで、半透明性すなわち透過率
については後述する。

【００３８】この位相シフトマスクの製造方法によれ
ば、Ａｌ膜１１は、透明基板１に対して高いエッチング
選択比を有する。このため、Ａｌパターン１２形成時す
なわちＡｌ膜１１のエッチング時に、下地となる透明基
板１をエッチングすることはない。従って、透明基板１
に溝を形成することなく、Ａｌパターン１２を精度良く
形成することができる。さらに、このＡｌパターン１２
を酸化することにより、Ａｌ_２Ｏ_３パターンが形成され
る。従って、短波長の光源に対して良好な透明性及び位
相差を有する位相シフトパターン１３を精度良く形成す
ることができる（透明性及び位相差の詳細な数値につい
ては後述する）。

【００３９】次に、位相シフトパターンの透明性、位相
差、及び寸法ばらつきについて説明する。

【００４０】位相シフトパターンとしてのＡｌ_２Ｏ_３パ
ターン１３の透過率及び位相差を、MPM-193（レーザー
テック製、使用ピンホールサイズ8μｍ×8μｍ）を用い
て測定した。ここで、光源として波長１９３ｎｍのＡｒ
Ｆエキシマレーザを用いた。また、測定パターンは、Ａ
ｌ_２Ｏ_３パターン１３を構成するラインパターンのパタ
ーンエッジ部近傍（詳細には、エッジから約１０μｍ）
とし、測定ポイントは、６インチ（132mm×132mm）の位
相シフトマスク（透明基板）の面内９点とした。この測
定結果として、波長１９３ｎｍでの透過率（Quartzリフ
ァレンス時）は８．５±０．２％で、位相差は１８２°
±２°という良好な数値が得られた。

【００４１】また、位相シフトパターンとしてのＡｌ_２
Ｏ_３パターン１３の寸法ばらつきを、LWM250UV（Leica
製、I線使用、透過モード使用）を用いて測定した。こ
こで、測定パターンは、Ａｌ_２Ｏ_３パターン１３を構成
する０．５μｍライン＆スペースパターンのライン部の
寸法とし、測定ポイントは、６インチマスクパターン領
域内（132mm×132mm）の１６９点（13点×13点）とし
た。この測定結果として、Ａｌ_２Ｏ_３パターン１３の寸
法ばらつきは１０ｎｍ（３σ）であり、次世代マスクと
して要求される寸法均一性として十分な値が得られるこ
とがわかった。

【００４２】次に、上記位相シフトマスクを用いた半導
体装置の製造方法について説明する。具体的には、上記
製造方法で製造した位相シフトマスクと、露光装置（例
えば、Canon製スキャナー（露光波長：193nm、装置名：
FPA-5000AS1））を使用して、130nmデザインルールのデ
バイスパターンを半導体基板（例えばシリコンウェハ）
上に露光する。ここで、露光装置における露光条件は、
Dose：55mJ/cm2；ＮＡ：0.6；σ：0.5とした。また、上
記半導体基板は、その基板上に反射防止膜としてAR19
（シプレー製）を膜厚５５ｎｍで形成し、この反射防止
膜上にレジスト材料としてPAR-101A26（住友化学製）を
スピンコート法にて膜厚３００ｎｍで塗布したものであ
る。そして、露光後、半導体基板上のレジストに対して
130nmライン＆スペースパターンが形成されていること
をＳＥＭ装置により確認した。従って、本実施の形態１
により製造された位相シフトマスクを用いて、半導体基
板上に微細なデバイスパターンを精度良く露光すること
ができる。これにより、スケーリング則に基づく微細化
による高速化、低消費電力化に優れた電子デバイスの作
製が可能となる。

【００４３】なお、本実施の形態１では、位相シフト膜
の材料としての遮光膜をＡｌ膜１１としたが、これに限
らず他の遮光性を有する材料であるシリコンＳｉや、金
属シリサイド膜ＡｌＳｉ、ＭｏＳｉ、ＺｒＳｉ、ＴａＳ
ｉ、ＷＳｉ、ＴｉＳｉ、ＮｉＳｉ膜を用いてもよい。ま
た、上記遮光膜は、透明基板１上に少なくとも１層形成
していればよく、複数の膜からなる多層膜構造としても
よい。これらの場合も、位相シフト膜の材料としてＡｌ
膜１１を用いた場合と同様の効果が得られる。すなわ
ち、位相シフトパターンを透明基板上に精度良く且つ容
易に製造することができる。

【００４４】また、Ａｌパターン１２のプラズマアッシ
ング処理において酸素プラズマを使用したが、これに限
らず、酸素ガスに若干窒素を導入したプラズマや、フッ
素ガス等の酸化力の強いガスを含むプラズマを使用して
もよい。これにより、プラズマアッシング処理を短時間
で、かつ更に確実に行うことが可能となる。

【００４５】また、本実施の形態１では透明基板１とし
て石英基板を使用したが、Ｆ_２レーザ（波長：１５７ｎ
ｍ）等の更に短波長の光源に対して高い透過性を有する
フッ素がドープされたＳｉＯ_２やＭｇＦ_２、ＣａＦ_２等
を透明基板１の材料として用いてもよい。

【００４６】また、本実施の形態１ではＡｒＦエキシマ
レーザに対応する位相シフトマスクについて説明した
が、これに限らず、次世代のＦ_２レーザに対応する位相
シフトマスクについても同様に適用可能である。また、
位相シフトマスクのサイズを６インチとしたが、これに
限らず７インチマスク或いは２３０ｍｍマスクについて
も同様に適用可能である。

【００４７】また、電子線レジストとして住友化学工業
製NEB-22（化学増幅型ネガレジスト）を使用したが、こ
れに限らず他の電子線レジストまたはＫｒＦ，ＡｒＦエ
キシマレーザ或いはＦ_２レーザに対応するレジスト等を
使用してもよい。

【００４８】また、本実施の形態１に記載したマスクレ
ジストコーター、マスク用電子線描画装置、マスクPEB
現像装置、マスクドライエッチング装置、及び露光装置
の具体的な装置名についてはあくまで例示であり、これ
らに限られない。

【００４９】また、本実施の形態１では、ハーフトーン
型位相シフトマスクの製造方法について述べたが、レベ
ンソン型位相シフトマスクにも本製造方法を適用可能で
ある。

【００５０】実施の形態２．本実施の形態２では、前述
の実施の形態１で形成された位相シフトパターン上に、
第２の遮光膜パターンとしてのＣｒ膜パターンを形成す
ることを特徴とする。なお、本実施の形態２において、
実施の形態１と同一の構成部には同一の符号を附して、
その詳細な説明を省略する。

【００５１】図２は、本発明の実施の形態２による位相
シフトマスクの製造方法を説明するための断面図であ
る。図２（ａ）〜（ｅ）は、図１（ａ）〜（ｅ）と同一
の工程を示している。すなわち、本実施の形態２では、
図１（ａ）〜（ｅ）と同一の工程（図２（ａ）〜
（ｅ））を行って、透明基板１上に位相シフトパターン
１３としてのＡｌ_２Ｏ_３パターンを形成する（図２
（ｅ）参照）。ここで、Ａｌ_２Ｏ_３パターン１３は、例
えばＡｒＦエキシマレーザやＫｒＦエキシマレーザ等の
短波長の光源に対して半透明である。

【００５２】次に、図示しないが透明基板１の全面に電
子線レジストを形成する。この時、電子線レジストは、
Ａｌ_２Ｏ_３パターン１３を完全に覆うように形成され
る。そして、マスク描画装置によりパターンを描画する
ことにより、電子線レジストパターンを形成する。ここ
で、電子線レジストパターンとは、Ａｌ_２Ｏ_３パターン
１３を構成するラインパターン上面の中央部に接続する
開孔を有するパターンである。次に、この開孔に、遮光
性を有するＣｒ（クロム）膜をスパッタリングにより堆
積させる。そして、不要なＣｒ膜をＣＭＰにより除去す
る。ＣＭＰ終了後、電子線レジストパターンを除去す
る。これにより、図２（ｆ）に示すように、Ａｌ_２Ｏ_３
パターン１３を構成するラインパターン上面の中央に、
Ｃｒパターン３１が形成される。

【００５３】以上説明したように、本実施の形態２によ
る位相シフトマスクの製造方法では、先ず第１の実施の
形態と同様にして、透明基板１上にこの透明基板１に対
して高いエッチング選択比を有する遮光膜としてのＡｌ
膜１１を形成し、Ａｌ膜１１をドライエッチングしてＡ
ｌパターン１２を形成した。そして、Ａｌパターン１２
を酸素プラズマアッシング処理することにより、短波長
（例えば１９３ｎｍ）の露光光源に対して半透明な位相
シフトパターンとしてのＡｌ_２Ｏ_３パターン１３を形成
した。さらに、このＡｌ_２Ｏ_３パターン１３上面の中央
に、Ｃｒパターン３１を形成した。

【００５４】この位相シフトマスクの製造方法によれ
ば、実施の形態１による製造方法と同様の効果を得るこ
とができる。すなわち、例えばＡｒＦエキシマレーザや
Ｆ２レーザのような短波長の光源に対して良好な透明性
及び位相差を有する位相シフトパターンを精度良く形成
することができる。

【００５５】また、Ａｌ_２Ｏ_３パターン１３の上面の中
央に、Ｃｒパターン３１を形成した。これにより、Ａｌ
_２Ｏ_３パターン１３の透過率を高くした場合であって
も、本実施の形態２による位相シフトマスクを用いて半
導体基板上のレジスト膜に精度良くパターンを露光転写
することができる。従って、半導体基板上のレジスト膜
の膜厚を減らすことなく、位相シフトマスクに描画され
たパターンを露光することができる。

【００５６】また、位相シフトパターンとしてのＡｌ_２
Ｏ_３パターン１３の透明性、位相差、及び寸法ばらつき
については、実施の形態１と同等の数値が得られた。

【００５７】なお、本実施の形態２において、Ａｌ_２Ｏ
_３パターン１３の上面の中央に形成した遮光膜パターン
をＣｒパターン３１としたが、これに限らず他の金属膜
（例えばＡｌ，Ｓｉ，Ｔｉ）や金属シリサイド膜（例え
ばＡｌＳｉ，ＭｏＳｉ，ＺｒＳｉ，ＴａＳｉ，ＷＳｉ，
ＴｉＳｉ，ＣｏＳｉ）等の露光波長に対して遮光性を有
する材料であれば同様の効果が期待できる。

【００５８】実施の形態３．本実施の形態３では、前述
の実施の形態１で行われる酸素プラズマアッシング処理
の処理時間を短くすることを特徴とする。なお、本実施
の形態３において、実施の形態１と同一の構成部には同
一の符号を附して、その詳細な説明を省略する。

【００５９】図３は、本発明の実施の形態３による位相
シフトマスクの製造方法について説明するための図であ
る。図３（ａ）〜（ｄ）は、図１（ａ）〜（ｄ）と同一
の工程を示している。すなわち、本実施の形態２では、
図１（ａ）〜（ｄ）と同一の工程（図３（ａ）〜
（ｄ））を実行して、透明基板１上にＡｌパターン１２
を形成する（図３（ｄ）参照）。次に、図３（ｄ）に示
すように、Ａｌパターン１２を酸素プラズマアッシング
処理する（詳細は、実施の形態１を参照）。ここで、酸
素プラズマアッシング処理の時間は、実施の形態１での
処理時間よりも短くする。すなわち、処理時間を短くし
てＡｌパターン１２の表面部分を酸化する。これによ
り、図３（ｅ）に示すように、Ａｌパターン１２の表面
部分にＡｌ_２Ｏ_３（１４）が形成される。また、Ａｌパ
ターン１２の芯部分はほとんど酸化されず、Ａｌリッチ
な部分である。

【００６０】以上説明したように、本実施の形態３によ
る位相シフトマスクの製造方法では、先ず第１の実施の
形態と同様にして、透明基板１上にこの透明基板１に対
して高いエッチング選択比を有する遮光膜としてのＡｌ
膜１１を形成し、Ａｌ膜１１をドライエッチングしてＡ
ｌパターン１２を形成した。そして、Ａｌパターン１２
を短時間だけ酸素プラズマアッシング処理することによ
り、Ａｌパターン１２の芯部分を残して表面部分を酸化
した。すなわち、透明基板１上に位相シフトパターンと
しての、表面にＡｌ_２Ｏ_３（１４）が形成されたＡｌパ
ターン１２が形成された。

【００６１】この位相シフトマスクの製造方法によれ
ば、実施の形態１と同様に、短波長の光源に対して良好
な透明性及び位相差を有する位相シフトパターンを精度
良く形成することができる。

【００６２】また、位相シフトパターンの芯部分である
Ａｌパターン１２は、前述の実施の形態２におけるＣｒ
パターン３１に相当する。従って、Ａｌ_２Ｏ_３パターン
１４の透過率を高くした場合であっても、本実施の形態
３による位相シフトマスクを用いて半導体基板上のレジ
スト膜に、精度良くパターンを露光転写することができ
る。従って、半導体基板上のレジスト膜の膜厚を減らす
ことなく、位相シフトマスクに描画されたパターンを露
光することができる。

【００６３】また、本実施の形態３による位相シフトマ
スクの製造方法では、実施の形態２と比較して、Ｃｒパ
ターン３１の形成工程が不要である。従って、位相シフ
トマスクの製造工程を短縮することができ、製造コスト
を抑えることができる。また、位相シフトマスクの構造
を単純化することができる。

【００６４】次に、位相シフトパターンの透明性、位相
差、及び寸法ばらつきについて説明する。

【００６５】位相シフトパターンとしてのＡｌ_２Ｏ_３パ
ターン１４の透過率及び位相差を、MPM-193（レーザー
テック製、使用ピンホールサイズ4μｍ×4μｍ）を用い
て測定した。ここで、光源として波長１９３ｎｍのＡｒ
Ｆエキシマレーザを用いた。また、測定パターンは、表
面がＡｌ_２Ｏ_３パターンであるラインパターンのパター
ンエッジ部近傍（詳細には、エッジから約８μｍ）と
し、測定ポイントは、６インチ（132mm×132mm）の位相
シフトマスク（透明基板）の面内９点とした。この測定
結果として、波長１９３ｎｍでの透過率（Quartzリファ
レンス時）は５．５±０．２％で、位相差は１７８°±
２°という良好な数値が得られた。

【００６６】また、位相シフトパターンとしてのＡｌ_２
Ｏ_３パターン１４の寸法ばらつきを、LWM250UV（Leica
製、I線使用、透過モード使用）を用いて測定した。こ
こで、測定パターンは、Ａｌ_２Ｏ_３パターン１４とＡｌ
パターン１２からなる０．５μｍライン＆スペースパタ
ーンのライン部の寸法とし、測定ポイントは、６インチ
マスクパターン領域内（132mm×132mm）の１６９点（13
点×13点）とした。この測定結果として、位相シフトパ
ターンの寸法ばらつきは１０ｎｍ（３σ）であり、次世
代マスクとして要求される寸法均一性として十分な値が
得られていることがわかった。

【００６７】次に、上記位相シフトマスクを用いた半導
体装置の製造方法について説明する。具体的には、上記
製造方法で製造した位相シフトマスクを、露光装置（Ca
non製スキャナー（露光波長：193nm、装置名：FPA-5000
AS1）を使用して、130nmデザインルールのデバイスパタ
ーンを半導体基板（例えばシリコンウェハ）上に露光す
る。ここで、露光条件は、Dose：60mJ/cm2；ＮＡ：0.
6；σ：0.5とした。また、上記半導体基板は、その基板
上に反射防止膜としてAR19（シプレー製）を膜厚５５ｎ
ｍで形成し、この反射防止膜上にレジスト材料としてPA
R-101A26（住友化学製）をスピンコート法にて膜厚３０
０ｎｍで塗布したものである。そして、露光後、半導体
基板上のレジストに対して130nmライン＆スペースパタ
ーンが形成されていることをＳＥＭ装置により確認し
た。従って、本実施の形態３により製造された位相シフ
トマスクを用いて、半導体基板上に微細なデバイスパタ
ーンを精度良く露光することができる。これにより、ス
ケーリング則に基づく微細化による高速化、低消費電力
化に優れた電子デバイスの作製が可能となる。

【００６８】

【発明の効果】本発明によれば、短波長の光源に対して
良好な透明性及び位相差を有する位相シフトパターンを
精度良く形成することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１による位相シフトマス
クの製造方法を説明するための断面図である。

【図２】 本発明の実施の形態２による位相シフトマス
クの製造方法を説明するための断面図である。

【図３】 本発明の実施の形態３による位相シフトマス
クの製造方法を説明するための断面図である。

【図４】 従来の位相シフトマスクの製造方法を説明す
るための断面図である。

【符号の説明】

１ 透明基板（マスク基板）、１１ 第１の遮光膜（Ａ
ｌ膜）、１２ 第１の遮光膜パターン（Ａｌパター
ン）、１３，１４ 位相シフトパターン（Ａｌ_２Ｏ _３パ
ターン）、２１ 電子線レジスト膜、２２ 電子線レジ
ストパターン、３１第２の遮光膜パターン（Ｃｒパター
ン）。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 半導体基板へのパターン露光に用いられ
   る位相シフトマスクを製造する方法であって、 透明基板上に第１の遮光膜を形成する第１遮光膜形成工
   程と、 前記第１遮光膜形成工程で形成された前記第１の遮光膜
   をドライエッチングして、第１の遮光膜パターンを形成
   する工程と、 前記第１の遮光膜パターンを酸化する酸化工程と、 を含むことを特徴とする位相シフトマスクの製造方法。
2. 【請求項２】 請求項１に記載の製造方法において、 前記第１遮光膜形成工程で形成された前記第１の遮光膜
   は、前記透明基板に対して高いエッチング選択比を有す
   ることを特徴とする位相シフトマスクの製造方法。
3. 【請求項３】 請求項１又は２に記載の製造方法におい
   て、 前記酸化工程では、前記第１の遮光膜パターンの表面部
   分を酸化することを特徴とする位相シフトマスクの製造
   方法。
4. 【請求項４】 請求項１又は２に記載の製造方法におい
   て、 前記酸化工程で酸化された第１の遮光膜パターン上に、
   第２の遮光膜パターンを形成する工程を更に含むことを
   特徴とする位相シフトマスクの製造方法。
5. 【請求項５】 請求項１から４何れかに記載の製造方法
   において、 前記酸化工程は、酸素プラズマを用いたプラズマアッシ
   ング処理であることを特徴とする位相シフトマスクの製
   造方法。
6. 【請求項６】 請求項５に記載の製造方法において、 前記酸化工程で用いられる前記酸素プラズマは、窒素又
   はフッ素を含むことを特徴とする位相シフトマスクの製
   造方法。
7. 【請求項７】 請求項１から６何れかに記載の製造方法
   において、 前記第１遮光膜形成工程で形成される前記第１の遮光膜
   が、Ａｌ、Ｓｉ、ＡｌＳｉ、ＭｏＳｉ、ＺｒＳｉ、Ｔａ
   Ｓｉ、ＷＳｉ、ＴｉＳｉ膜のうち少なくとも１つを含む
   ことを特徴とする位相シフトマスクの製造方法。
8. 【請求項８】 請求項１から７何れかに記載のシフトマ
   スクの製造方法を用いて製造されることを特徴とする位
   相シフトマスク。
9. 【請求項９】 半導体基板へのパターン露光に用いられ
   る位相シフトマスクであって、 透明基板と、 前記透明基板上に、位相シフトパターンとして、Ａｌ、
   Ｓｉ、ＡｌＳｉ、ＭｏＳｉ、ＺｒＳｉ、ＴａＳｉ、ＷＳ
   ｉ、ＴｉＳｉ膜のうち少なくとも１つを酸化した酸化膜
   と、 を備えることを特徴とする位相シフトマスク。
10. 【請求項１０】 位相シフトマスクの材料となる位相シ
    フトマスクブランクスであって、 透明基板と、 前記透明基板上に、位相シフト膜の材料として、Ａｌ、
    Ｓｉ、ＡｌＳｉ、ＭｏＳｉ、ＺｒＳｉ、ＴａＳｉ、ＷＳ
    ｉ、ＴｉＳｉ膜のうち少なくとも１つと、 を備えることを特徴とする位相シフトマスクブランク
    ス。
11. 【請求項１１】 請求項１から７何れかに記載の位相シ
    フトマスクの製造方法を用いて製造された位相シフトマ
    スクを用いて半導体基板にパターンを露光する工程を含
    むことを特徴とする半導体装置の製造方法。
12. 【請求項１２】 請求項９に記載の位相シフトマスクを
    用いて半導体基板にパターンを露光する工程を含むこと
    を特徴とする半導体装置の製造方法。