JP2002246462A - 配線構造部 - Google Patents

配線構造部

Info

Publication number
JP2002246462A
JP2002246462A JP2001036673A JP2001036673A JP2002246462A JP 2002246462 A JP2002246462 A JP 2002246462A JP 2001036673 A JP2001036673 A JP 2001036673A JP 2001036673 A JP2001036673 A JP 2001036673A JP 2002246462 A JP2002246462 A JP 2002246462A
Authority
JP
Japan
Prior art keywords
wiring
region
temperature
via hole
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001036673A
Other languages
English (en)
Other versions
JP4344101B2 (ja
Inventor
Eiichi Umemura
栄一 梅村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001036673A priority Critical patent/JP4344101B2/ja
Priority to US09/892,995 priority patent/US6444918B1/en
Priority to US10/178,028 priority patent/US6787705B2/en
Publication of JP2002246462A publication Critical patent/JP2002246462A/ja
Application granted granted Critical
Publication of JP4344101B2 publication Critical patent/JP4344101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ヴィアホール間の間隔が５０μｍ以上の場合
においても、従来より高いＥＭ耐性を有する高寿命配線
となるような配線構造部。 【解決手段】 層間絶縁膜１２と、この層間絶縁膜を挟
んで設けられた、配線構造部使用時に低電位に印加され
る第１配線１４および高電位に印加される第２配線１６
と、層間絶縁膜に設けられ第１配線および第２配線を電
気的に接続するヴィアホール１８とを具えた配線構造部
１０であって、第１配線および第２配線には、それぞ
れ、ヴィアホールとの接触領域１４ｘおよび１６ｘを含
む重なり領域１４ａおよび１６ａが形成されており、第
１配線の重なり領域の、ヴィアホール接触領域縁部から
配線端１４ｅまでの最短距離ｄ１を、第２配線の重なり
領域の、ヴィアホール接触領域縁部から配線端１６ｅま
での最短距離ｄ２よりも長く、かつ５０μｍ以下とし、
第１配線の配線抵抗を、前記第２配線の配線抵抗よりも
高くしてある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、配線構造に関す
るものであり、特に半導体素子に使用される多層配線構
造部に関するものである。
【０００２】
【従来の技術】図１４に、上層配線と下層配線とがヴィ
アホールを介して電気的に接続されている配線構造の一
般的な構造例を示す。図１４は、配線構造を模式的に示
した概略図であり、配線構造の断面の切り口を示してい
る。
【０００３】図１４によれば、下地１００上に下層配線
１０２が設けられ。この下層配線１０２を覆うように下
地１００上面に層間絶縁膜１０４が設けられている。層
間絶縁膜１０４上には上層配線１０６が形成されてい
る。また、層間絶縁膜１０４にはヴィアホール１０８が
形成されており、このヴィアホール１０８を介して上層
配線１０６と下層配線１０２とは電気的に接続されてい
る。また、ヴィアホール１０８は、一般的にバリアメタ
ル１１０で内壁が覆われており、バリアメタル１１０の
表面およびホール１０８内部に、例えばＷ（タングステ
ン）１１２が埋め込まれている。
【０００４】また上層配線１０６および下層配線１０２
は、それぞれ、Ａｌ（アルミニウム）合金配線とこのＡ
ｌ合金よりも融点の高い、バリアメタルと呼ばれる高融
点配線との２層の積層構造、あるいは高融点配線で以て
Ａｌ合金配線を挟んだ３層の積層構造を有しているもの
が知られている。図１４は、上層配線１０６および下層
配線１０２を、３層の積層構造とした例である。したが
って、下層配線１０２は、Ａｌ合金配線１１６を高融点
配線１２０ａおよび１２０ｂで以て挟んだ構造である。
また、上層配線１０６は、Ａｌ合金配線１１４を高融点
配線１１８ａおよび１１８ｂで挟んだ構造を有してい
る。
【０００５】
【発明が解決しようとする課題】このような配線構造の
下層配線１０２側を負極側とし、上層配線１０６側を正
極側として電流を流すと、エレクトロマイグレーション
（以下、ＥＭと称する。）によって、ヴィアホール１０
８の形成位置に近い上層配線１０６において、Ａｌ原子
の移動が始まる。Ａｌ原子は、各層を構成するＡｌ合金
配線１１４あるいは１１６の中は移動できるが、このＡ
ｌ合金配線１１４あるいは１１６を挟んでいる高融点配
線１１８ａ、１１８ｂ、１２０ａ、および１２０ｂはバ
リアメタルであるため、Ａｌ原子は、Ａｌ合金配線から
バリアメタルへ移動することはできない。したがって、
例えば、Ａｌ原子がヴィアホール１０８を通って下層配
線１０２から上層配線１０６へ移動したりすることはな
い。
【０００６】例えば、Ａｌ原子が上層配線１０６中を移
動することにより、上層配線１０６中に空孔が形成され
る。この移動により形成された空孔は近傍のＡｌ原子が
拡散することによって埋められていく。この結果、上層
配線１０６の端部１０６ｅからボイドが発生する。そし
て、ＥＭが進むにしたがって、ボイドは端部１０６ｅか
らヴィアホール１０８の形成位置の方に向かって広がっ
ていく。
【０００７】このボイドがヴィアホール１０８の形成位
置に達し、さらにその先に形成されるにしたがって、上
層配線１０６の配線抵抗が増加し始める。
【０００８】ここで、上層配線１０６と下層配線１０２
とを電気的に接続するヴィアホール１０８が、複数設け
られている場合に、隣のヴィアホールとの間隔が約５０
μｍ以下である場合には、Ａｌがマイグレートすること
によって、ボイドの発生端からマイグレート方向に向か
ってＡｌ原子濃度が高くなる。そして、上層配線中のＡ
ｌ原子には、マイグレート方向とは逆方向のストレスが
かかる。このストレスによって、Ａｌのマイグレートが
阻止されるバックフロー効果が起こる。この結果、配線
抵抗の増加は飽和して、あたかも高ＥＭ耐性を持つよう
に見える。
【０００９】しかしながら、実際の配線構造において、
あるヴィアホールとその隣のヴィアホールとの間隔が５
０μｍ以上になる部分では、バックフロー効果は起こり
にくくなるために、電流を流している間、ボイドの成長
に伴って、配線抵抗は増大し続ける。
【００１０】したがって、バリアメタル（高融点配線）
が設けられているのに、所望のＥＭ耐性は得られない。
よって、上記ヴィアホール間の間隔が５０μｍ以上の部
分は低寿命の配線となってしまう。
【００１１】したがって、ヴィアホール間の間隔が５０
μｍ以上の場合においても、従来より高いＥＭ耐性を有
する高寿命配線となるような配線構造部の出現が望まれ
ていた。
【００１２】
【課題を解決するための手段】このため、この発明の配
線構造部は、層間絶縁膜と、第１配線および第２配線
と、層間絶縁膜を貫通するヴィアホールとを具えてい
る。第１配線を、配線構造部使用時、つまり配線構造部
に対して電圧を印加するときに、低電圧に印加される方
の配線とする。また、第２配線を、配線構造使用時に高
電圧に印加される方の配線とする。第１配線および第２
配線は、層間絶縁膜を挟んで設けられており、ヴィアホ
ールにより両配線は電気的に接続されている。また、第
１配線および第２配線には、それぞれヴィアホールとの
接触領域を含む重なり領域が形成されている。すなわ
ち、この重なり領域は、第１配線と第２配線とが層間絶
縁膜を挟んで重なっている領域であり、この領域内の層
間絶縁膜にヴィアホールが形成されている。また、第１
配線および／または第２配線にはバリアメタルが設けら
れており、両配線間において、各配線を構成する金属原
子の移動は行われないものとする。このような配線構造
部において、第１配線の重なり領域の、ヴィアホール接
触領域縁部から該配線端までの最短距離を、第２配線の
重なり領域の、ヴィアホール接触領域縁部から該配線端
までの最短距離よりも長く、かつ５０μｍ以下とし、第
１配線の配線抵抗を、第２配線の配線抵抗よりも高くし
てあることを特徴とする。
【００１３】配線構造部使用時に、この配線構造部に対
して、第１配線が低電位となり第２配線が高電位となる
ように電圧を印加すると、第１配線の配線抵抗は第２配
線の配線抵抗よりも高いので、一般的なＬＳＩに使用さ
れる配線の厚さ範囲においては、電流によるジュール発
熱量が、第２配線よりも第１配線の方が多い。よって、
第１配線の温度の方が第２配線の温度よりも高くなる。
この結果、両配線の重なり領域（ヴィアホールとの接触
領域周辺）の温度は高温になり第２配線のみの領域の温
度は低温になる。これがため、重なり領域と第２配線と
の境界では、温度勾配が大きくなる。
【００１４】配線を構成する金属（配線金属とも称す
る。）のマイグレーション速度は、温度に対して指数関
数的に変化する。この配線構造部においては、重なり領
域（高温となる領域）でのマイグレーション速度は高
く、第２配線のみの領域（低温となる領域）でのマイグ
レーション速度は低い。したがって、重なり領域と第２
配線との境界は温度勾配が大きいために、マイグレーシ
ョン速度が急激に低下する。よって、温度勾配が大きい
上記境界付近はマイグレーションの障壁となる。この障
壁によりバックフロー効果と実質的に同様の効果を得る
ことができる。よって、境界付近で配線金属の移動によ
るボイドの進行を抑制することができる。したがって、
この配線構造部のＥＭ耐性を向上させることができる。
【００１５】また、第１配線の重なり領域の、ヴィアホ
ール接触領域縁部から配線端までの最短距離（ｄ１）
を、第２配線の重なり領域のヴィアホール接触領域縁部
から配線端までの最短距離（ｄ２）よりも長く、かつ５
０μｍ以下としてある。
【００１６】距離ｄ１が、距離ｄ２よりも長くしてある
ことによって、第１配線と第２配線との重なり領域にお
いて、第１配線で発生する熱を効率よく第２配線に伝え
ることができる。また、距離ｄ１を５０μｍ以下にする
ことにより、重なり領域と第２配線のみの領域との境界
を、ボイドの進行が早期に抑制できる位置に設定するこ
とができる。すなわち、距離ｄ１が、５０μｍ以上であ
ると、ボイドの進行により第２配線の配線抵抗が、この
配線構造部を具えた装置において許容されている抵抗値
の範囲よりも高くなってしまうおそれがある。
【００１７】
【発明の実施の形態】以下、図を参照してこの発明の実
施の形態につき説明する。なお、各図は発明を理解でき
る程度に各構成成分の形状、大きさおよび配置関係を概
略的に示してあるに過ぎず、したがってこの発明を図示
例に限定するものではない。また、図において、図を分
かり易くするために断面を示すハッチング（斜線）は一
部分を除き省略してある。また、平面図において、構成
成分の配置関係を分かり易く示すために、特定の構成成
分を表している領域にハッチングを付して示している。
【００１８】＜第１の実施の形態＞第１の実施の形態の
配線構造部につき、図１を参照して説明する。図１
（Ａ）は、この実施の形態の配線構造部の概略的な構成
図であり、マイグレーションが進行する方向（配線長方
向ともいう。）に沿った線で切った断面の切り口で示し
てある。図１（Ｂ）は、配線構造部の配線の配置を上か
ら見た概略的な平面図である。図１（Ｃ）は、図１
（Ａ）の配線構造部に電流を流した場合の配線温度プロ
ファイルである。同図において、横軸に配線長方向の距
離をとり、縦軸に配線温度をとって示してある。また、
図１（Ｃ）の横軸の距離は、図１（Ａ）の位置ａからｂ
までの距離に対応している。
【００１９】この発明の配線構造部１０によれば、層間
絶縁膜１２と、第１配線１４および第２配線１６と、層
間絶縁膜１２を貫通するヴィアホール１８とを具えてい
る。第１配線１４および第２配線１６は、層間絶縁膜１
２を挟んで設けられており、ヴィアホール１８によって
両配線１４および１６は電気的に接続されている。第１
配線１４は、配線構造部１０の使用時に低電位となるよ
うに電圧が印加される方の配線とする。また、第２配線
１６は、配線構造部１０の使用時に高電位となるように
電圧が印加される方の配線とする。そして、第１配線１
４および第２配線１６には、それぞれヴィアホール１８
との接触領域１４ｘおよび１６ｘを含む重なり領域１４
ａおよび１６ａが形成されている。
【００２０】この実施の形態では、半導体基板２０上に
第１配線１４が形成され、この第１配線１４を覆うよう
に、半導体基板２０上に層間絶縁膜１２が形成されてい
る。そして、層間絶縁膜１２の上面には第２配線１６が
形成されている。第１配線１４は、アルミニウム（Ａ
ｌ）を含まない高融点金属（高融点とは、ここでは、Ａ
ｌよりも融点が高いことを意味する。）で構成されてい
る。この例では、タングステン（Ｗ）の単独配線とす
る。また、第２配線１６は、主配線材料としてＡｌを含
む合金層（Ａｌ合金層ともいう。）からなる上層２２と
バリアメタルとしての高融点金属からなる下層２４との
積層配線とする。この例では、下層２４をＴｉＮ膜で構
成する。また、ヴィアホール１８の内壁は、バリアメタ
ル２６で覆われ、さらにＷ２８で埋め込まれている。
【００２１】また、第１配線１４および第２配線１６の
重なり領域１４ａおよび１６ａにおいて、第１配線１４
のヴィアホール接触領域１４ｘ縁部から配線端１４ｅま
での最短距離ｄ１を、第２配線１６のヴィアホール接触
領域１６ｘ縁部から配線端１６ｅまでの最短距離ｄ２よ
りも長くしてあり、またｄ１は５０μｍ以下とする（図
１（Ａ）および図１（Ｂ）参照。）。
【００２２】ｄ１をｄ２よりも長くしてあるのは、配線
抵抗の高い第１配線１４からヴィアホール１８を介して
第２配線１６へ効率よく熱を伝導させるためである。ま
た、ｄ１を５０μｍ以下にするのは、第２配線１６の重
なり領域１６ａと第２配線のみの領域１６ｂとの境界１
６ｃを、ボイドの進行が早期に抑制できる位置に設定す
るためである。
【００２３】この配線構造部１０に対して第１配線１４
が低電位および第２配線１６が高電位となるように電圧
を印加する。すると、第１配線１４は、Ａｌよりも融点
の高いＷで構成されているために、電流によるジュール
発熱量は、第２配線１６よりも第１配線１４の方が多く
なる。したがって、図１（Ｃ）に示すように、第１配線
のみの領域１４ｂの温度は高くなる。また、第１配線１
４で発生した熱は、第１配線の重なり領域１４ａからヴ
ィアホール１８を伝わる。また、層間絶縁膜１２を通し
ても第２配線１６に伝わる。このため、第２配線１６の
重なり領域１６ａの温度も上昇する。この第２配線１６
において、重なり領域以外の領域１６ｂの温度は低温で
ある。ここで、重なり領域１６ａの温度と重なり領域以
外の領域１６ｂの温度との温度差は５℃以上となるよう
に配線材料および構造を設定してある。この場合、第１
配線の重なり領域１４ａから第２配線の重なり領域１６
ａに向かう方向に沿った温度分布は、次の通りである。
重なり領域１４ａの開始点から重なり領域１４ａの終点
に向けて徐々に低下し、その終点付近で温度勾配が最大
となっている。さらに、第２配線領域中では、重なり領
域１６ａから離れるにしたがって温度が低下していっ
て、徐々に第１配線よりも低い一定の温度となる。
【００２４】配線構造部１０に電流を流すと、第２配線
１６中でＡｌのマイグレーションが起こる。これによ
り、第２配線１６の一方の端部１６ｅからボイドが発生
し、他方の端部へ向かってボイドが進行していく。
【００２５】ここで、Ａｌのマイグレーション速度は、
温度に対して指数関数的に変化する。
【００２６】第２配線１６では、上述したように、重な
り領域１６ａと重なり領域以外の領域１６ｂとの境界１
６ｃ付近での温度勾配は最大となり、その温度勾配は５
℃以上である。したがって、この温度勾配をマイグレー
ションの障壁として利用することができる。すなわち、
高温領域ではマイグレーション速度が大きく低温の領域
ではマイグレーション速度が小さいので、上記境界１６
ｃ付近でＡｌのマイグレーション速度を急激に減速させ
ることができる。これは、実質的にバックフロー効果と
同様の効果であるので、ボイドの進行を抑制でき、この
結果、配線抵抗の増加を抑制することができる。したが
って、この配線構造部１０においては、従来の構造より
もＥＭ耐性を向上させることができる。
【００２７】（第１実施例）ここで、第１の実施の形態
の具体的な例として第１実施例を挙げ、比較例と比較す
ることによって、効果をより明確に示す。
【００２８】図２は、この実施例の配線構成図である。
図２によれば、第１の実施の形態で説明したように、半
導体基板２０上に、第１配線１４としてのＷ膜が形成さ
れ、この第１配線１４を覆うように層間絶縁膜（例えば
ＳｉＯ2膜）１２が形成されている。そして、層間絶縁
膜１２の上面には第２配線１６としての、ＴｉＮ膜２４
およびＡｌ合金層２２の積層配線が形成されている。ま
た、この例では、第２配線１６は、ヴィアホール１８と
一体形成されているものとする。ヴィアホール１８の内
壁および第２配線１６の下層は、バリアメタルであるＴ
ｉＮ膜２４および２６で覆われており、このヴィアホー
ル１８を埋め込む材料およびこれに連続する第２配線の
上層が、Ａｌ合金層２２および２８で構成されている。
バリアメタル２４および２６の存在によって、第２配線
１６から第１配線１４に配線金属（例えば、Ａｌ）が移
動することはない。
【００２９】また、この実施例の配線構造部のヴィアホ
ール１８間隔は、１００μｍとする。
【００３０】このような配線構造部に対して、試験条件
をＪ（電流密度）を２×１０6Ａ／ｃｍ2およびＴ（配線
温度）を２００℃として、電流を流す。通電時間は３０
０時間とする。電流の印加スタート時点での配線構造部
全体の配線抵抗をＲ0とし、３００時間までの任意の時
点の配線抵抗をＲとして測定し、この測定結果を図３に
示す。図３によれば、経過時間（０〜３００時間）を横
軸にとり、印加スタート時点の配線抵抗に対する任意の
時点の配線抵抗の増加率（Ｒ／Ｒ0×１００（％））を
縦軸にとって示してある。
【００３１】なお、図３には、第１実施例と同様の構成
の配線構造部を複数製造して、それぞれ同様の測定を行
った結果が示されている。
【００３２】（比較例）次に、第１実施例の比較例につ
いて、図４および図５を参照して説明する。
【００３３】図４は、従来の配線構造部の構成の一例を
示している。すなわち、半導体基板２０上に、第１配線
３０が形成され、この第１配線３０を覆うように層間絶
縁膜３２が形成されている。層間絶縁膜３２上には第２
配線３４が形成されている。また、層間絶縁膜３２に
は、第２配線３４と第１配線３０とを電気的に接続させ
るためのヴィアホール３６が形成されている。ヴィアホ
ール間隔は、第１実施例と同じ１００μｍとする。ま
た、第２配線３４は、第１実施例と同様に、ヴィアホー
ル３６と一体形成されている。すなわち、ヴィアホール
３６の内壁および第２配線３４の下層は、バリアメタル
としてのＴｉＮ膜３８で覆われている。そして、ヴィア
ホールを埋め込む材料および第２配線３４の上層は、Ａ
ｌ合金層４０で構成されている。このように、配線構造
部の主要な構成は、第１実施例と同様であるが、比較例
では、第１配線が、Ａｌ合金層４２と、このＡｌ合金層
４２を挾むバリアメタル（ＴｉＮ膜）４４および４６と
の積層配線にしてある。
【００３４】この比較例の配線構造部に対して、第１の
実施例と同様の条件で測定を行う。
【００３５】この測定結果を、図５に示す。図５によれ
ば、経過時間（０〜２００時間）を横軸にとり、印加ス
タート時点の配線抵抗（Ｒ0）に対する任意の時点の配
線抵抗（Ｒ）の割合（Ｒ／Ｒ0×１００（％））を縦軸
にとって示してある。図５にも、第１実施例と同様に、
この比較例と同様の構成の配線構造部を複数製造して、
それぞれ同様の測定を行った結果が示されている。
【００３６】図３および図５を参照して、第１実施例の
測定結果と比較例の測定結果とを比較する。
【００３７】この結果、第１実施例の配線構造部では、
３００時間経過した時点でも配線抵抗の増加率は、１０
％以下であるのに対して、比較例の配線構造部では、１
４０時間経過した時点で、全ての配線構造部の配線抵抗
の増加率が１０％を越えてしまう。
【００３８】よって、第１実施例の配線構造部では、配
線抵抗の増加割合を比較例の配線構造部の配線抵抗の増
加割合の１／２以下に抑制することができる。したがっ
て、この発明の配線構造部においては、配線のＥＭ耐性
の大幅な向上が図れることが確認できた。
【００３９】＜第２の実施の形態＞図６を参照して、第
２の実施の形態の配線構造部５０につき説明する。配線
構造部５０の主要な構成は第１の実施の形態と同様であ
る。そして、この例では、第１配線１４の配線抵抗を高
くする手段として、第１配線１４の配線幅（ｗ１）を第
２配線１６の配線幅（ｗ２）よりも狭くしてある。
【００４０】以下、第１の実施の形態と相違する点につ
き説明し、同様の点についてはその詳細な説明を省略す
る。
【００４１】図６（Ａ）は、第２の実施の形態の配線構
造部５０の概略的な構成図であり、マイグレーションが
進行する方向（配線長方向）に沿った線で切った断面の
切り口で示してある。図６（Ｂ）は、配線構造部を上か
ら見た概略的な平面図である。図６（Ｃ）は、この実施
の形態の配線構造部に電流を流した場合の温度プロファ
イルである。同図において、横軸に配線長方向の距離を
とり、縦軸に配線温度をとって示してある。また、図６
（Ｃ）の横軸の距離は、図６（Ａ）の位置ａからｂまで
の距離に対応している。
【００４２】図６（Ａ）によれば、この実施の形態の配
線構造部５０は、第１の実施の形態と同様に、半導体基
板２０上に第１配線１４が形成され、この第１配線１４
を覆うように、半導体基板２０上に層間絶縁膜１２が形
成されている。そして、層間絶縁膜１２の上面には第２
配線１６が形成されている。また、第１配線１４と第２
配線１６との重なり領域１４ａおよび１６ａ内の層間絶
縁膜１２に、ヴィアホール１８が形成されている。
【００４３】この例では、第１配線１４および第２配線
１６は、それぞれＡｌを含む合金層からなる上層５２，
２２とＴｉＮ膜からなる下層５４，２４との積層配線と
する。また、ヴィアホール１８内は内壁がバリアメタル
２６で覆われており、さらにその内部がＷ２８で埋め込
まれている。これにより、第１配線１４および第２配線
１６は電気的に接続されている。
【００４４】この実施の形態では、図６（Ｂ）に示すよ
うに、第１配線１４の配線幅（ｗ１）が、第２配線１６
の配線幅（ｗ２）よりも狭く形成されている。ｗ２に対
するｗ１の割合は、０．１以上０．８以下とするのが好
ましい。これにより、配線構造部５０に電流を流した場
合に、第２配線１６の重なり領域１６ａと重なり領域以
外の領域１６ｂとの温度差をつけることができる。
【００４５】このような配線構造部５０に対して、第１
の実施の形態と同様に、第１配線１４が低電位となり、
第２配線１６が高電位となるように電圧を印加する。こ
のとき、第１配線１４の配線幅（ｗ１）は第２配線１６
の配線幅（ｗ２）より狭く形成されているので、第１配
線１４の配線抵抗は、第２配線１６よりも高くなる。こ
の結果、電流によるジュール発熱量は、第１配線１４の
方が第２配線１６よりも多くなるため、第１配線１４の
方が配線温度が高くなる。よって、図６（Ｃ）に示され
ているように、第１配線１４および第２配線１６の重な
り領域１４ａおよび１６ａでは、第１配線１４からヴィ
アホール１８を介して熱が伝導するので高温となる。ま
た、層間絶縁膜１２を通しても第２配線１６に伝わる。
一方、第２配線１６の重なり領域以外の領域１６ｂは低
温である。したがって、第２配線１６において、重なり
領域１６ａと重なり領域以外の領域１６ｂとの境界１６
ｃ付近での温度勾配が最大となる。すなわち、第２の実
施の形態の温度分布は第１の実施の形態で説明したと同
様な温度分布となる。
【００４６】この配線構造部５０に対して電圧を印加す
る（電流を流す）と、配線の構成材料であるＡｌ原子の
マイグレーションが起こる。そして、このマイグレーシ
ョンによって、第２配線１６の一方の端部１６ｅからボ
イドが発生し、このボイドは他方の端部の方へ進行して
いく。この実施の形態では、第２配線１６において、第
１の実施の形態と同様に、重なり領域１６ａと重なり領
域以外の領域１６ｂとの境界１６ｃの温度勾配（図６
（Ｃ）参照。）によって、急激にＡｌのマイグレーショ
ン速度が変化するので、この温度勾配は、マイグレーシ
ョンの障壁となる。よって、実質的にバックフロー効果
と同様の効果を得ることができる。したがって、この配
線構造部５０においては、従来の構造よりもＥＭ耐性を
２倍以上に向上させることができる。
【００４７】＜第３の実施の形態＞図７を参照して、第
３の実施の形態の配線構造部につき説明する。配線構造
部の主要な構成は第１の実施の形態と同様である。この
例では、第１配線の重なり領域が、第２配線よりも融点
の高い金属（高融点金属）で構成されている。
【００４８】以下、第１および第２の実施の形態と相違
する点につき説明し、同様の点についてはその詳細な説
明を省略する。
【００４９】図７（Ａ）は、第３の実施の形態の配線構
造部の概略的な構成図であり、マイグレーションが進行
する方向（配線長方向）に沿った線で切った断面の切り
口で示してある。図７（Ｂ）は、この実施の形態の配線
構造部に電流を流した場合の温度プロファイルである。
同図において、横軸に配線長方向の距離をとり、縦軸に
配線温度をとって示してある。また、図７（Ｂ）の横軸
の距離は、図７（Ａ）の配線構造部の位置ａからｂまで
の距離に対応している。
【００５０】図７（Ａ）によれば、この実施の形態の配
線構造部６０は、第１の実施の形態と同様に、半導体基
板２０上に第１配線１４が形成され、この第１配線１４
を覆うように、半導体基板２０上に層間絶縁膜１２が形
成されている。そして、層間絶縁膜１２の上面には第２
配線１６が形成されている。また、第１配線１４と第２
配線１６との重なり領域１４ａおよび１６ａ内の層間絶
縁膜１２にヴィアホール１８が形成されている。
【００５１】この例では、第１配線１４の重なり領域以
外の領域１４ｂおよび第２配線１６は、それぞれＡｌを
含む合金層からなる上層５２，２２とＴｉＮ膜からなる
下層５４，２４との積層配線とする。また、第１配線１
４の重なり領域１４ａは、ＴｉＮ膜からなる下層５４の
みの配線とする。重なり領域１４ａおよび重なり領域以
外の領域１４ｂは、下層５４によって連続しており、重
なり領域１４ａだけ上層５２が部分的に取り除かれた構
成にしてある。
【００５２】また、ヴィアホール１８は、内壁がバリア
メタル２６で覆われており、さらにその内部がＷ２８で
以て埋め込まれている。したがって、第１配線１４のＴ
ｉＮ膜５４の部分と第２配線１６の下層２４とがヴィア
ホール１８と接触している。
【００５３】このような配線構造部６０に対して、第１
の実施の形態と同様に、第１配線１４が低電位となり、
第２配線１６が高電位となるように電圧を印加する。こ
のとき、第１配線１４の重なり領域１４ａは、ＴｉＮ膜
５４のみで構成されている。したがって、重なり領域１
４ａは、上層５２と下層５４とからなる重なり領域以外
の領域１４ｂや、第２配線１６よりも配線抵抗が高い。
よって、第１配線１４の重なり領域１４ａで発生するジ
ュール発熱量は高くなる。このため、重なり領域１４ａ
の配線温度は高くなる。この熱は、第１配線１４の重な
り領域１４ａからヴィアホール１８を伝導して第２配線
１６の重なり領域１６ａへと伝わる。したがって、第２
配線１６の重なり領域１６ａは高温となるので、重なり
領域１６ａと重なり領域以外の領域１６ｂとの境界では
大きな温度勾配が生じる（図７（Ｂ））。すなわち、第
１配線１４から第２配線１６に向けての重なり領域１４
ａおよび１６ａでの温度分布は、第１配線１４と第２配
線１６の重なり開始点から急激に上昇し、中間で最高温
度（温度勾配は零）となり、重なりの終点では重なりの
開始点での温度とほぼ等しくなっていて温度勾配は最大
となっている。そして、重なり領域１６ａから離れるに
したがって、第２配線の温度は低下し、重なり領域から
離れた領域１６ｂでは第１配線の部分１４ｂの温度より
も低い一定の温度となる。
【００５４】この配線構造部６０に電圧を印加すると、
第２配線１６の上層２２においてＡｌ原子のマイグレー
ションが起こる。そして、このマイグレーションによっ
て、第２配線１６の一方の端部１６ｅからボイドが発生
し、このボイドは他方の端部の方へ進行していく。この
実施の形態では、重なり領域１６ａと重なり領域以外の
領域１６ｂとの境界１６ｃの温度勾配があるために、こ
の部分でＡｌのマイグレーション速度は急激に低下す
る。このように温度勾配がマイグレーションの障壁とな
るので、実質的にバックフロー効果と同様の効果を得る
ことができる。したがって、この配線構造部６０におい
ては従来の構造よりもＥＭ耐性を向上させることができ
る。
【００５５】＜第４の実施の形態＞図８を参照して、第
４の実施の形態の配線構造部７０につき説明する。配線
構造部７０の主要な構成は、第１の実施の形態と同様で
ある。この例では、第１配線１４の厚さを第２配線１６
の厚さよりも薄くしてある。
【００５６】以下、第１〜第３の実施の形態と相違する
点につき説明し、同様の点についてはその詳細な説明を
省略する。
【００５７】図８（Ａ）は、第４の実施の形態の配線構
造部７０の概略的な構成図であり、マイグレーションが
進行する方向（配線長方向）に沿った線で切った断面の
切り口で示してある。図８（Ｂ）は、この実施の形態の
配線構造部７０に電流を流した場合の温度プロファイル
である。同図において、横軸に配線長方向の距離をと
り、縦軸に配線温度をとって示してある。また、図８
（Ｂ）の横軸の距離は、図８（Ａ）の配線構造部の位置
ａからｂまでの距離に対応している。
【００５８】図８（Ａ）によれば、この実施の形態の配
線構造部７０は、第１の実施の形態と同様に、半導体基
板２０上に第１配線１４が形成され、この第１配線１４
を覆うように、半導体基板２０上に層間絶縁膜１２が形
成されている。そして、層間絶縁膜１２の上面には第２
配線１６が形成されている。また、第１配線１４と第２
配線１６との重なり領域１４ａおよび１６ａ内の層間絶
縁膜１２にヴィアホール１８が形成されている。
【００５９】この例では、第１配線１４および第２配線
１６は、それぞれＡｌ合金層からなる上層５２ｘ，２２
とＴｉＮ膜からなる下層５４，２４との積層配線とす
る。また、ヴィアホール１８内は内壁がバリアメタル２
６で覆われており、ホール１８内のバリアメタル２６の
表面は、さらにＷ２８で埋め込まれている。よって、第
１配線１４および第２配線１６はヴィアホール１８を介
して電気的に接続されている。
【００６０】この実施の形態では、第１配線１４の上層
であるＡｌ合金層５２ｘの厚さ（ｔ１）を、第２配線１
６のＡｌ合金層２２の厚さ（ｔ２）よりも薄く形成して
ある。第２配線１６のＡｌ合金層２２の厚さ（ｔ２）に
対する第１配線１４のＡｌ合金層５２ｘの厚さ（ｔ１）
の割合は、好ましくは０．１以上０．８以下とするのが
好ましい。これにより、配線構造部７０に電流を流した
場合に、第２配線１６の重なり領域１６ａと重なり領域
以外の領域１６ｂとの温度差をつけることができる。
【００６１】このような配線構造部７０に対して、第１
の実施の形態と同様に、第１配線１４が低電位となり、
第２配線１６が高電位となるように電圧を印加する。こ
のとき、第１配線１４の厚さは第２配線１６の厚さより
薄く形成されているので、第１配線１４の配線抵抗は第
２配線１６の配線抵抗よりも高くなる。この結果、電流
によるジュール発熱量は、第１配線１４の方が第２配線
１６よりも多くなるので、第１配線１４の方が配線温度
が高くなる。よって、図８（Ｂ）に示されているよう
に、第１配線１４および第２配線１６の重なり領域１４
ａおよび１６ａでは、第１配線１４からヴィアホール１
８を介して熱が伝導するので高温となる。一方、第２配
線１６の重なり領域以外の領域１６ｂは低温である。し
たがって、第２配線１６において、重なり領域１６ａと
重なり領域以外の領域１６ｂとの境界１６ｃ付近の温度
勾配が大きくなる。このように、第４の実施の形態の場
合は、第１の実施の形態の場合と同様な温度分布が得ら
れる。
【００６２】したがって、第１の実施の形態と同様に、
境界１６ｃ付近はマイグレーションの障壁となる。よっ
て、第４の実施の形態の配線構造部７０においてもバッ
クフロー効果と同様の効果を得ることができる。このた
め、従来の配線構造よりもＥＭ耐性に優れた配線構造部
７０が得られる。
【００６３】＜第５の実施の形態＞図９を参照して、第
５の実施の形態の配線構造部８０につき説明する。
【００６４】図９（Ａ）は、第５の実施の形態の配線構
造部８０の概略的な構成図であり、配線長方向に沿った
線で切った断面の切り口で示してある。図９（Ｂ）は、
配線構造部の配線の配置を上から見た概略的な平面図で
ある。図９（Ｃ）は、この実施の形態の配線構造部８０
の使用時（電圧印加時）における配線温度プロファイル
である。同図において、横軸に配線長方向の距離をと
り、縦軸に配線温度をとって示してある。
【００６５】この実施の形態の配線構造部８０は、層間
絶縁膜１２と、第１配線１４および第２配線１６と、層
間絶縁膜１２を貫通するヴィアホール１８とを具えてい
る。第１配線１４および第２配線１６は、層間絶縁膜１
２を挟んで設けられており、ヴィアホール１８によって
両配線１４および１６は電気的に接続されている。第１
配線１４は、配線構造部８０の使用時に低電位となるよ
うに電圧が印加される方の配線であり、第２配線１６
は、高電位となるように電圧が印加される方の配線とす
る。そして、第１配線１４および第２配線１６には、そ
れぞれヴィアホール１８との接触領域１４ｘおよび１６
ｘを含む重なり領域１４ａおよび１６ａが形成されてい
る。
【００６６】この実施の形態では、第１の実施の形態と
同様に、半導体基板２０上に第１配線１４が形成され、
この第１配線１４を覆うように、半導体基板２０上に層
間絶縁膜１２が形成されている。そして、層間絶縁膜１
２の上面には第２配線１６が形成されている。
【００６７】また、第１の実施の形態と同様に、第１配
線１４は、Ａｌを含まない高融点金属としてのＷの単独
配線で構成されている。また、第２配線１６は、主配線
材料としてＡｌを含む合金層（Ａｌ合金層）からなる上
層２２とバリアメタルとしての高融点金属（ＴｉＮ膜）
からなる下層２４との積層配線とする。また、ヴィアホ
ール１８の内壁はバリアメタル２６で覆われ、このホー
ル１８内のバリアメタル２６の表面はＷ２８で埋め込ま
れている（図９（Ａ））。
【００６８】また、第２配線１６の、ヴィアホール１８
との接触領域１６ｘ縁部から５０μｍ以下の距離だけ離
間した位置に熱を印加できるように、第１配線１４およ
び第２配線１６とは電気的に絶縁させて、ヒーター用配
線８２が設けられている。
【００６９】この実施の形態では、ヒーター用配線８２
を、第１配線１４と同じ材料の配線でもって構成する。
【００７０】よって、この実施の形態では、半導体基板
２０の上面であって第２配線１６の下側に、Ｗからなる
ヒーター用配線８２が設けられている。また、このヒー
ター用配線８２は、第１配線１４および第２配線１６の
ヴィアホール接触領域１４ｘおよび１６ｘからは５０μ
ｍ以下の距離だけ離間した位置に設けられている。ま
た、この例では、ヒーター用配線８２が、この配線８２
の長手方向が、第２配線１６の配線長方向と直角に交わ
る方向となるように配置されている（図９（Ａ）および
図９（Ｂ））。
【００７１】ヒーター用配線８２を設ける位置を、ヴィ
アホール接触領域１６ｘの縁部から５０μｍ以下の距離
だけ離間させているのは、第２配線におけるボイドの進
行をこの距離内で抑えるためである。この距離が５０μ
ｍ以下であれば、第２配線１６の配線抵抗の増加は許容
範囲内に抑えることができる。
【００７２】このような配線構造部８０に対して、第１
配線１４が低電位となり、第２配線１６が高電位となる
ように電圧を印加する。この例では、ヒーター用配線８
２にも電流を流す。第１配線１４は高融点金属であるＷ
で構成されているので、ＴｉＮ膜２４およびＡｌ合金層
２２で構成された第２配線１６よりも、配線抵抗が高
い。このため、上記電圧の印加によって、第１配線１４
の配線温度は第２配線１６の配線温度よりも高くなる。
また、ヒーター用配線８２は、第１配線１４と同様の材
料で構成されているために、配線温度が高くなる。電圧
の印加時において、配線構造部８０の各配線は以上のよ
うな温度状態であるために、図９（Ｃ）に示すような配
線温度特性が得られる。図９（Ｃ）の横軸は、配線長方
向の距離を示しており、この距離は、図９（Ａ）の位置
ａからｂまでの距離に対応している。
【００７３】図９（Ｃ）によれば、第１の実施の形態と
同様に、第１配線１４の領域１４ｂおよび重なり領域１
４ａは高温となっている。そして、第１配線の重なり領
域１４ａからの熱がヴィアホール１８から第２配線１６
の重なり領域１６ａに伝わることにより、第２配線１６
の重なり領域１６ａも高温となる。一方、第２配線１６
の重なり領域以外の領域１６ｂは低温である、ヒーター
用配線８２からの熱が伝わる領域８２ａは高温となる。
したがって、この実施の形態では、第１の実施の形態と
同様に、第２配線１６において、重なり領域１６ａと重
なり領域以外の領域１６ｂとの境界１６ｃ付近で大きな
温度勾配が形成される。このように、重なり領域１４
ａ、１６ａおよびその近傍では、第１および第２配線の
温度分布は、第１の実施の形態の場合と同様な分布とな
る。そして、さらにこの例では、ヒーター用配線８２か
らの熱が伝わる領域８２ａでは、その周辺領域よりも温
度が高くなるという大きな温度変化が起こる。よって、
これらの温度勾配および温度変化部分は、第２配線１６
の上層２２で発生するＡｌのマイグレーション速度を低
減させる２段階の障壁となる。したがって、実質的にバ
ックフロー効果と同様の効果を第２配線１６に与えるこ
とができる。よって、ボイドの進行を抑制できるため配
線抵抗の増加を防ぎ、ＥＭ耐性を向上させることができ
る。
【００７４】＜第６の実施の形態＞図１０を参照して、
第６の実施の形態の配線構造部８５につき説明する。
【００７５】図１０（Ａ）は、第６の実施の形態の配線
構造部８５の概略的な構成図であり、配線長方向に沿っ
た線で切った断面の切り口で示してある。図１０（Ｂ）
は、配線構造部８５の配線の配置を上から見た概略的な
平面図である。図１０（Ｃ）は、この実施の形態の配線
構造部８５の使用時（電圧印加時）における配線温度プ
ロファイルである。同図において、横軸に配線長方向の
距離をとり、縦軸に配線温度をとって示してある。
【００７６】配線構造部８５の主要な構成は、従来と同
様である。図１０（Ａ）および図１０（Ｂ）を参照する
と、半導体基板２０上に第１配線１４が形成され、この
第１配線１４を覆うように、半導体基板２０上に層間絶
縁膜１２が形成されている。そして、層間絶縁膜１２の
上面には第２配線１６が形成されている。また、層間絶
縁膜１２には第１配線１４と第２配線１６とを電気的に
接続するヴィアホール１８が形成されている。この実施
の形態では、第１配線１４および第２配線１６を、それ
ぞれ、ＴｉＮ膜からなる下層８８，２４とＡｌ合金層か
らなる上層８６，２２との積層配線とする。また、ヴィ
アホール１８の内壁はバリアメタルとしてのＴｉＮ膜２
６で覆われており、ホール１８内のＴｉＮ膜２６の表面
はＷ２８で埋め込まれている（図１０（Ａ））。
【００７７】また、この実施の形態では、第５の実施の
形態と同様に、ヴィアホール１８との接触領域１６ｘ縁
部から５０μｍ以下の距離だけ離間した第２配線１６の
位置を加熱できるように、第１配線１４および第２配線
１６とは電気的に絶縁させて、ヒーター用配線８７が設
けられている。ヒーター用配線８７は第１および第２配
線１４および１６と同じ材料の配線で構成する。
【００７８】よって、この実施の形態では、半導体基板
２０の上面であって第２配線１６の下側に、ＴｉＮ膜８
７ｘおよびＡｌ合金層８７ｙからなるヒーター用配線８
７が設けられている（図１０（Ａ）参照。）。そして、
この実施の形態では、このヒーター用配線８７の配線幅
（ｗＨ）を、第１配線１４の配線幅（ｗ１）よりも狭く
してある（図１０（Ａ）および図１０（Ｂ）参照。）。
これがため、ヒーター用配線８７の配線抵抗は、第１配
線１４および第２配線１６の配線抵抗よりも高くなる。
したがって、このような配線構造部８５に対して、第１
配線１４およびヒーター用配線８７が低電位となるよう
に、かつ第２配線１６が高電位となるように電圧を印加
すると、その配線温度特性は、図１０（Ｃ）に示すよう
な特性となる。図１０（Ｃ）の横軸の配線長方向の距離
は、図１０（Ａ）の位置ａからｂまでの距離に対応して
いる。
【００７９】図１０（Ｃ）によれば、第１配線のみの領
域１４ｂおよび第２配線のみの領域１６ｂは低温であ
る。そして、第１配線１４および第２配線１６の重なり
領域１４ａおよび１６ａでは、低温ではあるが第１配線
１４から発生した熱がヴィアホール１８を介して第２配
線１６に伝わるので、多少温度が上昇している。したが
って、この場合には、重なり領域１４ａおよび１６ａ自
体での温度分布は、第３の実施の形態で説明したと同様
に、重なり領域の中央部で高くなるという温度分布が得
られる。しかし、第２配線１６の下側に設けられたヒー
ター用配線８７は高温となるので、発生した熱が第２配
線８７の設定された位置（ヴィアホールとの接触領域１
６ｘから５０μｍ以下離間した位置）付近に伝わって、
第２配線１６において、第５の実施の形態で説明したと
同様に、大きな温度変化部８７ａが形成される。よっ
て、この温度変化部８７ａが第２配線１６の上層２２で
発生するＡｌのマイグレーション速度を低減させる障壁
となる。したがって、実質的にバックフロー効果と同様
の効果を第２配線１６に与えることができる。よってボ
イドの進行を抑制できるため配線抵抗の増加を防ぎ、Ｅ
Ｍ耐性を向上させることができる。
【００８０】＜第７の実施の形態＞図１１を参照して、
第７の実施の形態の配線構造部９０につき説明する。
【００８１】図１１（Ａ）は第７の実施の形態の配線構
造部９０の概略的な構成図であり、配線長方向に沿った
線で切った断面の切り口で示してある。図１１（Ｂ）
は、この実施の形態の配線構造部９０の使用時（電圧印
加時）における配線温度プロファイルである。同図にお
いて、横軸に配線長方向の距離をとり、縦軸に配線温度
をとって示してある。
【００８２】配線構造部の主要な構成は、従来と同様で
ある。図１１（Ａ）を参照すると、半導体基板２０上に
第１配線１４が形成され、この第１配線１４を覆うよう
に、半導体基板２０上に層間絶縁膜１２が形成されてい
る。そして、層間絶縁膜１２の上面には第２配線１６が
形成されている。また、層間絶縁膜１２には第１配線１
４と第２配線１６とを電気的に接続するヴィアホール１
８が形成されている。この実施の形態では、第１配線１
４および第２配線１６を、第６の実施の形態と同様に、
ＴｉＮ膜からなる下層８８，２４とＡｌ合金層からなる
上層８６，２２との積層配線とする。また、ヴィアホー
ル１８の内壁はバリアメタルとしてのＴｉＮ膜２６で覆
われており、ホール１８内のＴｉＮ膜２６の表面はＷ２
８で埋め込まれている（図１１（Ａ））。
【００８３】また、この実施の形態では、第５の実施の
形態と同様に、ヴィアホール１８との接触領域１６ｘ縁
部から５０μｍ以下の距離だけ離間した第２配線１６の
位置を加熱できるように、第１配線１４および第２配線
１６とは電気的に絶縁させて、ヒーター用配線９２が設
けられている。ヒーター用配線９２は第１および第２配
線１４および１６と同じ材料の配線で構成する。
【００８４】よって、この実施の形態では、半導体基板
２０の上面であって第２配線１６の下側にＴｉＮ膜９２
ｘおよびＡｌ合金層９２ｙからなるヒーター用配線９２
が設けられている（図１１（Ａ）参照。）そして、この
実施の形態では、このヒーター用配線９２の厚さを、第
１配線１４の厚さよりも薄くしてある（図１１（Ａ）参
照。）。具体的には、ヒーター用配線９２の上層９２ｙ
であるＡｌ合金層の厚さ（ｔＨ）を第１配線１４の上層
８６の厚さ（ｔ１）よりも薄くしている。これがため、
ヒーター用配線９２の配線抵抗は、第１配線１４および
第２配線１６の配線抵抗よりも高くなる。したがって、
このような配線構造部９０に対して第１配線１４および
ヒーター用配線９２が低電位となるように、かつ第２配
線１６が高電位となるように電圧を印加すると、配線構
造部９０には電流が流れる。そして、このときの配線温
度特性は、図１１（Ｂ）に示すような特性となる。図１
１（Ｂ）の横軸の配線長方向の距離は、図１１（Ａ）の
位置ａからｂまでの距離に対応している。
【００８５】図１１（Ｂ）によれば、図１０（Ｃ）を参
照して説明した第６の実施の形態の場合と同様な温度分
布が得られる。すなわち、第１配線のみの領域１４ｂお
よび第２配線のみの領域１６ｂは低温である。また、第
１配線１４および第２配線１６の重なり領域１４ａおよ
び１６ａにおいては、第１配線１４から幾分熱がヴィア
ホール１８を介して第２配線１６に伝わるので、若干温
度が上昇している。また、第２配線１６の下側に設けら
れたヒーター用配線９２は、配線抵抗が大きい分高温と
なるので、発生した熱が第２配線１６の設定された位置
（ヴィアホールとの接触領域１６ｘから５０μｍ以下離
間した位置）付近に伝わって、第２配線１６において、
大きな温度変化部９２ａが形成される。よって、この温
度変化部９２ａが、第２配線１６の上層２２で発生する
Ａｌのマイグレーション速度を低減させる障壁となる。
したがって実質的にバックフロー効果と同様の効果を第
２配線１６に与えることができる。よってボイドの進行
を抑制できるので配線抵抗の増加を防ぎ、ＥＭ耐性を向
上させることができる。
【００８６】＜第８の実施の形態＞図１２を参照して、
第８の実施の形態の配線構造部９５につき説明する。
【００８７】図１２（Ａ）は第８の実施の形態の配線構
造部９５の概略的な構成図であり、配線長方向に沿った
線で切った断面の切り口で示してある。図１２（Ｂ）
は、配線構造部９５の配線の配置関係を概略的に示した
平面図である。図１２（Ｃ）は、この実施の形態の配線
構造部９５の使用時（電圧印加時）における配線温度プ
ロファイルである。同図において、横軸に配線長方向の
距離をとり、縦軸に配線温度をとって示してある。
【００８８】配線構造部９５の主要な構成は、従来と同
様である。図１２（Ａ）および図１２（Ｂ）を参照する
と、半導体基板２０上に第１配線１４が形成され、この
第１配線１４を覆うように、半導体基板２０上に層間絶
縁膜１２が形成されている。そして、層間絶縁膜１２の
上面には第２配線１６が形成されている。また、層間絶
縁膜１２には第１配線１４と第２配線１６とを電気的に
接続するヴィアホール１８が形成されている。この実施
の形態では、第１配線１４および第２配線１６を、第６
の実施の形態と同様に、ＴｉＮ膜からなる下層８８，２
４とＡｌ合金層からなる上層８６，２２との積層配線と
する。また、ヴィアホール１８の内壁はＴｉＮ膜２６で
覆われており、ホール１８内のＴｉＮ膜２６の表面はＷ
２８で埋め込まれている（図１２（Ａ））。
【００８９】また、この実施の形態では、第５の実施の
形態と同様に、ヴィアホール１８との接触領域１６ｘ縁
部から５０μｍ以下の距離だけ離間した位置であって、
第２配線１６を加熱できる半導体基板２０上の位置に、
第１配線１４および第２配線１６とは電気的に絶縁させ
て、ヒーター用配線９６が設けられている。この例で
は、ヒーター用配線９６を、Ａｌよりも融点の高い高融
点金属で以て構成する。よって、ここでは、第１配線１
４および第２配線１６の下層８８および２４として用い
られているＴｉＮ膜が、ヒーター用配線９６として、半
導体基板２０の上面であって第２配線１６の下側に設け
られている（図１２（Ａ））。ヒーター用配線９６は、
基板２０上に長手方向が配線長方向と直角に交わるよう
に設けられている（図１２（Ｂ））。
【００９０】これがため、ヒーター用配線９６の配線抵
抗は第１および第２配線１４および１６の配線抵抗より
も高くなる。したがって、このような配線構造部９５に
対して、第１配線１４およびヒーター用配線９６が低電
位となるように、かつ第２配線１６が高電位となるよう
に電圧を印加すると、配線構造部９５には電流が流れ
る。そして、このときの配線温度特性は、図１２（Ｃ）
に示すような特性となる。図１２（Ｃ）の横軸の配線長
の距離は、図１２（Ａ）の位置ａからｂまでの距離に対
応している。
【００９１】図１２（Ｃ）によれば、第６および第７の
実施の形態で説明したと同様な温度分布が得られる。す
なわち、第１配線のみの領域１４ｂおよび第２配線のみ
の領域１６ｂは低温である。また、第１配線１４および
第２配線１６の重なり領域１４ａおよび１６ａにおいて
は、第１配線１４からヴィアホール１８を介して第２配
線１６に熱が伝わるので、多少温度が上昇している。ま
た、第２配線１６の下側に設けられたヒーター用配線９
６は、配線抵抗が大きいので高温となっている。よっ
て、発生した熱が第２配線１６の設定された位置（ヴィ
アホール１８との接触領域１６ｘから５０μｍ以下離間
した位置）付近に伝わって、第２配線１６において、大
きな温度変化部９６ａが形成される。よって、この温度
変化部９６ａが、第２配線１６の上層２２で発生するＡ
ｌのマイグレーション速度を低減させる障壁となる。し
たがって実質的にバックフロー効果と同様の効果を第２
配線１６に与えることができる。よって、ボイドの進行
を抑制できるので配線抵抗の増加を防ぎ、ＥＭ耐性を向
上させることができる。
【００９２】＜第９の実施の形態＞図１３を参照して、
第９の実施の形態の配線構造部９７につき説明する。
【００９３】図１３（Ａ）は第９の実施の形態の配線構
造部９７の概略的な構成図であり、配線長方向に沿った
線で切った断面の切り口で示してある。図１３（Ｂ）
は、配線構造部９７の配線の配置関係を概略的に示した
平面図である。図１３（Ｃ）は、この実施の形態の配線
構造部の使用時における配線温度プロファイルである。
同図において、横軸に配線長方向の距離をとり、縦軸に
配線温度をとって示してある。
【００９４】配線構造部９７の主要な構成は、従来と同
様である。図１３（Ａ）および図１３（Ｂ）を参照する
と、半導体基板２０上に第１配線１４が形成され、この
第１配線１４を覆うように、半導体基板２０上に層間絶
縁膜１２が形成されている。そして、層間絶縁膜１２の
上面には第２配線１６が形成されている。また、層間絶
縁膜１２には第１配線１４と第２配線１６とを電気的に
接続するヴィアホール１８が形成されている。この実施
の形態では、第１配線１４および第２配線１６を、第６
の実施の形態と同様に、ＴｉＮ膜からなる下層８８，２
４とＡｌ合金層からなる上層８６，２２との積層配線と
する。また、ヴィアホール１８の内壁はＴｉＮ膜２６で
覆われており、ホール１８内のＴｉＮ膜２６の表面はＷ
２８で埋め込まれている（図１３（Ａ））。
【００９５】また、この実施の形態では、第５の実施の
形態と同様に、ヴィアホール１８との接触領域１４ｘお
よび１６ｘの縁部から５０μｍ以下の距離だけ離間した
位置であって、第２配線１６を加熱できる半導体基板２
０上の位置に、第１配線１４および第２配線１６とは電
気的に絶縁させて、ヒーター用配線９８が設けられてい
る。ヒーター用配線９８は、基板２０上に長手方向が配
線長方向と直角に交わるように設けられている（図１３
（Ｂ））。この例では、ヒーター用配線９８の第２配線
１６に熱伝導する領域９８ａを除く領域９８ｂを第１配
線１４と同じ材料で形成する。すなわち、ＴｉＮ膜から
なる下層９８ｘとＡｌ合金層からなる上層９８ｙとの積
層配線とする。そして、第２配線に熱伝導する領域９８
ａは、上層が取り除かれＴｉＮ膜９８ｘのみからなる領
域としてある（図１３（Ｂ）参照。）。これがため、ヒ
ーター用配線９８のＴｉＮ膜９８ｘのみからなる領域９
８ａは、それ以外の領域９８ｂよりも配線抵抗が高くな
る。したがって、このような配線構造部９７に対して、
第１配線１４およびヒーター用配線９８が低電位となる
ように、かつ第２配線１６が高電位となるように電圧を
印加すると、配線構造部９７には電流が流れる。そし
て、このときの配線温度特性は、図１３（Ｃ）に示すよ
うな特性となる。図１３（Ｃ）の横軸の配線長の距離
は、図１３（Ａ）の位置ａからｂまでの距離に対応して
いる。
【００９６】図１３（Ｃ）によれば、第６乃至第８の実
施の形態で説明したと同様な温度分布が得られる。すな
わち、第１配線のみの領域１４ｂおよび第２配線のみの
領域１６ｂは低温である。また、第１配線１４および第
２配線１６の重なり領域１４ａおよび１６ａにおいて
は、第１配線１４からヴィアホール１８を介して第２配
線１６に熱が伝わるので、第１配線１４が低温であって
も多少温度が上昇している。また、第２配線１６の下側
に設けられたヒーター用配線９８の、第２配線に熱が伝
わる領域９８ａは、ＴｉＮ膜９８ｘのみで構成されてお
り、このため配線抵抗が高いので高温となっている。よ
って、発生した熱が第２配線１６の設定された位置（ヴ
ィアホール１８との接触領域１６ｘから５０μｍ以下離
間した位置）付近に伝わって、第２配線１６において、
大きな温度変化部１６ｈが形成される。よって、この温
度変化部１６ｈが第２配線１６の上層２２で発生するＡ
ｌのマイグレーション速度を低減させる障壁となる。し
たがって、実質的にバックフロー効果と同様の効果を第
２配線１６に与えることができる。よって、ボイドの進
行を抑制できるので配線抵抗の増加が抑えられ、ＥＭ耐
性を向上させることができる。
【００９７】以上の第１〜第９の実施の形態では、全て
２層配線の配線構造部を例に挙げて説明しているが、こ
の発明が適用される配線構造はこれに限られるものでは
なく、２層以上の多層配線にも適用可能であることは言
うまでもない。また、上述した実施の形態例中で配線材
料としてＷ、ＴｉＮ、Ａｌ合金を例に挙げて説明した
が、これに限らず、一般的に半導体素子において使用さ
れている材料を適用してもよい。
【００９８】
【発明の効果】上述した説明から明らかなように、この
発明の配線構造部によれば、層間絶縁膜と、第１配線お
よび第２配線と、層間絶縁膜を貫通するヴィアホールと
を具えている。第１配線を、配線構造部使用時、つまり
配線構造部に対して電圧を印加するときに、低電圧に印
加される方の配線とする。また、第２配線を、配線構造
使用時に高電圧に印加される方の配線とする。第１配線
および第２配線は、層間絶縁膜を挟んで設けられてお
り、ヴィアホールにより両配線は電気的に接続されてい
る。また、第１配線および第２配線には、それぞれヴィ
アホールとの接触領域を含む重なり領域が形成されてい
る。すなわち、この重なり領域は、第１配線と第２配線
とが層間絶縁膜を挟んで重なっている領域であり、この
領域内の層間絶縁膜にヴィアホールが形成されている。
また、第１配線および／または第２配線にはバリアメタ
ルが設けられており、両配線間において、各配線を構成
する金属原子の移動は行われないものとする。このよう
な配線構造部において、第１配線の重なり領域の、ヴィ
アホール接触領域縁部から該配線端までの最短距離を、
第２配線の重なり領域の、ヴィアホール接触領域縁部か
ら該配線端までの最短距離よりも長く、かつ５０μｍ以
下とし、第１配線の配線抵抗を、第２配線の配線抵抗よ
りも高くしてある。
【００９９】このような配線構造部に対して、第１配線
が低電位となり第２配線が高電位となるように電圧を印
加すると、第１配線の配線温度が第２配線の配線温度よ
りも高くなる。この結果、両配線の重なり領域の温度が
高温となる。また、第２配線のみの領域は低温となる。
これがため、重なり領域と第２配線との境界では、温度
勾配が大きくなる。
【０１００】また、配線金属の配線内のマイグレーショ
ン速度は温度に対して指数関数的に変化する。よって、
上記重なり領域でのマイグレーション速度は高く、第２
配線のみの領域でのマイグレーション速度は低い。よっ
て、上記境界付近は温度勾配が大きいので、マイグレー
ション速度が急激に低下する。このため、境界付近はマ
イグレーションの障壁となる。したがって、マイグレー
ションの急激な速度低下に伴ってボイドの進行も抑制さ
れる。これはすなわち、バックフロー効果と同様の効果
となる。したがって、この配線構造部のＥＭ耐性を向上
させることができる。
【図面の簡単な説明】
【図１】（Ａ）は、第１の実施の形態の配線構造部の概
略的な構成図であり、配線長方向に沿った線で切った断
面の切り口で示されている。（Ｂ）は、配線構造部の配
線の配置を上から見た概略的な平面図である。（Ｃ）
は、第１の実施の形態の配線構造部の使用時の配線長方
向の温度プロファイルである。
【図２】第１の実施例の配線構造部の配線構成図であ
る。
【図３】第１の実施例の測定結果を示す特性図である。
【図４】比較例の配線構造部の配線構成図である。
【図５】比較例の測定結果を示す特性図である。
【図６】（Ａ）は、第２の実施の形態の配線構造部の概
略的な構成図であり、配線長方向に沿った線で切った断
面の切り口で示されている。（Ｂ）は、配線構造部の配
線構成を上から見た概略的な平面図である。（Ｃ）は、
第２の実施の形態の配線構造部の使用時の配線長方向の
温度プロファイルである。
【図７】（Ａ）は、第３の実施の形態の配線構造部の概
略的な構成図であり、配線長方向に沿った線で切った断
面の切り口で示されている。（Ｂ）は、第３の実施の形
態の配線構造部の使用時の配線長方向の温度プロファイ
ルである。
【図８】（Ａ）は、第４の実施の形態の配線構造部の概
略的な構成図であり、配線長方向に沿った線で切った断
面の切り口で示されている。（Ｂ）は、第４の実施の形
態の配線構造部の使用時の配線長方向の温度プロファイ
ルである。
【図９】（Ａ）は、第５の実施の形態の配線構造部の概
略的な構成図であり、配線長方向に沿った線で切った断
面の切り口で示されている。（Ｂ）は、配線構造部の配
線構成を上から見た概略的な平面図である。（Ｃ）は、
第５の実施の形態の配線構造部の使用時の配線長方向の
温度プロファイルである。
【図１０】（Ａ）は、第６の実施の形態の配線構造部の
概略的な構成図であり、配線長方向に沿った線で切った
断面の切り口で示されている。（Ｂ）は、配線構造部の
配線構成を上から見た概略的な平面図である。（Ｃ）
は、第６の実施の形態の配線構造部の使用時の配線長方
向の温度プロファイルである。
【図１１】（Ａ）は、第７の実施の形態の配線構造部の
概略的な構成図であり、配線長方向に沿った線で切った
断面の切り口で示されている。（Ｂ）は、第７の実施の
形態の配線構造部の使用時の配線長方向の温度プロファ
イルである。
【図１２】（Ａ）は、第８の実施の形態の配線構造部の
概略的な構成図であり、配線長方向に沿った線で切った
断面の切り口で示されている。（Ｂ）は、配線構造部の
配線構成を上から見た概略的な平面図である。（Ｃ）
は、第８の実施の形態の配線構造部の使用時の配線長方
向の温度プロファイルである。
【図１３】（Ａ）は、第９の実施の形態の配線構造部の
概略的な構成図であり、配線長方向に沿った線で切った
断面の切り口で示されている。（Ｂ）は、配線構造部の
配線構成を上から見た概略的な平面図である。（Ｃ）
は、第９の実施の形態の配線構造部の使用時の配線長方
向の温度プロファイルである。
【図１４】従来の配線構造部の概略的な構成図であり、
配線長方向に沿った線で切った断面の切り口で示されて
いる。
【符号の説明】
１０，５０，６０，７０，８０，８５，９０，９５，９
７：配線構造部 １２，３２，１０４：層間絶縁膜 １４，３０：第１配線 １４ａ，１６ａ：重なり領域 １４ｂ：第１配線の領域 １４ｅ，１６ｅ，１０６ｅ：配線端（端部） １４ｘ，１６ｘ：ヴィアホール接触領域 １６，３４：第２配線 １６ｂ：重なり領域以外の領域（第２配線のみの領域） １８，３６，１０８：ヴィアホール ２０：半導体基板 ２２，５２，５２ｘ，８６，９２ｙ，９８ｙ：上層（Ａ
ｌ合金層） ２４，５４，８８，９２ｘ，９８ｘ：下層（ＴｉＮ膜、
バリアメタル） ２６，３８，４４，４６，１１０：バリアメタル（Ｔｉ
Ｎ膜） ２８，１１２：Ｗ（タングステン） ４０，４２：Ａｌ合金層 ８２，８７，９２，９６，９８：ヒーター用配線 ８２ａ：ヒーター用配線からの熱が伝わる領域 ８７ａ，９２ａ，９６ａ，１６ｈ：温度変化部 ８７ｘ：ＴｉＮ膜 ８７ｙ：Ａｌ合金層 ９８ａ：熱伝導する領域 ９８ｂ：熱伝導する領域を除く領域 １００：下地 １０２：下層配線 １０６：上層配線 １１４，１１６：Ａｌ合金配線 １１８ａ，１１８ｂ，１２０ａ，１２０ｂ：高融点配線

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 層間絶縁膜と、該層間絶縁膜を挟んで設
    けられた、配線構造部使用時に低電位に印加される第１
    配線および高電位に印加される第２配線と、前記層間絶
    縁膜に設けられ前記第１配線および第２配線を電気的に
    接続するヴィアホールとを具えた配線構造部において、 前記第１配線および第２配線には、それぞれ、前記ヴィ
    アホールとの接触領域を含む重なり領域が形成されてお
    り、 前記第１配線の前記重なり領域の、ヴィアホール接触領
    域縁部から配線端までの最短距離を、 前記第２配線の前記重なり領域の、ヴィアホール接触領
    域縁部から配線端までの最短距離よりも長く、かつ５０
    μｍ以下とし、 前記第１配線の配線抵抗を、前記第２配線の配線抵抗よ
    りも高くしてあることを特徴とする配線構造部。
  2. 【請求項２】 請求項１に記載の配線構造部において、 前記配線抵抗を高くする手段として、 前記第１配線を、前記第２配線よりも融点の高い金属で
    構成してあることを特徴とする配線構造部。
  3. 【請求項３】 請求項１に記載の配線構造部において、 前記配線抵抗を高くする手段として、 前記第１配線の配線幅を、前記第２配線の配線幅よりも
    狭くしてあることを特徴とする配線構造部。
  4. 【請求項４】 請求項１に記載の配線構造部において、 前記配線抵抗を高くする手段として、 前記第１配線の前記重なり領域が、前記第２配線よりも
    融点の高い金属で構成してあることを特徴とする配線構
    造部。
  5. 【請求項５】 請求項１に記載の配線構造部において、 前記配線抵抗を高くする手段として、 前記第１配線の厚さを、前記第２配線の厚さよりも薄く
    してあることを特徴とする配線構造部。
  6. 【請求項６】 層間絶縁膜と、該層間絶縁膜を挟んで設
    けられた、配線構造部使用時に低電位に印加される第１
    配線および高電位に印加される第２配線と、前記層間絶
    縁膜に設けられ前記第１配線および第２配線を電気的に
    接続するヴィアホールとを具えた配線構造部において、 前記第２配線のヴィアホールとの接触領域縁部から５０
    μｍ以下の距離だけ離間した位置に、熱を印加できるよ
    うに、前記第１配線および第２配線とは電気的に絶縁さ
    せて、ヒーター用配線が設けられていることを特徴とす
    る配線構造部。
  7. 【請求項７】 請求項６に記載の配線構造部において、 前記ヒーター用配線を、前記第１配線と同じ材料の配線
    で以て構成してあることを特徴とする配線構造部。
  8. 【請求項８】 請求項６に記載の配線構造部において、 前記ヒーター用配線の配線幅を、前記第１配線の配線幅
    よりも狭くしてあることを特徴とする配線構造部。
  9. 【請求項９】 請求項６に記載の配線構造部において、 前記ヒーター用配線の厚さを、前記第１配線の厚さより
    も薄くしてあることを特徴とする配線構造部。
  10. 【請求項１０】 請求項６に記載の配線構造部におい
    て、 前記ヒーター用配線を、前記第１配線よりも融点の高い
    金属で構成してあることを特徴とする配線構造部。
  11. 【請求項１１】 請求項６に記載の配線構造部におい
    て、 前記ヒーター用配線の、少なくとも前記第２配線に熱伝
    導する領域が、前記第１配線よりも融点の高い金属で構
    成してあることを特徴とする配線構造部。
JP2001036673A 2001-02-14 2001-02-14 配線構造部 Expired - Fee Related JP4344101B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001036673A JP4344101B2 (ja) 2001-02-14 2001-02-14 配線構造部
US09/892,995 US6444918B1 (en) 2001-02-14 2001-06-28 Interconnection structure of semiconductor element
US10/178,028 US6787705B2 (en) 2001-02-14 2002-06-24 Interconnection structure of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001036673A JP4344101B2 (ja) 2001-02-14 2001-02-14 配線構造部

Publications (2)

Publication Number Publication Date
JP2002246462A true JP2002246462A (ja) 2002-08-30
JP4344101B2 JP4344101B2 (ja) 2009-10-14

Family

ID=18899918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001036673A Expired - Fee Related JP4344101B2 (ja) 2001-02-14 2001-02-14 配線構造部

Country Status (2)

Country Link
US (2) US6444918B1 (ja)
JP (1) JP4344101B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347300A (ja) * 2002-05-29 2003-12-05 Nec Electronics Corp 配線設計方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332754A (ja) * 2002-05-15 2003-11-21 Internatl Business Mach Corp <Ibm> 多層プリント配線板
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503725B2 (ja) * 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
US5470788A (en) 1994-02-28 1995-11-28 International Business Machines Corporation Method of making self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration
JPH07245397A (ja) 1994-03-07 1995-09-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5689139A (en) 1995-09-11 1997-11-18 Advanced Micro Devices, Inc. Enhanced electromigration lifetime of metal interconnection lines
US5839188A (en) * 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
DE19703636B4 (de) * 1996-01-31 2008-03-20 Denso Corp., Kariya Luft/Kraftstoff-Verhältnis-Meßelement und Luft/Kraftstoff-Verhältnis-Detektor mit einem Luft/Kraftstoff-Verhältnis-Meßelement
EP0870306B1 (en) * 1996-10-30 2005-07-27 Koninklijke Philips Electronics N.V. Method of securing an electric contact to a ceramic layer as well as a resistance element thus manufactured
JPH10135298A (ja) 1996-10-31 1998-05-22 Mitsubishi Electric Corp 配線の信頼性評価装置及びその方法
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
JP3732927B2 (ja) * 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
KR100268900B1 (ko) 1997-08-14 2000-10-16 김영환 반도체소자의금속배선및그형성방법
GB2330289A (en) * 1997-10-13 1999-04-14 Ericsson Omc Limited Heated printed circuit board
US6165882A (en) * 1999-04-02 2000-12-26 Advanced Micro Devices, Inc. Polysilicon gate having a metal plug, for reduced gate resistance, within a trench extending into the polysilicon layer of the gate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347300A (ja) * 2002-05-29 2003-12-05 Nec Electronics Corp 配線設計方法
JP4611602B2 (ja) * 2002-05-29 2011-01-12 ルネサスエレクトロニクス株式会社 配線設計方法

Also Published As

Publication number Publication date
US6787705B2 (en) 2004-09-07
US20020157860A1 (en) 2002-10-31
US20020111053A1 (en) 2002-08-15
JP4344101B2 (ja) 2009-10-14
US6444918B1 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
JP5307437B2 (ja) 半導体装置
TW575940B (en) Interconnection structure between wires
JPH11354637A (ja) 配線の接続構造及び配線の接続部の形成方法
JP2006196894A (ja) ヒート・シンク、抵抗器、抵抗器の冷却方法（集積回路デバイス用ヒート・シンク）
JP5938712B2 (ja) 半導体装置
JP2008153549A (ja) 半導体装置
JP4344101B2 (ja) 配線構造部
JP5638188B2 (ja) 半導体装置
JPH031538A (ja) 半導体装置
JP5518322B2 (ja) 半導体装置
JP3463961B2 (ja) 半導体装置
JPH09293723A (ja) 半導体装置
JP3021768B2 (ja) 多層配線半導体装置
WO2006061871A1 (ja) 半導体装置
JP3325628B2 (ja) 半導体装置の製造方法
JP4413393B2 (ja) 固体電子装置
JPH06125012A (ja) 半導体装置の配線構造
JPH09306916A (ja) 配線の形成方法
TWI553803B (zh) 具有不同深寬比之接觸結構的半導體結構及其製造方法
JPS5886751A (ja) 積層型半導体装置
JPH05235179A (ja) 半導体装置
JPS5885550A (ja) 積層集積回路素子の製造方法
JPH04116827A (ja) 半導体装置
JP2004165526A (ja) 半導体装置およびその製造方法
TW200405517A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4344101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees