JP2002149139A - アクティブマトリクスｌｃｄ用の駆動装置 - Google Patents
アクティブマトリクスｌｃｄ用の駆動装置Info
- Publication number
- JP2002149139A JP2002149139A JP2001263178A JP2001263178A JP2002149139A JP 2002149139 A JP2002149139 A JP 2002149139A JP 2001263178 A JP2001263178 A JP 2001263178A JP 2001263178 A JP2001263178 A JP 2001263178A JP 2002149139 A JP2002149139 A JP 2002149139A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- liquid crystal
- crystal display
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0428—Gradation resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 電力の消費を抑えながら、幅広い画像フォー
マットを表示する。 【解決手段】 アクティブマトリクス液晶ディスプレイ
用の駆動装置は、（ａ）複数の異なるディスプレイモー
ドで動作し、デジタル入力データを複数の異なるフォー
マットで受け取り、液晶ディスプレイのデータラインを
駆動するように構成され、入力データに対応する、ディ
スプレイによって画像が表示されるようにするマルチフ
ォーマットデジタルデータドライバと、（ｂ）デジタル
入力データを受け取り、入力データのフォーマットを判
定し、データドライバが、入力データのフォーマットに
対応するディスプレイモードにおいて動作するように制
御するように構成される、データ解析手段とを備える。
画像のシーケンスを液晶ディスプレイに表示するために
必要な電力を低減する方法も、提供される。
マットを表示する。 【解決手段】 アクティブマトリクス液晶ディスプレイ
用の駆動装置は、（ａ）複数の異なるディスプレイモー
ドで動作し、デジタル入力データを複数の異なるフォー
マットで受け取り、液晶ディスプレイのデータラインを
駆動するように構成され、入力データに対応する、ディ
スプレイによって画像が表示されるようにするマルチフ
ォーマットデジタルデータドライバと、（ｂ）デジタル
入力データを受け取り、入力データのフォーマットを判
定し、データドライバが、入力データのフォーマットに
対応するディスプレイモードにおいて動作するように制
御するように構成される、データ解析手段とを備える。
画像のシーケンスを液晶ディスプレイに表示するために
必要な電力を低減する方法も、提供される。
Description
【０００１】
【発明の属する技術分野】本発明の第１の局面は、アク
ティブマトリクス液晶ディスプレイ（ＬＣＤ）用の駆動
装置に関する。
ティブマトリクス液晶ディスプレイ（ＬＣＤ）用の駆動
装置に関する。
【０００２】
【従来の技術】図１に、Ｎ行およびＭ列の画素４を含
む、典型的なアクティブマトリクス液晶ディスプレイ
（ＡＭＬＣＤ）２を示す。マトリクスの周辺のボックス
は、ディスプレイドライバ電子部品を表し、これらの電
子部品は、画素トランジスタゲート電極（図示せず）の
各行に接続された出力を有する走査ドライバ６、および
画素トランジスタソース電極（図示せず）の各列に接続
された出力を有するデータドライバを含む。走査ドライ
バ６およびデータドライバ８は、アナログまたはデジタ
ルのいずれであってもよく、ＩＣ技術において、また
は、薄膜トランジスタを用いてモノリシックに実現され
得る。
む、典型的なアクティブマトリクス液晶ディスプレイ
（ＡＭＬＣＤ）２を示す。マトリクスの周辺のボックス
は、ディスプレイドライバ電子部品を表し、これらの電
子部品は、画素トランジスタゲート電極（図示せず）の
各行に接続された出力を有する走査ドライバ６、および
画素トランジスタソース電極（図示せず）の各列に接続
された出力を有するデータドライバを含む。走査ドライ
バ６およびデータドライバ８は、アナログまたはデジタ
ルのいずれであってもよく、ＩＣ技術において、また
は、薄膜トランジスタを用いてモノリシックに実現され
得る。
【０００３】デジタルドライバを有する典型的なＡＭＬ
ＣＤにおいて、外部ＬＣコントローラＩＣは、タイミン
グ信号および制御信号と共に、デジタル画像データのス
トリームをデータドライバに供給する。その画像データ
は、通常、線順次式の、固定されたｎビット並列ＲＧＢ
フォーマットで、データクロックおよびライン（水平）
同期パルスの制御下、入力レジスタのアレイにクロック
される。ｎビットＲＧＢデータのラインが入力レジスタ
に読み込まれた後、ｎビット格納レジスタのアレイに転
送される。入力データの続くラインが、入力レジスタに
サンプリングされている間、格納レジスタ内のデータ
は、アクティブマトリクスのＭデータラインを駆動する
アナログ電圧を提供するため、ｎビットデジタル−アナ
ログ変換器（ＤＡＣ）のアレイに入力される。走査ドラ
イバの行順次式の出力は、データライン上のデータを受
け取るため、Ｎ列の画素トランジスタのうちどれがアク
ティブにされるのかを決定する。
ＣＤにおいて、外部ＬＣコントローラＩＣは、タイミン
グ信号および制御信号と共に、デジタル画像データのス
トリームをデータドライバに供給する。その画像データ
は、通常、線順次式の、固定されたｎビット並列ＲＧＢ
フォーマットで、データクロックおよびライン（水平）
同期パルスの制御下、入力レジスタのアレイにクロック
される。ｎビットＲＧＢデータのラインが入力レジスタ
に読み込まれた後、ｎビット格納レジスタのアレイに転
送される。入力データの続くラインが、入力レジスタに
サンプリングされている間、格納レジスタ内のデータ
は、アクティブマトリクスのＭデータラインを駆動する
アナログ電圧を提供するため、ｎビットデジタル−アナ
ログ変換器（ＤＡＣ）のアレイに入力される。走査ドラ
イバの行順次式の出力は、データライン上のデータを受
け取るため、Ｎ列の画素トランジスタのうちどれがアク
ティブにされるのかを決定する。
【０００４】アナログドライバを有する典型的なＡＭＬ
ＣＤにおいて、外部コントローラＩＣは、タイミングお
よび制御信号と共に、アナログ映像信号をデータドライ
バに供給する。アナログデータドライバには、２つの主
なタイプがあり、ラインアットアタイムまたはポイント
アットアタイムと呼ばれる。ラインアットアタイムドラ
イバにおいて、画像データの１本のラインが、アナログ
バッファを通じてアクティブマトリクスに印加される前
に、ドライバ内の格納コンデンサに読み込まれる。ある
いは、ポイントアットアタイムアナログドライバにおい
て、ドライバのタイミング生成器によって制御されるサ
ンプリングトランジスタを通じて、映像データは直接ア
クティブマトリクスのデータラインに書き込まれる。
ＣＤにおいて、外部コントローラＩＣは、タイミングお
よび制御信号と共に、アナログ映像信号をデータドライ
バに供給する。アナログデータドライバには、２つの主
なタイプがあり、ラインアットアタイムまたはポイント
アットアタイムと呼ばれる。ラインアットアタイムドラ
イバにおいて、画像データの１本のラインが、アナログ
バッファを通じてアクティブマトリクスに印加される前
に、ドライバ内の格納コンデンサに読み込まれる。ある
いは、ポイントアットアタイムアナログドライバにおい
て、ドライバのタイミング生成器によって制御されるサ
ンプリングトランジスタを通じて、映像データは直接ア
クティブマトリクスのデータラインに書き込まれる。
【０００５】典型的なＬＣコントローラＩＣ１０の一例
を、図２に示す。コントローラは、輝度およびクロミナ
ンスフォーマットまたはＲＧＢフォーマットのいずれか
の入力映像データを取得し得、アナログまたはデジタル
のいずれかでガンマ補正されたＲＧＢを、アクティブマ
トリクスディスプレイのＬＣデータドライバに供給す
る。画面上表示データ、例えば、輝度などのユーザイン
ターフェース機能は、ＳＲＡＭメモリ１２によって供給
され、図に示す表示ミキサー回路１４において映像デー
タを上書きするように用いられる。
を、図２に示す。コントローラは、輝度およびクロミナ
ンスフォーマットまたはＲＧＢフォーマットのいずれか
の入力映像データを取得し得、アナログまたはデジタル
のいずれかでガンマ補正されたＲＧＢを、アクティブマ
トリクスディスプレイのＬＣデータドライバに供給す
る。画面上表示データ、例えば、輝度などのユーザイン
ターフェース機能は、ＳＲＡＭメモリ１２によって供給
され、図に示す表示ミキサー回路１４において映像デー
タを上書きするように用いられる。
【０００６】標準的な固定されたフォーマット表示の上
記の説明から、データドライバ、コントローラＩＣ、お
よびディスプレイの電力消費が、基本的に一定であるこ
とが明らかである。データドライバおよびＩＣコントロ
ーラ内の電力消費の典型的な源には、データサンプリン
グ回路、分散されたクロックおよびタイミング信号、な
らびにＤＡＣおよび増幅器回路が含まれる。
記の説明から、データドライバ、コントローラＩＣ、お
よびディスプレイの電力消費が、基本的に一定であるこ
とが明らかである。データドライバおよびＩＣコントロ
ーラ内の電力消費の典型的な源には、データサンプリン
グ回路、分散されたクロックおよびタイミング信号、な
らびにＤＡＣおよび増幅器回路が含まれる。
【０００７】インターネット携帯用電話および携帯用情
報端末（ＰＤＡ）などの移動通信および情報製品の分野
において、電力消費を最小限に抑えながら、各種の画像
フォーマットを表すことができるディスプレイが必要と
される。このようなアプリケーションの一例を図３に示
す。図３は、ハンドセットで実行されるアプリケーショ
ンに従って、各種の画像フォーマットを表すことができ
る、概念的な携帯電話ハンドセットを示す。所望される
画像フォーマットは、高品質映像データまたは高解像度
カラーテキスト、ならびにビデオオーバーレイから、低
解像度スタンバイグラフィックスまたは低フレームレー
トテキストまで含む。
報端末（ＰＤＡ）などの移動通信および情報製品の分野
において、電力消費を最小限に抑えながら、各種の画像
フォーマットを表すことができるディスプレイが必要と
される。このようなアプリケーションの一例を図３に示
す。図３は、ハンドセットで実行されるアプリケーショ
ンに従って、各種の画像フォーマットを表すことができ
る、概念的な携帯電話ハンドセットを示す。所望される
画像フォーマットは、高品質映像データまたは高解像度
カラーテキスト、ならびにビデオオーバーレイから、低
解像度スタンバイグラフィックスまたは低フレームレー
トテキストまで含む。
【０００８】上記のタイプの標準デジタルデータドライ
バおよびコントローラは、典型的には、ＲＧＢにつき６
〜８ビット、６０Ｈｚフレームレートで、映像および高
解像度カラーグラフィックスのアクティブマトリクスデ
ィスプレイを駆動する要件を満たし得る。しかし、この
解決法は、入力画像が、例えば、カラー解像度および／
またはフレームレートが低減されるなど、低品質である
場合、不必要に電力を消費する。
バおよびコントローラは、典型的には、ＲＧＢにつき６
〜８ビット、６０Ｈｚフレームレートで、映像および高
解像度カラーグラフィックスのアクティブマトリクスデ
ィスプレイを駆動する要件を満たし得る。しかし、この
解決法は、入力画像が、例えば、カラー解像度および／
またはフレームレートが低減されるなど、低品質である
場合、不必要に電力を消費する。
【０００９】上記の問題を解消するため、かつ、複数の
オーバーレイ機能用の入力ソースを支援するため、出願
人は、図４に示すように、マルチフォーマットデジタル
データドライバ１６およびアクティブマトリクスディス
プレイを提案する。このタイプのデータドライバにおい
て、動作のモードは、単純なフォーマット制御信号（Ｓ
Ｂ、ＭＢ、ＮＢ、およびＦＲＣ）によって制御される。
フォーマットは、表示されるデータのタイプに従って、
電力消費を最適化するために選択される。動作モードの
例として、モノクローム、各種解像度の色（ビット面）
設定、１色につき１ビットデータオーバーレイ（スーパ
ーインポーズ）機能、および低減されたフレームレート
駆動がある。
オーバーレイ機能用の入力ソースを支援するため、出願
人は、図４に示すように、マルチフォーマットデジタル
データドライバ１６およびアクティブマトリクスディス
プレイを提案する。このタイプのデータドライバにおい
て、動作のモードは、単純なフォーマット制御信号（Ｓ
Ｂ、ＭＢ、ＮＢ、およびＦＲＣ）によって制御される。
フォーマットは、表示されるデータのタイプに従って、
電力消費を最適化するために選択される。動作モードの
例として、モノクローム、各種解像度の色（ビット面）
設定、１色につき１ビットデータオーバーレイ（スーパ
ーインポーズ）機能、および低減されたフレームレート
駆動がある。
【００１０】マルチフォーマットドライバ１６は、標準
クロックおよび制御信号、ならびに複数の画像データ入
力を取得する。画像データ入力には、例えば、カラーグ
レースケール入力およびバイナリカラー入力などがあ
る。グレースケール入力Ｄ（１：ｎ＋ｍ）は、ｎ＋ｍビ
ット幅の並列入力であり、ｍは、グレースケール最上位
データビットの数に対応し、ｎは、グレースケールの最
小位データビットの数に対応する。入力は、ビット１〜
ｎ＋ｍを含むので、Ｄ（１：ｎ＋ｍ）で表される。この
入力は、２つの解像度のうちの１つでグレースケール画
素画像データを供給する。ｎ＋ｍビットの全てがドライ
バ１６によって読み出される高解像度と、ｍ個のＭＳＢ
のみがドライバ１６によって読み出される低解像度であ
る。バイナリ入力Ｄは、独立した黒／白画素画像データ
を供給する１ビット入力である。
クロックおよび制御信号、ならびに複数の画像データ入
力を取得する。画像データ入力には、例えば、カラーグ
レースケール入力およびバイナリカラー入力などがあ
る。グレースケール入力Ｄ（１：ｎ＋ｍ）は、ｎ＋ｍビ
ット幅の並列入力であり、ｍは、グレースケール最上位
データビットの数に対応し、ｎは、グレースケールの最
小位データビットの数に対応する。入力は、ビット１〜
ｎ＋ｍを含むので、Ｄ（１：ｎ＋ｍ）で表される。この
入力は、２つの解像度のうちの１つでグレースケール画
素画像データを供給する。ｎ＋ｍビットの全てがドライ
バ１６によって読み出される高解像度と、ｍ個のＭＳＢ
のみがドライバ１６によって読み出される低解像度であ
る。バイナリ入力Ｄは、独立した黒／白画素画像データ
を供給する１ビット入力である。
【００１１】マルチフォーマットドライバ１６の動作モ
ード、すなわち、ドライバフォーマットは、フォーマッ
ト制御信号によって制御される。フォーマット制御信号
が、図において示される。示している例において、３つ
のビット解像度制御（ＢＲＣ）制御信号、ＳＢ、ＭＢ、
およびＮＢが、フレームレート制御（ＦＲＣ）信号と共
に供給される。ビット解像度信号は、マルチフォーマッ
トドライバ１６の構成要素に必要な場合に分散され、電
力消費が最も低い状態で、特定のドライバフォーマット
がイネーブルになり得る。
ード、すなわち、ドライバフォーマットは、フォーマッ
ト制御信号によって制御される。フォーマット制御信号
が、図において示される。示している例において、３つ
のビット解像度制御（ＢＲＣ）制御信号、ＳＢ、ＭＢ、
およびＮＢが、フレームレート制御（ＦＲＣ）信号と共
に供給される。ビット解像度信号は、マルチフォーマッ
トドライバ１６の構成要素に必要な場合に分散され、電
力消費が最も低い状態で、特定のドライバフォーマット
がイネーブルになり得る。
【００１２】図５に、画質と電力消費との間のトレード
オフを示す。この図から、電力消費が最も低いのは１ビ
ットテキストデータであり、電力消費が最も高いのは、
１ビットのオーバーレイテキストでのｎ＋ｍ（例えば、
６）映像データであることが分かる。
オフを示す。この図から、電力消費が最も低いのは１ビ
ットテキストデータであり、電力消費が最も高いのは、
１ビットのオーバーレイテキストでのｎ＋ｍ（例えば、
６）映像データであることが分かる。
【００１３】図６の表に、３つのビット解像度信号Ｓ
Ｂ、ＭＢ、およびＮＢがどのように用いられて、図５に
示す５つの可能なドライバフォーマットモードを選択す
るのかという一例を示す。各制御信号は、図７に示す、
マルチフォーマットドライバ１６内の特定の回路をイネ
ーブルする役割を果たす。ＳＢは、単一入力データスト
リームＤに関連する回路部１８をイネーブルする。単一
入力データストリームＤは、１ビットディスプレイモー
ドの間、およびオーバーレイ機能が適用される場合、用
いられる。ＭＢは、グレースケール入力の最上位ビット
Ｄ（ｎ＋１：ｎ＋ｍ）に関連する回路部２０をイネーブ
ルする。ＮＢは、グレースケール入力の最下位ビットＤ
（１：ｎ）に関連する回路部２２をイネーブルする。表
に示す入力信号の組合せのほか、フォーマット制御信号
全てが０である場合には、マルチフォーマットドライバ
１６は、本質的に、オフである。
Ｂ、ＭＢ、およびＮＢがどのように用いられて、図５に
示す５つの可能なドライバフォーマットモードを選択す
るのかという一例を示す。各制御信号は、図７に示す、
マルチフォーマットドライバ１６内の特定の回路をイネ
ーブルする役割を果たす。ＳＢは、単一入力データスト
リームＤに関連する回路部１８をイネーブルする。単一
入力データストリームＤは、１ビットディスプレイモー
ドの間、およびオーバーレイ機能が適用される場合、用
いられる。ＭＢは、グレースケール入力の最上位ビット
Ｄ（ｎ＋１：ｎ＋ｍ）に関連する回路部２０をイネーブ
ルする。ＮＢは、グレースケール入力の最下位ビットＤ
（１：ｎ）に関連する回路部２２をイネーブルする。表
に示す入力信号の組合せのほか、フォーマット制御信号
全てが０である場合には、マルチフォーマットドライバ
１６は、本質的に、オフである。
【００１４】図８に示す、可変解像度デジタル−アナロ
グ変換器（ＤＡＣ）２４は、入力データを、パネルのデ
ータラインの駆動に適切なアナログフォーマットに変換
するために用いられる。回路の、特定のフォーマットに
対して用いられない部分、特に、低解像度モードの間の
バッファは、ディセーブルされて、電力消費が低減され
る。
グ変換器（ＤＡＣ）２４は、入力データを、パネルのデ
ータラインの駆動に適切なアナログフォーマットに変換
するために用いられる。回路の、特定のフォーマットに
対して用いられない部分、特に、低解像度モードの間の
バッファは、ディセーブルされて、電力消費が低減され
る。
【００１５】フレームレート制御信号（ＦＲＣ）を用い
て、入力フレームレートよりも遅い更新レートで、アク
ティブマトリクスディスプレイをリフレッシュするよう
に回路部をイネーブルし得る。これは、入力データが変
更しない、例えば、静止画像のような状況において電力
を節約するために、特に有用であり得る。
て、入力フレームレートよりも遅い更新レートで、アク
ティブマトリクスディスプレイをリフレッシュするよう
に回路部をイネーブルし得る。これは、入力データが変
更しない、例えば、静止画像のような状況において電力
を節約するために、特に有用であり得る。
【００１６】
【発明が解決しようとする課題】このように、電力の消
費を抑えながら、幅広い画像フォーマットを表示できる
ディスプレイの必要性が高まってきている。
費を抑えながら、幅広い画像フォーマットを表示できる
ディスプレイの必要性が高まってきている。
【００１７】
【課題を解決するための手段】本発明の第１の局面によ
ると、添付の請求項１〜１６に記載されるような駆動装
置およびアクティブマトリクスディスプレイが提供され
る。
ると、添付の請求項１〜１６に記載されるような駆動装
置およびアクティブマトリクスディスプレイが提供され
る。
【００１８】本発明は、ディスプレイの動作のモード、
それに従って電力消費および表示の質が、入力データ自
体のフォーマットによって自動的に制御されることを可
能にする。ドライバおよびディスプレイの動作モードお
よび電力消費は、表示されるデータに従って、最適化さ
れる。従って、移動通信端末のような携帯機器の最大の
バッテリー寿命が得られる。本発明は、シリコンＩＣデ
ィスプレイドライバまたはポリシリコンモノリシックド
ライバなどの集積技術に、幅広く適用され得る。さらな
る機能性のための回路オーバーヘッドは、非常に少ない
ので、このタイプのディスプレイドライバについて、大
きな付加価値がある。
それに従って電力消費および表示の質が、入力データ自
体のフォーマットによって自動的に制御されることを可
能にする。ドライバおよびディスプレイの動作モードお
よび電力消費は、表示されるデータに従って、最適化さ
れる。従って、移動通信端末のような携帯機器の最大の
バッテリー寿命が得られる。本発明は、シリコンＩＣデ
ィスプレイドライバまたはポリシリコンモノリシックド
ライバなどの集積技術に、幅広く適用され得る。さらな
る機能性のための回路オーバーヘッドは、非常に少ない
ので、このタイプのディスプレイドライバについて、大
きな付加価値がある。
【００１９】本発明は、個別のコントローラＩＣにおい
て実現され得るか、あるいは、チップオングラス（ＣＯ
Ｇ）結合によって、またはフレキシブルな回路接続を介
して、アクティブマトリクスに接続され得るドライバＩ
Ｃ内に分散される。あるいは、回路は、高または低温ポ
リシリコンのような薄膜トランジスタ（ＴＦＴ）技術を
用いて、アクティブマトリクスデバイスと同じ基板上
に、モノリシックに集積されてもよい。本発明は、電力
消費が最重要である、移動情報ディスプレイ用の制御回
路部に、特に適用可能である。
て実現され得るか、あるいは、チップオングラス（ＣＯ
Ｇ）結合によって、またはフレキシブルな回路接続を介
して、アクティブマトリクスに接続され得るドライバＩ
Ｃ内に分散される。あるいは、回路は、高または低温ポ
リシリコンのような薄膜トランジスタ（ＴＦＴ）技術を
用いて、アクティブマトリクスデバイスと同じ基板上
に、モノリシックに集積されてもよい。本発明は、電力
消費が最重要である、移動情報ディスプレイ用の制御回
路部に、特に適用可能である。
【００２０】本発明の第２の局面は、液晶ディスプレイ
における電力低減に関する。より具体的には、本発明
は、液晶ディスプレイにデジタル画像シーケンスを表示
するために必要な電力を低減する方法、およびこの方法
を実現するハードウェアに関連する。
における電力低減に関する。より具体的には、本発明
は、液晶ディスプレイにデジタル画像シーケンスを表示
するために必要な電力を低減する方法、およびこの方法
を実現するハードウェアに関連する。
【００２１】液晶ディスプレイは、ある程度の期間、静
止、または実質的に静止し得る画像を表示するように用
いられることがある。従来技術においては、画像が静止
していても、同じレートで画像をリフレッシュし続ける
ことによって、エネルギーが無駄にされていた。本発明
は、このような環境において液晶ディスプレイが更新さ
れるレートを低減することによって、電力消費を低減す
る。
止、または実質的に静止し得る画像を表示するように用
いられることがある。従来技術においては、画像が静止
していても、同じレートで画像をリフレッシュし続ける
ことによって、エネルギーが無駄にされていた。本発明
は、このような環境において液晶ディスプレイが更新さ
れるレートを低減することによって、電力消費を低減す
る。
【００２２】線形フィードバックシフトレジスタ（ＬＦ
ＳＲ）を用いて、画像シグニチャを発生させることが公
知であるが、液晶ディスプレイの電力消費を低減すると
いう点において、公知ではない。
ＳＲ）を用いて、画像シグニチャを発生させることが公
知であるが、液晶ディスプレイの電力消費を低減すると
いう点において、公知ではない。
【００２３】ＵＳ５，５２８，６０２（Ｗｅｓｔら）
は、線形フィードバックシフトレジスタ（この文献では
ＭＩＳＲと呼ばれる）を用いて、表示される映像画像に
対応するデータのストリームの長さを判定することを説
明する。
は、線形フィードバックシフトレジスタ（この文献では
ＭＩＳＲと呼ばれる）を用いて、表示される映像画像に
対応するデータのストリームの長さを判定することを説
明する。
【００２４】ＵＳ３，９７６，８６４（Ｇｏｒｄｏｎ
ら）は、デジタル装置の欠陥をテストする方法を説明す
る。テスト中の回路におけるポイントで起こるバイナリ
電圧から得られるデジタルワードは、適切にクロックさ
れたフィードバックシフトレジスタに供給される。所定
の遅延の後、レジスタは、シグニチャワード、回路の動
きの特性を出力する。２つのシグニチャは、異なる時に
得られるが、比較され得る。
ら）は、デジタル装置の欠陥をテストする方法を説明す
る。テスト中の回路におけるポイントで起こるバイナリ
電圧から得られるデジタルワードは、適切にクロックさ
れたフィードバックシフトレジスタに供給される。所定
の遅延の後、レジスタは、シグニチャワード、回路の動
きの特性を出力する。２つのシグニチャは、異なる時に
得られるが、比較され得る。
【００２５】ＵＳ５，８６２，１５０（Ｌａｖｅｌｌｅ
ら）は、ＬＦＳＲを用いて画像シグニチャを生成するこ
とを説明する。
ら）は、ＬＦＳＲを用いて画像シグニチャを生成するこ
とを説明する。
【００２６】本発明の第２の局面によると、添付の請求
項１７〜４０に記載されているような方法、データ解析
手段、および液晶ディスプレイデバイスが提供される。
項１７〜４０に記載されているような方法、データ解析
手段、および液晶ディスプレイデバイスが提供される。
【００２７】本発明のアクティブマトリクス液晶ディス
プレイ用の駆動装置は、（ａ）複数の異なるディスプレ
イモードで動作し、デジタル入力データを複数の異なる
フォーマットで受け取り、該液晶ディスプレイのデータ
ラインを駆動するように構成され、該入力データに対応
する、該ディスプレイによって画像が表示されるように
するマルチフォーマットデジタルデータドライバと、
（ｂ）該デジタル入力データを受け取り、該入力データ
のフォーマットを判定し、該データドライバが、該入力
データのフォーマットに対応する該ディスプレイモード
において動作するように制御するように構成される、デ
ータ解析手段とを備える。
プレイ用の駆動装置は、（ａ）複数の異なるディスプレ
イモードで動作し、デジタル入力データを複数の異なる
フォーマットで受け取り、該液晶ディスプレイのデータ
ラインを駆動するように構成され、該入力データに対応
する、該ディスプレイによって画像が表示されるように
するマルチフォーマットデジタルデータドライバと、
（ｂ）該デジタル入力データを受け取り、該入力データ
のフォーマットを判定し、該データドライバが、該入力
データのフォーマットに対応する該ディスプレイモード
において動作するように制御するように構成される、デ
ータ解析手段とを備える。
【００２８】前記データ解析手段が、前記データドライ
バの一部を形成してもよい。
バの一部を形成してもよい。
【００２９】前記データドライバが、低解像度ディスプ
レイモードにおいて、高解像度ディスプレイモードと比
較して、より少ない電力を消費するように構成されても
よい。
レイモードにおいて、高解像度ディスプレイモードと比
較して、より少ない電力を消費するように構成されても
よい。
【００３０】前記ディスプレイモードが、少なくとも１
つの１ビットオーバーレイモードを含んでもよい。
つの１ビットオーバーレイモードを含んでもよい。
【００３１】前記データ解析手段が、入力データの各フ
レームを順番に解析し、該各フレームの終わりで、前記
データドライバのモードを更新してもよい。
レームを順番に解析し、該各フレームの終わりで、前記
データドライバのモードを更新してもよい。
【００３２】前記データ解析手段が、入力データの各フ
レームを次のフレームと比較し、複数の連続的なフレー
ムについて入力データが同じであるかどうかを判定する
フレーム比較手段を含んでもよい。
レームを次のフレームと比較し、複数の連続的なフレー
ムについて入力データが同じであるかどうかを判定する
フレーム比較手段を含んでもよい。
【００３３】前記データドライバが１つのリフレッシュ
レートより多いレートで動作するように構成され、複数
のフレームについて前記入力データが変化しないままで
あったと前記比較手段が判定した場合、前記データ解析
手段が、データドライバを、より低いリフレッシュレー
トで動作するように制御するように構成されてもよい。
レートより多いレートで動作するように構成され、複数
のフレームについて前記入力データが変化しないままで
あったと前記比較手段が判定した場合、前記データ解析
手段が、データドライバを、より低いリフレッシュレー
トで動作するように制御するように構成されてもよい。
【００３４】前記データ解析手段が複数の入力を含み、
複数の入力の各々が前記デジタル入力データの単一ビッ
トを受け取るように構成され、該入力の少なくとも一部
が、該少なくとも一部の入力の１つ以上のアクティビテ
ィを検出するように構成された論理ＯＲゲートに接続さ
れていてもよい。
複数の入力の各々が前記デジタル入力データの単一ビッ
トを受け取るように構成され、該入力の少なくとも一部
が、該少なくとも一部の入力の１つ以上のアクティビテ
ィを検出するように構成された論理ＯＲゲートに接続さ
れていてもよい。
【００３５】前記データ解析手段は、前記データドライ
バのディスプレイモードを制御するため、フォーマット
制御信号を該データドライバに供給するように構成され
てもよい。
バのディスプレイモードを制御するため、フォーマット
制御信号を該データドライバに供給するように構成され
てもよい。
【００３６】前記フォーマット制御信号は、少なくとも
高解像度制御信号および低解像度制御信号を含んでもよ
い。
高解像度制御信号および低解像度制御信号を含んでもよ
い。
【００３７】前記データドライバは、複数の可変ビット
解像度デジタル−アナログ変換器を備えてもよい。
解像度デジタル−アナログ変換器を備えてもよい。
【００３８】前記データドライバが、前記デジタル入力
データを受け取る用に構成された複数のデジタルデータ
入力チャネルを備えてもよい。
データを受け取る用に構成された複数のデジタルデータ
入力チャネルを備えてもよい。
【００３９】本発明の液晶ディスプレイの画像のシーケ
ンスを表示するために必要な電力を低減する方法は、各
画像を表す画像データを解析する工程と、現在の画像の
該画像データと、前の画像の画像データとを比較する工
程と、前の工程の比較から、２つの画像が同じ、または
実質的に同じであるか判定する工程と、画像が、同じ、
または実質的に同じである場合、該液晶ディスプレイの
電力消費を低減するため、少なくとも後続の画像で、該
液晶ディスプレイを更新しない工程とを包含する。
ンスを表示するために必要な電力を低減する方法は、各
画像を表す画像データを解析する工程と、現在の画像の
該画像データと、前の画像の画像データとを比較する工
程と、前の工程の比較から、２つの画像が同じ、または
実質的に同じであるか判定する工程と、画像が、同じ、
または実質的に同じである場合、該液晶ディスプレイの
電力消費を低減するため、少なくとも後続の画像で、該
液晶ディスプレイを更新しない工程とを包含する。
【００４０】前記２つの画像が、同じ、または実質的に
同じであると判定される場合、前記液晶ディスプレイ
が、１つより多い後続の画像によって更新されることを
防いでもよい。
同じであると判定される場合、前記液晶ディスプレイ
が、１つより多い後続の画像によって更新されることを
防いでもよい。
【００４１】前記各画像について画像データを解析する
工程は、各画像についてシグニチャを生成する工程を含
んでもよい。
工程は、各画像についてシグニチャを生成する工程を含
んでもよい。
【００４２】前記シグニチャが、前記画像を表す全ての
データビットの合計であってもよい。
データビットの合計であってもよい。
【００４３】前記シグニチャが、単なる合計より、複雑
であり、前記画像を表すデータビットのシーケンスを考
慮に入れてもよい。
であり、前記画像を表すデータビットのシーケンスを考
慮に入れてもよい。
【００４４】前記シグニチャが、線形フィードバックレ
ジスタを用いて生成されてもよい。
ジスタを用いて生成されてもよい。
【００４５】各画素の輝度レベルを表すビットの少なく
ともいくつかが、前記シグニチャを生成する場合、無視
されてもよい。
ともいくつかが、前記シグニチャを生成する場合、無視
されてもよい。
【００４６】前記無視される単数または複数のビット
は、単数または複数の最下位ビットであってもよい。
は、単数または複数の最下位ビットであってもよい。
【００４７】前記デジタル画像のシーケンスが、前記液
晶ディスプレイの一部のみを占めてもよい。
晶ディスプレイの一部のみを占めてもよい。
【００４８】前記液晶ディスプレイが複数の領域に分割
され、前記方法の工程が各領域について別個に実施さ
れ、所与の領域について現在および前の画像が同じ、ま
たは実質的に同じであると判定される場合に、該領域
が、該領域についての少なくとも後続の画像、または画
像の一部で更新されなくてもよい。
され、前記方法の工程が各領域について別個に実施さ
れ、所与の領域について現在および前の画像が同じ、ま
たは実質的に同じであると判定される場合に、該領域
が、該領域についての少なくとも後続の画像、または画
像の一部で更新されなくてもよい。
【００４９】前記液晶ディスプレイまたはその一部が、
更新されないと判定される場合、第１の制御信号が、該
液晶ディスプレイに関連するデータドライバに送信さ
れ、該第１の制御信号により、該液晶ディスプレイまた
はその一部が、更新されることを防いでもよい。
更新されないと判定される場合、第１の制御信号が、該
液晶ディスプレイに関連するデータドライバに送信さ
れ、該第１の制御信号により、該液晶ディスプレイまた
はその一部が、更新されることを防いでもよい。
【００５０】前記液晶ディスプレイまたはその一部が、
更新されないと判定される場合、第２の制御信号が、該
液晶ディスプレイに関連するフレームストアに送信さ
れ、該第２の制御信号により、画像データが該フレーム
から書き出されることを防いでもよい。
更新されないと判定される場合、第２の制御信号が、該
液晶ディスプレイに関連するフレームストアに送信さ
れ、該第２の制御信号により、画像データが該フレーム
から書き出されることを防いでもよい。
【００５１】前記２つの画像が同じ、または実質的に同
じであるかどうかを判定する工程において、前記現在の
画像が前記前の画像の平行移動、または実質的な平行移
動を表す場合、該２つの画像は実質的に同じであるとみ
なされてもよい。
じであるかどうかを判定する工程において、前記現在の
画像が前記前の画像の平行移動、または実質的な平行移
動を表す場合、該２つの画像は実質的に同じであるとみ
なされてもよい。
【００５２】前記画像データを解析する工程が、第１の
画像の第１の領域について第１のサブシグニチャを生成
する工程と、該第１の画像の第２の領域について第２の
サブシグニチャを生成する工程であって、該第１の画像
の該第１の領域は、該第１の画像の該第２の領域の１個
以上の画素の平行移動に相当する、工程と、後続の画像
の第１の領域について第１のサブシグニチャを生成する
工程と、該後続の画像の第２の領域について第２のサブ
シグニチャを生成する工程であって、該後続の画像の該
第１の領域は、該後続の画像の第２の領域の１個以上の
画素の平行移動に相当する、工程と、該第１の画像につ
いての該第１および第２のサブシグニチャを、該後続の
画像についての該第１および第２のサブシグニチャと比
較して、該後続の画像が、該第１の画像の平行移動、ま
たは実質的な平行移動を表すかどうか判定する工程とを
包含してもよい。
画像の第１の領域について第１のサブシグニチャを生成
する工程と、該第１の画像の第２の領域について第２の
サブシグニチャを生成する工程であって、該第１の画像
の該第１の領域は、該第１の画像の該第２の領域の１個
以上の画素の平行移動に相当する、工程と、後続の画像
の第１の領域について第１のサブシグニチャを生成する
工程と、該後続の画像の第２の領域について第２のサブ
シグニチャを生成する工程であって、該後続の画像の該
第１の領域は、該後続の画像の第２の領域の１個以上の
画素の平行移動に相当する、工程と、該第１の画像につ
いての該第１および第２のサブシグニチャを、該後続の
画像についての該第１および第２のサブシグニチャと比
較して、該後続の画像が、該第１の画像の平行移動、ま
たは実質的な平行移動を表すかどうか判定する工程とを
包含してもよい。
【００５３】各サブシグニチャが、線形フィードバック
レジスタを用いて生成されてもよい。
レジスタを用いて生成されてもよい。
【００５４】少なくとも８個のサブシグニチャが、前記
第１の画像および後続の画像の各々について生成され、
該サブシグニチャは、異なる方向への平行移動に相当し
てもよい。
第１の画像および後続の画像の各々について生成され、
該サブシグニチャは、異なる方向への平行移動に相当し
てもよい。
【００５５】前記第１の画像および後続の画像の前記第
１および第２の領域が、画像の端に隣接する任意の画素
を含まなくてもよい。
１および第２の領域が、画像の端に隣接する任意の画素
を含まなくてもよい。
【００５６】前記液晶ディスプレイが、ＤＣ平衡を取ら
れ、該液晶ディスプレイが更新されない場合、後続のフ
レームにおける画素に印加される極性は、時間が経つに
つれてＤＣ平衡が維持されてもよい。
れ、該液晶ディスプレイが更新されない場合、後続のフ
レームにおける画素に印加される極性は、時間が経つに
つれてＤＣ平衡が維持されてもよい。
【００５７】前記液晶ディスプレイが、前記液晶ディス
プレイが、１つ以上のフレームについて更新されない場
合、更新された第１の後続のフレームの画素に印加され
た単数または複数の極性は、該１つ以上のフレームの間
に存在する単数または複数の極性と同じであってもよ
い。
プレイが、１つ以上のフレームについて更新されない場
合、更新された第１の後続のフレームの画素に印加され
た単数または複数の極性は、該１つ以上のフレームの間
に存在する単数または複数の極性と同じであってもよ
い。
【００５８】本発明のデータ解析手段は、上記のいずれ
かに記載の方法を実行するように構成される。
かに記載の方法を実行するように構成される。
【００５９】本発明のデータ解析手段は、上記のいずれ
かに記載の方法を実行するように構成され、線形フィー
ドバックシフトレジスタを含む。
かに記載の方法を実行するように構成され、線形フィー
ドバックシフトレジスタを含む。
【００６０】第１の制御信号をデータドライバに提供す
るように構成された第１の制御出力をさらに含み、前記
液晶ディスプレイまたはその一部が、更新されないと判
定される場合、該第１の制御信号が、該液晶ディスプレ
イに関連する該データドライバに送信され、該第１の制
御信号により、該液晶ディスプレイまたはその一部が、
更新されることを防いでもよい。
るように構成された第１の制御出力をさらに含み、前記
液晶ディスプレイまたはその一部が、更新されないと判
定される場合、該第１の制御信号が、該液晶ディスプレ
イに関連する該データドライバに送信され、該第１の制
御信号により、該液晶ディスプレイまたはその一部が、
更新されることを防いでもよい。
【００６１】第２の制御信号をフレームストアに提供す
るように構成された第２の制御出力をさらに含み、前記
液晶ディスプレイまたはその一部が、更新されないと判
定される場合、該第２の制御信号が、該液晶ディスプレ
イに関連する該フレームストアに送信され、該第２の制
御信号により、画像データが該フレームから書き出され
ることを防いでもよい。
るように構成された第２の制御出力をさらに含み、前記
液晶ディスプレイまたはその一部が、更新されないと判
定される場合、該第２の制御信号が、該液晶ディスプレ
イに関連する該フレームストアに送信され、該第２の制
御信号により、画像データが該フレームから書き出され
ることを防いでもよい。
【００６２】本発明の液晶ディスプレイデバイスは、液
晶ディスプレイ、データドライバ、および上記に記載の
データ解析手段を含む。
晶ディスプレイ、データドライバ、および上記に記載の
データ解析手段を含む。
【００６３】
【発明の実施の形態】本発明の実施形態は、添付の図面
を参照しながら、例示する目的のみで、説明される。
を参照しながら、例示する目的のみで、説明される。
【００６４】本発明の実施形態の簡略的なブロック図
を、図９に示す。データ解析手段２６は、プログラム可
能マルチフォーマットデジタルデータドライバ２８にフ
ォーマット制御信号を生成するため、ディスプレイタイ
ミング信号の制御の下、入力データで動作する。データ
解析手段２６は、ディスプレイドライバ２８から遠隔的
に、例えば、ＬＣコントローラ（図示せず）内で、実現
されてもよいし、データドライバ２８自体の中で分散さ
れてもよい。
を、図９に示す。データ解析手段２６は、プログラム可
能マルチフォーマットデジタルデータドライバ２８にフ
ォーマット制御信号を生成するため、ディスプレイタイ
ミング信号の制御の下、入力データで動作する。データ
解析手段２６は、ディスプレイドライバ２８から遠隔的
に、例えば、ＬＣコントローラ（図示せず）内で、実現
されてもよいし、データドライバ２８自体の中で分散さ
れてもよい。
【００６５】図１０に、データ解析手段２６の機能的部
品の概略的な図を示す。データ解析手段２６は、２つの
主な機能的装置を備える。データ解析装置３０、および
フォーマット制御レジスタ３２である。
品の概略的な図を示す。データ解析手段２６は、２つの
主な機能的装置を備える。データ解析装置３０、および
フォーマット制御レジスタ３２である。
【００６６】データ解析装置３０内に、データの各フレ
ームの間に複数のデジタル画像データ入力で動作する解
析ロジックブロック３４のアレイがある。ロジックブロ
ック３４は、入力データストリーム内の特定のビットシ
ーケンスまたはビットアクティビティを検出する単純な
組合せのロジックであってもよいし、あるいは、加算器
またはカウンターのような、より複雑な機能であっても
よい。
ームの間に複数のデジタル画像データ入力で動作する解
析ロジックブロック３４のアレイがある。ロジックブロ
ック３４は、入力データストリーム内の特定のビットシ
ーケンスまたはビットアクティビティを検出する単純な
組合せのロジックであってもよいし、あるいは、加算器
またはカウンターのような、より複雑な機能であっても
よい。
【００６７】ロジックブロック３４からの出力は、テン
ポラリーレジスタ（図１０においてＳＲブロックによっ
て表されており、例えば、図１２には、このようなテン
ポラリーレジスタが３つ示されている）のアレイにおい
てラッチされる。テンポラリーレジスタは、例えば、Ｖ
ｓｙｎｃ垂直同期パルスを用いて、データの各フレーム
の始めでリセットされる。各フレームは、Ｎ本のライン
によって構成され、垂直および水平同期パルスは、各フ
レームおよびラインのそれぞれの始めで生成する。
ポラリーレジスタ（図１０においてＳＲブロックによっ
て表されており、例えば、図１２には、このようなテン
ポラリーレジスタが３つ示されている）のアレイにおい
てラッチされる。テンポラリーレジスタは、例えば、Ｖ
ｓｙｎｃ垂直同期パルスを用いて、データの各フレーム
の始めでリセットされる。各フレームは、Ｎ本のライン
によって構成され、垂直および水平同期パルスは、各フ
レームおよびラインのそれぞれの始めで生成する。
【００６８】データのフレームの終わりで、そのフレー
ムについての解析結果が、例えば、走査ドライバの最後
の行からのゲートパルスを用いて、テンポラリーレジス
タからクロックされ、フォーマット制御レジスタ３２に
格納される。フォーマット制御レジスタ３２の出力は、
データの次のフレームのフォーマット制御信号として用
いられる。
ムについての解析結果が、例えば、走査ドライバの最後
の行からのゲートパルスを用いて、テンポラリーレジス
タからクロックされ、フォーマット制御レジスタ３２に
格納される。フォーマット制御レジスタ３２の出力は、
データの次のフレームのフォーマット制御信号として用
いられる。
【００６９】データ解析手段２６の概略的なタイミング
図を、図１１に示す。時刻Ｔ0で、テンポラリー格納レ
ジスタ３６は、Ｖｓｙｎｃ信号によって「リセット」さ
れ、これはデータの新たなフレームの始めを示す。デー
タは、データ解析手段２６に入り、ディスプレイドライ
バ２８に直接入力される。ディスプレイドライバ２８
は、前のフレームから得られるフォーマット制御信号に
従って、前もって構成される。
図を、図１１に示す。時刻Ｔ0で、テンポラリー格納レ
ジスタ３６は、Ｖｓｙｎｃ信号によって「リセット」さ
れ、これはデータの新たなフレームの始めを示す。デー
タは、データ解析手段２６に入り、ディスプレイドライ
バ２８に直接入力される。ディスプレイドライバ２８
は、前のフレームから得られるフォーマット制御信号に
従って、前もって構成される。
【００７０】データの新たなラインの各々は、データ解
析手段２６にクロックされるにつれて、ロジックブロッ
ク３４のアレイは、ビット数、またはテキストデータが
あるかどうかなど、特定のアクティビティまたはシグニ
チャパターンのデータをモニタリングする。特定のシグ
ニチャパターンが検出される場合、関連するロジックブ
ロックは、「ハイ」信号を出力し、対応するテンポラリ
ー格納レジスタ３６は「セット」される。時刻Ｔ1で、
行Ｎの走査ドライバパルスからのハイ信号ＧNは、デー
タの最後の行がデータ解析手段２６に読み込まれること
を示し、テンポラリー格納レジスタ３６からの結果は、
フォーマット制御レジスタ３２のアレイにクロックされ
る。
析手段２６にクロックされるにつれて、ロジックブロッ
ク３４のアレイは、ビット数、またはテキストデータが
あるかどうかなど、特定のアクティビティまたはシグニ
チャパターンのデータをモニタリングする。特定のシグ
ニチャパターンが検出される場合、関連するロジックブ
ロックは、「ハイ」信号を出力し、対応するテンポラリ
ー格納レジスタ３６は「セット」される。時刻Ｔ1で、
行Ｎの走査ドライバパルスからのハイ信号ＧNは、デー
タの最後の行がデータ解析手段２６に読み込まれること
を示し、テンポラリー格納レジスタ３６からの結果は、
フォーマット制御レジスタ３２のアレイにクロックされ
る。
【００７１】Ｔ1とＴ2との間の時間に、フォーマット制
御信号を用いて、データの次のフレームについて、マル
チフォーマットデジタルデータドライバ２８を、現在の
フレームの間受け取ったデータと同じタイプのデータに
ついて、最適、または電力が最も低い構成に再構成す
る。
御信号を用いて、データの次のフレームについて、マル
チフォーマットデジタルデータドライバ２８を、現在の
フレームの間受け取ったデータと同じタイプのデータに
ついて、最適、または電力が最も低い構成に再構成す
る。
【００７２】図１２に、図６に示すフォーマット制御信
号でマルチフォーマットデジタルデータドライバ２８を
駆動するのに適切なデータ解析手段２６の実施形態を示
す。この簡略的な実施形態において、２つのロジックブ
ロック３８および４０、３つのテンポラリー格納レジス
タ４２、４４、および４６、ならびに、ドライバ２８の
ビット解像度を制御する３つのフォーマット制御信号
（ＮＢ、ＭＢ、ＳＢ）がある。データの各フレームの
間、「ＯＲ」ゲート３８および４０は、ＭＳＢ画像デー
タ入力、ＬＳＢ画像データ入力、またはテキストデータ
入力のうちのいずれかの中にアクティビティがあるかど
うかを検出する。アクティビティが検出される場合、対
応する「ＳＲラッチ」（４２、４４、４６）は、「セッ
ト」され、アクティビティ信号ＡN、ＡMおよびＡSは、
フレームの終わりで、フォーマット制御レジスタ３２に
転送される。
号でマルチフォーマットデジタルデータドライバ２８を
駆動するのに適切なデータ解析手段２６の実施形態を示
す。この簡略的な実施形態において、２つのロジックブ
ロック３８および４０、３つのテンポラリー格納レジス
タ４２、４４、および４６、ならびに、ドライバ２８の
ビット解像度を制御する３つのフォーマット制御信号
（ＮＢ、ＭＢ、ＳＢ）がある。データの各フレームの
間、「ＯＲ」ゲート３８および４０は、ＭＳＢ画像デー
タ入力、ＬＳＢ画像データ入力、またはテキストデータ
入力のうちのいずれかの中にアクティビティがあるかど
うかを検出する。アクティビティが検出される場合、対
応する「ＳＲラッチ」（４２、４４、４６）は、「セッ
ト」され、アクティビティ信号ＡN、ＡMおよびＡSは、
フレームの終わりで、フォーマット制御レジスタ３２に
転送される。
【００７３】この実施形態のタイミング図を、様々なデ
ータフォーマットについて、図１３に示す。時刻Ｔ
1で、全てのアクティビティ信号は、フレーム同期パル
スＶｓｙｎｃによって「ロー」にリセットされ、フォー
マット制御信号ＭＢ、ＮＢ、およびＳＢは、前のフレー
ムによって決定された値を維持する。ＭＢは「ハイ」で
あり、ＮＢおよびＳＢは「ロー」、すなわち、ドライバ
２８は、ｍビットモードに構成される。データの第１の
フレームの間、時刻Ｔ2で、ＭＳＢアクティビティ信号
ＡMは、（矢印４８によって示すように）ただちにハイ
になり、ｍビットデータが存在することを示す。時刻Ｔ
3で、データ解析手段２６は、ＬＳＢデータ、およびＭ
ＳＢデータにおけるアクティビティを検出し、アクティ
ビティ信号Ａ Nも、（矢印５０によって示すように）ハ
イになる。フレームの終わりで、全てのアクティビティ
信号が、時刻Ｔ4でフォーマット制御レジスタ３２に転
送される。従って、また、ドライバ２８は、次のフレー
ムの始めで、（矢印５２によって示すように）ｎ＋ｍビ
ットモードに構成される。時刻Ｔ5で、全ての解析信号
が、再度リセットされる。時刻Ｔ6で、テキスト解析信
号Ａsも、（矢印５４によって示すように）ハイにな
り、フレーム３について、（図５に示すように）ドライ
バが、（矢印５６によって示すように）１ビットオーバ
ーレイでｎ＋ｍビットモードに構成される。
ータフォーマットについて、図１３に示す。時刻Ｔ
1で、全てのアクティビティ信号は、フレーム同期パル
スＶｓｙｎｃによって「ロー」にリセットされ、フォー
マット制御信号ＭＢ、ＮＢ、およびＳＢは、前のフレー
ムによって決定された値を維持する。ＭＢは「ハイ」で
あり、ＮＢおよびＳＢは「ロー」、すなわち、ドライバ
２８は、ｍビットモードに構成される。データの第１の
フレームの間、時刻Ｔ2で、ＭＳＢアクティビティ信号
ＡMは、（矢印４８によって示すように）ただちにハイ
になり、ｍビットデータが存在することを示す。時刻Ｔ
3で、データ解析手段２６は、ＬＳＢデータ、およびＭ
ＳＢデータにおけるアクティビティを検出し、アクティ
ビティ信号Ａ Nも、（矢印５０によって示すように）ハ
イになる。フレームの終わりで、全てのアクティビティ
信号が、時刻Ｔ4でフォーマット制御レジスタ３２に転
送される。従って、また、ドライバ２８は、次のフレー
ムの始めで、（矢印５２によって示すように）ｎ＋ｍビ
ットモードに構成される。時刻Ｔ5で、全ての解析信号
が、再度リセットされる。時刻Ｔ6で、テキスト解析信
号Ａsも、（矢印５４によって示すように）ハイにな
り、フレーム３について、（図５に示すように）ドライ
バが、（矢印５６によって示すように）１ビットオーバ
ーレイでｎ＋ｍビットモードに構成される。
【００７４】図１４は、データ解析手段２６の実施形態
を示す。データ解析手段２６を用いて、静止画像データ
を検出し、フォーマット制御信号を出力する。フォーマ
ット制御信号は、画素の漏れの考慮することによって必
要とされる時刻まで、マルチフォーマットドライバ２８
によって用いられて液晶のリフレッシュをディセーブル
する。この実施形態の基本的な動作は、以下の通りであ
る。
を示す。データ解析手段２６を用いて、静止画像データ
を検出し、フォーマット制御信号を出力する。フォーマ
ット制御信号は、画素の漏れの考慮することによって必
要とされる時刻まで、マルチフォーマットドライバ２８
によって用いられて液晶のリフレッシュをディセーブル
する。この実施形態の基本的な動作は、以下の通りであ
る。
【００７５】解析手段２６の中心は、データの各フレー
ムの始めでリセットされ、フレーム内の入力データの加
算実行を行うチェックサム装置である。チェックサム装
置５８の出力は、現在のチェックサムを前のフレームか
らのチェックサムと比較するコンパレータ６０に接続さ
れる。コンパレータ６０は、現在のフレームのチェック
サムｎが前のフレームｎ−１のチェックサムと同じであ
る場合、「ハイ」ロジックレベルを出力する。
ムの始めでリセットされ、フレーム内の入力データの加
算実行を行うチェックサム装置である。チェックサム装
置５８の出力は、現在のチェックサムを前のフレームか
らのチェックサムと比較するコンパレータ６０に接続さ
れる。コンパレータ６０は、現在のフレームのチェック
サムｎが前のフレームｎ−１のチェックサムと同じであ
る場合、「ハイ」ロジックレベルを出力する。
【００７６】フレームｎの終わりで、コンパレータ６０
からの出力は、フォーマット制御レジスタ３２に転送さ
れ、フレームｎについてのチェックサムは、ラッチ６２
に転送され、データの次のフレームのチェックサムと比
較される準備ができる。
からの出力は、フォーマット制御レジスタ３２に転送さ
れ、フレームｎについてのチェックサムは、ラッチ６２
に転送され、データの次のフレームのチェックサムと比
較される準備ができる。
【００７７】所望の実施形態は、各フレームの後にデー
タドライバのディスプレイモードを更新するが、他の間
隔も可能である。例えば、データ駆動ディスプレイモー
ドは、入力データの各ラインが解析された後に更新され
得る。
タドライバのディスプレイモードを更新するが、他の間
隔も可能である。例えば、データ駆動ディスプレイモー
ドは、入力データの各ラインが解析された後に更新され
得る。
【００７８】次に、本発明のさらなる局面に関する特定
の例示的な実施形態を説明する。
の例示的な実施形態を説明する。
【００７９】ここで説明する実施形態において、図１７
および１８を参照しながら以下でより詳細に説明される
線形フィードバックシフトレジスタ（ＬＦＳＲ）によっ
て、デジタルシグニチャが生成される。
および１８を参照しながら以下でより詳細に説明される
線形フィードバックシフトレジスタ（ＬＦＳＲ）によっ
て、デジタルシグニチャが生成される。
【００８０】図１５に、画像データの各フレームについ
てシグニチャ（数値である）を作成し、連続的なフレー
ムのシグニチャを比較して、フレームが変更したかどう
かを確認するデータ解析構成１０２を示す。２つの連続
的なシグニチャが同一であると認められる場合、ディス
プレイが静止画を示しているとおそらく見なされ、ディ
スプレイは、画像データの１つ以上の連続的なフレーム
を「無視」または「スキップ」（すなわち、更新しな
い）ように設定される。これによって、ＬＣＤの不必要
なリフレッシュを避けることによって、ＬＣＤ上で情報
が更新される頻度が、電力消費を最小限にするような様
態で制御されることが可能になる。
てシグニチャ（数値である）を作成し、連続的なフレー
ムのシグニチャを比較して、フレームが変更したかどう
かを確認するデータ解析構成１０２を示す。２つの連続
的なシグニチャが同一であると認められる場合、ディス
プレイが静止画を示しているとおそらく見なされ、ディ
スプレイは、画像データの１つ以上の連続的なフレーム
を「無視」または「スキップ」（すなわち、更新しな
い）ように設定される。これによって、ＬＣＤの不必要
なリフレッシュを避けることによって、ＬＣＤ上で情報
が更新される頻度が、電力消費を最小限にするような様
態で制御されることが可能になる。
【００８１】２つの連続的なフレームを比較する方法の
１つは、画像のビット全ての単純なビットカウントを行
うことである。しかし、同じビットカウントを有する２
つの画像は、必ずしも同一ではなく、ＬＦＳＲを用いる
ことによって、連続的な画像を比較する、よりロバスト
な方法が提供される。
１つは、画像のビット全ての単純なビットカウントを行
うことである。しかし、同じビットカウントを有する２
つの画像は、必ずしも同一ではなく、ＬＦＳＲを用いる
ことによって、連続的な画像を比較する、よりロバスト
な方法が提供される。
【００８２】図１５に、線形フィードバックシフトレジ
スタ（ＬＦＳＲ）１０４、ラッチ１０６、１０８、およ
び１１０、ならびにコンパレータ１１２を含むデータ解
析構成１０２を示す。ＬＦＳＲ１０４は、データの各フ
レームのシグニチャを生成し、Ｖｓｙｎｃ信号によっ
て、データの各フレームの始めでリセットされる。ＬＦ
ＳＲ１０４の出力は、コンパレータ１１２に接続され、
コンパレータ１１２は、現在のフレームのシグニチャ
を、ラッチ１０８によって格納されている前のフレーム
からのシグニチャと比較する。コンパレータ１１２は、
現在のフレームのシグニチャｎが、前のフレームのシグ
ニチャｎ−１と同じである場合、「ハイ」ロジックレベ
ルを出力する。
スタ（ＬＦＳＲ）１０４、ラッチ１０６、１０８、およ
び１１０、ならびにコンパレータ１１２を含むデータ解
析構成１０２を示す。ＬＦＳＲ１０４は、データの各フ
レームのシグニチャを生成し、Ｖｓｙｎｃ信号によっ
て、データの各フレームの始めでリセットされる。ＬＦ
ＳＲ１０４の出力は、コンパレータ１１２に接続され、
コンパレータ１１２は、現在のフレームのシグニチャ
を、ラッチ１０８によって格納されている前のフレーム
からのシグニチャと比較する。コンパレータ１１２は、
現在のフレームのシグニチャｎが、前のフレームのシグ
ニチャｎ−１と同じである場合、「ハイ」ロジックレベ
ルを出力する。
【００８３】各フレームの終わりで、コンパレータ１１
２からの出力は、ラッチ１１０に転送され、次のフレー
ムについてフレームレート制御信号を提供するように用
いられる。
２からの出力は、ラッチ１１０に転送され、次のフレー
ムについてフレームレート制御信号を提供するように用
いられる。
【００８４】図１６に、データ解析構成１０２が、アク
ティブマトリクス液晶ディスプレイ１１６のデータドラ
イバ１１４に制御信号をどのように提供するかを示す。
アクティブマトリクスディスプレイ１１６には、走査ド
ライバ１１８も設けられている。データ解析構成１０２
は、以下でより詳細に説明するように、フレームストア
１２０から、画像データを受信し、フレームストア１２
０に制御信号を供給し得る。
ティブマトリクス液晶ディスプレイ１１６のデータドラ
イバ１１４に制御信号をどのように提供するかを示す。
アクティブマトリクスディスプレイ１１６には、走査ド
ライバ１１８も設けられている。データ解析構成１０２
は、以下でより詳細に説明するように、フレームストア
１２０から、画像データを受信し、フレームストア１２
０に制御信号を供給し得る。
【００８５】本明細書中で説明する実施形態において、
画像データのフレームは、１つ以上の部分に分割され、
各部分について生成された別個のシグニチャを有する。
例えば、ディスプレイ画面の上半分を占める第１の画像
に対応する画像データは、第１のシグニチャ（「１
ｕ」）を形成するように用いられる。画面の下半分に対
応するデータは、第１のフレームについて、第２のシグ
ニチャ（「１ｄ」）を形成するように用いられる。その
後、これらのシグニチャは、第２のフレームについて得
られたシグニチャ（「２ｕ」）および（「２ｄ」）と比
較され、その画面の半分は両方とも、これらの比較の結
果に従って、更新される。例えば、静止アイコンのセッ
トは、画面の上半分に現れ、動画グラフィックスが画面
の下半分に現れる。この場合、１ｕおよび２ｕは同一で
あるが、１ｄおよび２ｄは異なる。画面の下半分は、フ
レーム１および２の両方において更新され得、画面の上
半分の更新は、いくつかの数の連続的なフレームについ
てディセーブルされ得る。このプロセスが、ディスプレ
イ上の複数の領域に対応する複数のシグニチャを考慮し
て拡張され得ることが明らかである。フレーム対フレー
ムの比較について選択された領域の配置、サイズおよび
／または数は、時間が経つにつれて変動し得る。
画像データのフレームは、１つ以上の部分に分割され、
各部分について生成された別個のシグニチャを有する。
例えば、ディスプレイ画面の上半分を占める第１の画像
に対応する画像データは、第１のシグニチャ（「１
ｕ」）を形成するように用いられる。画面の下半分に対
応するデータは、第１のフレームについて、第２のシグ
ニチャ（「１ｄ」）を形成するように用いられる。その
後、これらのシグニチャは、第２のフレームについて得
られたシグニチャ（「２ｕ」）および（「２ｄ」）と比
較され、その画面の半分は両方とも、これらの比較の結
果に従って、更新される。例えば、静止アイコンのセッ
トは、画面の上半分に現れ、動画グラフィックスが画面
の下半分に現れる。この場合、１ｕおよび２ｕは同一で
あるが、１ｄおよび２ｄは異なる。画面の下半分は、フ
レーム１および２の両方において更新され得、画面の上
半分の更新は、いくつかの数の連続的なフレームについ
てディセーブルされ得る。このプロセスが、ディスプレ
イ上の複数の領域に対応する複数のシグニチャを考慮し
て拡張され得ることが明らかである。フレーム対フレー
ムの比較について選択された領域の配置、サイズおよび
／または数は、時間が経つにつれて変動し得る。
【００８６】さらに、画素の輝度レベルを設定するため
に用いられるビットの全てが、画像のシグニチャの形成
において用いられる必要があるわけではない。例とし
て、８ビット画像を考える。ディスプレイの各ＲＧＢサ
ブ画素は、２8−１（＝２５５）の輝度レベルのいずれ
かを示し得る。輝度レベルに対応する８ビットは、より
上位部分およびより下位部分（最上位ビット（ＭＳＢ）
および最下位ビット（ＬＳＢ））に分類され得る。例え
ば、最も上位のＭＳＢにおける変化（例えば、２つの状
態１０００００００および００００００００）に対応す
る輝度状態の差は大きく、ＬＳＢの変化（００００００
０１および００００００００）の結果として発生する輝
度の差は、非常に小さくてもよい。画像のシグニチャの
形成において、各画素について、ビットのサブセットの
み（例えば、最も上位の７ビットのみ）を用いれば、充
分である。すなわち、１つ以上のＬＳＢのみにおいて、
差が起きる場合、２つの画像が同一であるとして処理す
れば（すなわち、２つの画像に同一のシグニチャを生じ
させれば）、充分である。
に用いられるビットの全てが、画像のシグニチャの形成
において用いられる必要があるわけではない。例とし
て、８ビット画像を考える。ディスプレイの各ＲＧＢサ
ブ画素は、２8−１（＝２５５）の輝度レベルのいずれ
かを示し得る。輝度レベルに対応する８ビットは、より
上位部分およびより下位部分（最上位ビット（ＭＳＢ）
および最下位ビット（ＬＳＢ））に分類され得る。例え
ば、最も上位のＭＳＢにおける変化（例えば、２つの状
態１０００００００および００００００００）に対応す
る輝度状態の差は大きく、ＬＳＢの変化（００００００
０１および００００００００）の結果として発生する輝
度の差は、非常に小さくてもよい。画像のシグニチャの
形成において、各画素について、ビットのサブセットの
み（例えば、最も上位の７ビットのみ）を用いれば、充
分である。すなわち、１つ以上のＬＳＢのみにおいて、
差が起きる場合、２つの画像が同一であるとして処理す
れば（すなわち、２つの画像に同一のシグニチャを生じ
させれば）、充分である。
【００８７】本明細書中で説明する実施形態において、
２つのフレームのシグニチャが等しい場合、（電力を節
約するため）、アクティブマトリクス液晶ディスプレイ
１１６上の画素の更新を防ぐこと、また、フレームスト
ア（または、フレームバッファ）１２０からデータのオ
リジナルの書き出しを防ぐことが所望される。
２つのフレームのシグニチャが等しい場合、（電力を節
約するため）、アクティブマトリクス液晶ディスプレイ
１１６上の画素の更新を防ぐこと、また、フレームスト
ア（または、フレームバッファ）１２０からデータのオ
リジナルの書き出しを防ぐことが所望される。
【００８８】図１６にこの特徴を示す。ここで、データ
解析構成１０２は、パネル上のタイミング（すなわち、
フレームレート）と、（データイネーブルライン１２２
を介して）、データがフレームストア１２０（文献にお
いて「フレームバッファ」またはＶＲＡＭとも呼ばれ
る）によってまず書き出されたかどうかを制御する。
解析構成１０２は、パネル上のタイミング（すなわち、
フレームレート）と、（データイネーブルライン１２２
を介して）、データがフレームストア１２０（文献にお
いて「フレームバッファ」またはＶＲＡＭとも呼ばれ
る）によってまず書き出されたかどうかを制御する。
【００８９】図１７に、４段ＬＦＳＲ１０４の一例を示
す。レジスタは、４つのＤＯフリップフロップ１２４か
らなる。クロック信号ライン２５の適切なクロック信号
（例えば、立ち上がりエッジ）で、各フリップフロップ
１２４のＤ入力に存在する入力電圧ビットは、次のクロ
ック信号まで保持されるそれぞれのＯ出力を通じてクロ
ックされる。レジスタ出力（Ｏ４）およびいわゆる「タ
ップポイント」（ここでは、Ｏ３）に存在する電圧は、
ＸＯＲロジックゲート１２６への入力を形成する。ＸＯ
Ｒゲート１２６の出力は、レジスタの入力（Ｄ１）にフ
ィードバックされる。
す。レジスタは、４つのＤＯフリップフロップ１２４か
らなる。クロック信号ライン２５の適切なクロック信号
（例えば、立ち上がりエッジ）で、各フリップフロップ
１２４のＤ入力に存在する入力電圧ビットは、次のクロ
ック信号まで保持されるそれぞれのＯ出力を通じてクロ
ックされる。レジスタ出力（Ｏ４）およびいわゆる「タ
ップポイント」（ここでは、Ｏ３）に存在する電圧は、
ＸＯＲロジックゲート１２６への入力を形成する。ＸＯ
Ｒゲート１２６の出力は、レジスタの入力（Ｄ１）にフ
ィードバックされる。
【００９０】このフィードバック構成の結果として、Ｏ
１〜Ｏ４での４つの電圧ビット（４ビットデジタルワー
ドを構成するために共に用いられ得る）は、擬似ランダ
ムシーケンス、すなわち、４ビットワードのシーケンス
を通じて循環するようにされる。決定論的であるが、４
ビットワードは、明らかな変化のパターンを示さない。
例えば、最初に、Ｏ１〜Ｏ４が、４ビットワード「１１
１１」を保持する（典型的には、当業者にとって周知で
あるように、ＬＦＳＲ１０４にさらなる回路（図示せ
ず）が設けられて、初期状態に予め設定されることが可
能になる）場合、ワードの以下のシーケンスは、シフト
レジスタを繰り返しクロックすることによって発生され
る。
１〜Ｏ４での４つの電圧ビット（４ビットデジタルワー
ドを構成するために共に用いられ得る）は、擬似ランダ
ムシーケンス、すなわち、４ビットワードのシーケンス
を通じて循環するようにされる。決定論的であるが、４
ビットワードは、明らかな変化のパターンを示さない。
例えば、最初に、Ｏ１〜Ｏ４が、４ビットワード「１１
１１」を保持する（典型的には、当業者にとって周知で
あるように、ＬＦＳＲ１０４にさらなる回路（図示せ
ず）が設けられて、初期状態に予め設定されることが可
能になる）場合、ワードの以下のシーケンスは、シフト
レジスタを繰り返しクロックすることによって発生され
る。
【００９１】 １１１１ ０１１１ ００１１ ０００１ １０００ ０１００ ００１０ １００１ １１００ ０１１０ １０１１ ０１０１ １０１０ １１０１ １１１０ これらの１５の状態になった後、レジスタは、状態「１
１１１」に戻る。Ｏ３でタップを有する４段ＬＦＳＲ
は、状態の繰り返しの前の最大数の別個の状態を循環す
るという点で、最大の長さのＬＦＳＲである。所与の数
の段を有する最大長ＬＦＳＲは、複数のタップポイント
を必要とし得る。最長ＬＦＳＲのタップポイントは、文
献において、表にされている。例えば、Ｏ１１でのタッ
プポイントを有する１８段ＬＦＳＲは、擬似ランダムの
様態で、２６２１４３個の別個の状態を循環する。最大
循環長を生成するタップポイントを有するＬＦＳＲ選択
することが好適であり得るが、本発明はこのような選択
に制限されず、他のタップポイントが選択され得る。
１１１」に戻る。Ｏ３でタップを有する４段ＬＦＳＲ
は、状態の繰り返しの前の最大数の別個の状態を循環す
るという点で、最大の長さのＬＦＳＲである。所与の数
の段を有する最大長ＬＦＳＲは、複数のタップポイント
を必要とし得る。最長ＬＦＳＲのタップポイントは、文
献において、表にされている。例えば、Ｏ１１でのタッ
プポイントを有する１８段ＬＦＳＲは、擬似ランダムの
様態で、２６２１４３個の別個の状態を循環する。最大
循環長を生成するタップポイントを有するＬＦＳＲ選択
することが好適であり得るが、本発明はこのような選択
に制限されず、他のタップポイントが選択され得る。
【００９２】図１８において、さらなるロジックゲート
（例えば、ＸＯＲゲート２８）が用いられて、ＬＦＳＲ
によってデータセットのシグニチャが処理されることが
可能になり得る。図１８に、４段ＬＦＳＲ（概して、Ｌ
ＦＳＲは、ｄ入力よりも多い数の段を有し得る）への４
ビットワードｄ（１：４）の入力の一例を示す。ＬＦＳ
Ｒが初期的にワードＯ１〜Ｏ４＝「１１１１」を含み、
常にｄ（１：４）＝「００００」である場合、レジスタ
は、上述の１５ワードの循環を単に繰り返す。しかし、
概して、ワードｄ（１：４）がクロックサイクルの間変
更される場合、これは、ＬＦＳＲの状態のシーケンスに
影響を与える。例えば、２つの同一のＬＦＳＲは、同一
の初期状態（例えば、Ｏ１〜Ｏ４＝「１１１１」）がロ
ードされ、入力ｄ（１：４）が２つのＬＦＳＲについて
異なって変動するにも関わらず繰り返しクロックされ
て、概して、多くのクロックサイクルの後、異なるワー
ドＯ１〜Ｏ４を格納する。その後、ワードＯ１〜Ｏ４
は、入力（ｄ１：４）のシーケンス、すなわち、概して
異なるシグニチャＯ１〜Ｏ４につながるｄ（１：４）入
力の２つの異なるシーケンスの履歴の「シグニチャ」に
なる。
（例えば、ＸＯＲゲート２８）が用いられて、ＬＦＳＲ
によってデータセットのシグニチャが処理されることが
可能になり得る。図１８に、４段ＬＦＳＲ（概して、Ｌ
ＦＳＲは、ｄ入力よりも多い数の段を有し得る）への４
ビットワードｄ（１：４）の入力の一例を示す。ＬＦＳ
Ｒが初期的にワードＯ１〜Ｏ４＝「１１１１」を含み、
常にｄ（１：４）＝「００００」である場合、レジスタ
は、上述の１５ワードの循環を単に繰り返す。しかし、
概して、ワードｄ（１：４）がクロックサイクルの間変
更される場合、これは、ＬＦＳＲの状態のシーケンスに
影響を与える。例えば、２つの同一のＬＦＳＲは、同一
の初期状態（例えば、Ｏ１〜Ｏ４＝「１１１１」）がロ
ードされ、入力ｄ（１：４）が２つのＬＦＳＲについて
異なって変動するにも関わらず繰り返しクロックされ
て、概して、多くのクロックサイクルの後、異なるワー
ドＯ１〜Ｏ４を格納する。その後、ワードＯ１〜Ｏ４
は、入力（ｄ１：４）のシーケンス、すなわち、概して
異なるシグニチャＯ１〜Ｏ４につながるｄ（１：４）入
力の２つの異なるシーケンスの履歴の「シグニチャ」に
なる。
【００９３】この実施形態において、「ｄ」入力データ
は、アクティブマトリクスＬＣＤ１１６に表示される画
像に対応するデジタルデータである。デジタルシグニチ
ャは、ＬＦＳＲ１０４への画像を含むデジタルワード
（各画素の輝度レベルに対応する）を連続してクロック
することによって、画像について形成され、画像の画素
データ全てが処理された後に画像のシグニチャが読み出
される。
は、アクティブマトリクスＬＣＤ１１６に表示される画
像に対応するデジタルデータである。デジタルシグニチ
ャは、ＬＦＳＲ１０４への画像を含むデジタルワード
（各画素の輝度レベルに対応する）を連続してクロック
することによって、画像について形成され、画像の画素
データ全てが処理された後に画像のシグニチャが読み出
される。
【００９４】例えば、６ビットディスプレイシステムに
おいて、ディスプレイの赤、緑、および青（ＲＧＢ）の
サブ画素の各々は、６ビットワードによって設定された
輝度を有する。同等に、各ＲＧＢ画素トライアッドの色
は、１８ビットワードによって設定される。画像データ
のフルフレームのシグニチャは、例えば１８段を有する
ＬＦＳＲに、全ての１８ビット画素ワードを連続的にク
ロックすることによって、形成され得る。画面が、例え
ば、３０７２００画素（ＶＧＡ解像度）を含む場合、Ｌ
ＦＳＲは、全体で、１８×３０７２００ビットのデータ
を受け取り、その後、２18−１の可能な状態のうちの１
つ、その画像についてのシグニチャを構成する実際の状
態に置かれる。
おいて、ディスプレイの赤、緑、および青（ＲＧＢ）の
サブ画素の各々は、６ビットワードによって設定された
輝度を有する。同等に、各ＲＧＢ画素トライアッドの色
は、１８ビットワードによって設定される。画像データ
のフルフレームのシグニチャは、例えば１８段を有する
ＬＦＳＲに、全ての１８ビット画素ワードを連続的にク
ロックすることによって、形成され得る。画面が、例え
ば、３０７２００画素（ＶＧＡ解像度）を含む場合、Ｌ
ＦＳＲは、全体で、１８×３０７２００ビットのデータ
を受け取り、その後、２18−１の可能な状態のうちの１
つ、その画像についてのシグニチャを構成する実際の状
態に置かれる。
【００９５】ＬＦＳＲの擬似ランダムな性質とは、もし
データの２つのフレームのたった１つのビットでも異な
っていれば、これらのフレームのシグニチャが異なって
いる可能性が高いということである。これは、各画素ワ
ード値の単なる数学的な加算と比較して、より信頼でき
る出力を提供する。なぜなら、１つの画像が、例えば、
画面の一部分におけるカーソルアイコンを有し、第２の
画像は、そのカーソルが移動している場合、２つの画像
が異なる画像であるにも関わらず、同じ数学的チェック
サムが求められるからである。
データの２つのフレームのたった１つのビットでも異な
っていれば、これらのフレームのシグニチャが異なって
いる可能性が高いということである。これは、各画素ワ
ード値の単なる数学的な加算と比較して、より信頼でき
る出力を提供する。なぜなら、１つの画像が、例えば、
画面の一部分におけるカーソルアイコンを有し、第２の
画像は、そのカーソルが移動している場合、２つの画像
が異なる画像であるにも関わらず、同じ数学的チェック
サムが求められるからである。
【００９６】ある状況において、２つの画像が同一であ
り、互いが、空間的に変換されたバージョンに過ぎない
場合、２つの画像を同一と見なすことが有用であり得
る。例えば、静止画は、細かいカメラのぶれを受けるデ
ジタルカメラで見られ得る。画面の所与の要素は、ある
瞬間において、ディスプレイの所与の画素に対応し得
る。続くフレームにおいて、シーンの要素は、例えば、
細かいカメラのぶれに起因して、隣接する画素に対応す
ることが生じ得る。このような２つの連続的な画像を同
一として処理することは有用であり得る。図５および６
を参照することによって理解されるように、これは、画
像データの各フレームについて、２つ以上のシグニチャ
を用いることによって達成され得る。
り、互いが、空間的に変換されたバージョンに過ぎない
場合、２つの画像を同一と見なすことが有用であり得
る。例えば、静止画は、細かいカメラのぶれを受けるデ
ジタルカメラで見られ得る。画面の所与の要素は、ある
瞬間において、ディスプレイの所与の画素に対応し得
る。続くフレームにおいて、シーンの要素は、例えば、
細かいカメラのぶれに起因して、隣接する画素に対応す
ることが生じ得る。このような２つの連続的な画像を同
一として処理することは有用であり得る。図５および６
を参照することによって理解されるように、これは、画
像データの各フレームについて、２つ以上のシグニチャ
を用いることによって達成され得る。
【００９７】図１９に、６×６アレイの画素からなるＬ
ＣＤ（実際には、高品質ディスプレイは、例えば、１０
０，０００個以上の画素を有し得る）上に表示される画
像フレームを表す。図２０に、データの後続のフレーム
を示す。この例において、画像は、画素１個分平行移動
しているが、それ以外は同一であることが明らかであ
る。これらの画像が同一のものであると意図される場
合、平行移動は、例えば、画像ソースでのカメラの不注
意なぶれの結果としてのみ起こり得る。２つのＬＦＳＲ
（または、１つの適切な時分割多重化ＬＦＳＲ）は、他
には変化しない画像の平行移動を検出するために用いら
れ得る。
ＣＤ（実際には、高品質ディスプレイは、例えば、１０
０，０００個以上の画素を有し得る）上に表示される画
像フレームを表す。図２０に、データの後続のフレーム
を示す。この例において、画像は、画素１個分平行移動
しているが、それ以外は同一であることが明らかであ
る。これらの画像が同一のものであると意図される場
合、平行移動は、例えば、画像ソースでのカメラの不注
意なぶれの結果としてのみ起こり得る。２つのＬＦＳＲ
（または、１つの適切な時分割多重化ＬＦＳＲ）は、他
には変化しない画像の平行移動を検出するために用いら
れ得る。
【００９８】第１のフレーム（図１８に示す）における
ライン「Ａ」の範囲内に完全に入る全ての画素について
の、画素データのシグニチャ（または「サブシグニチ
ャ」）「Ａ１」の形成を考える。また、第２のシグニチ
ャ「Ｂ１」は、第１のフレーム（図１９）におけるライ
ン「Ｂ」の範囲内に完全に入る全ての画素についての画
素データについて形成される。このプロセスは、次のフ
レーム（図２０）において繰り返されて、対応するシグ
ニチャ「Ａ２」および「Ｂ２」を形成する。その後、シ
グニチャＡ１およびＢ１は、Ａ２およびＢ２と比較され
る。領域ＡおよびＢの配置から、シグニチャＡ１および
Ｂ２が同一であることが明らかである。従って、 １．画素１個分の距離、平行移動させ、２つのフレーム
の各々において、２つの領域の各々について、シグニチ
ャを形成する工程と、 ２．フレームｎにおけるシグニチャを、フレームｎ＋１
におけるシグニチャと比較する工程と によって、画像が、変化なしに、平行移動しただけの状
況が識別され得る。
ライン「Ａ」の範囲内に完全に入る全ての画素について
の、画素データのシグニチャ（または「サブシグニチ
ャ」）「Ａ１」の形成を考える。また、第２のシグニチ
ャ「Ｂ１」は、第１のフレーム（図１９）におけるライ
ン「Ｂ」の範囲内に完全に入る全ての画素についての画
素データについて形成される。このプロセスは、次のフ
レーム（図２０）において繰り返されて、対応するシグ
ニチャ「Ａ２」および「Ｂ２」を形成する。その後、シ
グニチャＡ１およびＢ１は、Ａ２およびＢ２と比較され
る。領域ＡおよびＢの配置から、シグニチャＡ１および
Ｂ２が同一であることが明らかである。従って、 １．画素１個分の距離、平行移動させ、２つのフレーム
の各々において、２つの領域の各々について、シグニチ
ャを形成する工程と、 ２．フレームｎにおけるシグニチャを、フレームｎ＋１
におけるシグニチャと比較する工程と によって、画像が、変化なしに、平行移動しただけの状
況が識別され得る。
【００９９】図１９および２０において、ＬＦＳＲシグ
ニチャ解析の領域は、画素１個分の距離、右に移動する
平行移動のみが検出されることを可能にする。例えば、
８個の適切に配置された領域（Ａ、Ｂ、Ｃ．．．）に対
応する、１フレームにつき８個のシグニチャの生成は、
上、下、左、右および４つの斜め方向のうちのいずれか
の方向への、それ以外に変化のない画像の単純な平行移
動の検出を可能にすることが明らかである。画素１個分
の距離より大きい単純な平行移動は、適切な画素の領域
に対応する適切な複数のシグニチャを同様に形成するこ
とによって、同様に検出され得る。
ニチャ解析の領域は、画素１個分の距離、右に移動する
平行移動のみが検出されることを可能にする。例えば、
８個の適切に配置された領域（Ａ、Ｂ、Ｃ．．．）に対
応する、１フレームにつき８個のシグニチャの生成は、
上、下、左、右および４つの斜め方向のうちのいずれか
の方向への、それ以外に変化のない画像の単純な平行移
動の検出を可能にすることが明らかである。画素１個分
の距離より大きい単純な平行移動は、適切な画素の領域
に対応する適切な複数のシグニチャを同様に形成するこ
とによって、同様に検出され得る。
【０１００】図１９および２０において、画像の端の画
素は、画像シグニチャの生成に含まれないことに留意さ
れたい。これは、例えば、画像平行移動がカメラの振動
の結果として起こる場合、例えば、カメラを動かして画
面に新たな要素を入れるのに、有用であり得る。これに
よって、画像の残りにそれ以外の変化はないが、ディス
プレイの端に沿ったそれらの画素に、新たなデータを受
け取らせ得る。従って、この実施形態において、シグニ
チャを形成する場合、ディスプレイの端の１つ以上の画
素の層に対応するデータを除外することが有用であり得
る。
素は、画像シグニチャの生成に含まれないことに留意さ
れたい。これは、例えば、画像平行移動がカメラの振動
の結果として起こる場合、例えば、カメラを動かして画
面に新たな要素を入れるのに、有用であり得る。これに
よって、画像の残りにそれ以外の変化はないが、ディス
プレイの端に沿ったそれらの画素に、新たなデータを受
け取らせ得る。従って、この実施形態において、シグニ
チャを形成する場合、ディスプレイの端の１つ以上の画
素の層に対応するデータを除外することが有用であり得
る。
【０１０１】液晶ディスプレイのＤＣ平衡を取ることが
周知である。動作中、液晶画素は、自身にわたって発生
する電圧を有する。その電圧は、ＬＣＤの１つの基板上
の画素電極と、他の基板上のカウンタ平面電極との間で
規定される。一般的なＬＣＤは、電圧極性の影響を受け
ないので、反対の極性は、画素の同一の輝度レベルにつ
ながる。それにもかかわらず、画像性能を劣化させ得
る、画素内のイオン不純物のドリフトのような問題点を
避けるため、ある期間に液晶画素に印加される電圧の極
性を変更することが有用であると理解される。
周知である。動作中、液晶画素は、自身にわたって発生
する電圧を有する。その電圧は、ＬＣＤの１つの基板上
の画素電極と、他の基板上のカウンタ平面電極との間で
規定される。一般的なＬＣＤは、電圧極性の影響を受け
ないので、反対の極性は、画素の同一の輝度レベルにつ
ながる。それにもかかわらず、画像性能を劣化させ得
る、画素内のイオン不純物のドリフトのような問題点を
避けるため、ある期間に液晶画素に印加される電圧の極
性を変更することが有用であると理解される。
【０１０２】簡略的な、例示的のＤＣ平衡スキームにお
いて、全ての画素が、２つの連続的なフレームについ
て、３Ｖデータ状態に対応する輝度を示す場合、全ての
画素が、第１のフレームにおいて＋３Ｖに切り替えら
れ、次のフレームにおいて−３Ｖに切り替えられ得る。
いて、全ての画素が、２つの連続的なフレームについ
て、３Ｖデータ状態に対応する輝度を示す場合、全ての
画素が、第１のフレームにおいて＋３Ｖに切り替えら
れ、次のフレームにおいて−３Ｖに切り替えられ得る。
【０１０３】データのフレームを更新しないという決定
が、ＤＣ平衡を妨げることが理解される。多くの連続的
フレームについて、同一であり続ける画像を考慮し、第
３、第６、第９などのフレームがディスプレイ上で更新
されない本発明の実施形態を考慮する。任意の１フレー
ム時間の間、画素全てが同じ極性（正または負のいずれ
か）のデータを受け取る簡略的なＤＣ平衡スキームを考
慮する。第１のフレームにおいて、全ての画素が正の電
圧データを受け取ると考える。ＤＣ平衡を守るため、第
２のフレームにおいて、全ての画素は、負の電圧データ
を受け取る。しかし、第３のフレームが更新されないの
で、画素が、第２のフレームおよび第３のフレームの全
体について、負の電圧データを保持することになる。
が、ＤＣ平衡を妨げることが理解される。多くの連続的
フレームについて、同一であり続ける画像を考慮し、第
３、第６、第９などのフレームがディスプレイ上で更新
されない本発明の実施形態を考慮する。任意の１フレー
ム時間の間、画素全てが同じ極性（正または負のいずれ
か）のデータを受け取る簡略的なＤＣ平衡スキームを考
慮する。第１のフレームにおいて、全ての画素が正の電
圧データを受け取ると考える。ＤＣ平衡を守るため、第
２のフレームにおいて、全ての画素は、負の電圧データ
を受け取る。しかし、第３のフレームが更新されないの
で、画素が、第２のフレームおよび第３のフレームの全
体について、負の電圧データを保持することになる。
【０１０４】この実施形態において、システムは、フレ
ームを更新しなかった後に、非更新フレームの間に使用
される極性と同じ極性が後続のフレームに対して用いら
れ、ある期間にわたってＤＣ平衡が保持されるように、
構成される。
ームを更新しなかった後に、非更新フレームの間に使用
される極性と同じ極性が後続のフレームに対して用いら
れ、ある期間にわたってＤＣ平衡が保持されるように、
構成される。
【０１０５】従って、この例において、（第３のフレー
ムが更新されず、負であるので）第４のフレームは、再
度、負の電圧データで更新される。その後、ＤＣ平衡
は、通常通り継続され、第５のフレームは、正のデータ
で更新される。第６のフレームは、更新されず、従っ
て、全ての画素は、第５のフレームにおいて印加された
正の電圧データを保持する。第６のフレームが更新され
ず、正であったなどの理由で、第７のフレームは、正の
電圧データで更新される。
ムが更新されず、負であるので）第４のフレームは、再
度、負の電圧データで更新される。その後、ＤＣ平衡
は、通常通り継続され、第５のフレームは、正のデータ
で更新される。第６のフレームは、更新されず、従っ
て、全ての画素は、第５のフレームにおいて印加された
正の電圧データを保持する。第６のフレームが更新され
ず、正であったなどの理由で、第７のフレームは、正の
電圧データで更新される。
【０１０６】この様態で、長時間にわたって、画素が、
負の極性データと同じくらいの頻度で、正の極性データ
で駆動されるので、ＤＣ平衡がある期間にわたって保持
されることが分かる。
負の極性データと同じくらいの頻度で、正の極性データ
で駆動されるので、ＤＣ平衡がある期間にわたって保持
されることが分かる。
【０１０７】より複雑なＤＣ平衡スキームが存在する。
例えば、ｎ番目のフレームにおける偶数の行全てが正の
電圧データを受け取り、同じフレームの奇数の行全てが
負の電圧データを受け取る、「行反転スキーム」があ
る。（ｎ＋１）番目のフレームにおいて、これらの極性
は、反転される。この場合、上述の実施形態はなお適用
可能である。記録（例えば、１ビットフラグ）は、前の
フレームにおいて、偶数の行全てが正または負のデータ
を受け取るかどうか決定するために保持されることのみ
が必要である。行の極性のこの同じパターンは、その
後、第１のフレームにおいて印加されて、画像が更新さ
れない期間に続いて、更新される。
例えば、ｎ番目のフレームにおける偶数の行全てが正の
電圧データを受け取り、同じフレームの奇数の行全てが
負の電圧データを受け取る、「行反転スキーム」があ
る。（ｎ＋１）番目のフレームにおいて、これらの極性
は、反転される。この場合、上述の実施形態はなお適用
可能である。記録（例えば、１ビットフラグ）は、前の
フレームにおいて、偶数の行全てが正または負のデータ
を受け取るかどうか決定するために保持されることのみ
が必要である。行の極性のこの同じパターンは、その
後、第１のフレームにおいて印加されて、画像が更新さ
れない期間に続いて、更新される。
【０１０８】本発明のアクティブマトリクス液晶ディス
プレイ用の駆動装置は、（ａ）複数の異なるディスプレ
イモードで動作し、デジタル入力データを複数の異なる
フォーマットで受け取り、液晶ディスプレイのデータラ
インを駆動するように構成され、入力データに対応す
る、ディスプレイによって画像が表示されるようにする
マルチフォーマットデジタルデータドライバと、（ｂ）
デジタル入力データを受け取り、入力データのフォーマ
ットを判定し、データドライバが、入力データのフォー
マットに対応するディスプレイモードにおいて動作する
ように制御するように構成される、データ解析手段とを
備える。
プレイ用の駆動装置は、（ａ）複数の異なるディスプレ
イモードで動作し、デジタル入力データを複数の異なる
フォーマットで受け取り、液晶ディスプレイのデータラ
インを駆動するように構成され、入力データに対応す
る、ディスプレイによって画像が表示されるようにする
マルチフォーマットデジタルデータドライバと、（ｂ）
デジタル入力データを受け取り、入力データのフォーマ
ットを判定し、データドライバが、入力データのフォー
マットに対応するディスプレイモードにおいて動作する
ように制御するように構成される、データ解析手段とを
備える。
【０１０９】画像のシーケンスを液晶ディスプレイに表
示するために必要な電力を低減する方法も、提供され
る。この方法において、画像が解析され、連続する画像
が同じ、または実質的に同じである場合、少なくとも後
続の画像で、液晶ディスプレイは更新されない。
示するために必要な電力を低減する方法も、提供され
る。この方法において、画像が解析され、連続する画像
が同じ、または実質的に同じである場合、少なくとも後
続の画像で、液晶ディスプレイは更新されない。
【０１１０】
【発明の効果】本発明によれば、電力の消費を抑えなが
ら、幅広い画像フォーマットを表示できるディスプレイ
が提供される。
ら、幅広い画像フォーマットを表示できるディスプレイ
が提供される。
【図１】図１は、アナログまたはデジタルドライバを有
する典型的なアクティブマトリクスディスプレイを示
す。
する典型的なアクティブマトリクスディスプレイを示
す。
【図２】図２は、典型的なアクティブマトリクスディス
プレイコントローラＩＣを示す。
プレイコントローラＩＣを示す。
【図３】図３は、マルチフォーマット画像データの概念
的なアプリケーションを示す。
的なアプリケーションを示す。
【図４】図４は、マルチフォーマットドライバを示す。
【図５】図５は、マルチフォーマットディスプレイの電
力消費対画質を示す。
力消費対画質を示す。
【図６】図６は、フォーマット制御信号および選択され
たディスプレイフォーマットの表を示す。
たディスプレイフォーマットの表を示す。
【図７】図７は、マルチフォーマットドライバのデータ
サンプリング回路の電力制御を示す。
サンプリング回路の電力制御を示す。
【図８】図８は、可変解像度デジタル−アナログ変換を
示す。
示す。
【図９】図９は、コンテンツ駆動ディスプレイフォーマ
ット制御を達成する、本発明の一実施形態を示す。
ット制御を達成する、本発明の一実施形態を示す。
【図１０】図１０は、図９のデータ解析手段の機能的部
品を示す。
品を示す。
【図１１】図１１は、データ解析手段の概略的なタイミ
ング図である。
ング図である。
【図１２】図１２は、ビット解像度制御信号を生成する
ように用いられるデータ解析手段の実施形態を示す。
ように用いられるデータ解析手段の実施形態を示す。
【図１３】図１３は、図１２のビット解像度制御の実施
形態のタイミング図を示す。
形態のタイミング図を示す。
【図１４】図１４は、静止画像を検出し、フレームレー
ト制御信号を出力するように用いられるデータ解析手段
の実施形態を示す。
ト制御信号を出力するように用いられるデータ解析手段
の実施形態を示す。
【図１５】図１５は、液晶ディスプレイのデータドライ
バに供給される画像データを解析するデータ解析構成を
示す。
バに供給される画像データを解析するデータ解析構成を
示す。
【図１６】図１６は、データおよび走査ドライバ、なら
びに図１５のデータ解析構成が設けられているアクティ
ブマトリクス液晶ディスプレイを示す。
びに図１５のデータ解析構成が設けられているアクティ
ブマトリクス液晶ディスプレイを示す。
【図１７】図１７は、図１５のデータ解析構成における
使用に適した４段線形フィードバックシフトレジスタ
（ＬＦＳＲ）を示す。
使用に適した４段線形フィードバックシフトレジスタ
（ＬＦＳＲ）を示す。
【図１８】図１８は、ＬＦＳＲがデータセットのシグニ
チャを生成することを可能にするように、さらなるロジ
ックゲートが、図１７の構成にどのように加えられるか
を示す。
チャを生成することを可能にするように、さらなるロジ
ックゲートが、図１７の構成にどのように加えられるか
を示す。
【図１９】図１９は、第１の画像についてのサブシグニ
チャの生成を示す。
チャの生成を示す。
【図２０】図２０は、画素１個分の距離の左への平行移
動を表す、第２の画像についてのサブシグニチャの生成
を示す。
動を表す、第２の画像についてのサブシグニチャの生成
を示す。
２６ データ解析手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６５０ Ｇ０９Ｇ 3/20 ６５０Ｂ (72)発明者 ハリー ガース ウォルトン イギリス国 オーエックス４ ３エヌイー オックスフォード， カウレー， ビュ ーチャンプ レーン， ビューチャンプ プレイス 45 (72)発明者 アンドリュー ケイ イギリス国 オーエックス４ １エイチエ イ オックスフォード， ハースト スト リート 99 Ｆターム(参考） 2H092 GA59 GA60 JA24 KA04 KA05 NA01 NA26 2H093 NC13 NC16 NC34 ND39 5C006 AC11 AC24 AF23 AF45 AF51 AF53 AF54 AF83 BB16 BC12 BC16 FA04 FA47 5C080 AA10 BB05 DD21 DD26 EE26 FF11 GG02 JJ01 JJ02 JJ03 JJ04
Claims (40)
- 【請求項１】 アクティブマトリクス液晶ディスプレイ
用の駆動装置であって、 （ａ）複数の異なるディスプレイモードで動作し、デジ
タル入力データを複数の異なるフォーマットで受け取
り、該液晶ディスプレイのデータラインを駆動するよう
に構成され、該入力データに対応する、該ディスプレイ
によって画像が表示されるようにするマルチフォーマッ
トデジタルデータドライバと、 （ｂ）該デジタル入力データを受け取り、該入力データ
のフォーマットを判定し、該データドライバが、該入力
データのフォーマットに対応する該ディスプレイモード
において動作するように制御するように構成される、デ
ータ解析手段とを備える、駆動装置。 - 【請求項２】 前記データ解析手段が、前記データドラ
イバの一部を形成する、請求項１に記載の駆動装置。 - 【請求項３】 前記データドライバが、低解像度ディス
プレイモードにおいて、高解像度ディスプレイモードと
比較して、より少ない電力を消費するように構成され
る、上記の請求項のいずれかに記載の駆動装置。 - 【請求項４】 前記ディスプレイモードが、少なくとも
１つの１ビットオーバーレイモードを含む、上記の請求
項のいずれかに記載の駆動装置。 - 【請求項５】 前記データ解析手段が、入力データの各
フレームを順番に解析し、該各フレームの終わりで、前
記データドライバのモードを更新する、上記の請求項の
いずれかに記載の駆動装置。 - 【請求項６】 前記データ解析手段が、入力データの各
フレームを次のフレームと比較し、複数の連続的なフレ
ームについて入力データが同じであるかどうかを判定す
るフレーム比較手段を含む、上記の請求項のいずれかに
記載の駆動装置。 - 【請求項７】 前記データドライバが１つのリフレッシ
ュレートより多いレートで動作するように構成され、複
数のフレームについて前記入力データが変化しないまま
であったと前記比較手段が判定した場合、前記データ解
析手段が、データドライバを、より低いリフレッシュレ
ートで動作するように制御するように構成される、請求
項６に記載の駆動装置。 - 【請求項８】 前記データ解析手段が複数の入力を含
み、複数の入力の各々が前記デジタル入力データの単一
ビットを受け取るように構成され、該入力の少なくとも
一部が、該少なくとも一部の入力の１つ以上のアクティ
ビティを検出するように構成された論理ＯＲゲートに接
続されている、上記の請求項のいずれかに記載の駆動装
置。 - 【請求項９】 前記データ解析手段は、前記データドラ
イバのディスプレイモードを制御するため、フォーマッ
ト制御信号を該データドライバに供給するように構成さ
れる、上記の請求項のいずれかに記載の駆動装置。 - 【請求項１０】 前記フォーマット制御信号は、少なく
とも高解像度制御信号および低解像度制御信号を含む、
請求項９に記載の駆動装置。 - 【請求項１１】 前記データドライバは、複数の可変ビ
ット解像度デジタル−アナログ変換器を備える、上記の
請求項のいずれかに記載の駆動装置。 - 【請求項１２】 前記データドライバが、前記デジタル
入力データを受け取る用に構成された複数のデジタルデ
ータ入力チャネルを備える、上記の請求項のいずれかに
記載の駆動装置。 - 【請求項１３】 前記データ解析手段は、複数の格納レ
ジスタを備える、上記の請求項のいずれかに記載の駆動
装置。 - 【請求項１４】 上記の請求項のいずれかに記載の駆動
装置を備える、アクティブマトリクス液晶ディスプレ
イ。 - 【請求項１５】 前記駆動装置は、アクティブマトリク
スの薄膜トランジスタと同じ基板上にモノリシックに集
積される、請求項１４に記載のアクティブマトリクス液
晶ディスプレイ。 - 【請求項１６】 前記薄膜トランジスタは、ポリシリコ
ンである、請求項１５に記載のアクティブマトリクス液
晶ディスプレイ。 - 【請求項１７】 液晶ディスプレイの画像のシーケンス
を表示するために必要な電力を低減する方法であって、
各画像を表す画像データを解析する工程と、 現在の画像の該画像データと、前の画像の画像データと
を比較する工程と、 前の工程の比較から、２つの画像が同じ、または実質的
に同じであるか判定する工程と、 画像が、同じ、または実質的に同じである場合、該液晶
ディスプレイの電力消費を低減するため、少なくとも後
続の画像で、該液晶ディスプレイを更新しない工程とを
包含する、方法。 - 【請求項１８】 前記２つの画像が、同じ、または実質
的に同じであると判定される場合、前記液晶ディスプレ
イが、１つより多い後続の画像によって更新されること
を防ぐ、請求項１７に記載の方法。 - 【請求項１９】 前記各画像について画像データを解析
する工程は、各画像についてシグニチャを生成する工程
を含む、請求項１７または１８のいずれかに記載の方
法。 - 【請求項２０】 前記シグニチャが、前記画像を表す全
てのデータビットの合計である、請求項１９に記載の方
法。 - 【請求項２１】 前記シグニチャが、単なる合計より、
複雑であり、前記画像を表すデータビットのシーケンス
を考慮に入れる、請求項１９に記載の方法。 - 【請求項２２】 前記シグニチャが、線形フィードバッ
クレジスタを用いて生成される、請求項２１に記載の方
法。 - 【請求項２３】 各画素の輝度レベルを表すビットの少
なくともいくつかが、前記シグニチャを生成する場合、
無視される、請求項１９〜２２のいずれかに記載の方
法。 - 【請求項２４】 前記無視される単数または複数のビッ
トは、単数または複数の最下位ビットである、請求項２
３に記載の方法。 - 【請求項２５】 前記デジタル画像のシーケンスが、前
記液晶ディスプレイの一部のみを占める、請求項１７〜
２４のいずれかに記載の方法。 - 【請求項２６】 前記液晶ディスプレイが複数の領域に
分割され、前記方法の工程が各領域について別個に実施
され、所与の領域について現在および前の画像が同じ、
または実質的に同じであると判定される場合に、該領域
が、該領域についての少なくとも後続の画像、または画
像の一部で更新されない、請求項２５に記載の方法。 - 【請求項２７】 前記液晶ディスプレイまたはその一部
が、更新されないと判定される場合、第１の制御信号
が、該液晶ディスプレイに関連するデータドライバに送
信され、該第１の制御信号により、該液晶ディスプレイ
またはその一部が、更新されることを防ぐ、請求項１７
〜２６のいずれかに記載の方法。 - 【請求項２８】 前記液晶ディスプレイまたはその一部
が、更新されないと判定される場合、第２の制御信号
が、該液晶ディスプレイに関連するフレームストアに送
信され、該第２の制御信号により、画像データが該フレ
ームから書き出されることを防ぐ、請求項１７〜２７の
いずれかに記載の方法。 - 【請求項２９】 前記２つの画像が同じ、または実質的
に同じであるかどうかを判定する工程において、前記現
在の画像が前記前の画像の平行移動、または実質的な平
行移動を表す場合、該２つの画像は実質的に同じである
とみなされる、請求項１７〜２８のいずれかに記載の方
法。 - 【請求項３０】 前記画像データを解析する工程が、 第１の画像の第１の領域について第１のサブシグニチャ
を生成する工程と、 該第１の画像の第２の領域について第２のサブシグニチ
ャを生成する工程であって、該第１の画像の該第１の領
域は、該第１の画像の該第２の領域の１個以上の画素の
平行移動に相当する、工程と後続の画像の第１の領域に
ついて第１のサブシグニチャを生成する工程と、 該後続の画像の第２の領域について第２のサブシグニチ
ャを生成する工程であって、該後続の画像の該第１の領
域は、該後続の画像の第２の領域の１個以上の画素の平
行移動に相当する、工程と、 該第１の画像についての該第１および第２のサブシグニ
チャを、該後続の画像についての該第１および第２のサ
ブシグニチャと比較して、該後続の画像が、該第１の画
像の平行移動、または実質的な平行移動を表すかどうか
判定する工程とを包含する、請求項２９に記載の方法。 - 【請求項３１】 各サブシグニチャが、線形フィードバ
ックレジスタを用いて生成される、請求項３０に記載の
方法。 - 【請求項３２】 少なくとも８個のサブシグニチャが、
前記第１の画像および後続の画像の各々について生成さ
れ、該サブシグニチャは、異なる方向への平行移動に相
当する、請求項３０または３１に記載の方法。 - 【請求項３３】 前記第１の画像および後続の画像の前
記第１および第２の領域が、画像の端に隣接する任意の
画素を含まない、請求項３０〜３２のいずれかに記載の
方法。 - 【請求項３４】 前記液晶ディスプレイが、ＤＣ平衡を
取られ、該液晶ディスプレイが更新されない場合、後続
のフレームにおける画素に印加される極性は、時間が経
つにつれてＤＣ平衡が維持される、請求項１７〜３３の
いずれかに記載の方法。 - 【請求項３５】 前記液晶ディスプレイが、１つ以上の
フレームについて更新されない場合、更新された第１の
後続のフレームの画素に印加された単数または複数の極
性は、該１つ以上のフレームの間に存在する単数または
複数の極性と同じである、請求項３４に記載の方法。 - 【請求項３６】 請求項１７〜３５のいずれかに記載の
方法を実行するように構成される、データ解析手段。 - 【請求項３７】 請求項１７〜２９、２１〜３５のいず
れかに記載の方法を実行するように構成され、線形フィ
ードバックシフトレジスタを含む、データ解析手段。 - 【請求項３８】 第１の制御信号をデータドライバに提
供するように構成された第１の制御出力をさらに含み、
前記液晶ディスプレイまたはその一部が、更新されない
と判定される場合、該第１の制御信号が、該液晶ディス
プレイに関連する該データドライバに送信され、該第１
の制御信号により、該液晶ディスプレイまたはその一部
が、更新されることを防ぐ、請求項３６または３７に記
載のデータ解析手段。 - 【請求項３９】 第２の制御信号をフレームストアに提
供するように構成された第２の制御出力をさらに含み、
前記液晶ディスプレイまたはその一部が、更新されない
と判定される場合、該第２の制御信号が、該液晶ディス
プレイに関連する該フレームストアに送信され、該第２
の制御信号により、画像データが該フレームから書き出
されることを防ぐ、請求項３６〜３８のいずれかに記載
のデータ解析手段。 - 【請求項４０】 液晶ディスプレイ、データドライバ、
および請求項３６〜３９のいずれかに記載のデータ解析
手段を含む、液晶ディスプレイデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0021712A GB2366439A (en) | 2000-09-05 | 2000-09-05 | Driving arrangements for active matrix LCDs |
| GB0021712.5 | 2000-09-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002149139A true JP2002149139A (ja) | 2002-05-24 |
| JP4148389B2 JP4148389B2 (ja) | 2008-09-10 |
Family
ID=9898826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001263178A Expired - Fee Related JP4148389B2 (ja) | 2000-09-05 | 2001-08-31 | アクティブマトリクス液晶ディスプレイ用の駆動装置およびアクティブマトリクス液晶ディスプレイ並びにアクティブマトリクス液晶ディスプレイの駆動方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20020027541A1 (ja) |
| EP (2) | EP1184836B1 (ja) |
| JP (1) | JP4148389B2 (ja) |
| KR (1) | KR100434642B1 (ja) |
| GB (1) | GB2366439A (ja) |
| TW (1) | TW521250B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011141553A (ja) * | 2004-09-27 | 2011-07-21 | Qualcomm Mems Technologies Inc | ディスプレイにおける電力消費を低減するための方法およびシステム |
| JP2015008022A (ja) * | 2010-09-24 | 2015-01-15 | インテル コーポレイション | ターゲットデバイスに命令を送信する技術 |
| KR101852500B1 (ko) * | 2017-11-30 | 2018-04-27 | 주식회사 컴트리 | 주사선 일부 검색을 통한 모니터 화면의 자가 진단 기능을 갖는 절전형 디스플레이의 제어 방법 및 이를 이용한 컴퓨터 시스템의 절전 제어 방법 |
| JP2019070855A (ja) * | 2019-01-31 | 2019-05-09 | インテル コーポレイション | 電力消費を低減させるための表示エリアの自動調整 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2379549A (en) * | 2001-09-06 | 2003-03-12 | Sharp Kk | Active matrix display |
| US7017053B2 (en) * | 2002-01-04 | 2006-03-21 | Ati Technologies, Inc. | System for reduced power consumption by monitoring video content and method thereof |
| KR100422595B1 (ko) * | 2002-04-19 | 2004-03-12 | 주식회사 하이닉스반도체 | 저전력 ｔｆｔ ｌｃｄ 소스 구동 장치 |
| AU2003241015A1 (en) * | 2002-05-27 | 2003-12-12 | Sendo International Limited | Image or video display device and method of controlling a refresh rate of a display |
| AU2003244951A1 (en) * | 2002-07-29 | 2004-02-25 | Koninklijke Philips Electronics N.V. | Driving of a liquid crystal display |
| KR100919724B1 (ko) * | 2002-10-28 | 2009-09-29 | 하이디스 테크놀로지 주식회사 | 액정표시장치의 잔상개선을 위한 구동방법 |
| US6992675B2 (en) * | 2003-02-04 | 2006-01-31 | Ati Technologies, Inc. | System for displaying video on a portable device and method thereof |
| CN100456349C (zh) * | 2003-02-19 | 2009-01-28 | Nxp股份有限公司 | 用于显示装置的控制方法和装置 |
| US7268755B2 (en) * | 2003-03-25 | 2007-09-11 | Intel Corporation | Architecture for smart LCD panel interface |
| US7116306B2 (en) * | 2003-05-16 | 2006-10-03 | Winbond Electronics Corp. | Liquid crystal display and method for operating the same |
| TWI293750B (en) * | 2003-10-02 | 2008-02-21 | Sanyo Electric Co | Method for driving a liquid crystal display device, a liquid crystal display device, and a driving device for such liquid crystal device |
| WO2005039167A2 (en) * | 2003-10-17 | 2005-04-28 | Leapfrog Enterprises, Inc. | Frame rate control systems and methods |
| US7474359B2 (en) * | 2004-12-06 | 2009-01-06 | At&T Intellectual Properties I, L.P. | System and method of displaying a video stream |
| TWI386744B (zh) * | 2004-12-14 | 2013-02-21 | Samsung Display Co Ltd | 薄膜電晶體面板以及使用該薄膜電晶體面板之液晶顯示器 |
| US8054849B2 (en) | 2005-05-27 | 2011-11-08 | At&T Intellectual Property I, L.P. | System and method of managing video content streams |
| TWI287703B (en) * | 2005-10-25 | 2007-10-01 | Denmos Technology Inc | Data driver, apparatus and method for data driver power on current reducing thereof |
| US8112513B2 (en) * | 2005-11-30 | 2012-02-07 | Microsoft Corporation | Multi-user display proxy server |
| JP2008182570A (ja) * | 2007-01-25 | 2008-08-07 | Nec Electronics Corp | 送信装置、受信装置および送受信システム |
| JP2008292654A (ja) | 2007-05-23 | 2008-12-04 | Funai Electric Co Ltd | 液晶モジュール |
| JP4534169B2 (ja) * | 2007-09-27 | 2010-09-01 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
| US8120621B1 (en) | 2007-12-14 | 2012-02-21 | Nvidia Corporation | Method and system of measuring quantitative changes in display frame content for dynamically controlling a display refresh rate |
| US8334857B1 (en) | 2007-12-14 | 2012-12-18 | Nvidia Corporation | Method and system for dynamically controlling a display refresh rate |
| US9508111B1 (en) * | 2007-12-14 | 2016-11-29 | Nvidia Corporation | Method and system for detecting a display mode suitable for a reduced refresh rate |
| US9830880B1 (en) | 2009-07-22 | 2017-11-28 | Nvidia Corporation | Method and system for adjusting the refresh rate of a display device based on a video content rate |
| US20110164027A1 (en) * | 2010-01-06 | 2011-07-07 | Qualcomm Mems Technologies, Inc. | Method of detecting change in display data |
| EP2596489A4 (en) * | 2010-07-20 | 2014-03-05 | Freescale Semiconductor Inc | DISPLAY CONTROL UNIT, PICTURE DISPLAY SYSTEM AND METHOD FOR OUTPUT OF IMAGE DATA |
| KR20130064486A (ko) * | 2011-12-08 | 2013-06-18 | 삼성디스플레이 주식회사 | 광투과율 제어가 가능한 표시장치 |
| JP5880256B2 (ja) * | 2012-04-26 | 2016-03-08 | ソニー株式会社 | 情報処理装置及び方法、プログラム、並びに情報処理システム |
| KR20140099135A (ko) * | 2013-02-01 | 2014-08-11 | 삼성전자주식회사 | 이미지의 부분 프레임을 업데이트 하는 시스템 온 칩 및 그 동작방법 |
| US9183800B2 (en) * | 2013-07-22 | 2015-11-10 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Liquid crystal device and the driven method thereof |
| US9922608B2 (en) * | 2015-05-27 | 2018-03-20 | Apple Inc. | Electronic device display with charge accumulation tracker |
| US10403984B2 (en) * | 2015-12-15 | 2019-09-03 | Kymeta Corporation | Distributed direct drive arrangement for driving cells |
| US10542596B1 (en) * | 2017-07-12 | 2020-01-21 | Facebook Technologies, Llc | Low power pulse width modulation by controlling bits order |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325557A (ja) * | 1994-06-02 | 1995-12-12 | Sharp Corp | 表示装置の駆動回路 |
| JPH08313927A (ja) * | 1995-05-15 | 1996-11-29 | Casio Comput Co Ltd | 液晶駆動装置 |
| JPH0934412A (ja) * | 1995-07-14 | 1997-02-07 | Sony Corp | 液晶表示装置 |
| JPH0950258A (ja) * | 1995-08-09 | 1997-02-18 | Fujitsu Ltd | 情報処理システム及びプラズマディスプレイ装置 |
| JPH09105912A (ja) * | 1995-10-13 | 1997-04-22 | Denso Corp | マトリクス型液晶表示装置 |
| WO1997032295A1 (fr) * | 1996-02-28 | 1997-09-04 | Seiko Epson Corporation | Procede et appareil de commande du dispositif d'affichage, systeme d'affichage et dispositif de traitement des donnees |
| JPH11133933A (ja) * | 1997-11-01 | 1999-05-21 | Victor Co Of Japan Ltd | 多相化された画像信号によって表示が行なわれる液晶表示装置に対する多相化された画像信号の供給装置 |
| JPH11231838A (ja) * | 1998-02-10 | 1999-08-27 | Fron Tec:Kk | 表示装置およびその駆動方法 |
| JPH11237863A (ja) * | 1998-02-24 | 1999-08-31 | Sharp Corp | 画像表示装置 |
| JP2000163022A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | カラー液晶表示装置 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976864A (en) | 1974-09-03 | 1976-08-24 | Hewlett-Packard Company | Apparatus and method for testing digital circuits |
| JPS6358395A (ja) * | 1986-08-11 | 1988-03-14 | テクトロニックス・インコ−ポレイテッド | カラ−表示装置 |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| JP2892010B2 (ja) * | 1988-05-28 | 1999-05-17 | 株式会社東芝 | 表示制御方式 |
| JP2652413B2 (ja) * | 1988-06-06 | 1997-09-10 | 松下電器産業株式会社 | 動き検出回路 |
| EP0474231B1 (en) * | 1990-09-06 | 1996-12-04 | Canon Kabushiki Kaisha | Electronic device |
| US5412665A (en) * | 1992-01-10 | 1995-05-02 | International Business Machines Corporation | Parallel operation linear feedback shift register |
| US5327254A (en) * | 1992-02-19 | 1994-07-05 | Daher Mohammad A | Method and apparatus for compressing and decompressing image data |
| US5313231A (en) * | 1992-03-24 | 1994-05-17 | Texas Instruments Incorporated | Color palette device having big/little endian interfacing, systems and methods |
| US5390293A (en) * | 1992-08-19 | 1995-02-14 | Hitachi, Ltd. | Information processing equipment capable of multicolor display |
| US5528602A (en) | 1992-12-30 | 1996-06-18 | International Business Machines Corporation | Method for determining computer subsystem property |
| JPH06230737A (ja) * | 1993-02-05 | 1994-08-19 | Mitsubishi Electric Corp | カラー画像表示装置 |
| US5828367A (en) * | 1993-10-21 | 1998-10-27 | Rohm Co., Ltd. | Display arrangement |
| JPH07152340A (ja) * | 1993-11-30 | 1995-06-16 | Rohm Co Ltd | ディスプレイ装置 |
| KR960006674B1 (ko) * | 1993-12-04 | 1996-05-22 | 삼성전자주식회사 | 모니터 모드 제어회로 및 그 방법 |
| KR0171913B1 (ko) * | 1993-12-28 | 1999-03-20 | 사토 후미오 | 액정표시장치 및 그 구동방법 |
| JP3476241B2 (ja) * | 1994-02-25 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置の表示方法 |
| TW475079B (en) * | 1994-05-24 | 2002-02-01 | Semiconductor Energy Lab | Liquid crystal display device |
| DE69634219D1 (de) * | 1995-03-21 | 2005-03-03 | Sun Microsystems Inc | Videoeinzelbildkennungserfassung |
| US5926174A (en) * | 1995-05-29 | 1999-07-20 | Canon Kabushiki Kaisha | Display apparatus capable of image display for video signals of plural kinds |
| KR19990022626A (ko) * | 1995-06-07 | 1999-03-25 | 야스카와 히데아키 | 전력 절약 모드를 갖는 비디오 디스플레이 제어기 장착 컴퓨터시스템 |
| JPH09134153A (ja) * | 1995-11-08 | 1997-05-20 | Canon Inc | 表示システム |
| US5953074A (en) * | 1996-11-18 | 1999-09-14 | Sage, Inc. | Video adapter circuit for detection of analog video scanning formats |
| JPH11143380A (ja) * | 1997-11-06 | 1999-05-28 | Canon Inc | 画像表示装置 |
| GB2333408A (en) * | 1998-01-17 | 1999-07-21 | Sharp Kk | Non-linear digital-to-analog converter |
| JP2000148102A (ja) * | 1998-11-10 | 2000-05-26 | Nec Shizuoka Ltd | 階調表示装置および階調表示方法 |
| JP3466951B2 (ja) * | 1999-03-30 | 2003-11-17 | 株式会社東芝 | 液晶表示装置 |
| TWI267049B (en) * | 2000-05-09 | 2006-11-21 | Sharp Kk | Image display device, and electronic apparatus using the same |
| GB2362277A (en) * | 2000-05-09 | 2001-11-14 | Sharp Kk | Digital-to-analog converter and active matrix liquid crystal display |
| JP2002014644A (ja) * | 2000-06-29 | 2002-01-18 | Hitachi Ltd | 画像表示装置 |
| GB2366440A (en) * | 2000-09-05 | 2002-03-06 | Sharp Kk | Driving arrangement for active matrix LCDs |
| US6747626B2 (en) * | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
-
2000
- 2000-09-05 GB GB0021712A patent/GB2366439A/en not_active Withdrawn
-
2001
- 2001-08-30 US US09/943,535 patent/US20020027541A1/en not_active Abandoned
- 2001-08-31 EP EP01307410.9A patent/EP1184836B1/en not_active Expired - Lifetime
- 2001-08-31 JP JP2001263178A patent/JP4148389B2/ja not_active Expired - Fee Related
- 2001-08-31 EP EP05102740.7A patent/EP1562173B1/en not_active Expired - Lifetime
- 2001-09-05 KR KR10-2001-0054485A patent/KR100434642B1/ko not_active IP Right Cessation
- 2001-09-05 TW TW090121983A patent/TW521250B/zh not_active IP Right Cessation
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325557A (ja) * | 1994-06-02 | 1995-12-12 | Sharp Corp | 表示装置の駆動回路 |
| JPH08313927A (ja) * | 1995-05-15 | 1996-11-29 | Casio Comput Co Ltd | 液晶駆動装置 |
| JPH0934412A (ja) * | 1995-07-14 | 1997-02-07 | Sony Corp | 液晶表示装置 |
| JPH0950258A (ja) * | 1995-08-09 | 1997-02-18 | Fujitsu Ltd | 情報処理システム及びプラズマディスプレイ装置 |
| JPH09105912A (ja) * | 1995-10-13 | 1997-04-22 | Denso Corp | マトリクス型液晶表示装置 |
| WO1997032295A1 (fr) * | 1996-02-28 | 1997-09-04 | Seiko Epson Corporation | Procede et appareil de commande du dispositif d'affichage, systeme d'affichage et dispositif de traitement des donnees |
| JPH11133933A (ja) * | 1997-11-01 | 1999-05-21 | Victor Co Of Japan Ltd | 多相化された画像信号によって表示が行なわれる液晶表示装置に対する多相化された画像信号の供給装置 |
| JPH11231838A (ja) * | 1998-02-10 | 1999-08-27 | Fron Tec:Kk | 表示装置およびその駆動方法 |
| JPH11237863A (ja) * | 1998-02-24 | 1999-08-31 | Sharp Corp | 画像表示装置 |
| JP2000163022A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | カラー液晶表示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011141553A (ja) * | 2004-09-27 | 2011-07-21 | Qualcomm Mems Technologies Inc | ディスプレイにおける電力消費を低減するための方法およびシステム |
| US8878771B2 (en) | 2004-09-27 | 2014-11-04 | Qualcomm Mems Technologies, Inc. | Method and system for reducing power consumption in a display |
| JP2015008022A (ja) * | 2010-09-24 | 2015-01-15 | インテル コーポレイション | ターゲットデバイスに命令を送信する技術 |
| KR101852500B1 (ko) * | 2017-11-30 | 2018-04-27 | 주식회사 컴트리 | 주사선 일부 검색을 통한 모니터 화면의 자가 진단 기능을 갖는 절전형 디스플레이의 제어 방법 및 이를 이용한 컴퓨터 시스템의 절전 제어 방법 |
| JP2019070855A (ja) * | 2019-01-31 | 2019-05-09 | インテル コーポレイション | 電力消費を低減させるための表示エリアの自動調整 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB0021712D0 (en) | 2000-10-18 |
| KR100434642B1 (ko) | 2004-06-07 |
| EP1184836A3 (en) | 2003-05-07 |
| US20020027541A1 (en) | 2002-03-07 |
| TW521250B (en) | 2003-02-21 |
| EP1562173A3 (en) | 2007-04-25 |
| EP1562173A2 (en) | 2005-08-10 |
| JP4148389B2 (ja) | 2008-09-10 |
| EP1184836B1 (en) | 2014-03-19 |
| EP1562173B1 (en) | 2014-12-17 |
| KR20020028770A (ko) | 2002-04-17 |
| EP1184836A2 (en) | 2002-03-06 |
| GB2366439A (en) | 2002-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4148389B2 (ja) | アクティブマトリクス液晶ディスプレイ用の駆動装置およびアクティブマトリクス液晶ディスプレイ並びにアクティブマトリクス液晶ディスプレイの駆動方法 | |
| JP4111310B2 (ja) | フレームレートコントローラ、ディスプレイコントローラおよびアクティブマトリクスディスプレイ | |
| US7742065B2 (en) | Controller driver and liquid crystal display apparatus using the same | |
| JP5395328B2 (ja) | 表示装置 | |
| US20060022929A1 (en) | Liquid crystal display device and driver circuit therefor | |
| JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
| JP2002156952A (ja) | マルチフォーマットアクティブマトリクスディスプレイ | |
| JP2006309182A (ja) | 表示装置、およびそれを用いた電子機器 | |
| JP2009109835A (ja) | 液晶表示装置、ｌｃｄドライバ、及びｌｃｄドライバの動作方法 | |
| JP2006106269A (ja) | ソースドライバ、電気光学装置及び電子機器 | |
| JP2003316334A (ja) | 表示装置及び表示用駆動回路 | |
| US7538753B2 (en) | Display device and electronic apparatus | |
| JP3429866B2 (ja) | マトリックスパネル表示装置 | |
| US20050001857A1 (en) | Image display apparatus and electronic apparatus | |
| JP2008170842A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2006133551A (ja) | カラー表示装置及びその駆動回路 | |
| JP2008225494A (ja) | 表示ドライバ及び電気光学装置 | |
| JP2011077970A (ja) | 画像処理装置、画像表示システム、電子機器及び画像処理方法 | |
| JP2003036046A (ja) | 表示装置およびその駆動方法 | |
| JPH07121137A (ja) | ディスプレイ装置 | |
| US20030034942A1 (en) | Electronic device with a display and method for controlling a display | |
| JPH07121133A (ja) | ディスプレイ装置 | |
| JP2007127701A (ja) | 表示駆動装置 | |
| JP5235048B2 (ja) | 表示装置、電子機器 | |
| JP2006126589A (ja) | データドライバ、電気光学装置、電子機器及び駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |