JP4148389B2

JP4148389B2 - アクティブマトリクス液晶ディスプレイ用の駆動装置およびアクティブマトリクス液晶ディスプレイ並びにアクティブマトリクス液晶ディスプレイの駆動方法

Info

Publication number: JP4148389B2
Application number: JP2001263178A
Authority: JP
Inventors: ジェームズブラウンローマイケル; アンドリューカーンズグラハム; ガースウォルトンハリー; ケイアンドリュー
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-09-05
Filing date: 2001-08-31
Publication date: 2008-09-10
Anticipated expiration: 2021-08-31
Also published as: GB2366439A; EP1184836B1; GB0021712D0; EP1562173A3; KR100434642B1; KR20020028770A; TW521250B; EP1184836A3; EP1562173B1; EP1184836A2; US20020027541A1; JP2002149139A; EP1562173A2

Description

【０００１】
【発明の属する技術分野】
本発明の第１の局面は、アクティブマトリクス液晶ディスプレイ（ＬＣＤ）用の駆動装置に関する。
【０００２】
【従来の技術】
図１に、Ｎ行およびＭ列の画素４を含む、典型的なアクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）２を示す。マトリクスの周辺のボックスは、ディスプレイドライバ電子部品を表し、これらの電子部品は、画素トランジスタゲート電極（図示せず）の各行に接続された出力を有する走査ドライバ６、および画素トランジスタソース電極（図示せず）の各列に接続された出力を有するデータドライバを含む。走査ドライバ６およびデータドライバ８は、アナログまたはデジタルのいずれであってもよく、ＩＣ技術において、または、薄膜トランジスタを用いてモノリシックに実現され得る。
【０００３】
デジタルドライバを有する典型的なＡＭＬＣＤにおいて、外部ＬＣコントローラＩＣは、タイミング信号および制御信号と共に、デジタル画像データのストリームをデータドライバに供給する。その画像データは、通常、線順次式の、固定されたｎビット並列ＲＧＢフォーマットで、データクロックおよびライン（水平）同期パルスの制御下、入力レジスタのアレイにクロックされる。ｎビットＲＧＢデータのラインが入力レジスタに読み込まれた後、ｎビット格納レジスタのアレイに転送される。入力データの続くラインが、入力レジスタにサンプリングされている間、格納レジスタ内のデータは、アクティブマトリクスのＭデータラインを駆動するアナログ電圧を提供するため、ｎビットデジタル−アナログ変換器（ＤＡＣ）のアレイに入力される。走査ドライバの行順次式の出力は、データライン上のデータを受け取るため、Ｎ列の画素トランジスタのうちどれがアクティブにされるのかを決定する。
【０００４】
アナログドライバを有する典型的なＡＭＬＣＤにおいて、外部コントローラＩＣは、タイミングおよび制御信号と共に、アナログ映像信号をデータドライバに供給する。アナログデータドライバには、２つの主なタイプがあり、ラインアットアタイムまたはポイントアットアタイムと呼ばれる。ラインアットアタイムドライバにおいて、画像データの１本のラインが、アナログバッファを通じてアクティブマトリクスに印加される前に、ドライバ内の格納コンデンサに読み込まれる。あるいは、ポイントアットアタイムアナログドライバにおいて、ドライバのタイミング生成器によって制御されるサンプリングトランジスタを通じて、映像データは直接アクティブマトリクスのデータラインに書き込まれる。
【０００５】
典型的なＬＣコントローラＩＣ１０の一例を、図２に示す。コントローラは、輝度およびクロミナンスフォーマットまたはＲＧＢフォーマットのいずれかの入力映像データを取得し得、アナログまたはデジタルのいずれかでガンマ補正されたＲＧＢを、アクティブマトリクスディスプレイのＬＣデータドライバに供給する。画面上表示データ、例えば、輝度などのユーザインターフェース機能は、ＳＲＡＭメモリ１２によって供給され、図に示す表示ミキサー回路１４において映像データを上書きするように用いられる。
【０００６】
標準的な固定されたフォーマット表示の上記の説明から、データドライバ、コントローラＩＣ、およびディスプレイの電力消費が、基本的に一定であることが明らかである。データドライバおよびＩＣコントローラ内の電力消費の典型的な源には、データサンプリング回路、分散されたクロックおよびタイミング信号、ならびにＤＡＣおよび増幅器回路が含まれる。
【０００７】
インターネット携帯用電話および携帯用情報端末（ＰＤＡ）などの移動通信および情報製品の分野において、電力消費を最小限に抑えながら、各種の画像フォーマットを表すことができるディスプレイが必要とされる。このようなアプリケーションの一例を図３に示す。図３は、ハンドセットで実行されるアプリケーションに従って、各種の画像フォーマットを表すことができる、概念的な携帯電話ハンドセットを示す。所望される画像フォーマットは、高品質映像データまたは高解像度カラーテキスト、ならびにビデオオーバーレイから、低解像度スタンバイグラフィックスまたは低フレームレートテキストまで含む。
【０００８】
上記のタイプの標準デジタルデータドライバおよびコントローラは、典型的には、ＲＧＢにつき６〜８ビット、６０Ｈｚフレームレートで、映像および高解像度カラーグラフィックスのアクティブマトリクスディスプレイを駆動する要件を満たし得る。しかし、この解決法は、入力画像が、例えば、カラー解像度および／またはフレームレートが低減されるなど、低品質である場合、不必要に電力を消費する。
【０００９】
上記の問題を解消するため、かつ、複数のオーバーレイ機能用の入力ソースを支援するため、出願人は、図４に示すように、マルチフォーマットデジタルデータドライバ１６およびアクティブマトリクスディスプレイを提案する。このタイプのデータドライバにおいて、動作のモードは、単純なフォーマット制御信号（ＳＢ、ＭＢ、ＮＢ、およびＦＲＣ）によって制御される。フォーマットは、表示されるデータのタイプに従って、電力消費を最適化するために選択される。動作モードの例として、モノクローム、各種解像度の色（ビット面）設定、１色につき１ビットデータオーバーレイ（スーパーインポーズ）機能、および低減されたフレームレート駆動がある。
【００１０】
マルチフォーマットドライバ１６は、標準クロックおよび制御信号、ならびに複数の画像データ入力を取得する。画像データ入力には、例えば、カラーグレースケール入力およびバイナリカラー入力などがある。グレースケール入力Ｄ（１：ｎ＋ｍ）は、ｎ＋ｍビット幅の並列入力であり、ｍは、グレースケール最上位データビットの数に対応し、ｎは、グレースケールの最小位データビットの数に対応する。入力は、ビット１〜ｎ＋ｍを含むので、Ｄ（１：ｎ＋ｍ）で表される。この入力は、２つの解像度のうちの１つでグレースケール画素画像データを供給する。ｎ＋ｍビットの全てがドライバ１６によって読み出される高解像度と、ｍ個のＭＳＢのみがドライバ１６によって読み出される低解像度である。バイナリ入力Ｄは、独立した黒／白画素画像データを供給する１ビット入力である。
【００１１】
マルチフォーマットドライバ１６の動作モード、すなわち、ドライバフォーマットは、フォーマット制御信号によって制御される。フォーマット制御信号が、図において示される。示している例において、３つのビット解像度制御（ＢＲＣ）制御信号、ＳＢ、ＭＢ、およびＮＢが、フレームレート制御（ＦＲＣ）信号と共に供給される。ビット解像度信号は、マルチフォーマットドライバ１６の構成要素に必要な場合に分散され、電力消費が最も低い状態で、特定のドライバフォーマットがイネーブルになり得る。
【００１２】
図５に、画質と電力消費との間のトレードオフを示す。この図から、電力消費が最も低いのは１ビットテキストデータであり、電力消費が最も高いのは、１ビットのオーバーレイテキストでのｎ＋ｍ（例えば、６）映像データであることが分かる。
【００１３】
図６の表に、３つのビット解像度信号ＳＢ、ＭＢ、およびＮＢがどのように用いられて、図５に示す５つの可能なドライバフォーマットモードを選択するのかという一例を示す。各制御信号は、図７に示す、マルチフォーマットドライバ１６内の特定の回路をイネーブルする役割を果たす。ＳＢは、単一入力データストリームＤに関連する回路部１８をイネーブルする。単一入力データストリームＤは、１ビットディスプレイモードの間、およびオーバーレイ機能が適用される場合、用いられる。ＭＢは、グレースケール入力の最上位ビットＤ（ｎ＋１：ｎ＋ｍ）に関連する回路部２０をイネーブルする。ＮＢは、グレースケール入力の最下位ビットＤ（１：ｎ）に関連する回路部２２をイネーブルする。表に示す入力信号の組合せのほか、フォーマット制御信号全てが０である場合には、マルチフォーマットドライバ１６は、本質的に、オフである。
【００１４】
図８に示す、可変解像度デジタル−アナログ変換器（ＤＡＣ）２４は、入力データを、パネルのデータラインの駆動に適切なアナログフォーマットに変換するために用いられる。回路の、特定のフォーマットに対して用いられない部分、特に、低解像度モードの間のバッファは、ディセーブルされて、電力消費が低減される。
【００１５】
フレームレート制御信号（ＦＲＣ）を用いて、入力フレームレートよりも遅い更新レートで、アクティブマトリクスディスプレイをリフレッシュするように回路部をイネーブルし得る。これは、入力データが変更しない、例えば、静止画像のような状況において電力を節約するために、特に有用であり得る。
【００１６】
【発明が解決しようとする課題】
このように、電力の消費を抑えながら、幅広い画像フォーマットを表示できるディスプレイの必要性が高まってきている。
【００１７】
【課題を解決するための手段】
本発明の第１の局面によると、添付の特許請求の範囲に記載されるような駆動装置およびアクティブマトリクスディスプレイが提供される。
【００１８】
本発明は、ディスプレイの動作のモード、それに従って電力消費および表示の質が、入力データ自体のフォーマットによって自動的に制御されることを可能にする。ドライバおよびディスプレイの動作モードおよび電力消費は、表示されるデータに従って、最適化される。従って、移動通信端末のような携帯機器の最大のバッテリー寿命が得られる。本発明は、シリコンＩＣディスプレイドライバまたはポリシリコンモノリシックドライバなどの集積技術に、幅広く適用され得る。さらなる機能性のための回路オーバーヘッドは、非常に少ないので、このタイプのディスプレイドライバについて、大きな付加価値がある。
【００１９】
本発明は、個別のコントローラＩＣにおいて実現され得るか、あるいは、チップオングラス（ＣＯＧ）結合によって、またはフレキシブルな回路接続を介して、アクティブマトリクスに接続され得るドライバＩＣ内に分散される。あるいは、回路は、高または低温ポリシリコンのような薄膜トランジスタ（ＴＦＴ）技術を用いて、アクティブマトリクスデバイスと同じ基板上に、モノリシックに集積されてもよい。本発明は、電力消費が最重要である、移動情報ディスプレイ用の制御回路部に、特に適用可能である。
【００２０】
本発明の第２の局面は、液晶ディスプレイにおける電力低減に関する。より具体的には、本発明は、液晶ディスプレイにデジタル画像シーケンスを表示するために必要な電力を低減する方法、およびこの方法を実現するハードウェアに関連する。
【００２１】
液晶ディスプレイは、ある程度の期間、静止、または実質的に静止し得る画像を表示するように用いられることがある。従来技術においては、画像が静止していても、同じレートで画像をリフレッシュし続けることによって、エネルギーが無駄にされていた。本発明は、このような環境において液晶ディスプレイが更新されるレートを低減することによって、電力消費を低減する。
【００２２】
線形フィードバックシフトレジスタ（ＬＦＳＲ）を用いて、画像シグニチャを発生させることが公知であるが、液晶ディスプレイの電力消費を低減するという点において、公知ではない。
【００２３】
ＵＳ５，５２８，６０２（Ｗｅｓｔら）は、線形フィードバックシフトレジスタ（この文献ではＭＩＳＲと呼ばれる）を用いて、表示される映像画像に対応するデータのストリームの長さを判定することを説明する。
【００２４】
ＵＳ３，９７６，８６４（Ｇｏｒｄｏｎら）は、デジタル装置の欠陥をテストする方法を説明する。テスト中の回路におけるポイントで起こるバイナリ電圧から得られるデジタルワードは、適切にクロックされたフィードバックシフトレジスタに供給される。所定の遅延の後、レジスタは、シグニチャワード、回路の動きの特性を出力する。２つのシグニチャは、異なる時に得られるが、比較され得る。
【００２５】
ＵＳ５，８６２，１５０（Ｌａｖｅｌｌｅら）は、ＬＦＳＲを用いて画像シグニチャを生成することを説明する。
【００２６】
本発明の第２の局面によると、添付の特許請求の範囲に記載されているような方法が提供される。
【００２７】
本発明は、複数の異なるディスプレイモードで動作するアクティブマトリクス液晶ディスプレイ用の駆動装置であって、複数の連続するフレームのデジタル画像データを解析するデータ解析手段であって、該データ解析手段は、データ解析装置とフォーマット制御レジスタとを含み、該データ解析装置は、現在のフレームの始めでアクティビティ信号を第１の論理レベルにリセットし、該現在のフレームのデジタル画像データの値と前のフレームのデジタル画像データの値とが同じであるかどうかを判定し、両者が同じであると判定された場合には、ディスプレイが静止画を示していると判断して、該アクティビティ信号を第２の論理レベルに設定し、両者が異なると判定された場合には、該アクティビティ信号を該第１の論理レベルのままとし、該現在のフレームの終わりで該アクティビティ信号を該フォーマット制御レジスタに転送し、該フォーマット制御レジスタは、該データ解析装置から転送された該アクティビティ信号を記憶し、該記憶されたアクティビティ信号に対応するフォーマット制御信号を出力する、データ解析手段と、該データ解析手段の該フォーマット制御レジスタから出力される該フォーマット制御信号が、該第２の論理レベルに設定された該アクティビティ信号に対応するものである場合には、該デジタル画像データの１つ以上の連続的なフレームを更新しないように、該アクティブマトリクス液晶ディスプレイのデータラインを駆動するマルチフォーマットデジタルデータドライバとを備える。
【００２８】
前記データ解析手段が、前記マルチフォーマットデータドライバのブロック内に分散されていてもよい。
【００３２】
前記デジタル画像データは、それぞれが所定のビット数の複数の入力データを有していてもよい。
【００３５】
前記マルチフォーマットデータドライバは、複数の可変ビット解像度デジタル−アナログ変換器を備えていてもよい。
【００３６】
前記マルチフォーマットデータドライバが、所定のフレームストアから前記デジタル画像データを受け取るデジタルデータ入力チャネルを備えていてもよい。
【００３７】
本発明のアクティブマトリクス液晶ディスプレイは、前記駆動装置を備える。
【００３８】
前記駆動装置は、アクティブマトリクスの薄膜トランジスタと同じ基板上にモノリシックに集積されてもよい。
【００３９】
前記薄膜トランジスタは、ポリシリコン薄膜トランジスタであってもよい。
【００４０】
また、本発明は、複数の異なるディスプレイモードで動作するアクティブマトリクス液晶ディスプレイ用の駆動装置によって、該アクティブマトリクス液晶ディスプレイを駆動する駆動方法であって、該駆動装置は、データ解析手段とマルチフォーマットデジタルデータドライバとを含み、該データ解析手段は、データ解析装置とフォーマット制御レジスタとを含み、該方法は、該データ解析手段が、複数の連続するフレームのデジタル画像データを解析するデータ解析工程であって、該データ解析工程は、該データ解析装置が、現在のフレームの始めでアクティビティ信号を第１の論理レベルにリセットし、該現在のフレームのデジタル画像データの値と前のフレームのデジタル画像データの値とが同じであるかどうかを判定し、両者が同じであると判定された場合には、ディスプレイが静止画を示していると判断して、該アクティビティ信号を第２の論理レベルに設定し、両者が異なると判定された場合には、該アクティビティ信号を該第１の論理レベルのままとし、該現在のフレームの終わりで該アクティビティ信号を該フォーマット制御レジスタに転送する工程と、該フォーマット制御レジスタが、該データ解析装置から転送された該アクティビティ信号を記憶し、該記憶されたアクティビティ信号に対応するフォーマット制御信号を出力する工程とを包含する、データ解析工程と、該データ解析工程において該フォーマット制御レジスタから出力される該フォーマット制御信号が、該第２の論理レベルに設定された該アクティビティ信号に対応するものである場合には、該デジタル画像データの１つ以上の連続的なフレームを更新しないように、該マルチフォーマットデジタルデータドライバが、該アクティブマトリクス液晶ディスプレイのデータラインを駆動する駆動工程とを包含する。
【００４４】
前記デジタル画像データは、それぞれが所定のビット数の複数の入力データを有してもよい。
【００４５】
前記データ解析工程において、前記複数の連続するフレームのデジタル画像データのシグニチャをそれぞれ生成して、複数の連続的なフレームについて該シグニチャが同じであるかどうかを判定してもよい。
【００４６】
前記シグニチャが、各フレームにおける画像を表す全てのデータビットの合計であってもよい。
【００４７】
前記シグニチャが、前記各フレームにおける画像を表すデータビットのシーケンスを考慮に入れて生成されてもよい。
【００４８】
前記シグニチャが、線形フィードバックレジスタを用いて生成されてもよい。
【００４９】
前記シグニチャを生成する場合、前記フレームにおける画像の各画素の輝度レベルを表すビットの少なくともいくつかが無視されてもよい。
【００５０】
前記無視される単数または複数のビットは、単数または複数の最下位ビットであってもよい。
【００５１】
前記データ解析工程において解析される各フレームの前記デジタル画像データが、前記アクティブマトリクス液晶ディスプレイの一部のみを占める画像に関するものであってもよい。
【００５２】
前記データ解析工程において解析される各フレームの前記デジタル画像データは、前記アクティブマトリクス液晶ディスプレイを複数の領域に分割した場合の各領域におけるそれぞれの画像に関するものであってもよい。
【００５３】
前記データ解析工程において、前記アクティブマトリクス液晶ディスプレイの一部の領域における前記デジタル画像データが連続するフレームにおいて同じであると判定される場合、該アクティブマトリクス液晶ディスプレイの該一部の領域における前記ディスプレイモードが更新されることを防ぐフォーマット制御信号が出力されてもよい。
【００５４】
前記データ解析工程において、前記アクティブマトリクス液晶ディスプレイの一部の領域における前記デジタル画像データが連続するフレームにおいて同じであると判定される場合、該アクティブマトリクス液晶ディスプレイの該一部の領域におけるデジタル画像データが前記マルチフォーマットデジタルデータドライバに入力されることを防ぐフォーマット制御信号が、該マルチフォーマットデジタルデータドライバに前記デジタル画像データを出力するフレームストアに出力してもよい。
【００５５】
前記データ解析工程において、後続するフレームにおける前記デジタルが画像データの画像が、先行する前記デジタル画像データの画像の平行移動、または実質的な平行移動を表す場合、該２つのフレームにおけるデジタル画像データ同士は実質的に同じであるとみなされてもよい。
【００５６】
前記データ解析工程が、第１フレームにおいて、前記アクティブマトリクス液晶ディスプレイの第１の領域の前記デジタル画像データにより第１のサブシグニチャを生成する工程と、該第１フレームにおいて、該第１の領域の各画素を平行移動させた場合に相当する第２の領域の該デジタル画像データにより第２のサブシグニチャを生成する工程と、該第１のフレームに連続する第２のフレームにおいて、該第１の領域の該デジタル画像データにより第３のサブシグニチャを生成する工程と、該第２のフレームにおいて、該第２の領域の該デジタル画像データにより第４のサブシグニチャを生成する工程と、該第１のフレームにおいて生成された該第１および第２のサブシグニチャを、該第２のフレームにおいて生成された該第３および第４のサブシグニチャとそれぞれ比較して、該第３または第４のサブシグニチャと、該第１または第２のサブシグニチャとが、一致するかを判定する工程とを包含してもよい。
以上
【００５７】
前記第１〜第４の各サブシグニチャが、線形フィードバックレジスタを用いて生成されてもよい。
【００５８】
前記第１の領域および前記第２の領域が、少なくとも８個の画素によってそれぞれ形成されていてもよい。
【００５９】
前記第１の領域および前記第２の領域が、前記アクティブマトリクス液晶ディスプレイの端に隣接する任意の画素を含まなくてもよい。
【００６０】
前記マルチフォーマットデジタルデータドライバは、前記ディスプレイモードが更新される場合に、前記データラインを駆動するために印加される電圧の極性を、連続するフレームにおいて反転してもよい。
【００６１】
前記マルチフォーマットデジタルデータドライバは、前記ディスプレイモードが更新されない場合に、前記データラインを駆動するために印加される電圧の極性を、連続するフレームにおいて反転しなくてもよい。
【００６３】
【発明の実施の形態】
本発明の実施形態は、添付の図面を参照しながら、例示する目的のみで、説明される。
【００６４】
本発明の実施形態の簡略的なブロック図を、図９に示す。データ解析手段２６は、プログラム可能マルチフォーマットデジタルデータドライバ２８にフォーマット制御信号を生成するため、ディスプレイタイミング信号の制御の下、入力データで動作する。データ解析手段２６は、ディスプレイドライバ２８から遠隔的に、例えば、ＬＣコントローラ（図示せず）内で、実現されてもよいし、データドライバ２８自体の中で分散されてもよい。
【００６５】
図１０に、データ解析手段２６の機能的部品の概略的な図を示す。データ解析手段２６は、２つの主な機能的装置を備える。データ解析装置３０、およびフォーマット制御レジスタ３２である。
【００６６】
データ解析装置３０内に、データの各フレームの間に複数のデジタル画像データ入力で動作する解析ロジックブロック３４のアレイがある。ロジックブロック３４は、入力データストリーム内の特定のビットシーケンスまたはビットアクティビティを検出する単純な組合せのロジックであってもよいし、あるいは、加算器またはカウンターのような、より複雑な機能であってもよい。
【００６７】
ロジックブロック３４からの出力は、テンポラリーレジスタ（図１０においてＳＲブロックによって表されており、例えば、図１２には、このようなテンポラリーレジスタが３つ示されている）のアレイにおいてラッチされる。テンポラリーレジスタは、例えば、Ｖｓｙｎｃ垂直同期パルスを用いて、データの各フレームの始めでリセットされる。各フレームは、Ｎ本のラインによって構成され、垂直および水平同期パルスは、各フレームおよびラインのそれぞれの始めで生成する。
【００６８】
データのフレームの終わりで、そのフレームについての解析結果が、例えば、走査ドライバの最後の行からのゲートパルスを用いて、テンポラリーレジスタからクロックされ、フォーマット制御レジスタ３２に格納される。フォーマット制御レジスタ３２の出力は、データの次のフレームのフォーマット制御信号として用いられる。
【００６９】
データ解析手段２６の概略的なタイミング図を、図１１に示す。時刻Ｔ₀で、テンポラリー格納レジスタ３６は、Ｖｓｙｎｃ信号によって「リセット」され、これはデータの新たなフレームの始めを示す。データは、データ解析手段２６に入り、ディスプレイドライバ２８に直接入力される。ディスプレイドライバ２８は、前のフレームから得られるフォーマット制御信号に従って、前もって構成される。
【００７０】
データの新たなラインの各々は、データ解析手段２６にクロックされるにつれて、ロジックブロック３４のアレイは、ビット数、またはテキストデータがあるかどうかなど、特定のアクティビティまたはシグニチャパターンのデータをモニタリングする。特定のシグニチャパターンが検出される場合、関連するロジックブロックは、「ハイ」信号を出力し、対応するテンポラリー格納レジスタ３６は「セット」される。時刻Ｔ₁で、行Ｎの走査ドライバパルスからのハイ信号Ｇ_Nは、データの最後の行がデータ解析手段２６に読み込まれることを示し、テンポラリー格納レジスタ３６からの結果は、フォーマット制御レジスタ３２のアレイにクロックされる。
【００７１】
Ｔ₁とＴ₂との間の時間に、フォーマット制御信号を用いて、データの次のフレームについて、マルチフォーマットデジタルデータドライバ２８を、現在のフレームの間受け取ったデータと同じタイプのデータについて、最適、または電力が最も低い構成に再構成する。
【００７２】
図１２に、図６に示すフォーマット制御信号でマルチフォーマットデジタルデータドライバ２８を駆動するのに適切なデータ解析手段２６の実施形態を示す。この簡略的な実施形態において、２つのロジックブロック３８および４０、３つのテンポラリー格納レジスタ４２、４４、および４６、ならびに、ドライバ２８のビット解像度を制御する３つのフォーマット制御信号（ＮＢ、ＭＢ、ＳＢ）がある。データの各フレームの間、「ＯＲ」ゲート３８および４０は、ＭＳＢ画像データ入力、ＬＳＢ画像データ入力、またはテキストデータ入力のうちのいずれかの中にアクティビティがあるかどうかを検出する。アクティビティが検出される場合、対応する「ＳＲラッチ」（４２、４４、４６）は、「セット」され、アクティビティ信号Ａ_N、Ａ_MおよびＡ_Sは、フレームの終わりで、フォーマット制御レジスタ３２に転送される。
【００７３】
この実施形態のタイミング図を、様々なデータフォーマットについて、図１３に示す。時刻Ｔ₁で、全てのアクティビティ信号は、フレーム同期パルスＶｓｙｎｃによって「ロー」にリセットされ、フォーマット制御信号ＭＢ、ＮＢ、およびＳＢは、前のフレームによって決定された値を維持する。ＭＢは「ハイ」であり、ＮＢおよびＳＢは「ロー」、すなわち、ドライバ２８は、ｍビットモードに構成される。データの第１のフレームの間、時刻Ｔ₂で、ＭＳＢアクティビティ信号Ａ_Mは、（矢印４８によって示すように）ただちにハイになり、ｍビットデータが存在することを示す。時刻Ｔ₃で、データ解析手段２６は、ＬＳＢデータ、およびＭＳＢデータにおけるアクティビティを検出し、アクティビティ信号Ａ_Nも、（矢印５０によって示すように）ハイになる。フレームの終わりで、全てのアクティビティ信号が、時刻Ｔ₄でフォーマット制御レジスタ３２に転送される。従って、また、ドライバ２８は、次のフレームの始めで、（矢印５２によって示すように）ｎ＋ｍビットモードに構成される。時刻Ｔ₅で、全ての解析信号が、再度リセットされる。時刻Ｔ₆で、テキスト解析信号Ａ_sも、（矢印５４によって示すように）ハイになり、フレーム３について、（図５に示すように）ドライバが、（矢印５６によって示すように）１ビットオーバーレイでｎ＋ｍビットモードに構成される。
【００７４】
図１４は、データ解析手段２６の実施形態を示す。データ解析手段２６を用いて、静止画像データを検出し、フォーマット制御信号を出力する。フォーマット制御信号は、画素の漏れの考慮することによって必要とされる時刻まで、マルチフォーマットドライバ２８によって用いられて液晶のリフレッシュをディセーブルする。この実施形態の基本的な動作は、以下の通りである。
【００７５】
解析手段２６の中心は、データの各フレームの始めでリセットされ、フレーム内の入力データの加算実行を行うチェックサム装置である。チェックサム装置５８の出力は、現在のチェックサムを前のフレームからのチェックサムと比較するコンパレータ６０に接続される。コンパレータ６０は、現在のフレームのチェックサムｎが前のフレームｎ−１のチェックサムと同じである場合、「ハイ」ロジックレベルを出力する。
【００７６】
フレームｎの終わりで、コンパレータ６０からの出力は、フォーマット制御レジスタ３２に転送され、フレームｎについてのチェックサムは、ラッチ６２に転送され、データの次のフレームのチェックサムと比較される準備ができる。
【００７７】
所望の実施形態は、各フレームの後にデータドライバのディスプレイモードを更新するが、他の間隔も可能である。例えば、データ駆動ディスプレイモードは、入力データの各ラインが解析された後に更新され得る。
【００７８】
次に、本発明のさらなる局面に関する特定の例示的な実施形態を説明する。
【００７９】
ここで説明する実施形態において、図１７および１８を参照しながら以下でより詳細に説明される線形フィードバックシフトレジスタ（ＬＦＳＲ）によって、デジタルシグニチャが生成される。
【００８０】
図１５に、画像データの各フレームについてシグニチャ（数値である）を作成し、連続的なフレームのシグニチャを比較して、フレームが変更したかどうかを確認するデータ解析構成１０２を示す。２つの連続的なシグニチャが同一であると認められる場合、ディスプレイが静止画を示しているとおそらく見なされ、ディスプレイは、画像データの１つ以上の連続的なフレームを「無視」または「スキップ」（すなわち、更新しない）ように設定される。これによって、ＬＣＤの不必要なリフレッシュを避けることによって、ＬＣＤ上で情報が更新される頻度が、電力消費を最小限にするような様態で制御されることが可能になる。
【００８１】
２つの連続的なフレームを比較する方法の１つは、画像のビット全ての単純なビットカウントを行うことである。しかし、同じビットカウントを有する２つの画像は、必ずしも同一ではなく、ＬＦＳＲを用いることによって、連続的な画像を比較する、よりロバストな方法が提供される。
【００８２】
図１５に、線形フィードバックシフトレジスタ（ＬＦＳＲ）１０４、ラッチ１０６、１０８、および１１０、ならびにコンパレータ１１２を含むデータ解析構成１０２を示す。ＬＦＳＲ１０４は、データの各フレームのシグニチャを生成し、Ｖｓｙｎｃ信号によって、データの各フレームの始めでリセットされる。ＬＦＳＲ１０４の出力は、コンパレータ１１２に接続され、コンパレータ１１２は、現在のフレームのシグニチャを、ラッチ１０８によって格納されている前のフレームからのシグニチャと比較する。コンパレータ１１２は、現在のフレームのシグニチャｎが、前のフレームのシグニチャｎ−１と同じである場合、「ハイ」ロジックレベルを出力する。
【００８３】
各フレームの終わりで、コンパレータ１１２からの出力は、ラッチ１１０に転送され、次のフレームについてフレームレート制御信号を提供するように用いられる。
【００８４】
図１６に、データ解析構成１０２が、アクティブマトリクス液晶ディスプレイ１１６のデータドライバ１１４に制御信号をどのように提供するかを示す。アクティブマトリクスディスプレイ１１６には、走査ドライバ１１８も設けられている。データ解析構成１０２は、以下でより詳細に説明するように、フレームストア１２０から、画像データを受信し、フレームストア１２０に制御信号を供給し得る。
【００８５】
本明細書中で説明する実施形態において、画像データのフレームは、１つ以上の部分に分割され、各部分について生成された別個のシグニチャを有する。例えば、ディスプレイ画面の上半分を占める第１の画像に対応する画像データは、第１のシグニチャ（「１ｕ」）を形成するように用いられる。画面の下半分に対応するデータは、第１のフレームについて、第２のシグニチャ（「１ｄ」）を形成するように用いられる。その後、これらのシグニチャは、第２のフレームについて得られたシグニチャ（「２ｕ」）および（「２ｄ」）と比較され、その画面の半分は両方とも、これらの比較の結果に従って、更新される。例えば、静止アイコンのセットは、画面の上半分に現れ、動画グラフィックスが画面の下半分に現れる。この場合、１ｕおよび２ｕは同一であるが、１ｄおよび２ｄは異なる。画面の下半分は、フレーム１および２の両方において更新され得、画面の上半分の更新は、いくつかの数の連続的なフレームについてディセーブルされ得る。このプロセスが、ディスプレイ上の複数の領域に対応する複数のシグニチャを考慮して拡張され得ることが明らかである。フレーム対フレームの比較について選択された領域の配置、サイズおよび／または数は、時間が経つにつれて変動し得る。
【００８６】
さらに、画素の輝度レベルを設定するために用いられるビットの全てが、画像のシグニチャの形成において用いられる必要があるわけではない。例として、８ビット画像を考える。ディスプレイの各ＲＧＢサブ画素は、２⁸−１（＝２５５）の輝度レベルのいずれかを示し得る。輝度レベルに対応する８ビットは、より上位部分およびより下位部分（最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ））に分類され得る。例えば、最も上位のＭＳＢにおける変化（例えば、２つの状態１０００００００および００００００００）に対応する輝度状態の差は大きく、ＬＳＢの変化（０００００００１および００００００００）の結果として発生する輝度の差は、非常に小さくてもよい。画像のシグニチャの形成において、各画素について、ビットのサブセットのみ（例えば、最も上位の７ビットのみ）を用いれば、充分である。すなわち、１つ以上のＬＳＢのみにおいて、差が起きる場合、２つの画像が同一であるとして処理すれば（すなわち、２つの画像に同一のシグニチャを生じさせれば）、充分である。
【００８７】
本明細書中で説明する実施形態において、２つのフレームのシグニチャが等しい場合、（電力を節約するため）、アクティブマトリクス液晶ディスプレイ１１６上の画素の更新を防ぐこと、また、フレームストア（または、フレームバッファ）１２０からデータのオリジナルの書き出しを防ぐことが所望される。
【００８８】
図１６にこの特徴を示す。ここで、データ解析構成１０２は、パネル上のタイミング（すなわち、フレームレート）と、（データイネーブルライン１２２を介して）、データがフレームストア１２０（文献において「フレームバッファ」またはＶＲＡＭとも呼ばれる）によってまず書き出されたかどうかを制御する。
【００８９】
図１７に、４段ＬＦＳＲ１０４の一例を示す。レジスタは、４つのＤＱフリップフロップ１２４からなる。クロック信号ライン２５の適切なクロック信号（例えば、立ち上がりエッジ）で、各フリップフロップ１２４のＤ入力に存在する入力電圧ビットは、次のクロック信号まで保持されるそれぞれのＱ出力を通じてクロックされる。レジスタ出力（Ｑ４）およびいわゆる「タップポイント」（ここでは、Ｑ３）に存在する電圧は、ＸＯＲロジックゲート１２６への入力を形成する。ＸＯＲゲート１２６の出力は、レジスタの入力（Ｄ１）にフィードバックされる。
【００９０】
このフィードバック構成の結果として、Ｑ１〜Ｑ４での４つの電圧ビット（４ビットデジタルワードを構成するために共に用いられ得る）は、擬似ランダムシーケンス、すなわち、４ビットワードのシーケンスを通じて循環するようにされる。決定論的であるが、４ビットワードは、明らかな変化のパターンを示さない。例えば、最初に、Ｑ１〜Ｑ４が、４ビットワード「１１１１」を保持する（典型的には、当業者にとって周知であるように、ＬＦＳＲ１０４にさらなる回路（図示せず）が設けられて、初期状態に予め設定されることが可能になる）場合、ワードの以下のシーケンスは、シフトレジスタを繰り返しクロックすることによって発生される。
【００９１】
１１１１
０１１１
００１１
０００１
１０００
０１００
００１０
１００１
１１００
０１１０
１０１１
０１０１
１０１０
１１０１
１１１０
これらの１５の状態になった後、レジスタは、状態「１１１１」に戻る。Ｑ３でタップを有する４段ＬＦＳＲは、状態の繰り返しの前の最大数の別個の状態を循環するという点で、最大の長さのＬＦＳＲである。所与の数の段を有する最大長ＬＦＳＲは、複数のタップポイントを必要とし得る。最長ＬＦＳＲのタップポイントは、文献において、表にされている。例えば、Ｑ１１でのタップポイントを有する１８段ＬＦＳＲは、擬似ランダムの様態で、２６２１４３個の別個の状態を循環する。最大循環長を生成するタップポイントを有するＬＦＳＲ選択することが好適であり得るが、本発明はこのような選択に制限されず、他のタップポイントが選択され得る。
【００９２】
図１８において、さらなるロジックゲート（例えば、ＸＯＲゲート２８）が用いられて、ＬＦＳＲによってデータセットのシグニチャが処理されることが可能になり得る。図１８に、４段ＬＦＳＲ（概して、ＬＦＳＲは、ｄ入力よりも多い数の段を有し得る）への４ビットワードｄ（１：４）の入力の一例を示す。ＬＦＳＲが初期的にワードＱ１〜Ｑ４＝「１１１１」を含み、常にｄ（１：４）＝「００００」である場合、レジスタは、上述の１５ワードの循環を単に繰り返す。しかし、概して、ワードｄ（１：４）がクロックサイクルの間変更される場合、これは、ＬＦＳＲの状態のシーケンスに影響を与える。例えば、２つの同一のＬＦＳＲは、同一の初期状態（例えば、Ｑ１〜Ｑ４＝「１１１１」）がロードされ、入力ｄ（１：４）が２つのＬＦＳＲについて異なって変動するにも関わらず繰り返しクロックされて、概して、多くのクロックサイクルの後、異なるワードＱ１〜Ｑ４を格納する。その後、ワードＱ１〜Ｑ４は、入力（ｄ１：４）のシーケンス、すなわち、概して異なるシグニチャＱ１〜Ｑ４につながるｄ（１：４）入力の２つの異なるシーケンスの履歴の「シグニチャ」になる。
【００９３】
この実施形態において、「ｄ」入力データは、アクティブマトリクスＬＣＤ１１６に表示される画像に対応するデジタルデータである。デジタルシグニチャは、ＬＦＳＲ１０４への画像を含むデジタルワード（各画素の輝度レベルに対応する）を連続してクロックすることによって、画像について形成され、画像の画素データ全てが処理された後に画像のシグニチャが読み出される。
【００９４】
例えば、６ビットディスプレイシステムにおいて、ディスプレイの赤、緑、および青（ＲＧＢ）のサブ画素の各々は、６ビットワードによって設定された輝度を有する。同等に、各ＲＧＢ画素トライアッドの色は、１８ビットワードによって設定される。画像データのフルフレームのシグニチャは、例えば１８段を有するＬＦＳＲに、全ての１８ビット画素ワードを連続的にクロックすることによって、形成され得る。画面が、例えば、３０７２００画素（ＶＧＡ解像度）を含む場合、ＬＦＳＲは、全体で、１８×３０７２００ビットのデータを受け取り、その後、２¹⁸−１の可能な状態のうちの１つ、その画像についてのシグニチャを構成する実際の状態に置かれる。
【００９５】
ＬＦＳＲの擬似ランダムな性質とは、もしデータの２つのフレームのたった１つのビットでも異なっていれば、これらのフレームのシグニチャが異なっている可能性が高いということである。これは、各画素ワード値の単なる数学的な加算と比較して、より信頼できる出力を提供する。なぜなら、１つの画像が、例えば、画面の一部分におけるカーソルアイコンを有し、第２の画像は、そのカーソルが移動している場合、２つの画像が異なる画像であるにも関わらず、同じ数学的チェックサムが求められるからである。
【００９６】
ある状況において、２つの画像が同一であり、互いが、空間的に変換されたバージョンに過ぎない場合、２つの画像を同一と見なすことが有用であり得る。例えば、静止画は、細かいカメラのぶれを受けるデジタルカメラで見られ得る。画面の所与の要素は、ある瞬間において、ディスプレイの所与の画素に対応し得る。続くフレームにおいて、シーンの要素は、例えば、細かいカメラのぶれに起因して、隣接する画素に対応することが生じ得る。このような２つの連続的な画像を同一として処理することは有用であり得る。図５および６を参照することによって理解されるように、これは、画像データの各フレームについて、２つ以上のシグニチャを用いることによって達成され得る。
【００９７】
図１９に、６×６アレイの画素からなるＬＣＤ（実際には、高品質ディスプレイは、例えば、１００，０００個以上の画素を有し得る）上に表示される画像フレームを表す。図２０に、データの後続のフレームを示す。この例において、画像は、画素１個分平行移動しているが、それ以外は同一であることが明らかである。これらの画像が同一のものであると意図される場合、平行移動は、例えば、画像ソースでのカメラの不注意なぶれの結果としてのみ起こり得る。２つのＬＦＳＲ（または、１つの適切な時分割多重化ＬＦＳＲ）は、他には変化しない画像の平行移動を検出するために用いられ得る。
【００９８】
第１のフレーム（図１９に示す）におけるライン「Ａ」の範囲内に完全に入る全ての画素についての、画素データのシグニチャ（または「サブシグニチャ」）「Ａ１」の形成を考える。また、第２のシグニチャ「Ｂ１」は、第１のフレーム（図１９）におけるライン「Ｂ」の範囲内に完全に入る全ての画素についての画素データについて形成される。このプロセスは、次のフレーム（図２０）において繰り返されて、対応するシグニチャ「Ａ２」および「Ｂ２」を形成する。その後、シグニチャＡ１およびＢ１は、Ａ２およびＢ２と比較される。領域ＡおよびＢの配置から、シグニチャＡ１およびＢ２が同一であることが明らかである。従って、
１．画素１個分の距離、平行移動させ、２つのフレームの各々において、２つの領域の各々について、シグニチャを形成する工程と、
２．フレームｎにおけるシグニチャを、フレームｎ＋１におけるシグニチャと比較する工程と
によって、画像が、変化なしに、平行移動しただけの状況が識別され得る。
【００９９】
図１９および２０において、ＬＦＳＲシグニチャ解析の領域は、画素１個分の距離、右に移動する平行移動のみが検出されることを可能にする。例えば、８個の適切に配置された領域（Ａ、Ｂ、Ｃ．．．）に対応する、１フレームにつき８個のシグニチャの生成は、上、下、左、右および４つの斜め方向のうちのいずれかの方向への、それ以外に変化のない画像の単純な平行移動の検出を可能にすることが明らかである。画素１個分の距離より大きい単純な平行移動は、適切な画素の領域に対応する適切な複数のシグニチャを同様に形成することによって、同様に検出され得る。
【０１００】
図１９および２０において、画像の端の画素は、画像シグニチャの生成に含まれないことに留意されたい。これは、例えば、画像平行移動がカメラの振動の結果として起こる場合、例えば、カメラを動かして画面に新たな要素を入れるのに、有用であり得る。これによって、画像の残りにそれ以外の変化はないが、ディスプレイの端に沿ったそれらの画素に、新たなデータを受け取らせ得る。従って、この実施形態において、シグニチャを形成する場合、ディスプレイの端の１つ以上の画素の層に対応するデータを除外することが有用であり得る。
【０１０１】
液晶ディスプレイのＤＣ平衡を取ることが周知である。動作中、液晶画素は、自身にわたって発生する電圧を有する。その電圧は、ＬＣＤの１つの基板上の画素電極と、他の基板上のカウンタ平面電極との間で規定される。一般的なＬＣＤは、電圧極性の影響を受けないので、反対の極性は、画素の同一の輝度レベルにつながる。それにもかかわらず、画像性能を劣化させ得る、画素内のイオン不純物のドリフトのような問題点を避けるため、ある期間に液晶画素に印加される電圧の極性を変更することが有用であると理解される。
【０１０２】
簡略的な、例示的のＤＣ平衡スキームにおいて、全ての画素が、２つの連続的なフレームについて、３Ｖデータ状態に対応する輝度を示す場合、全ての画素が、第１のフレームにおいて＋３Ｖに切り替えられ、次のフレームにおいて−３Ｖに切り替えられ得る。
【０１０３】
データのフレームを更新しないという決定が、ＤＣ平衡を妨げることが理解される。多くの連続的フレームについて、同一であり続ける画像を考慮し、第３、第６、第９などのフレームがディスプレイ上で更新されない本発明の実施形態を考慮する。任意の１フレーム時間の間、画素全てが同じ極性（正または負のいずれか）のデータを受け取る簡略的なＤＣ平衡スキームを考慮する。第１のフレームにおいて、全ての画素が正の電圧データを受け取ると考える。ＤＣ平衡を守るため、第２のフレームにおいて、全ての画素は、負の電圧データを受け取る。しかし、第３のフレームが更新されないので、画素が、第２のフレームおよび第３のフレームの全体について、負の電圧データを保持することになる。
【０１０４】
この実施形態において、システムは、フレームを更新しなかった後に、非更新フレームの間に使用される極性と同じ極性が後続のフレームに対して用いられ、ある期間にわたってＤＣ平衡が保持されるように、構成される。
【０１０５】
従って、この例において、（第３のフレームが更新されず、負であるので）第４のフレームは、再度、負の電圧データで更新される。その後、ＤＣ平衡は、通常通り継続され、第５のフレームは、正のデータで更新される。第６のフレームは、更新されず、従って、全ての画素は、第５のフレームにおいて印加された正の電圧データを保持する。第６のフレームが更新されず、正であったなどの理由で、第７のフレームは、正の電圧データで更新される。
【０１０６】
この様態で、長時間にわたって、画素が、負の極性データと同じくらいの頻度で、正の極性データで駆動されるので、ＤＣ平衡がある期間にわたって保持されることが分かる。
【０１０７】
より複雑なＤＣ平衡スキームが存在する。例えば、ｎ番目のフレームにおける偶数の行全てが正の電圧データを受け取り、同じフレームの奇数の行全てが負の電圧データを受け取る、「行反転スキーム」がある。（ｎ＋１）番目のフレームにおいて、これらの極性は、反転される。この場合、上述の実施形態はなお適用可能である。記録（例えば、１ビットフラグ）は、前のフレームにおいて、偶数の行全てが正または負のデータを受け取るかどうか決定するために保持されることのみが必要である。行の極性のこの同じパターンは、その後、第１のフレームにおいて印加されて、画像が更新されない期間に続いて、更新される。
【０１０８】
本発明のアクティブマトリクス液晶ディスプレイ用の駆動装置は、（ａ）複数の異なるディスプレイモードで動作し、デジタル入力データを複数の異なるフォーマットで受け取り、液晶ディスプレイのデータラインを駆動するように構成され、入力データに対応する、ディスプレイによって画像が表示されるようにするマルチフォーマットデジタルデータドライバと、（ｂ）デジタル入力データを受け取り、入力データのフォーマットを判定し、データドライバが、入力データのフォーマットに対応するディスプレイモードにおいて動作するように制御するように構成される、データ解析手段とを備える。
【０１０９】
画像のシーケンスを液晶ディスプレイに表示するために必要な電力を低減する方法も、提供される。この方法において、画像が解析され、連続する画像が同じ、または実質的に同じである場合、少なくとも後続の画像で、液晶ディスプレイは更新されない。
【０１１０】
【発明の効果】
本発明によれば、電力の消費を抑えながら、幅広い画像フォーマットを表示できるディスプレイが提供される。
【図面の簡単な説明】
【図１】図１は、アナログまたはデジタルドライバを有する典型的なアクティブマトリクスディスプレイを示す。
【図２】図２は、典型的なアクティブマトリクスディスプレイコントローラＩＣを示す。
【図３】図３は、マルチフォーマット画像データの概念的なアプリケーションを示す。
【図４】図４は、マルチフォーマットドライバを示す。
【図５】図５は、マルチフォーマットディスプレイの電力消費対画質を示す。
【図６】図６は、フォーマット制御信号および選択されたディスプレイフォーマットの表を示す。
【図７】図７は、マルチフォーマットドライバのデータサンプリング回路の電力制御を示す。
【図８】図８は、可変解像度デジタル−アナログ変換を示す。
【図９】図９は、コンテンツ駆動ディスプレイフォーマット制御を達成する、本発明の一実施形態を示す。
【図１０】図１０は、図９のデータ解析手段の機能的部品を示す。
【図１１】図１１は、データ解析手段の概略的なタイミング図である。
【図１２】図１２は、ビット解像度制御信号を生成するように用いられるデータ解析手段の実施形態を示す。
【図１３】図１３は、図１２のビット解像度制御の実施形態のタイミング図を示す。
【図１４】図１４は、静止画像を検出し、フレームレート制御信号を出力するように用いられるデータ解析手段の実施形態を示す。
【図１５】図１５は、液晶ディスプレイのデータドライバに供給される画像データを解析するデータ解析構成を示す。
【図１６】図１６は、データおよび走査ドライバ、ならびに図１５のデータ解析構成が設けられているアクティブマトリクス液晶ディスプレイを示す。
【図１７】図１７は、図１５のデータ解析構成における使用に適した４段線形フィードバックシフトレジスタ（ＬＦＳＲ）を示す。
【図１８】図１８は、ＬＦＳＲがデータセットのシグニチャを生成することを可能にするように、さらなるロジックゲートが、図１７の構成にどのように加えられるかを示す。
【図１９】図１９は、第１の画像についてのサブシグニチャの生成を示す。
【図２０】図２０は、画素１個分の距離の左への平行移動を表す、第２の画像についてのサブシグニチャの生成を示す。
【符号の説明】
２６データ解析手段

Claims

複数の異なるディスプレイモードで動作するアクティブマトリクス液晶ディスプレイ用の駆動装置であって、
複数の連続するフレームのデジタル画像データを解析するデータ解析手段であって、該データ解析手段は、データ解析装置とフォーマット制御レジスタとを含み、該データ解析装置は、現在のフレームの始めでアクティビティ信号を第１の論理レベルにリセットし、該現在のフレームのデジタル画像データの値と前のフレームのデジタル画像データの値とが同じであるかどうかを判定し、両者が同じであると判定された場合には、ディスプレイが静止画を示していると判断して、該アクティビティ信号を第２の論理レベルに設定し、両者が異なると判定された場合には、該アクティビティ信号を該第１の論理レベルのままとし、該現在のフレームの終わりで該アクティビティ信号を該フォーマット制御レジスタに転送し、該フォーマット制御レジスタは、該データ解析装置から転送された該アクティビティ信号を記憶し、該記憶されたアクティビティ信号に対応するフォーマット制御信号を出力する、データ解析手段と、
該データ解析手段の該フォーマット制御レジスタから出力される該フォーマット制御信号が、該第２の論理レベルに設定された該アクティビティ信号に対応するものである場合には、該デジタル画像データの１つ以上の連続的なフレームを更新しないように、該アクティブマトリクス液晶ディスプレイのデータラインを駆動するマルチフォーマットデジタルデータドライバと
を備える、駆動装置。
前記デジタル画像データは、それぞれが所定のビット数の複数の入力データを有する、請求項１に記載の駆動装置。
前記マルチフォーマットデータドライバは、複数の可変ビット解像度デジタル−アナログ変換器を備える、請求項１に記載の駆動装置。
前記マルチフォーマットデータドライバが、所定のフレームストアから前記デジタル画像データを受け取るデジタルデータ入力チャネルを備える、請求項１に記載の駆動装置。
請求項１〜４のいずれかに記載の駆動装置を備える、アクティブマトリクス液晶ディスプレイ。
前記駆動装置は、アクティブマトリクスの薄膜トランジスタと同じ基板上にモノリシックに集積される、請求項５に記載のアクティブマトリクス液晶ディスプレイ。
前記薄膜トランジスタは、ポリシリコン薄膜トランジスタである、請求項６に記載のアクティブマトリクス液晶ディスプレイ。
複数の異なるディスプレイモードで動作するアクティブマトリクス液晶ディスプレイ用の駆動装置によって、該アクティブマトリクス液晶ディスプレイを駆動する駆動方法であって、該駆動装置は、データ解析手段とマルチフォーマットデジタルデータドライバとを含み、該データ解析手段は、データ解析装置とフォーマット制御レジスタとを含み、
該方法は、
該データ解析手段が、複数の連続するフレームのデジタル画像データを解析するデータ解析工程であって、該データ解析工程は、該データ解析装置が、現在のフレームの始めでアクティビティ信号を第１の論理レベルにリセットし、該現在のフレームのデジタル画像データの値と前のフレームのデジタル画像データの値とが同じであるかどうかを判定し、両者が同じであると判定された場合には、ディスプレイが静止画を示していると判断して、該アクティビティ信号を第２の論理レベルに設定し、両者が異なると判定された場合には、該アクティビティ信号を該第１の論理レベルのままとし、該現在のフレームの終わりで該アクティビティ信号を該フォーマット制御レジスタに転送する工程と、該フォーマット制御レジスタが、該データ解析装置から転送された該アクティビティ信号を記憶し、該記憶されたアクティビティ信号に対応するフォーマット制御信号を出力する工程とを包含する、データ解析工程と、
該データ解析工程において該フォーマット制御レジスタから出力される該フォーマット制御信号が、該第２の論理レベルに設定された該アクティビティ信号に対応するものである場合には、該デジタル画像データの１つ以上の連続的なフレームを更新しないように、該マルチフォーマットデジタルデータドライバが、該アクティブマトリクス液晶ディスプレイのデータラインを駆動する駆動工程と
を包含する、駆動方法。
前記デジタル画像データは、それぞれが所定のビット数の複数の入力データを有する、請求項８に記載の駆動方法。
前記データ解析工程において、前記複数の連続するフレームのデジタル画像データのシグニチャをそれぞれ生成して、複数の連続的なフレームについて該シグニチャが同じであるかどうかを判定する、請求項８に記載の駆動方法。
前記シグニチャが、各フレームにおける画像を表す全てのデータビットの合計である、請求項１０に記載の駆動方法。
前記データ解析工程において解析される各フレームの前記デジタル画像データが、前記アクティブマトリクス液晶ディスプレイの一部のみを占める画像に関するものである、請求項８に記載の駆動方法。
前記データ解析工程において解析される各フレームの前記デジタル画像データは、前記アクティブマトリクス液晶ディスプレイを複数の領域に分割した場合の各領域におけるそれぞれの画像に関するものである、請求項１２に記載の駆動方法。
前記データ解析工程において、前記アクティブマトリクス液晶ディスプレイの一部の領域における前記デジタル画像データが連続するフレームにおいて同じであると判定される場合、該アクティブマトリクス液晶ディスプレイの該一部の領域における前記ディスプレイモードが更新されることを防ぐフォーマット制御信号が出力される、請求項１３に記載の駆動方法。
前記データ解析工程において、前記アクティブマトリクス液晶ディスプレイの一部の領域における前記デジタル画像データが連続するフレームにおいて同じであると判定される場合、該アクティブマトリクス液晶ディスプレイの該一部の領域におけるデジタル画像データが前記マルチフォーマットデジタルデータドライバに入力されることを防ぐフォーマット制御信号が、該マルチフォーマットデジタルデータドライバに前記デジタル画像データを出力するフレームストアに出力する、請求項１３に記載の駆動方法。
前記データ解析工程において、後続するフレームにおける前記デジタルが画像データの画像が、先行する前記デジタル画像データの画像の平行移動、または実質的な平行移動を表す場合、該２つのフレームにおけるデジタル画像データ同士は実質的に同じであるとみなされる、請求項８に記載の駆動方法。
前記データ解析工程が、
第１フレームにおいて、前記アクティブマトリクス液晶ディスプレイの第１の領域の前記デジタル画像データにより第１のサブシグニチャを生成する工程と、
該第１フレームにおいて、該第１の領域の各画素を平行移動させた場合に相当する第２の領域の該デジタル画像データにより第２のサブシグニチャを生成する工程と、
該第１のフレームに連続する第２のフレームにおいて、該第１の領域の該デジタル画像データにより第３のサブシグニチャを生成する工程と、
該第２のフレームにおいて、該第２の領域の該デジタル画像データにより第４のサブシグニチャを生成する工程と、
該第１のフレームにおいて生成された該第１および第２のサブシグニチャを、該第２のフレームにおいて生成された該第３および第４のサブシグニチャとそれぞれ比較して、該第３または第４のサブシグニチャと、該第１または第２のサブシグニチャとが、一致するかを判定する工程とを包含する、請求項１６に記載の駆動方法。
前記第１〜第４の各サブシグニチャが、線形フィードバックレジスタを用いて生成される、請求項１７に記載の駆動方法。
前記第１の領域および前記第２の領域が、少なくとも８個の画素によってそれぞれ形成されている、請求項１７または１８に記載の駆動方法。
前記第１の領域および前記第２の領域が、前記アクティブマトリクス液晶ディスプレイの端に隣接する任意の画素を含まない、請求項１７〜１９のいずれかに記載の駆動方法。
前記マルチフォーマットデジタルデータドライバは、前記ディスプレイモードが更新される場合に、前記データラインを駆動するために印加される電圧の極性を、連続するフレームにおいて反転する、請求項８に記載の駆動方法。
前記マルチフォーマットデジタルデータドライバは、前記ディスプレイモードが更新されない場合に、前記データラインを駆動するために印加される電圧の極性を、連続するフレームにおいて反転しない、請求項８に記載の駆動方法。