JP2001522530A - 集積回路のコンデンサ - Google Patents
集積回路のコンデンサInfo
- Publication number
- JP2001522530A JP2001522530A JP54687098A JP54687098A JP2001522530A JP 2001522530 A JP2001522530 A JP 2001522530A JP 54687098 A JP54687098 A JP 54687098A JP 54687098 A JP54687098 A JP 54687098A JP 2001522530 A JP2001522530 A JP 2001522530A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- capacitor
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. 好ましくは高周波数への応用を目指した集積回路の製造の期間中に、金属 導電電極を備えたコンデンサを製造する方法であって、 最も下側の基板と最も上側の絶縁体層13とを有する層構造体11の上に第1 金属層15を沈着することにより下側電極17、63、67が作成される段階に より、 第1金属層15の上に絶縁体層19を沈着する段階により、 前記絶縁体層19を貫通する貫通孔ホール21をエッチングしおよび貫通孔ホ ール21を充填することにより下側電極17、63、67に対する電気的接続体 25が作成される段階により、 所定の領域33の内側で第1金属層15が被覆されない段階により、 このようにして達成された構造体の上に誘電体層35が沈着されそしてコンデ ンサ誘電体37が前記所定の領域33に重なる39ように前記誘電体層がパター ンに作成されおよびエッチングが行われることによりコンデンサ誘電体37が作 成される段階により、 ここで達成された構造体40の上に第2金属層41が沈着されそして上側電極 47、63、67が前記所定の領域33に重なる49ようにおよび接続層43が 充填された貫通孔ホール21に重なるように第2金属層41がパターンに作成さ れおよびエッチングが行われることにより上側電極47、63、67および接続 層43が作成される段階により、 を特徴とする前記方法。 2. 第1項記載の方法において、貫通孔ホール21がタングステン23で充填 されることを特徴とする前記方法。 3. 第1項または第2項に記載された方法において、予め定められた形状のホ ール61、65が上側電極および下側電極63、67の予め定められた位置にお いてエッチングされることを特徴とする前記方法。 4. 第3項記載の方法において、それぞれの電極63、67が互いに結合する 極板64、68として現れるようにホール61、65にエッチングが行われるこ とを特徴とする前記方法。 5. 第4項記載の方法において、それぞれの電極が100×100μm2の程度の寸 法を有する互いに結合する極板64、68として現れるようにホール61、65 にエッチングが行われることを特徴とする前記方法。 6. 第1項〜第5項のいずれかに記載された方法において、貫通孔バリア71 、73が絶縁体層19の上および貫通孔ホール21の中に沈着されることを特徴 とする前記方法。 7. 第6項記載の方法において、貫通孔バリア71、73がチタンおよび窒化 チタンの層状構造体で作成されるように選定されることを特徴とする前記方法。 8. 第1項〜第7項のいずれかに記載された方法において、金属層沈着のおの おのの沈着の前および後に薄い導電層75、77、85、87が沈着されること を特徴とする前記方法。 9. 第8項記載の方法において、薄い導電層75、77、85、87が窒化チ タンで作成されるように選定されおよび金属層15、41がアルミニウムまたは アルミニウム・銅合金で作成されるように選定されることを特徴とする前記方法 。 10.第1項〜第9項のいずれかに記載された方法において、コンデンサが基板 から電気的に遮蔽されるように絶縁体材料または半絶縁体材料の溝すなわちいわ ゆるトレンチ91が基板93の中に作成されることを特徴とする前記方法。 11.第10項記載の方法において、トレンチ91が酸化シリコンまたは酸化シ リコンとポリシリコンとの組合せ体で充填されることを特徴とする前記方法。 12.第10項または第11項に記載された方法において、トレンチ91が5μ mの程度の深さにまで作成されることを特徴とする前記方法。 13.第1項〜第12項のいずれがに記載された方法において、酸化シリコンで 作成されるように選定された絶縁体層19が約1μmの厚さに沈着されることを 特徴とする前記方法。 14.第1項〜第13項のいずれかに記載された方法において、誘電体層35が CVD技術、PECVD技術またはSACVD技術のいずれかで沈着されること を特徴とする前記方法。 15.第1項〜第14項のいずれかに記載された方法において、誘電体層35が 約300オングストローム〜1000オングストロームの厚さに沈着されることを特徴 とする前記方法。 16.第1項〜第15項のいずれかに記載された方法において、誘電体層35が 窒化シリコンで作成されるように選定されることを特徴とする前記方法。 17.第1項〜第16項のいずれかに記載された方法において、誘電体層35お よび上側金属層41が約1000オングストロームだけ所定の領域33に重なるよう に誘電体層35および上側金属層41にエッチングが行われることを特徴とする 前記方法。 18.第1項〜第17項のいずれかに記載された方法において、貫通孔ホールの 直径または幅が1μm以下であるように貫通孔ホール21にエッチングが行われ ることを特徴とする前記方法。 19.好ましくは高周波数への応用を目指した集積回路の中において金属導電電 極を備えたコンデンサであって、 最も下側の基板と最も上側の絶縁体層13とを有する層構造体11と、 絶縁体層13の上に配置された第1金属層15の中に定められた下側電極17 、63、67と、 第1金属層15の上に配置されおよびその中に貫通孔ホール21とコンデンサ 開口部33とが定められた絶縁体層19と、 貫通孔ホール21の中に例えばタングステンで作成された充填体25の形状を 有する下側電極17、63、67に対する電気的接続体と、 前記所定の領域33に重なるコンデンサ誘電体37と、 絶縁体層19と充填体25とコンデンサ誘電体37との上に配置された第2金 属層41の中に定められる充填体25に対する上側電極47、63、67および 接続層43と、 前記層の上に配置された最終的不動態化層51と、 を有することを特徴とする前記コンデンサ。 20.第19項記載のコンデンサであって、上側電極および下側電極63、67 が互いに結合した極板64、68として現れるような予め定められた位置にこの ような予め定められた形状のホール61、65を上側電極および下側電極63、 67が有することを特徴とする前記コンデンサ。 21.第19項または第20項に記載されたコンデンサであって、貫通孔ホール 21がその底部におよびその壁に沿って貫通孔バリア71、73を有することを 特徴とする前記コンデンサ。 22.好ましくは高周波数への応用を目指した集積回路であって、 最も下側に基板とおよび最も上側に絶縁体層13とを有する層構造体11と、 絶縁体層13の上に配置された第1金属層15の中に定められた下側電極17 、63、67と、 第1金属層15の上に配置されおよびその中に貫通孔ホール21およびコンデ ンサ開口部33が定められた絶縁体層19と、 貫通孔ホール21の中に例えばタングステンの充填体25の形状を有する下側 電極17、63、67に対する電気的接続体と、 前記所定の領域33に重なるコンデンサ誘電体37と、 絶縁体層19と充填体25とコンデンサ誘電体37との上に配置された第2金 属層41の中に定められる充填体25に対する上側電極47、63、67および 接続層43と、 前記層の上に配置された最終的不動態化層51と、 を有することを特徴とする前記集積回路。 23.第22項記載の集積回路であって、上側電極および下側電極63、67が 互いに結合した極板64、68として現れるような予め定められた位置にこのよ うな予め定められた形状のホール61、65を上側電極および下側電極63、6 7が有することを特徴とする前記集積回路。 24.第22項または第23項に記載された集積回路であって、貫通孔ホール2 1がその底部におよびその壁に沿って貫通孔バリア71、73を有することを特 徴とする前記集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9701618-2 | 1997-04-29 | ||
SE9701618A SE520173C2 (sv) | 1997-04-29 | 1997-04-29 | Förfarande för tillverkning av en kondensator i en integrerad krets |
PCT/SE1998/000619 WO1998049722A1 (en) | 1997-04-29 | 1998-04-03 | Capacitors in integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001522530A true JP2001522530A (ja) | 2001-11-13 |
Family
ID=20406774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54687098A Pending JP2001522530A (ja) | 1997-04-29 | 1998-04-03 | 集積回路のコンデンサ |
Country Status (11)
Country | Link |
---|---|
US (2) | US6100574A (ja) |
EP (1) | EP1016132B1 (ja) |
JP (1) | JP2001522530A (ja) |
KR (1) | KR20010006086A (ja) |
CN (1) | CN1113401C (ja) |
AU (1) | AU7353098A (ja) |
CA (1) | CA2287983A1 (ja) |
DE (1) | DE69839775D1 (ja) |
SE (1) | SE520173C2 (ja) |
TW (1) | TW360941B (ja) |
WO (1) | WO1998049722A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203455A (ja) * | 2004-01-14 | 2005-07-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1035553B1 (en) * | 1997-11-18 | 2006-12-27 | Matsushita Electric Industrial Co., Ltd. | Methods for producing a layered product |
DE69941178D1 (de) * | 1998-12-29 | 2009-09-10 | Nxp Bv | Integrierter Schaltkreis mit einem Kapazitätsnetzwerk mit niedriger Dispersion |
US6323044B1 (en) * | 1999-01-12 | 2001-11-27 | Agere Systems Guardian Corp. | Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug |
US6291307B1 (en) | 1999-08-06 | 2001-09-18 | Chartered Semiconductor Manufacturing Ltd. | Method and structure to make planar analog capacitor on the top of a STI structure |
DE10035584A1 (de) * | 2000-07-21 | 2002-01-31 | Philips Corp Intellectual Pty | Mobilfunkgerät |
AU2001296281A1 (en) * | 2000-09-21 | 2002-04-02 | Michaeld. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
US6890629B2 (en) * | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
SE0103036D0 (sv) * | 2001-05-04 | 2001-09-13 | Ericsson Telefon Ab L M | Semiconductor process and integrated circuit |
US6603167B2 (en) * | 2001-06-15 | 2003-08-05 | Silicon Integrated Systems Corp. | Capacitor with lower electrode located at the same level as an interconnect line |
US20030006480A1 (en) * | 2001-06-29 | 2003-01-09 | Jenny Lian | MIMCap with high dielectric constant insulator |
DE10219116A1 (de) | 2002-04-29 | 2003-11-13 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren |
JP3851910B2 (ja) * | 2004-03-26 | 2006-11-29 | 株式会社東芝 | 半導体装置 |
KR100630689B1 (ko) * | 2004-07-08 | 2006-10-02 | 삼성전자주식회사 | 트렌치형 mim 커패시터를 구비한 반도체 소자의 제조 방법 |
JP4928748B2 (ja) * | 2005-06-27 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP5111745B2 (ja) * | 2005-08-24 | 2013-01-09 | イビデン株式会社 | コンデンサ及びその製造方法 |
US8791006B2 (en) | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
US8669637B2 (en) * | 2005-10-29 | 2014-03-11 | Stats Chippac Ltd. | Integrated passive device system |
US8188590B2 (en) | 2006-03-30 | 2012-05-29 | Stats Chippac Ltd. | Integrated circuit package system with post-passivation interconnection and integration |
US9331057B2 (en) * | 2007-10-26 | 2016-05-03 | Infineon Technologies Ag | Semiconductor device |
CN102709270A (zh) * | 2012-05-23 | 2012-10-03 | 上海宏力半导体制造有限公司 | Mim电容器及其形成方法 |
CN108538816B (zh) * | 2018-02-07 | 2020-03-24 | 厦门市三安集成电路有限公司 | 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法 |
CN108447864B (zh) * | 2018-03-14 | 2023-09-29 | 长鑫存储技术有限公司 | 半导体存储器件结构及其制作方法 |
CN110071096B (zh) * | 2019-03-13 | 2021-09-10 | 福建省福联集成电路有限公司 | 一种提高容值和耐压的叠状电容的制作方法 |
CN111128957B (zh) * | 2019-12-26 | 2021-11-09 | 华虹半导体(无锡)有限公司 | 嵌入结构的mim电容及其制造方法 |
CN112530939B (zh) * | 2020-11-19 | 2023-11-07 | 偲百创(深圳)科技有限公司 | 集成电容器及其制造方法,射频电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2526225B1 (fr) * | 1982-04-30 | 1985-11-08 | Radiotechnique Compelec | Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu |
NL8701357A (nl) * | 1987-06-11 | 1989-01-02 | Philips Nv | Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag. |
JPH03203261A (ja) * | 1989-12-28 | 1991-09-04 | Sony Corp | 半導体装置 |
JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
US5189594A (en) * | 1991-09-20 | 1993-02-23 | Rohm Co., Ltd. | Capacitor in a semiconductor integrated circuit and non-volatile memory using same |
US5406447A (en) * | 1992-01-06 | 1995-04-11 | Nec Corporation | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film |
JP2827661B2 (ja) * | 1992-02-19 | 1998-11-25 | 日本電気株式会社 | 容量素子及びその製造方法 |
JP2753789B2 (ja) * | 1993-02-10 | 1998-05-20 | 日本電信電話株式会社 | 容量素子の製造方法 |
JP3025733B2 (ja) * | 1993-07-22 | 2000-03-27 | 三洋電機株式会社 | 半導体集積回路装置 |
US5594278A (en) * | 1994-04-22 | 1997-01-14 | Nippon Steel Corporation | Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein |
JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
US5576240A (en) * | 1994-12-09 | 1996-11-19 | Lucent Technologies Inc. | Method for making a metal to metal capacitor |
US5574621A (en) * | 1995-03-27 | 1996-11-12 | Motorola, Inc. | Integrated circuit capacitor having a conductive trench |
US5554565A (en) * | 1996-02-26 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Modified BP-TEOS tungsten-plug contact process |
-
1997
- 1997-04-29 SE SE9701618A patent/SE520173C2/sv not_active IP Right Cessation
- 1997-07-29 TW TW086110784A patent/TW360941B/zh not_active IP Right Cessation
-
1998
- 1998-04-03 DE DE69839775T patent/DE69839775D1/de not_active Expired - Lifetime
- 1998-04-03 AU AU73530/98A patent/AU7353098A/en not_active Abandoned
- 1998-04-03 JP JP54687098A patent/JP2001522530A/ja active Pending
- 1998-04-03 CA CA002287983A patent/CA2287983A1/en not_active Abandoned
- 1998-04-03 EP EP98920765A patent/EP1016132B1/en not_active Expired - Lifetime
- 1998-04-03 CN CN98804600A patent/CN1113401C/zh not_active Expired - Fee Related
- 1998-04-03 KR KR1019997009164A patent/KR20010006086A/ko not_active Application Discontinuation
- 1998-04-03 WO PCT/SE1998/000619 patent/WO1998049722A1/en not_active Application Discontinuation
- 1998-04-28 US US09/066,814 patent/US6100574A/en not_active Expired - Lifetime
- 1998-10-19 US US09/174,417 patent/US6100133A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203455A (ja) * | 2004-01-14 | 2005-07-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
SE520173C2 (sv) | 2003-06-03 |
KR20010006086A (ko) | 2001-01-15 |
US6100574A (en) | 2000-08-08 |
CA2287983A1 (en) | 1998-11-05 |
AU7353098A (en) | 1998-11-24 |
SE9701618L (sv) | 1998-10-30 |
TW360941B (en) | 1999-06-11 |
DE69839775D1 (de) | 2008-09-04 |
CN1253661A (zh) | 2000-05-17 |
EP1016132A1 (en) | 2000-07-05 |
US6100133A (en) | 2000-08-08 |
CN1113401C (zh) | 2003-07-02 |
WO1998049722A1 (en) | 1998-11-05 |
EP1016132B1 (en) | 2008-07-23 |
SE9701618D0 (sv) | 1997-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001522530A (ja) | 集積回路のコンデンサ | |
US7687867B2 (en) | Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme | |
US8841749B2 (en) | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method | |
US6342734B1 (en) | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same | |
TWI287286B (en) | Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same | |
US6838717B1 (en) | Stacked structure for parallel capacitors and method of fabrication | |
JP4386680B2 (ja) | 半導体素子のためのキャパシタおよびその製造方法 | |
US7534692B2 (en) | Process for producing an integrated circuit comprising a capacitor | |
US9391015B2 (en) | Method for forming a three-dimensional structure of metal-insulator-metal type | |
US7470969B2 (en) | Semiconductor device and fabrication method thereof | |
US20030197215A1 (en) | A dual stacked metal-insulator-metal capacitor and method for making same | |
US11063113B2 (en) | Capacitor and method for fabricating the same | |
JP2003243524A (ja) | 局部相互接続部を伴う指状mimキャパシタ | |
JP2001203329A (ja) | 半導体装置およびその製造方法 | |
US7956398B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
JP2000208743A (ja) | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 | |
CN113206196A (zh) | 基于硅通孔技术的三维mim电容器及其制备方法 | |
KR20000053460A (ko) | 닻형 플러그를 포함하는 집적회로 캐패시터 | |
JPH08236726A (ja) | 重なる導電体の間での短絡をなくすための方法および構造 | |
JP2003031665A (ja) | 半導体装置の製造方法 | |
KR100662504B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
TW513781B (en) | Interconnect structure with covered metal barrier layer and its manufacturing method | |
TW200950058A (en) | Metal-insulator-metal capacitor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090218 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090318 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |