JP2001522530A - 集積回路のコンデンサ - Google Patents

集積回路のコンデンサ

Info

Publication number
JP2001522530A
JP2001522530A JP54687098A JP54687098A JP2001522530A JP 2001522530 A JP2001522530 A JP 2001522530A JP 54687098 A JP54687098 A JP 54687098A JP 54687098 A JP54687098 A JP 54687098A JP 2001522530 A JP2001522530 A JP 2001522530A
Authority
JP
Japan
Prior art keywords
layer
hole
capacitor
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP54687098A
Other languages
English (en)
Inventor
ノルストロム,ハンス
ニイグレン,ステファン
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2001522530A publication Critical patent/JP2001522530A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 本発明は、集積回路の製造において、金属導電電極を備えたコンデンサを製造する方法と、コンデンサそれ自身と、好ましくは高周波数への応用を目指した集積回路とに関する。本発明により、最も下側の基板と最も上側の絶縁体層13とを有する層構造体11の上に第1金属層15を沈着することにより、下側電極17、63、67が作成される。第1金属層15の上に絶縁体層19が沈着される。その後、前記絶縁体層19を貫通する貫通孔ホール21をエッチングすることによりおよび貫通孔ホール21を充填することにより、下側電極17、63、67に対する電気的接続体25が作成される。その後、所定の領域33の中の第1金属層15が被服されなくされる。その後、誘電体層35が前記所定の領域33に重なる39ように、誘電体層35が沈着されおよびパターンに作成されおよびエッチングが行われる。最後に、上側電極47、63、67および接続層43がそれにより達成される構造体40の上に沈着される第2金属層47により作成される。ここで、上側電極47、63、67が前記所定の領域33に重なる39ようにおよび接続層43が充填された貫通孔ホール21に重なるように、第2金属層47がパターンに作成されそしてエッチングが行われる。

Description

【発明の詳細な説明】 集積回路のコンデンサ技術分野 本発明は、集積回路の製造の期間中に、金属導電電極を備えたコンデンサおよ びコンデンサそれ自身および集積回路を作成する方法に関する。このコンデンサ とそれぞれの集積回路は高周波数への応用を目指している。技術の現状 集積回路のコンデンサの製造の期間中に、シリコン基板を備えた層構造体の上 に導電層が沈着され、そしてシリコン基板の上に薄い熱酸化物が成長され、そし てこの層構造体の中に能動備品および受動部品が標準的な方法で定められる。コ ンデンサの下側電極を形成するこの導電層の上に、絶縁体層が沈着される。従来 の技術に従ってこの絶縁体層は、一方においてコンデンサの下側電極に対する電 気的接続のためにおよび他方においてコンデンサそれ自身を製造するために、所 定の領域の中でパターンに作成されそしてエッチングが行われる。このことは1 個の同じ段階の中で実行される。下側電極の上の部分を除いて、酸化シリコンま たは窒化シリコンの薄い誘電体が沈着され、そしてパターンに作成されおよびエ ッチングが行われる。その後、上側電極が沈着される。この上側電極がパターン に作成されそしてエッチングが行われて、コンデンサの上側電極およびコンデン サの下側電極に対する電気的接続体が作成される。 けれどもこの技術の場合、例えば金属に対する良好でない被覆階段のために、 接触の問題点が前記電気的接続体に生ずる危険がある。したがって、電気的接続 体は比較的大きな横断面領域を持つように作成されなければならない。大きな静 電容量値を達成するためには、コンデンサは面積が大きくそして厚さが極めて小 さな誘電体を有しなければならない。第1の場合には機械的ストレスが原因とな っての変形の危険が存在し、そして第2の場合にはブレークダウンの危険が存在 するのでコンデンサの信頼性が低下する。 極めて大きな誘電率を有する例えばPZT(PbZrxTi1-x3)といっ た強誘電体のような他の材料をコンデンサ誘電体として用いることは、例えば米 国特許第5,406,447号および米国特許第5,563,762号に開示されている。この場合 には、コンデンサの面積も厚さも決定的ではない。けれども、例えばコンデンサ 誘電体の高い結晶化温度や電極とコンデンサ誘電体との間の相互拡散および不純 物に対する大きな敏感性のために、全く異なる製造技術が必要である。発明の開示 本発明の1つの目的は、酸化シリコンまたは窒化シリコンのような従来の材料 のコンデンサ誘電体を備えおよび高い特性を有しそして集積回路に用いられるこ とを目指した、特に例えばラジオの分野のような高い周波数への応用のための集 積回路に用いられることを目指した、小型で信頼性の高いコンデンサを得ること である。 本発明のさらに別の目的は、コンデンサの下側電極に連結された小さな横断面 積と高い信頼性を有する電気的に接続された導電体を備えたコンデンサを得るこ とである。 本発明のなお1つの目的は、従来の技術によるコンデンサの場合に起こること がある1個または多数個の問題点を有しないコンデンサを得ることである。 本発明のまた別の目的は、前記の特性を有するコンデンサに対して高い信頼性 を有すしおよび複雑でない製造法を得ることである。 本発明のこの他の目的は下記説明で明らかになるであろう。 この点に関して本発明は、コンデンサの下側電極とその上に配置された導電表 面との間に電気的接触を行うために、充填された貫通孔ホールを利用する。貫通 孔ホールの作成段階および充填段階は、この場合には分離した段階で実行される 。この充填段階は、化学沈着段階とその後のエッチング段階とにより行われる。 この化学沈着にはタングステンが用いられることが好ましく、そしてこの化学沈 着は整合した被覆を与える。前記分離した段階は、コンデンサ開口部のエッチン グおよびコンデンサの上側電極の作成のための処理工程段階とは異なる。集積回 路が多数個の導電層を有する時には、コンデンサはできるだけ高く立って製造さ れることが好ましい。 さらに詳細にいえば下側電極は、本発明に従い、最も底部の基板と最も頂部の 絶縁体層とを有する層構造体の上に第1金属層を沈着することにより製造される 。この金属層がリソグラフィでパターンに作成されそしてエッチングが行われて 、下側電極とそれへの電気的接続体とが成形される。この第1金属層の上に絶縁 体層が沈着され、そしてその後、前記絶縁体層を貫通する貫通孔ホールがエッチ ングで作成されそしてこの貫通孔ホールが充填されることにより、下側電極への 電気的接続体が作成される。その後第1金属層が所定の領域の内側で露出され、 そしてその後誘電体層が沈着される。この誘電体層に対し、前記所定の領域を被 覆するようにパターン作成およびエッチングが行われる。最後に、上側電極およ び下側電極に対する接続層が、それにより達成される構造体の上に沈着された第 2金属層により製造される。この第2金属層は、上側電極が前記所定の領域に重 なりおよび接続層が充填された貫通孔ホールに重なるようにパターン作成および エッチングが行われる。 電極は例えば100×100μmのような限定された寸法に作成されることが好まし い。この寸法はコンデンサの静電容量値を限定する。もしさらに大きな静電容量 値が要求されるならば、上側電極および下側電極の中の所定の位置にエッチング された予め定められた形状のホールを通して、複数個の並列接続されたコンデン サが作成される。この場合には、上側電極および下側電極はさらに大きな寸法に 作成される。それぞれの電極が例えば100×100μmの寸法の互いに接続された極 板として存在するように、これらのホールにエッチングが行われることが好まし い。 単純な金属層を電極として用いる代わりに、例えば窒化チタンの2個の薄い導 電層と例えばそれらの間に配置された例えばアルミニウムの厚い金属層とから構 成される3層層状構造体のような、金属積層体を用いることができる。 貫通孔ホールの充填が実行される前に絶縁体層の上および貫通孔ホールの中に 、例えばチタンと窒化チタンの層状構造体から成る貫通孔バリアを沈着すること ができる。 絶縁体材料または半絶縁体材料、特に酸化シリコンまたはポリシリコン、で充 填された深い溝すなわちいわゆるトレンチが下側の基板の中に作成され、それに よりコンデンサと下側基板との間の容量性結合をできるだけ小さくすることがで きる。このことに関連して、トレンチは製造工程の初期の段階に作成される。こ れらのトレンチはコンデンサの下にグリッドの形状におよび5μm程度の深さに 作成されると利点が得られる。 本発明により、前記目的を十分に満たすコンデンサを得ることができる。 本発明の1つの利点は、抵抗損失が小さくおよび電圧依存性が小さくかつ高い Q値を有する信頼性の高いコンデンサが達成されることである。このことに関し て、このコンデンサはVOC(Voltage Controlled Oscillator、電圧制御発振 器)の中に集積するのに非常に適している。VOCの中にこのコンデンサが用い られるならば、高いQ値と良好な周波数安定度と小さな位相ノイズとが得られる 。もし大きな静電容量値が要求されるならば、電極の領域が拡大され、そして電 極の中にホールがエッチングで作成される。このことにより、電極の接着が増大 する。 この他の利点には高い信頼性、例えば金属積層体が用いられた場合のパターン 作成の単純化およびヒロッキング(hillocking)の危険性の減少、および貫通孔 バリアが用いられた場合の信頼性のさらに高いタングステンの充填、が含まれる 。 本発明のなお別の利点は、特にもしコンデンサが層構造体の中でさらに高く配 置されるならばおよび基板がコンデンサを遮蔽するトレンチを有するならば、基 板に対する小さな寄生結合が達成されることである。図面の説明 添付図面を参照しながら、下記において本発明をさらに詳細に説明する。添付 図面は本発明の実施例を単に例示したものであった、したがって、本発明の範囲 がこれらの実施例に限定されるわけではない。 図1〜図3は、集積回路の製造期間中に、本発明に従う金属導電電極を有する コンデンサを作成する方法を横断面図の形式で示した図である。 図4a〜図4bは、本発明に従うコンデンサが有する電極の2つの異なる実施 例を上から見た場合の平面図である。 図5および図6は、本発明に従うコンデンサのまた別の実施例を横断面図の形 式で示した図である。好ましい実施例 図1において、11は基板とその上に配置されたいわゆる多重層構造体と呼ば れる任意の数の層とを示している。基板は、単結晶シリコンであることが好まし い。完成した集積回路が所定の特性を有するために、これらの層は1つの処理工 程方式に従ってパターンに作成されそしてエッチングが行われる。この回路の中 に備えられた本発明に従うコンデンサは、例えば処理工程の中でコンデンサの中 の電極として第3金属層および第4金属層を用いることにより、できるだけ高く 立つように作成されることが好ましい。このことにより、基板に対する寄生容量 の効果が最小になる。 前記で説明したように、この層構造体の最も上の酸化シリコン層13の上に、 金属層15が本発明に従って沈着される。金属層15はこの層構造体の第3層で あることが好ましい。下側電極17を形成するために、この金属層にパターンが 形成されそしてエッチングが行われる。 金属層15にエッチングを行った後、例えば酸化シリコンの絶縁体層19が沈 着される。その後、接触体ホールまたはいわゆる貫通孔ホール21がリソグラフ ィ法により定められる。この接触体ホール21は例えばタングステンで充填され る。この充填は、CVD技術により沈着されるタングステンの層23により行わ れる。このことにより、整合した被覆段階を確実に得ることができる。タングス テン層23は貫通孔ホールの幅の半分よりも大きい厚さに沈着される。このよう にして貫通孔ホール21が完全に充填され、そして絶縁体層19の上に均一な厚 い膜が得られる。均一な厚いタングステン層23に例えば乾式エッチングにより エッチングが行われ、それにより貫通孔ホール21の中にだけタングステンが残 る。このようにして、下側電極17に対する電気接続体すなわちいわゆるタング ステン充填体25が作成される。極めて小さな直径を有する貫通孔ホール21が 作成される。この極めて小さな直径はサブマイクロメートルの領域にあることが 好ましい。図1はこのようにして得られた構造体の図である。このタングステン 充填体が満足に機能するために、貫通孔ホール21の中に窒化チタン層の沈着を 先行させることにより利点が得られる。この沈着は明細書の中でさらに詳細に説 明される。 最後に沈着された絶縁体層19と初期に沈着された酸化シリコン層13との両 方の中にさらに別のタングステン充填貫通孔ホール29、31が存在することに 注目されたい。このことは、他の電気接続体および他の電気部品をこのコンデン サと並行して製造できることだけを示している。 タングステン層23に再びエッチングを行った後、リソグラフィによりコンデ ンサ開口部33が定められる。図2を見よ。所定の領域すなわちコンデンサ開口 部33の中に乾式エッチングを行うことにより、絶縁体層19が除去される。こ の乾式エッチングは下側にある金属すなわちコンデンサ極板17の上で停止し、 そしてエッチングの形状に関して最適化され、それによって後で行われる誘電体 および金属の沈着により良好な被覆段階を得ることができる。リソグラフィ段階 からフォトレジストが除外され、そしてその後この構造体の上に誘電体層35が 沈着される。この沈着は、PEDVD(Plasma Enhanced Chemical Vapor Depos ition、プラズマで増強された化学蒸着)技術で行われることが好ましいが、例 えばCVD(Chemical Vapor Deposition、化学蒸着)またはSACVD(Sub A tmospheric Chemical Vapor Deposition、1気圧以下での化学蒸着)のような他 の技術で沈着を行うこともできる。この層35は、コンデンサ誘電体37を形成 するであろう。 コンデンサ開口部33に部分39で重なるべきであるコンデンサ誘電体37は リソグラフィで定められ、その後コンデンサ開口部33の外側の層35に乾式エ ッチングでエッチングが行われ、そしてレジストが除去される。特に、タングス テン充填貫通孔ホール21、29の上のすべての誘電体が除去されなければなら ない。その結果得られる構造体が図2に示されている。 コンデンサ開口部33は約100×100μm2よりも大きく作成されてはならない 。そうでないと機械的ストレスの結果として悪い交換の危険がある。重なり39 は約1000オングストロームでなければならない。 第4金属層41が沈着される。図3を見よ。この層41は、接続層43、45 としてとコンデンサの第2電極すなわち上側電極47としてとの両方の役割を果 たすであろう。層41がパターンに作成されそしてエッチングが行われ、その後 残っているフォトレジストが除去される。この場合の接続層43は、タングステ ン充填貫通孔ホール21を通して下側電極を接続する。コンデンサ誘電体37が コンデンサ開口部33に重なる39のと同様の方法で、上側電極47がコンデン サ開口部33に部分49で重なるべきであり、そしてさらに接続層45に接続さ れるべきである。 最後に、例えば酸化シリコンと窒化シリコンとから成る2層構造体51で回路 が最終的に不動態化される。このようにして得られた構造体53が図3に示され ている。 抵抗損失を小さくするためにおよびコンデンサ誘電体として酸化シリコンより も大きな相対誘電率を有する例えば窒化シリコンを用いるために、コンデンサの 両方の電極板17、47を例えばアルミニウムまたはアルミニウム・銅合金で作 成することが適切である。金属層25、41はアルミニウムをスパッタリングす ることにより沈着される。 処理工程段階(i)貫通孔ホール21、29のパターン作成段階およびエッチン グ段階および(ii)タングステン層23パターン作成段階およびエッチング段階が (iii)コンデンサ開口部33のエッチング段階および(iv)金属層41の沈着段階 および上側電極47のエッチング段階およびさらにそれらに先行する段階から分 離される。このことに対する理由は、貫通孔およびコンデンサに対する処理工程 段階が例えばエッチングの形状および金属沈着に関して個別に最適化することが できなければならないからである。 コンデンサの静電容量Cは近似的に次の式で与えられる。 C=εrε0A/t ここでεrは誘電体の相対誘電率、tは厚さ、Aはコンデンサ極板の面積、ε0は 真空の誘電率である。 前記で説明したように、コンデンサの極板17、47は約100×100μmよりも 大きく作成されてはならない。もしそうでないならば、金属がその基礎から解放 されるまたはくずれる危険がある。誘電体の厚さtは約300オングストロームよ りも小さいことができない。もしそうでないならば、表面が完全には平坦でない ためにブレークスルーの危険が存在する。相対誘電率εrは材料定数であり、酸 化シリコンでは約3,9および窒化シリコンでは約7,8である。他の誘電体材料を用 いることは可能であるが、しかしその場合には多数の標準的でない処理工程 段階を用いることが必要になる。 もし大きな静電容量値が要求されるならば、複数個のコンデンサ(これらのコ ンデンサはここではセルと呼ばれている)がコンデンサ極板63、67の中にホ ール61、65をパターン作成およびエッチングを行うことにより相互に並列に 結合される。この場合には、さらに大きな寸法に製造される。図4a〜図4bを 見よ。このパターン作成およびエッチングは、電極63、67自身の形状作成と 並行して行われるという利点を有する。次に絶縁体層19、51の沈着の期間中 に、ホールが酸化物で充填される。このようにコンデンサの極板はそれぞれの基 礎にいわばしっかりと打ち込まれ、そして金属がくずれるヒロッキングの危険が 大幅に減少する。 前記で説明したように図4aおよび図4bは、複数個のセルの並列接続の期間 中のコンデンサ極板の2つの可能な実施例の図である。結果として得られるコン デンサ極板63、67が多数の互いに結合された小さな極板64、68として現 れるように、エッチングが実行されることが好ましい。小さな極板の幅は、約10 0μmであることが好ましい。このように多数個の小さな極板64、68から極 めて大きいコンデンサ極板63、67を製造することができ、したがって大きな 静電容量値を達成することができる。 全体的にいって、任意の形状例えば八角形または長方形の極板が得られるよう にパターン作成およびエッチングを実行することができる。けれども、極板の寸 法が100×100μm2の程度にとどまることが重要である。 本発明のさらに別の実施例では、絶縁体層19の上に貫通孔バリア71、73 が沈着される。貫通孔バリア71、73は、図5から容易に分かるように、チタ ンまたは窒化チタンの層状体71、73で作成されることが好ましい。絶縁体層 19の中に貫通孔ホール21がエッチングされた後でしかし貫通孔ホール21が 充填される前に、スパッタリングによりこれらの層が沈着される。 良好な電気的接触および良好な接着に対する要請を満たすために、この構造体 の上にすなわち絶縁体層19の上側側面の上および貫通孔ホール21の壁および 底の上に、チタンの薄層71がまず沈着される。このことに対する理由は、タン グステンの沈着のために用いられる化学処理が十分に機能するために、窒化チタ ンは適切な基礎であるからである。したがって、いわゆる貫通孔バリア71、7 3は底部にチタンを有しおよび最も上に窒化チタンを有する2重層構造体である ことが好ましい。 上側電極と接続層との両方の成型のために、金属層41の代わりにいわゆる金 属積層体75、41、77を沈着することにより利点が得られる。図5に示され ているようにこの金属積層体75、41、77は、底部に配置された薄い窒化チ タン層75と、次に配置される厚いアルミニウム層41と、さらに最も上に配置 される薄い窒化チタン層77とを積層体として組み立てられる。アルミニウム層 41は実際の導電体であり、一方窒化チタン層75、77は異なる方法でこの構 造体の信頼性に寄与しおよび反射が小さいので後でのリソグラフィによるパター ン作成を容易にする。当然、アルミニウムは他の導電材料、例えば0.5〜4%の銅 を含有するアルミニウム・銅合金、で十分に置き換えることができる。 金属積層体75、41、77の全体をパターンに作成しおよびエッチングを行 うことにより、必要な電極および導電体が作成される。金属積層体75、41、 77のエッチングは、金属積層体75、41、77と、金属積層体75、41、 77と絶縁体層19との間に残る貫通孔バリア71、73との両方を通して行わ れるであろう。 したがって導電体は、絶縁体層19から上方に数えて、チタン71および窒化 チタン73(貫通孔バリア)と、それに続く窒化チタン75と、アルミニウム4 1と、さらに窒化チタン77(金属積層体)とを有する。タングステン充填体2 5は、上側を除いて、貫通孔バリア71、73により完全に取り囲まれる。タン グステン充填体25の上側は、金属積層体75、41、77に直接に接続される 。 図5に示されているように、下側電極の成型のために金属層15の代わりに金 属積層体85、15、87が沈着されたのと同様に、絶縁体酸化シリコン層13 の上に貫通孔バリア81、83がまた沈着される。貫通孔ホールがその中に作成 された絶縁体層の全体の上と金属層の代わりの金属積層体の上とに、貫通孔バリ アが沈着されることが好ましい。 図6に示されているように単結晶シリコンの基板93の中に、いわゆるトレン チ91と呼ばれる深い溝が作成される。これらのトレンチ91は5μmの程度の 深さを有するべきであり、そしてコンデンサの下でグリッド状のパターンに作成 されることが好ましい。トレンチ91の目的はコンデンサを導電性のシリコン基 板から遮蔽し、したがって容量的結合を小さくすることである。トレンチ91は 、例えば酸化シリコンまたはポリシリコンのような、絶縁体材料または半絶縁体 材料で構成されるであろう。 トレンチ91の製造は、基板の上に沈着された最も下の酸化物層95のパター ン作成の段階と、次に溝のエッチングを行う段階と、溝を充填する段階とにより 行うと利点が得られる。この充填段階は、酸化シリコンまたは酸化シリコンとポ リシリコンとの組み合わせを沈着する段階により行われ、その後、得られた表面 を平坦化する段階すなわち過剰に沈着された材料を例えば乾式エッチングで除去 する段階が行われる。 本発明による集積回路のコンデンサは信頼性が高く、そして高特性を有する。 コンデンサの下側電極17とその上に配置された接続層43との間の電気的接続 体として充填された貫通孔ホール21を用いることにより、例えば金属に対する 悪い被覆段階が原因となって生ずる接触の問題点が非常に小さい小型のコンデン サが達成される。このように、高度に機能的な回路がこの製造処理工程の中で達 成される。 本発明によるコンデンサは、大きな要求が低い抵抗損失および低い電圧依存性 に関して与えられるラジオ周波数の応用および他の高周波数の応用に対して特に 適している。コンデンサがVOC(Voltage Controlled Oscillator、電圧制御 発信器)の中の共振器タンク回路の一部分として集積される時、共振器のタンク 回路は高いQ値と良好な周波数安定度と低い位相ノイズとを有しなければならな いために、このことが特に適用される。 電極63、67の中にホール61、65をエッチングすることにより、したが ってそれらは多数個の互いに結合された極板64、68として現れるので、電極 63、67はどのようにでも大きく作成することができ、そしてその結果、コン デンサ誘電体を従来的でないものに転換しなくてもおよびそのために製造工程が 大幅に複雑になるようなことをしなくても、高いおよび極めて高い静電容量値を 達成することができる。 この製造法は、導電層と電極とを作成するために3層積層体75、41、77 、85、15、87を沈着する段階と、前記で説明したように貫通孔ホール21 、29の中に貫通孔バリア71、73、81、83を沈着する段階とを有するこ とが好ましい。このことはさらに高い信頼性を得るのに寄与する。 コンデンサが集積回路の層構造体の中で上方に高く製造される時、非常に小さ な寄生静電容量値が達成される。従来の処理工程は2〜4個の金属層を有してい る。近年の処理工程では5個の金属層が可能であり、およびなおさらに多数個の 金属層を有することに向けて開発が進められている。2個の最も上の金属層の間 にコンデンサが適切に配置される。この場合には基板に対する結合は非常に小さ くなり、そしてこの場合にはさらに多くのスペースが形成される可能性がまた存 在する。基板93の絶縁体材料または半絶縁体材料のトレンチすなわち深い溝9 1は、コンデンサを導電性基板から遮蔽し、そして寄生静電容量値を非常に小さ くするのにさらに寄与する。 本発明は前記説明および添付図面に示された実施例に限定されないのは当然で あり、請求の範囲内において種々に変更することができる。特に本発明は、多重 層構造体の中のコンデンサの材料、寸法または配置の選択に関して示された実施 例に限定されないのは明らかである。
【手続補正書】特許法第184条の8第1項 【提出日】平成11年5月5日(1999.5.5) 【補正内容】 請求の範囲 1. 好ましくは高周波数への応用を目指した集積回路の製造の期間中に、金属 導電電極を備えたコンデンサを製造する方法であって、 最も下側の基板と最も上側の絶縁体層13とを有する層構造体11の上に第1 金属層15を沈着することにより下側電極17、63、67が作成される段階と 、 第1金属層15の上に絶縁体層19を沈着する段階と、 前記絶縁体層19を貫通する貫通孔ホール21をエッチングしおよび貫通孔ホ ール21を充填することにより下側電極17、63、67に対する電気的接続体 25が作成される段階と、 所定の領域33の内側で第1金属層15が被覆されない段階と、 このようにして達成された構造体の上に誘電体層35が沈着されそしてコンデ ンサ誘電体37が前記所定の領域33に重なる39ように前記誘電体層がパター ンに作成およびエッチングが行われることによりコンデンサ誘電体37が作成さ れる段階と、 ここで達成された構造体40の上に第2金属層41が沈着されそして上側電極 47、63、67が前記所定の領域33に重なる49ようにおよび接続層43が 充填された貫通孔ホール21に重なるように第2金属層41がパターンに作成さ れおよびエッチングが行われることにより上側電極47、63、67および接続 層43が作成される段階と、 を有することを特徴とする前記方法。 2. 第1項記載の方法において、貫通孔ホール21がタングステン23で充填 されることを特徴とする前記方法。 3. 第1項または第2項に記載された方法において、予め定められた形状のホ ール61、65が上側電極および下側電極63、67の予め定められた位置にお いてエッチングされることを特徴とする前記方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,ML,MR, NE,SN,TD,TG),AP(GH,GM,KE,L S,MW,SD,SZ,UG,ZW),EA(AM,AZ ,BY,KG,KZ,MD,RU,TJ,TM),AL ,AM,AT,AU,AZ,BA,BB,BG,BR, BY,CA,CH,CN,CU,CZ,DE,DK,E E,ES,FI,GB,GE,GH,GM,GW,HU ,ID,IL,IS,JP,KE,KG,KP,KR, KZ,LC,LK,LR,LS,LT,LU,LV,M D,MG,MK,MN,MW,MX,NO,NZ,PL ,PT,RO,RU,SD,SE,SG,SI,SK, SL,TJ,TM,TR,TT,UA,UG,UZ,V N,YU,ZW 【要約の続き】 43が充填された貫通孔ホール21に重なるように、第 2金属層47がパターンに作成されそしてエッチングが 行われる。

Claims (1)

  1. 【特許請求の範囲】 1. 好ましくは高周波数への応用を目指した集積回路の製造の期間中に、金属 導電電極を備えたコンデンサを製造する方法であって、 最も下側の基板と最も上側の絶縁体層13とを有する層構造体11の上に第1 金属層15を沈着することにより下側電極17、63、67が作成される段階に より、 第1金属層15の上に絶縁体層19を沈着する段階により、 前記絶縁体層19を貫通する貫通孔ホール21をエッチングしおよび貫通孔ホ ール21を充填することにより下側電極17、63、67に対する電気的接続体 25が作成される段階により、 所定の領域33の内側で第1金属層15が被覆されない段階により、 このようにして達成された構造体の上に誘電体層35が沈着されそしてコンデ ンサ誘電体37が前記所定の領域33に重なる39ように前記誘電体層がパター ンに作成されおよびエッチングが行われることによりコンデンサ誘電体37が作 成される段階により、 ここで達成された構造体40の上に第2金属層41が沈着されそして上側電極 47、63、67が前記所定の領域33に重なる49ようにおよび接続層43が 充填された貫通孔ホール21に重なるように第2金属層41がパターンに作成さ れおよびエッチングが行われることにより上側電極47、63、67および接続 層43が作成される段階により、 を特徴とする前記方法。 2. 第1項記載の方法において、貫通孔ホール21がタングステン23で充填 されることを特徴とする前記方法。 3. 第1項または第2項に記載された方法において、予め定められた形状のホ ール61、65が上側電極および下側電極63、67の予め定められた位置にお いてエッチングされることを特徴とする前記方法。 4. 第3項記載の方法において、それぞれの電極63、67が互いに結合する 極板64、68として現れるようにホール61、65にエッチングが行われるこ とを特徴とする前記方法。 5. 第4項記載の方法において、それぞれの電極が100×100μm2の程度の寸 法を有する互いに結合する極板64、68として現れるようにホール61、65 にエッチングが行われることを特徴とする前記方法。 6. 第1項〜第5項のいずれかに記載された方法において、貫通孔バリア71 、73が絶縁体層19の上および貫通孔ホール21の中に沈着されることを特徴 とする前記方法。 7. 第6項記載の方法において、貫通孔バリア71、73がチタンおよび窒化 チタンの層状構造体で作成されるように選定されることを特徴とする前記方法。 8. 第1項〜第7項のいずれかに記載された方法において、金属層沈着のおの おのの沈着の前および後に薄い導電層75、77、85、87が沈着されること を特徴とする前記方法。 9. 第8項記載の方法において、薄い導電層75、77、85、87が窒化チ タンで作成されるように選定されおよび金属層15、41がアルミニウムまたは アルミニウム・銅合金で作成されるように選定されることを特徴とする前記方法 。 10.第1項〜第9項のいずれかに記載された方法において、コンデンサが基板 から電気的に遮蔽されるように絶縁体材料または半絶縁体材料の溝すなわちいわ ゆるトレンチ91が基板93の中に作成されることを特徴とする前記方法。 11.第10項記載の方法において、トレンチ91が酸化シリコンまたは酸化シ リコンとポリシリコンとの組合せ体で充填されることを特徴とする前記方法。 12.第10項または第11項に記載された方法において、トレンチ91が5μ mの程度の深さにまで作成されることを特徴とする前記方法。 13.第1項〜第12項のいずれがに記載された方法において、酸化シリコンで 作成されるように選定された絶縁体層19が約1μmの厚さに沈着されることを 特徴とする前記方法。 14.第1項〜第13項のいずれかに記載された方法において、誘電体層35が CVD技術、PECVD技術またはSACVD技術のいずれかで沈着されること を特徴とする前記方法。 15.第1項〜第14項のいずれかに記載された方法において、誘電体層35が 約300オングストローム〜1000オングストロームの厚さに沈着されることを特徴 とする前記方法。 16.第1項〜第15項のいずれかに記載された方法において、誘電体層35が 窒化シリコンで作成されるように選定されることを特徴とする前記方法。 17.第1項〜第16項のいずれかに記載された方法において、誘電体層35お よび上側金属層41が約1000オングストロームだけ所定の領域33に重なるよう に誘電体層35および上側金属層41にエッチングが行われることを特徴とする 前記方法。 18.第1項〜第17項のいずれかに記載された方法において、貫通孔ホールの 直径または幅が1μm以下であるように貫通孔ホール21にエッチングが行われ ることを特徴とする前記方法。 19.好ましくは高周波数への応用を目指した集積回路の中において金属導電電 極を備えたコンデンサであって、 最も下側の基板と最も上側の絶縁体層13とを有する層構造体11と、 絶縁体層13の上に配置された第1金属層15の中に定められた下側電極17 、63、67と、 第1金属層15の上に配置されおよびその中に貫通孔ホール21とコンデンサ 開口部33とが定められた絶縁体層19と、 貫通孔ホール21の中に例えばタングステンで作成された充填体25の形状を 有する下側電極17、63、67に対する電気的接続体と、 前記所定の領域33に重なるコンデンサ誘電体37と、 絶縁体層19と充填体25とコンデンサ誘電体37との上に配置された第2金 属層41の中に定められる充填体25に対する上側電極47、63、67および 接続層43と、 前記層の上に配置された最終的不動態化層51と、 を有することを特徴とする前記コンデンサ。 20.第19項記載のコンデンサであって、上側電極および下側電極63、67 が互いに結合した極板64、68として現れるような予め定められた位置にこの ような予め定められた形状のホール61、65を上側電極および下側電極63、 67が有することを特徴とする前記コンデンサ。 21.第19項または第20項に記載されたコンデンサであって、貫通孔ホール 21がその底部におよびその壁に沿って貫通孔バリア71、73を有することを 特徴とする前記コンデンサ。 22.好ましくは高周波数への応用を目指した集積回路であって、 最も下側に基板とおよび最も上側に絶縁体層13とを有する層構造体11と、 絶縁体層13の上に配置された第1金属層15の中に定められた下側電極17 、63、67と、 第1金属層15の上に配置されおよびその中に貫通孔ホール21およびコンデ ンサ開口部33が定められた絶縁体層19と、 貫通孔ホール21の中に例えばタングステンの充填体25の形状を有する下側 電極17、63、67に対する電気的接続体と、 前記所定の領域33に重なるコンデンサ誘電体37と、 絶縁体層19と充填体25とコンデンサ誘電体37との上に配置された第2金 属層41の中に定められる充填体25に対する上側電極47、63、67および 接続層43と、 前記層の上に配置された最終的不動態化層51と、 を有することを特徴とする前記集積回路。 23.第22項記載の集積回路であって、上側電極および下側電極63、67が 互いに結合した極板64、68として現れるような予め定められた位置にこのよ うな予め定められた形状のホール61、65を上側電極および下側電極63、6 7が有することを特徴とする前記集積回路。 24.第22項または第23項に記載された集積回路であって、貫通孔ホール2 1がその底部におよびその壁に沿って貫通孔バリア71、73を有することを特 徴とする前記集積回路。
JP54687098A 1997-04-29 1998-04-03 集積回路のコンデンサ Pending JP2001522530A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9701618-2 1997-04-29
SE9701618A SE520173C2 (sv) 1997-04-29 1997-04-29 Förfarande för tillverkning av en kondensator i en integrerad krets
PCT/SE1998/000619 WO1998049722A1 (en) 1997-04-29 1998-04-03 Capacitors in integrated circuits

Publications (1)

Publication Number Publication Date
JP2001522530A true JP2001522530A (ja) 2001-11-13

Family

ID=20406774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54687098A Pending JP2001522530A (ja) 1997-04-29 1998-04-03 集積回路のコンデンサ

Country Status (11)

Country Link
US (2) US6100574A (ja)
EP (1) EP1016132B1 (ja)
JP (1) JP2001522530A (ja)
KR (1) KR20010006086A (ja)
CN (1) CN1113401C (ja)
AU (1) AU7353098A (ja)
CA (1) CA2287983A1 (ja)
DE (1) DE69839775D1 (ja)
SE (1) SE520173C2 (ja)
TW (1) TW360941B (ja)
WO (1) WO1998049722A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203455A (ja) * 2004-01-14 2005-07-28 Renesas Technology Corp 半導体装置およびその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035553B1 (en) * 1997-11-18 2006-12-27 Matsushita Electric Industrial Co., Ltd. Methods for producing a layered product
DE69941178D1 (de) * 1998-12-29 2009-09-10 Nxp Bv Integrierter Schaltkreis mit einem Kapazitätsnetzwerk mit niedriger Dispersion
US6323044B1 (en) * 1999-01-12 2001-11-27 Agere Systems Guardian Corp. Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug
US6291307B1 (en) 1999-08-06 2001-09-18 Chartered Semiconductor Manufacturing Ltd. Method and structure to make planar analog capacitor on the top of a STI structure
DE10035584A1 (de) * 2000-07-21 2002-01-31 Philips Corp Intellectual Pty Mobilfunkgerät
AU2001296281A1 (en) * 2000-09-21 2002-04-02 Michaeld. Casper Integrated thin film capacitor/inductor/interconnect system and method
US6890629B2 (en) * 2001-09-21 2005-05-10 Michael D. Casper Integrated thin film capacitor/inductor/interconnect system and method
SE0103036D0 (sv) * 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
US6603167B2 (en) * 2001-06-15 2003-08-05 Silicon Integrated Systems Corp. Capacitor with lower electrode located at the same level as an interconnect line
US20030006480A1 (en) * 2001-06-29 2003-01-09 Jenny Lian MIMCap with high dielectric constant insulator
DE10219116A1 (de) 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
JP3851910B2 (ja) * 2004-03-26 2006-11-29 株式会社東芝 半導体装置
KR100630689B1 (ko) * 2004-07-08 2006-10-02 삼성전자주식회사 트렌치형 mim 커패시터를 구비한 반도체 소자의 제조 방법
JP4928748B2 (ja) * 2005-06-27 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5111745B2 (ja) * 2005-08-24 2013-01-09 イビデン株式会社 コンデンサ及びその製造方法
US8791006B2 (en) 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US8669637B2 (en) * 2005-10-29 2014-03-11 Stats Chippac Ltd. Integrated passive device system
US8188590B2 (en) 2006-03-30 2012-05-29 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
US9331057B2 (en) * 2007-10-26 2016-05-03 Infineon Technologies Ag Semiconductor device
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法
CN108538816B (zh) * 2018-02-07 2020-03-24 厦门市三安集成电路有限公司 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
CN108447864B (zh) * 2018-03-14 2023-09-29 长鑫存储技术有限公司 半导体存储器件结构及其制作方法
CN110071096B (zh) * 2019-03-13 2021-09-10 福建省福联集成电路有限公司 一种提高容值和耐压的叠状电容的制作方法
CN111128957B (zh) * 2019-12-26 2021-11-09 华虹半导体(无锡)有限公司 嵌入结构的mim电容及其制造方法
CN112530939B (zh) * 2020-11-19 2023-11-07 偲百创(深圳)科技有限公司 集成电容器及其制造方法,射频电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2526225B1 (fr) * 1982-04-30 1985-11-08 Radiotechnique Compelec Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu
NL8701357A (nl) * 1987-06-11 1989-01-02 Philips Nv Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag.
JPH03203261A (ja) * 1989-12-28 1991-09-04 Sony Corp 半導体装置
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
US5189594A (en) * 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
JP2827661B2 (ja) * 1992-02-19 1998-11-25 日本電気株式会社 容量素子及びその製造方法
JP2753789B2 (ja) * 1993-02-10 1998-05-20 日本電信電話株式会社 容量素子の製造方法
JP3025733B2 (ja) * 1993-07-22 2000-03-27 三洋電機株式会社 半導体集積回路装置
US5594278A (en) * 1994-04-22 1997-01-14 Nippon Steel Corporation Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5574621A (en) * 1995-03-27 1996-11-12 Motorola, Inc. Integrated circuit capacitor having a conductive trench
US5554565A (en) * 1996-02-26 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Modified BP-TEOS tungsten-plug contact process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203455A (ja) * 2004-01-14 2005-07-28 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
SE520173C2 (sv) 2003-06-03
KR20010006086A (ko) 2001-01-15
US6100574A (en) 2000-08-08
CA2287983A1 (en) 1998-11-05
AU7353098A (en) 1998-11-24
SE9701618L (sv) 1998-10-30
TW360941B (en) 1999-06-11
DE69839775D1 (de) 2008-09-04
CN1253661A (zh) 2000-05-17
EP1016132A1 (en) 2000-07-05
US6100133A (en) 2000-08-08
CN1113401C (zh) 2003-07-02
WO1998049722A1 (en) 1998-11-05
EP1016132B1 (en) 2008-07-23
SE9701618D0 (sv) 1997-04-29

Similar Documents

Publication Publication Date Title
JP2001522530A (ja) 集積回路のコンデンサ
US7687867B2 (en) Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme
US8841749B2 (en) Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method
US6342734B1 (en) Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same
TWI287286B (en) Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same
US6838717B1 (en) Stacked structure for parallel capacitors and method of fabrication
JP4386680B2 (ja) 半導体素子のためのキャパシタおよびその製造方法
US7534692B2 (en) Process for producing an integrated circuit comprising a capacitor
US9391015B2 (en) Method for forming a three-dimensional structure of metal-insulator-metal type
US7470969B2 (en) Semiconductor device and fabrication method thereof
US20030197215A1 (en) A dual stacked metal-insulator-metal capacitor and method for making same
US11063113B2 (en) Capacitor and method for fabricating the same
JP2003243524A (ja) 局部相互接続部を伴う指状mimキャパシタ
JP2001203329A (ja) 半導体装置およびその製造方法
US7956398B2 (en) Capacitor of semiconductor device and method of fabricating the same
JP2000208743A (ja) ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法
CN113206196A (zh) 基于硅通孔技术的三维mim电容器及其制备方法
KR20000053460A (ko) 닻형 플러그를 포함하는 집적회로 캐패시터
JPH08236726A (ja) 重なる導電体の間での短絡をなくすための方法および構造
JP2003031665A (ja) 半導体装置の製造方法
KR100662504B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
TW513781B (en) Interconnect structure with covered metal barrier layer and its manufacturing method
TW200950058A (en) Metal-insulator-metal capacitor structure

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526