JP2001291049A - 低供給電圧アナログ乗算器 - Google Patents

低供給電圧アナログ乗算器

Info

Publication number
JP2001291049A
JP2001291049A JP2001052695A JP2001052695A JP2001291049A JP 2001291049 A JP2001291049 A JP 2001291049A JP 2001052695 A JP2001052695 A JP 2001052695A JP 2001052695 A JP2001052695 A JP 2001052695A JP 2001291049 A JP2001291049 A JP 2001291049A
Authority
JP
Japan
Prior art keywords
supply voltage
low supply
analog multiplier
cell
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001052695A
Other languages
English (en)
Other versions
JP3548127B2 (ja
Inventor
Valerio Pisati
ヴァレリオ・ピサーティ
Marco Cazzaniga
マルコ・カッツァニーガ
Alessandro Venca
アレッサンドロ・ヴェンカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JP2001291049A publication Critical patent/JP2001291049A/ja
Application granted granted Critical
Publication of JP3548127B2 publication Critical patent/JP3548127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1408—Balanced arrangements with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies

Abstract

(57)【要約】 【課題】 非常に低い供給電圧を供給することができ、
また複数段のカスケード接続を行うことで十分な速度を
保持しながら入力の線形性を高めることが可能な低供給
電圧アナログ乗算器を提供する。 【解決手段】 一対の差動セル１０,１１を有し、各差
動セルはエミッタ同士が結合された一対のバイポーラ・
トランジスタ２,３,６,７を有する。各セル１０,１１の
第１のトランジスタ２,６はそのベース端子で入力信号
ＩＮ＋,ＩＮ−を受け、バイアス部材４,８を介してその
コレクタ端子を第１の基準電圧Ｖｃｃと接続させる。各
セルの第２のトランジスタ３,７がダイオード構成であ
り、各対の第２のトランジスタ３,７のベース端子に対
応する共通ノードＡにおいてセルが相互に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回路面積が最低限増
加するが低供給電圧での精度の向上が達成されるアナロ
グ乗算器の改善に関する。
【０００２】具体的には、本発明は図３に示すような一
対の差動セルを備えた低供給電圧アナログ乗算器に関す
る。各セルは、エミッタ同士が結合された一対のバイポ
ーラ・トランジスタから成り、各セルの第１のトランジ
スタは、そのベース端子で入力信号を受け、またバイア
ス部材を介して第１の基準電圧と接続されたコレクタ端
子を有する。
【０００３】
【従来の技術】アナログ信号の処理では、２つのアナロ
グ入力信号の積に比例する信号出力が可能な回路を必要
とする場合が多い。
【０００４】このような回路はアナログ乗算器という専
門用語で一般に呼ばれている。アナログ乗算器は例え
ば、変調器のバランスをとるために使用されるだけでな
く位相検出器やその種の装置内でも使用される。出力が
入力の２次式タイプの伝達関数を有するデジタル信号変
換器の場合、アナログ乗算器を用いて、互いに同一の２
つのアナログ入力信号に比例する信号の生成を行うこと
が不可欠である。
【０００５】多くのアナログ乗算器がバイポーラ・トラ
ンジスタ(ＢＪＴ)の指数伝達関数に基づくものである。
実際には、エミッタ同士が連結された差動段は(差動)コ
レクタ出力電流の生成が可能な基本的な乗算セルを構成
することができる。このコレクタ出力電流は、その入力
(差動段を形成するバイポーラ・トランジスタの対から
なるベース端子)に対して印加される電圧差に依存す
る。
【０００６】基本的なセルを複製することにより、入力
電圧の差動平面の２つまたは４つの象限に渡って作動可
能なアナログ乗算器を得ることができる。
【０００７】４象限乗算器の典型的なセルはギルバート
(Gilbert)セルまたは回路と文献では呼ばれている。
【０００８】この回路構成についての参考文献として、
例えば、「“アクティブ・フィードバックを用いる高性
能モノリシック乗算器”(A High-Performance Monolith
ic Multiplier Using Active Feedback")」、半導体回
路のＩＥＥＥジャーナル、vol. sc-19, No. 6,１９７４
年１２月, 米国,ニューヨーク, p.364-373, Berrie Gil
bert著がある。
【０００９】この種の乗算器では、回路の非線形性によ
って導入されるエラーを少なくするための方策が講じら
れることが多い。簡単に言えば、アナログ乗算器の上流
側に予歪段が接続されて、入力信号内に予歪が導入され
この乗算セルの双曲線正接伝達特性が補償される。
【００１０】この予歪段は通常ダイオード構成のバイポ
ーラ・トランジスタの形をしているため、電流入力信号
は、双曲線正接の逆数(reciprocal)である伝達関数を持
つ電圧出力信号の生成を強いられる。
【００１１】このタイプの乗算器は、例えば「”アナロ
グ集積回路・・・分析と設計”(Analog Integrated Cir
cuits -- Analysis and Design)」、Paul R. Grey and
Robert G. Meyer著, McGraw-Hill社)という文献の中で
公知である。これらの回路ついての詳細な記述と分析に
ついては該文献の１０章、p.６９４〜７０５以下に記載
されている。
【００１２】アナログ乗算器の期待される基本的特徴の
中には、高い精度と相対的に低い電力消費量および中程
度の回路の複雑さが含まれる。
【００１３】しかし、これらの特徴の中の１つを得るた
めにその他の特徴の１つまたはすべてをトレードに出す
必要が生じる場合もある。
【００１４】特に、上述の従来型のアナログ乗算器は低
い供給電圧で実現することはできない。
【００１５】また、コモンモード(common mode)出力電
圧は乗算器の中央ノードにおける電位として変動し、こ
の電位は入力の和の１／２に等しい。このため従来型の
乗算器は入力信号の急激な変動の影響を受け易い。
【００１６】最後に、ＤＣ利得の精度はバイアス・ジェ
ネレータのＩの値に依存する。
【００１７】
【発明が解決しようとする課題】本発明の基底に在る技
術上の問題は、独自の簡単な構成上および機能上の特徴
をもつアナログ乗算器構造を提供することである。この
アナログ乗算器構造には非常に低い供給電圧を供給する
ことができ、また複数段のカスケード接続を行うことで
十分な速度を保持しながら入力の線形性を高めることが
可能であるために、従来の解決方法の制限が解消され
る。
【００１８】本発明のもう１つの目的は作動時に非常に
信頼性が高く、製造するのに比較的費用のかからないア
ナログ乗算器を提供することである。
【００１９】
【課題を解決するための手段】本発明の基になる原理
は、圧縮装置および伸長装置のヘッドにおける信号の動
力が乗算器の利得値にかかわらず一定である乗算器の構
成である。この原理によって、段の乗算係数に依存しな
い一定の乗算器の高調波歪が保証される。
【００２０】この原理に基づいて、上記に示したような
アナログ乗算器によって上記の技術上の問題点が解決さ
れる。このアナログ乗算器は各セルの第２のトランジス
タがダイオード構成であり、各々対をなす第２のトラン
ジスタのベース端子に対応する共通ノードでセルが相互
に接続されることを特徴とする。
【００２１】この発明は、一対の差動セル(１０、１１)
を有し、各セルが接続されたエミッタ同士が結合された
一対のバイポーラ・トランジスタ(２、３、６、７)から
成り、各セル(１０、１１)の第１のトランジスタ(２、
６)がそのベース端子で入力信号(Ｖｉｎ＋、Ｖｉｎ−)
を受けコレクタ端子がバイアス部材(４、８)を介して第
１の基準電圧(Ｖｃｃ)に接続され、各セルの第２のトラ
ンジスタ(３、７)がダイオード構成を成し、各々対をな
す第２のトランジスタ(３、７)のベース端子に相当する
共通ノード(Ａ)において前記セルが相互に接続されてい
ることを特徴とする低供給電圧アナログ乗算器にある。
【００２２】また、前記第１の基準電圧と前記共通ノー
ド(Ａ)との間に接続された電流発生装置(１２)を含むこ
とを特徴とする請求項１に記載の低供給電圧アナログ乗
算器にある。
【００２３】また、前記共通ノード(Ａ)と接続された前
記電流発生装置(１２)からの電流に等しい電流(２Ｉ)を
配給するようにされたバイアス電流発生装置(５、９)
が、各結合されたエミッタと第２の基準電圧(ＧＮＤ)と
の間に接続されていることを特徴とする請求項２に記載
の低供給電圧アナログ乗算器にある。
【００２４】また、各々対をなす前記第１のトランジス
タ(２、６)のコレクタ端子が前記乗算器の差動出力(Ｏ
ＵＴ−、ＯＵＴ＋)を形成することを特徴とする請求項
１に記載の低供給電圧アナログ乗算器にある。
【００２５】また、完全差動構成であることを特徴とす
る請求項１に記載の低供給電圧アナログ乗算器にある。
【００２６】また、前記各すべてのトランジスタがｎｐ
ｎバイポーラ・トランジスタであることを特徴とする請
求項１に記載の低供給電圧アナログ乗算器にある。
【００２７】また、前記バイアス部材が前記第１の基準
供給電圧に関して順方向にバイアスをかけられるダイオ
ード(４、８)からなることを特徴とする請求項１に記載
の低供給電圧アナログ乗算器にある。
【００２８】また、同一構造を持つ乗算器とカスケード
接続され、負荷ダイオードがカスケードの第１のセルと
カスケードの最後のセルとに設けられたことを特徴とす
る請求項１に記載の低供給電圧アナログ乗算器にある。
【００２９】また、前記第２のセル(１１)の前記第２の
トランジスタ(７)の面積が前記第１のセル(１０)の第２
のトランジスタ(３)の面積を超えることを特徴とする請
求項１に記載の低供給電圧アナログ乗算器にある。
【００３０】本発明による乗算器の特徴と利点は添付図
面を参照する以下の説明により明らかになる。例を挙げ
て以下説明を行う本発明の実施の形態は本発明を限定す
るものではない。
【００３１】
【発明の実施の形態】これらの図面の特に図１に、本発
明を具現化しまた好ましくは信号変調器での使用を意図
するアナログ乗算器の回路構成が全体を１で示す概略的
形で示されている。
【００３２】この構造１には、相互に接続している第１
の回路部分１０と第２の回路部分１１とが含まれる。こ
れらの部分１０と１１は、相互に接続されて完全な差動
構成になっている本質的差動セルである。
【００３３】第１部分すなわちセル１０は、第１の入力
信号ＩＮ＋を受信するように設けられる制御端子(ベー
ス端子)を持つ第１のバイポーラ・トランジスタ２を備
えている。
【００３４】第１のトランジスタ２はダイオード４を介
して第１の基準供給電圧Ｖｃｃと接続している導通端子
(コレクタ端子)を備えている。このダイオード４は電源
に関して順方向にバイアスがかけられる。
【００３５】コレクタ・ノードは乗算器１の第１の出力
端子ＯＵＴ−を形成する。
【００３６】部分１０は、第１のトランジスタ２のエミ
ッタ端子と接続されたエミッタ端子を持つ第２のバイポ
ーラ・トランジスタ３をさらに備える。
【００３７】第１のトランジスタ２と第２のトランジス
タ３のエミッタ端子は、電流２Ｉを配給する電流発生装
置５を介して第２の基準電圧ＧＮＤと接続される。
【００３８】第２のトランジスタ３のベース端子とコレ
クタ端子とが相互接続されていることによりトランジス
タのダイオード構成(ダイオード接続)が提供される。
【００３９】また第２のトランジスタ３のベース端子は
また、回路構成１の第１のセル１０と第２のセル１１用
の相互接続ノードＡを形成する。
【００４０】第２のセル１１は第１のセルと類似し、第
１のセル１０と鏡像関係をなして接続されている。また
第２のセル１１は第２の入力信号ＩＮ−を受信するよう
に設けられるベース端子を備えた第１のバイポーラ・ト
ランジスタ６を備える。
【００４１】第２のセル１１の第１のトランジスタ６
は、ダイオード８を通じて第１の基準供給電圧Ｖｃｃと
接続されるコレクタ端子を有する。このダイオード８は
電源に関して順方向にバイアスがかけられる。
【００４２】コレクタ・ノードは乗算器１の第２の出力
端子ＯＵＴ＋を形成する。
【００４３】第２のセル１１は、第１のトランジスタ６
のエミッタ端子と接続されたエミッタ端子を備えた第２
のバイポーラ・トランジスタ７をさらに備える。
【００４４】第２のセル１１の第１のトランジスタ６と
第２のトランジスタ７のエミッタ端子は、電流２Ｉを配
給する電流発生装置９を介して第２の基準電圧ＧＮＤと
接続される。
【００４５】第２のトランジスタ７のベース端子とコレ
クタ端子とが相互に接続されることによりトランジスタ
のダイオード構成が提供される。
【００４６】好ましくは、ノードＡへ電流２Ｉを配給す
る電流発生装置１２が、セル１０と１１とを相互に接続
するノードＡと第１の基準電圧Ｖｃｃとの間で接続され
ることが望ましい。
【００４７】構造１のトランジスタはすべてｎｐｎバイ
ポーラ・トランジスタである。しかし、この回路はｎｐ
ｎトランジスタの代わりにｐｎｐトランジスタで構成す
ることもできる。
【００４８】さらに別の実施の形態では、第２のセル１
１の第２のトランジスタ７の寸法は第１のセル１０の第
２のトランジスタ３より１.８倍大きくてもよい。
【００４９】電流発生装置５、９、１２の電流Ｉの値を
変更することによりトランジスタ３と７の相互コンダク
タンスを変えることができ、それによって乗算器の利得
値が変更される。
【００５０】従来の解決方法とは異なり、本発明の乗算
器は、バイアス・ジェネレータの電流Ｉが変動しても一
定のままであるＤＣ出力電圧Ｖｏｕｔを有する。これは
最低限の高調波歪に最適の状態である。
【００５１】図２に図示のように本発明の乗算器は同タ
イプの他の乗算器とのカスケード接続に適している。こ
の場合、入力の線形性が高められる。負荷ダイオード
４、８がカスケード接続された第１のセル及び最後のセ
ルに接続される。
【００５２】本発明による乗算器によって上記技術上の
問題点が解決され、いくつかの利点が提供される。それ
らの利点の中で最も大きな利点は３Ｖ以下の非常に低い
電圧を乗算器に供給できることである。
【００５３】コモンモード電圧とは図１のトランジスタ
２と３の間のベース・エミッタ電圧低下による電圧差で
ある。
【００５４】本発明の回路構成はきわめて簡単であり、
非常に高速であることが証明されている。
【００５５】本乗算器は非常に低い電圧の供給が可能で
あり、しかも、ピーク・トゥ・ピーク振幅の入力信号が
６００ｍＶ以上の場合でも、高速動作と出力信号の低い
高調波歪とが示される。
【００５６】添付の請求項に定義された本発明の範囲内
で本明細書で上述された構造に対する変更および修正を
行うことができる。
【図面の簡単な説明】
【図１】 本発明による低供給電圧アナログ乗算器を概
略的に示す図である。
【図２】 本発明による１組のカスケード接続された低
供給電圧アナログ乗算器の更なる詳細図である。
【図３】 従来技術によるアナログ乗算器を概略的に示
す図である。
【符号の説明】
１ 低供給電圧アナログ乗算器、２ 第１のバイポー
ラ・トランジスタ、３第２のバイポーラ・トランジス
タ、４ ダイオード、５ 電流発生装置、６第１のバイ
ポーラ・トランジスタ、７ 第２のバイポーラ・トラン
ジスタ、８ダイオード、９ 電流発生装置、１０ 第１
の回路部分(セル)、１１ 第２の回路部分(セル)、１２
電流発生装置。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 598122898 Ｖｉａ Ｃ． Ｏｌｉｖｅｔｔｉ， ２, 20041 Ａｇｒａｔｅ Ｂｒｉａｎｚａ, Ｉｔａｌｙ (72)発明者 マルコ・カッツァニーガ イタリア国、21027 イスプラ、ヴィア・ パスキローロ ３ (72)発明者 アレッサンドロ・ヴェンカ イタリア国、15057 トルトナ、ヴィア・ マッツィーニ ２

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 一対の差動セルを有し、各セルが接続さ
    れたエミッタ同士が結合された一対のバイポーラ・トラ
    ンジスタから成り、各セルの第１のトランジスタがその
    ベース端子で入力信号を受けコレクタ端子がバイアス部
    材を介して第１の基準電圧に接続され、各セルの第２の
    トランジスタがダイオード構成を成し、各々対をなす第
    ２のトランジスタのベース端子に相当する共通ノードに
    おいて前記セルが相互に接続されていることを特徴とす
    る低供給電圧アナログ乗算器。
  2. 【請求項２】 前記第１の基準電圧と前記共通ノードと
    の間に接続された電流発生装置を含むことを特徴とする
    請求項１に記載の低供給電圧アナログ乗算器。
  3. 【請求項３】 前記共通ノードと接続された前記電流発
    生装置からの電流に等しい電流を配給するようにされた
    バイアス電流発生装置が、各結合されたエミッタと第２
    の基準電圧との間に接続されていることを特徴とする請
    求項２に記載の低供給電圧アナログ乗算器。
  4. 【請求項４】 各々対をなす前記第１のトランジスタの
    コレクタ端子が前記乗算器の差動出力を形成することを
    特徴とする請求項１に記載の低供給電圧アナログ乗算
    器。
  5. 【請求項５】 完全差動構成であることを特徴とする請
    求項１に記載の低供給電圧アナログ乗算器。
  6. 【請求項６】 前記各すべてのトランジスタがｎｐｎバ
    イポーラ・トランジスタであることを特徴とする請求項
    １に記載の低供給電圧アナログ乗算器。
  7. 【請求項７】 前記バイアス部材が前記第１の基準供給
    電圧に関して順方向にバイアスをかけられるダイオード
    からなることを特徴とする請求項１に記載の低供給電圧
    アナログ乗算器。
  8. 【請求項８】 同一構造を持つ乗算器とカスケード接続
    され、負荷ダイオードがカスケードの第１のセルとカス
    ケードの最後のセルとに設けられたことを特徴とする請
    求項１に記載の低供給電圧アナログ乗算器。
  9. 【請求項９】 前記第２のセルの前記第２のトランジス
    タの面積が前記第１のセルの第２のトランジスタの面積
    を超えることを特徴とする請求項１に記載の低供給電圧
    アナログ乗算器。
JP2001052695A 2000-02-29 2001-02-27 低供給電圧アナログ乗算器 Expired - Fee Related JP3548127B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT2000MI000391A IT1316688B1 (it) 2000-02-29 2000-02-29 Moltiplicatore analogico a bassa tensione di alimentazione
IT2000A000391 2000-02-29

Publications (2)

Publication Number Publication Date
JP2001291049A true JP2001291049A (ja) 2001-10-19
JP3548127B2 JP3548127B2 (ja) 2004-07-28

Family

ID=11444257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001052695A Expired - Fee Related JP3548127B2 (ja) 2000-02-29 2001-02-27 低供給電圧アナログ乗算器

Country Status (4)

Country Link
US (1) US7061300B2 (ja)
EP (1) EP1130768A3 (ja)
JP (1) JP3548127B2 (ja)
IT (1) IT1316688B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598973B2 (ja) * 2001-01-10 2004-12-08 ソニー株式会社 利得可変回路
US8179198B2 (en) * 2009-07-31 2012-05-15 Texas Instruments Incorporated Variable gain amplifier having automatic power consumption optimization

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE457922B (sv) * 1987-06-18 1989-02-06 Ericsson Telefon Ab L M Anordning vid aktivt filter samt anvaendning daerav
US4978924A (en) * 1989-04-25 1990-12-18 Magni Systems, Inc. Linear switch with high off-state isolation
EP0514929B1 (en) * 1991-05-23 1999-09-22 Nec Corporation Logarithmic intermediate-frequency amplifier
JP3037004B2 (ja) * 1992-12-08 2000-04-24 日本電気株式会社 マルチプライヤ
US5302868A (en) * 1993-08-02 1994-04-12 Motorola, Inc. Method and apparatus for providing a representation of an input voltage at a disabled voltage multiplier's output
JP2669397B2 (ja) * 1995-05-22 1997-10-27 日本電気株式会社 バイポーラ・マルチプライヤ
US5742199A (en) * 1995-06-21 1998-04-21 Sony Corporation Filter circuit and electronic apparatus
JPH09219630A (ja) * 1995-12-08 1997-08-19 Nec Corp 差動回路
JP3189710B2 (ja) * 1996-10-11 2001-07-16 日本電気株式会社 アナログ乗算器
US6028459A (en) * 1998-04-20 2000-02-22 National Semiconductor Corporation Track and hold circuit with clamp
US5994959A (en) * 1998-12-18 1999-11-30 Maxim Integrated Products, Inc. Linearized amplifier core
US6563365B2 (en) * 2000-01-11 2003-05-13 Tektronix, Inc. Low-noise four-quadrant multiplier method and apparatus
US6456142B1 (en) * 2000-11-28 2002-09-24 Analog Devices, Inc. Circuit having dual feedback multipliers

Also Published As

Publication number Publication date
JP3548127B2 (ja) 2004-07-28
EP1130768A2 (en) 2001-09-05
ITMI20000391A0 (it) 2000-02-29
US20010050586A1 (en) 2001-12-13
ITMI20000391A1 (it) 2001-08-29
US7061300B2 (en) 2006-06-13
EP1130768A3 (en) 2003-09-17
IT1316688B1 (it) 2003-04-24

Similar Documents

Publication Publication Date Title
JPH08242125A (ja) 増幅器回路
JPH03150908A (ja) 直流結合トランスインピーダンス型増幅器
JPH08250941A (ja) 低歪差動増幅回路
JPH1022748A (ja) 電圧電流変換回路
JP2610361B2 (ja) 半導体集積回路
JPH04227104A (ja) 増幅回路
JP3548127B2 (ja) 低供給電圧アナログ乗算器
JPH10190375A (ja) 演算増幅回路
JPS63214009A (ja) 複合トランジスタ
US6175226B1 (en) Differential amplifier with common-mode regulating circuit
JPS6252488B2 (ja)
JPS6315766B2 (ja)
JP3507530B2 (ja) 対数変換回路
JPH0328581Y2 (ja)
JPH1041750A (ja) 利得制御周波数変換回路
JPH07105662B2 (ja) 多機能差動増幅器
JPH03744Y2 (ja)
JPH0258911A (ja) 電力増幅回路
JPS6037809A (ja) 相補ｂ級シングルエンデイツドプツシユプル増幅回路
JPH11168329A (ja) ベース電流補償回路
JPH08125459A (ja) 増幅器及び演算増幅器
JPS62234406A (ja) 電力増幅回路
JPH0233207A (ja) バッファ回路
JPH0738546B2 (ja) 補償回路
JPH035091B2 (ja)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees