JPH08125459A - 増幅器及び演算増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 低電圧電源下においても、ダイナミックレン
ジが大きく周波数特性の劣化しない増幅器を構成する。 【構成】 差動対の一方のトランジスタＱ１のコレクタ
から取り出した信号電流を定電圧降下回路を介して電流
ミラー回路（５）へ入力する。電流ミラー回路（５）の
出力側トランジスタのコレクタにも定電流源を接続する
ことにより信号電流を負荷抵抗Ｒｏへ流す。出力トラン
ジスタＱ３のバイアスは、バイアス回路（３）によって
最も大きなダイナミックレンジが得られるような値に自
由に設定できる。Ｑ１のコレクタには殆ど信号電圧が発
生しないので、Ｑｇの浮遊容量によって周波数特性が劣
化することも無い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ダイナミックレンジが
大きく、かつ、周波数帯域の広い増幅器及び演算増幅器
に関する。

【０００２】

【従来の技術】周波数帯域が広く、ダイナミックレンジ
が大きい等の動作特性の優れたアナログＩＣ用の増幅器
回路として図７に示す回路が従来から使用されている。
この回路は、トランジスタＱ１、Ｑ２及びエミッタ抵抗
Ｒｉｎから構成される入力差動対と、Ｑ１，Ｑ２の各エ
ミッタ側及びＱ２のコレクタ側に接続された定電流源ト
ランジスタＱ４，Ｑ５及びＱ６と、負荷抵抗Ｒｏと、出
力トランジスタＱ３と、上記入力作動対へのバイアス回
路を構成する点線ブロック（１）と、上記各定電流源ト
ランジスタに一定電流Ｉを流すための定電流回路を構成
する点線ブロック（２）と、上記出力トランジスタＱ３
の動作電位を定めるバイアス回路を構成する点線ブロッ
ク（３）とから構成される。

【０００３】この回路の増幅動作について説明すると、
入力された信号電圧Ｖｉｎは、上記入力作動対におい
て、 ｉ＝Ｖｉｎ／Ｒｉｎ となるように信号電流ｉに変換され、Ｑ１には電流Ｉ＋
ｉが、Ｑ２には電流Ｉ−ｉが流れる。一方、定電流源ト
ランジスタＱ６には一定電流Ｉが流されているので、負
荷抵抗ＲｏにはＱ６に流れる電流ＩとＱ２に流れる電流
Ｉ−ｉとの差の信号電流ｉが流れる。これにより、 Ｖｏｕｔ＝Ｒｏ・ｉ＝Ｖｉｎ・（Ｒｏ／Ｒｉｎ） なる出力電圧Ｖｏｕｔが生じ、エミッタフォロワの出力
トランジスタＱ３を介して出力される。

【０００４】なお、点線ブロック（２）においては、Ｒ
７の抵抗値をＲ４及びＲ５の抵抗値と等しく設定して電
流ミラー回路を構成することにより、トランジスタＱ７
に設定された一定の通電電流Ｉと同じ大きさの電流Ｉを
Ｑ４，Ｑ５に流すようにしている。また、Ｒ８の抵抗値
をＲ７の抵抗値と等しくして電流ミラー作用によりＱ８
にも電流Ｉを流し、これにより、Ｑａに同じ大きさの電
流Ｉを流している。ここで、更に、Ｒａの抵抗値をＲ６
の抵抗値と等しくして電流ミラー作用によりＱ６にも電
流Ｉを流すようにしている。なお、Ｑ９及びＲ９、並び
にＱｃ及びＲｃは各電流ミラー回路におけるベース電流
を補償するためのものである。

【０００５】

【発明が解決しようとする課題】以上に説明した従来の
増幅器回路のダイナミックレンジについて考察すると、
出力電圧Ｖｏｕｔの上限は、電源電圧Ｖｃｃから定電流
源Ｑ６による最小の電圧降下（約１Ｖ）だけ下がったＶ
ｃｃ−１（Ｖ）程度となり、また、下限はＱ２のベース
電位（Ｖｃｃのほぼ１／２）となるから、出力電圧の最
大振幅Ｖｏｍａｘは、 Ｖｏｍａｘ＝（Ｖｃｃ−１）−Ｖｃｃ／２ ＝（Ｖｃｃ／２）−１（Ｖ） …（１） となる。従って、電源電圧を９Ｖとして動作させる場合
にはＶｏｍａｘの値として、３．５Ｖｐｐが得られる。

【０００６】ところで、近年では電子デバイスの小型
化、計量化及び低消費電力化に伴いアナログＩＣの低電
圧動作化が進められている。然るに、上記の従来回路
を、最近多く用いられるように５Ｖの電源電圧で動作さ
せた場合には、（１）式から、Ｖｏｍａｘが１．５Ｖｐ
ｐとなって十分なダイナミックレンジを確保することが
できない。即ち、電源電圧の低電圧化は、信号の波形歪
及びＳＮ特性の劣化を引き起こすこととなり、電源電圧
の低電圧化と十分なダイナミックレンジの確保とは両立
し難いという問題がある。また、周波数特性について言
えば、負荷抵抗Ｒｏと浮遊容量（主に定電流源用のＰＮ
ＰトランジスタＱ６のコレクタ容量）で構成されるＬＰ
Ｆと、更に差動入力時の入力差動対のＱ２のコレクタに
信号の電圧振幅が生じることによって発生するミラー効
果とによって高域のレベルが低下するという問題があ
る。

【０００７】

【課題を解決するための手段】請求項１にかかる増幅器
は、入力信号が入力される一対のトランジスタを備えた
入力差動対と、上記一対のトランジスタの各エミッタと
アースとの間に接続された一対の定電流源と、上記一対
のトランジスタのうちの一方のトランジスタのコレクタ
と電源との間に接続された第１の定電流源と、前記一方
のトランジスタのコレクタから取り出された電流が定電
圧降下回路を介して入力される電流ミラー回路と、該電
流ミラー回路の出力側トランジスタのコレクタと電源と
の間に接続された第２の定電流源と、一方の端子が該出
力側トランジスタのコレクタに接続されると共に、他方
の端子がバイアス電源に接続された負荷と、を備えてい
る。

【０００８】ここで、定電圧降下回路は、前記一方のト
ランジスタのコレクタにベースが接続された第１のトラ
ンジスタと、前記一方のトランジスタのコレクタにコレ
クタが接続された第２のトランジスタとを備え、かつ、
第１のトランジスタのエミッタを第２のトランジスタの
ベースに接続すると共に第２のトランジスタのエミッタ
を電流ミラー回路に接続した構成とするのが好適であ
る。また、電流ミラー回路のの電流増倍比を１より大き
く設定してもよい。

【０００９】請求項４にかかる増幅器は、入力信号が入
力される一対のトランジスタを備えた入力差動対と、上
記一対のトランジスタの各エミッタとアースとの間に接
続された一対の定電流源と、上記一対のトランジスタの
各コレクタと電源との間に接続された第２の一対の定電
流源と、ベースが互いに接続された入力側トランジスタ
と出力側トランジスタを備えた第１の電流ミラー回路
と、該入力側トランジスタのコレクタと前記一対のトラ
ンジスタのうちの一方のトランジスタのコレクタとの間
に接続された第１の定電圧降下回路と、上記出力側トラ
ンジスタのコレクタと前記一対のトランジスタのうちの
他方のトランジスタのコレクタとの間に接続された第２
の定電圧降下回路と、ベースが互いに接続された入力側
トランジスタと出力側トランジスタを備えた第２の電流
ミラー回路と、前記第１の電流ミラー回路の出力側トラ
ンジスタのコレクタと前記第２の電流ミラー回路の入力
側トランジスタのコレクタとを接続する導電路と、前記
第２の電流ミラー回路の入力側トランジスタ及び出力側
トランジスタの各コレクタと電源との間に接続された第
３の一対の定電流源と、一方の端子が前記第２の電流ミ
ラー回路の出力側トランジスタのコレクタに接続される
と共に、他方の端子がバイアス電源に接続された負荷
と、を備えている。

【００１０】請求項５にかかる増幅器は、入力信号が入
力される一対のトランジスタを備えた入力差動対と、上
記一対のトランジスタの各エミッタとアースとの間に接
続された一対の定電流源と、上記一対のトランジスタの
うちの一方のトランジスタのコレクタと電源との間に接
続された第１の抵抗と、該一方のトランジスタのコレク
タにコレクタが接続されると共に、エミッタが抵抗を介
してアースに接続された第１のトランジスタと、該第１
のトランジスタのコレクタにベースが接続されると共
に、エミッタが第１の定電流源を介してアースに接続さ
れた第２のトランジスタと、定電圧降下回路を介して該
第２のトランジスタのエミッタに接続された第２の定電
流源と、該第２の定電流源と該定電圧降下回路との接続
点、及び前記第１のトランジスタのベースの間に接続さ
れた第２の抵抗と、前記第１のトランジスタのベースと
アースとの間に接続された第３の定電流源と、該第１の
トランジスタに対してベースが互いに接続されると共
に、コレクタと電源との間に出力信号を取り出すための
負荷が接続された第３のトランジスタと、を備えてい
る。

【００１１】請求項６にかかる演算増幅器は、エミッタ
が互いに接続された一対のトランジスタからなる入力差
動対と、上記一対のトランジスタのエミッタとアースと
の間に接続された定電流源と、上記一対のトランジスタ
の各コレクタと電源との間に接続された一対の定電流源
と、ベースが互いに接続されている入力側トランジスタ
及び出力側トランジスタを備えた第１の電流ミラー回路
と、前記一対のトランジスタのうちの一方のトランジス
タのコレクタと該第１の電流ミラー回路の入力側トラン
ジスタのコレクタとの間に接続された第１の定電圧降下
回路と、前記一対のトランジスタのうちの他方のトラン
ジスタのコレクタと該第１の電流ミラー回路の出力側ト
ランジスタのコレクタとの間に接続された第２の定電圧
降下回路と、ベースが互いに接続されている入力側トラ
ンジスタ及び出力側トランジスタを備えた第２の電流ミ
ラー回路と、前記第１の電流ミラー回路の出力側トラン
ジスタのコレクタと前記第２の電流ミラー回路の入力側
トランジスタのコレクタとを接続する導電路と、前記第
２の電流ミラー回路の入力側トランジスタ及び出力側ト
ランジスタの各コレクタと電源との間に接続された第２
の一対の定電流源と、前記第２の電流ミラー回路の出力
側トランジスタのコレクタと電源との間に接続されたコ
ンデンサと、前記第２の電流ミラー回路の出力側トラン
ジスタのコレクタの信号を取り出すエミッタホロワトラ
ンジスタと、を備えている。

【００１２】

【作用】入力差動対の出力側トランジスタのコレクタ電
位が固定化される。電流ミラー回路による電流の折り返
しを利用して負荷へ信号電流が供給される。電流ミラー
回路における電流比を大きくする、或るいは入力差動対
の両コレクタ電流を使用することにより大きなゲインが
得られる。電圧降下用の素子によって出力トランジスタ
の動作バイアスが低く設定される。

【００１３】

【実施例】本発明による増幅器の１実施例を図１に示
す。この図において、図７で使用している回路素子と同
じ回路素子には同じ符号を付している。また、点線ブロ
ック（１）〜（３）は、それぞれ図７におけるものと同
じ回路を表し、これらの内部の回路構成の詳細は省略し
てある。この増幅器回路は、図示されるように、入力作
動対におけるトランジスタＱ１のコレクタ側に接続され
た定電流源トランジスタＱｇ及びダイオードラダー
（４）、電流ミラー回路（５）、定電流源トランジスタ
Ｑｈ等が設けられている点に特徴を有する。

【００１４】回路動作を説明すると、上記Ｑｇのエミッ
タサイズは、点線ブロック（２）におけるＱａのエミッ
タサイズの２倍に設定されており、また、Ｒｇの抵抗値
が点線ブロック（２）におけるＲａの１／２に設定され
ていることにより、Ｑｇは、２Ｉの電流が流れる定電流
源として動作する。一方、Ｑ１には、図７の場合と同様
にして、ベースへの入力信号に応じたＩ＋ｉの電流が流
れるので、ダイオードラダー（４）へは両電流の差Ｉ−
ｉが流れ込む。

【００１５】この電流は、電流ミラー回路（５）へ供給
されてトランジスタＱｍに電流Ｉ−ｉが流れる。これに
対し、Ｑｍのコレクタ側に設けられている定電流源トラ
ンジスタＱｈには、点線ブロック（２）におけるＱａと
の電流ミラー作用により電流Ｉが流されているので、こ
れらの電流の差電流ｉが負荷抵抗Ｒｏへ流れ込み、これ
により生じた出力電圧Ｖｏｕｔ（＝Ｒｏ・ｉ＝Ｒｏ・Ｖ
ｉｎ／Ｒｉｎ）がＱ３のエミッタ側から出力される。

【００１６】この増幅器回路においては、ダイオードＤ
１のアノード電圧は、Ｑｋのコレクタ電圧よりもダイオ
ード２個分の順方向電圧降下だけ上昇した値となってＱ
１のコレクタ・エミッタ間電圧を設定するが、必要に応
じて積み重ねるダイオードの段数を変えることにより、
Ｑ１のコレクタ・エミッタ間電圧を最適に設定できる。
更に、Ｒｋの値をＲｉｎの値よりも十分小さくすること
により、入力電圧ＶｉｎによるＱｋのコレクタ電圧の変
動を抑えてＤ１のアノード電圧を安定化し、Ｑ１のコレ
クタに信号電圧が発生するのを抑えることができるの
で、ミラー効果による周波数特性の劣化を回避できる。

【００１７】また、ダイナミックレンジに関しては、こ
の増幅器回路の負荷に現れる最大電圧振幅Ｖｏｍａｘ
は、動作電圧Ｖｃｃから点線ブロック（５）における電
流ミラー分及び定電流源トランジスタＱｈにおける電圧
降下分（どちらも約１Ｖ）を差し引いた値であるから、 Ｖｏｍａｘ＝Ｖｃｃ−２（Ｖ） となり、動作電圧が５Ｖの場合には約３Ｖの電圧振幅が
得られる。即ち、図６の従来回路の１・５Ｖに比べ、２
倍のダイナミックレンジが得られる。

【００１８】以上のように、この増幅器回路では、入力
電圧Ｖｉｎが差動対において電流ｉに変換されてから負
荷抵抗Ｒｏにおいて出力電圧Ｖｏｕｔに変換されるまで
電圧振幅を発生することがないので、この途中経路にお
いて浮遊容量によりＬＰＦの形成されることがなく、周
波数特性の劣化を抑えることができる。そして、最も大
きな電圧振幅を取り出すことができる負荷抵抗Ｒｏにお
いて出力電圧に変換されるので、回路のダイナミックレ
ンジを大きくとることができ、歪特性及びＳＮ特性の優
れた出力を得ることができる。

【００１９】なお、ダイオードラダー（４）を図２の
〔Ａ〕に示すようにトランジスタの組み合わせで構成し
てもよい。この構成では、Ｑ１のコレクタからの電流Ｉ
−ｉはＱｏのコレクタ電流として流れ込みエミッタ電流
として電流ミラー回路（５）へ流し込まれる。そして、
Ｑ１のコレクタ電位はＱｋのコレクタ電位より２Ｖｂｅ
（約１・４Ｖ）上昇した電圧に固定される。この構成の
場合には、図１のダイオードラダー（４）に比し、ダイ
オードにおける電流の３次歪の影響が現れないので、そ
れだけ歪特性が改善される。

【００２０】また、電流ミラー回路（５）において、そ
のトランジスタＱｍをｎ倍のエミッタサイズを有するト
ランジスタＱｐに置き換えると共に、そのエミッタ側の
抵抗Ｒｍを１／ｎの抵抗値を有する抵抗Ｒｐに置き換え
て図２の〔Ｂ〕に示される電流ミラー回路（７）のよう
に構成を変更し、電流ミラー回路においてｎ倍の電流増
倍を行うようにしてもよい。そして、この電流ミラー回
路（７）の出力側の定電流源トランジスタＱｒもｎ倍の
電流ｎＩが流れるように、エミッタサイズをＱａのｎ
倍、エミッタ側の抵抗値をＲａの１／ｎに設定してお
く。

【００２１】このように構成すれば負荷抵抗Ｒｏにｎ倍
の信号電流ｎｉを流すことが可能になり、図１の場合と
比べてゲインをｎ倍にすることができる。なお、図１の
場合と同じゲインを得るようにするならばＲｏの値を１
／ｎにすることができるので、Ｒｏと浮遊容量とで形成
されるＬＰＦのカットオフ周波数が高くなり、周波数特
性を改善することができる。以上に説明した回路構成例
は、いずれも入力差動対の一方のコレクタ電流のみを利
用するものであるが、これに代え、両方のコレクタ電流
を利用することにより電流効率を２倍にすることも可能
である。この場合の構成例を図３により説明する。

【００２２】この回路構成においては、入力差動対の各
コレクタ側から電流Ｉ＋ｉ及びＩ−ｉをダイオードラダ
ーへ引き込むと共に、前者の電流Ｉ＋ｉを電流ミラー回
路（５）の基準電流としてＱｋへ流し込んでＱｍのコレ
クタに電流Ｉ＋ｉを流す。そして、電流ミラー回路
（８）のＱｖのコレクタ側に電流２Ｉが流される定電流
源トランジスタＱｗを設けると共に、Ｑｍのコレクタと
Ｑｖのコレクタとを接続することにより、Ｑｖに電流２
Ｉ−２ｉを流す。この電流を電流ミラー作用により折り
返してＱｕに電流２Ｉ−２ｉを流し、かつ、Ｑｕのコレ
クタ側の定電流源トランジスタＱｘに電流２Ｉを流して
おくことにより、負荷抵抗Ｒｏに２倍の信号電流２ｉを
流す。

【００２３】この回路においては、Ｒｏの値を１／２に
して図１の場合と同じゲインを得ることができ、図２の
〔Ｂ〕と同様、周波数特性を改善することができる。以
上に説明したような回路構成を採ることにより、浮遊容
量による周波数特性の劣化を生ずることなく大きなダイ
ナミックレンジを実現できるが、実際には、電流源に比
較的大きな電流を流す場合、例えば、図１においてトラ
ンジスタＱｇに流れる電流を１ｍＡ程度に設定した場合
には浮遊容量の影響を無視できなくなり、周波数特性の
劣化を生ずる。即ち、ＰＮＰトランジスタによって構成
した電流源回路は大電流動作には不向きである。そこ
で、次に、入力差動対の出力側にこのようなＰＮＰトラ
ンジスタによる電流源を用いないようにした実施例につ
いて説明する。

【００２４】かかる実施例の回路構成を図４に示す。先
ず、この回路の直流的動作について説明すると、直流的
に平衡した状態では電流源２から供給される２Ｉｘの電
流のうちその半分の電流Ｉｘは抵抗Ｒｑを介して電流源
１へ流れるため、残りの半分の電流ＩｘがＱｑ及びＱｚ
を流れる。一方、電流源３には電流２Ｉｘが流されてい
るのでＱｂにも電流Ｉｘが流れる。即ち、平衡時のＱ
ｂ，Ｑｚ，Ｑｑの各エミッタ電流はいずれもＩｘであ
る。また、この平衡時における抵抗Ｒ１を流れる直流電
流をＩｏとすればＱｅに流れる直流電流はＩｏ−Ｉであ
る。

【００２５】ここで、Ｑｂのベースの直流電位をＶ３、
Ｑｑの直流電位をＶ４とすれば、 Ｖ４＝Ｒ２×（Ｉｏ−Ｉ）＋Ｖf(Qe) ＋Ｒｑ×Ｉｘ …（１） Ｖ３＝Ｖｃｃ−Ｒ１×Ｉｏ …（２） となる（但し、Ｖf はトランジスタのベース・エミッタ
間電圧であり、ボルツマン定数ｋ、電子の電荷量ｅ、絶
対温度Ｔ、接合飽和電流Ｉｓ、エミッタ電流Ｉｏを用い
てＶf ＝（ｋＴ／ｅ）ｌｎ（Ｉｓ／Ｉｏ）と表され
る）。

【００２６】また、Ｖ３とＶ４の間には、常に、 Ｖ３＝Ｖ４−Ｖf(Qq) −Ｖf(Qz) ＋Ｖf(Qb) …（３） が成立する。そして、（１）式及び（２）式を（３）式
へ代入することにより、 Ｖｃｃ−Ｒ１×Ｉｏ＝Ｒ２×（Ｉｏ−Ｉ）＋Ｒｑ×Ｉｘ ＋Ｖf(Qe) −Ｖf(Qq) −Ｖf(Qz) ＋Ｖf(Qb) …（４） を得るが、ここで、前述の通り平衡時にはＱｂ，Ｑｚ，
Ｑｑの各エミッタ電流は等しいので、Ｖf(Qq) ＝Ｖf(Q
z) ＝Ｖf(Qb) が成立し、更に、Ｖf(Qe) の値もほぼこ
れらの値と等しいと考えられるので、Ｑｅを流れる直流
電流Ｉｏ−Ｉは、（４）式より次のように求められる。

【００２７】 Ｉｏ−Ｉ＝（Ｖｃｃ−Ｒ１×Ｉ−Ｒｑ×Ｉｘ）／（Ｒ１＋Ｒ２） …（５） この（５）式の右辺の各項はいずれも定数項なので、こ
れらを適宜選定することによりＩｏ−Ｉを自由に調整で
きる。そして、この回路では、Ｑｅ及びＱ３のエミッタ
側の抵抗として同じ抵抗Ｒ２が接続されているのでＱｅ
及びＱ３は電流ミラー回路を構成している。これによ
り、出力Ｖｏｕｔの直流電圧はＶｃｃ−Ｒ３×（Ｉｏ−
Ｉ）と表され、直流電流Ｉｏ−Ｉを調整することによっ
てこの直流電圧の値を十分大きなダイナミックレンジが
得られるような値に設定することができる。また、この
回路における出力ＶｏｕｔはＮＰＮのコレクタアウト形
式となっているので、ＮＰＮトランジスタにより構成さ
れた通常の差動増幅器において直接コレクタアウトで取
り出す場合と同じ出力特性を得ることができる。

【００２８】なお、前述のＶf(Qe) の値は、厳密にはＶ
f(Qq) 等の値とは異なっているため、（５）式の直流電
流は、この誤差に基づいた温度変動を有するが、Ｑｅの
エミッタ電流Ｉｏ−ＩをＱｑ等のエミッタ電流Ｉｘと等
しく設定すれば上記（５）式を厳密に成立させることが
でき、温度特性が安定する。これを満足するための条件
は、（５）式の値をＩｘと置くことにより次式で表され
る。 Ｉｘ＝（Ｖｃｃ−Ｒ１×Ｉ）／（Ｒ１＋Ｒ２＋Ｒｑ） …（６）

【００２９】以上、平衡時の直流動作について説明した
が、起動時このような平衡状態に収束することは次のよ
うにして分かる。例えば、起動時、Ｖ４＞Ｖ３＋Ｖｆが
成立するような不平衡状態にあったとすれば（なお、平
衡状態においては（３）式から明らかなようにＶ４＝Ｖ
３＋Ｖｆが成立する）、Ｑｑ，ＱｚへはＩｘ以上の電流
が流れると共にＲｑにはＩｘ以下の電流が流れ、これに
よりＱｅのエミッタ電流は減少してＲ１の電流Ｉｏも減
少し、Ｑｂのベース電位Ｖ３が増大して平衡状態へ近づ
く。また、Ｖ４＜Ｖ３＋Ｖｆが成立するような不平衡状
態にあったとすれば、ＱｂへはＩｘ以上の電流が流れる
と共にＱｑ，ＱｚへはＩｘ以下の電流が流れ、これによ
り、ＲｑにはＩｘ以上の電流が流れてＱｅのエミッタ電
流が増大し、Ｒ１の電流Ｉｏも増大する。この結果、Ｑ
ｂのベース電位Ｖ３が減少して平衡状態へ近づく。

【００３０】次に、交流的動作について説明する。入力
信号Ｖｉｎにより入力差動対Ｑ１，Ｑ２で生じた信号電
流ｉ（＝Ｖｉｎ／Ｒｉｎ）に対し、出力電圧Ｖｏｕｔ
は、 Ｖｏｕｔ＝Ｖｃｃ−Ｒ３×（Ｉｏ−Ｉ＋ｉ） ＝Ｖｃｃ−Ｒ３×（Ｉｏ−Ｉ）−Ｖｉｎ×Ｒ３／Ｒｉｎ で与えられるので、出力信号はゲインがＲ３／Ｒｉｎの
位相反転した信号として得られる。

【００３１】なお、厳密に言えば、Ｖ３，Ｖ４には信号
電流ｉによる電圧変動分が発生するが、この回路におけ
る電圧降下用の抵抗Ｒｑの値を抵抗Ｒ１及びＲ２の値に
対して十分大きく設定することにより、上記の変動分は
無視しうる程度に小さなものとなる。

【００３２】以上に説明した図４では、動作説明を簡単
にするため電流源１に流す電流値を電流源２に流す電流
値の１／２に設定しているが、必ずしもこのような値に
限定する必要は無く、より一般的には電流源１〜３の各
電流値を図５に示すように設定することができる。各電
流源の電流値をこの図のように設定すれば、平衡状態に
おいてはＱｑ及びＱｚに流れる直流電流とＱｂに流れる
直流電流は同じ値Ｉｓとなる。この回路においてＩｏ−
Ｉは次式で与えられる。 Ｉｏ−Ｉ＝（Ｖｃｃ−Ｒ１×Ｉ−Ｒｑ×Ｉｔ）／（Ｒ１＋Ｒ２） …（７） ここで、前述のＶｆに関する誤差を無くすためには、こ
のＩｏ−Ｉの値をＩｓとすればよく、これを満足する条
件をＩｔの値で表現すれば次のようになる。 Ｉｔ＝〔Ｖｃｃ−Ｒ１×Ｉ−（Ｒ１＋Ｒ２）Ｉｓ〕／Ｒｑ …（８）

【００３３】また、図４においては前述のとおりＱｅと
Ｑ３のエミッタ側の抵抗を等しくすることによって電流
ミラー回路が構成されているが、必ずしもこのような電
流ミラー回路とする必要は無く、要するにＲｑによる電
圧降下分だけＱ３の直流動作レベルを降下させることに
よりＶｏｕｔのダイナミックレンジを大きく設定できる
ように構成すればよい。最後に、前述の図３の回路を応
用して演算増幅器を構成した場合の実施例について説明
する。

【００３４】かかる実施例の回路構成を図６に示す。こ
の図に示される回路は、図３の回路における入力抵抗Ｒ
ｉｎを「０」にすると共に負荷抵抗Ｒｏを無限大（無接
続）にすることにより演算増幅器としてのゲインを実現
したものであり、図１〜３に説明した増幅器と同様、低
電圧動作時でも動作周波数範囲が広く、出力ダイナミッ
クレンジが大きく、歪特性及びＳＮ特性が優れていると
いう特徴を有する。なお、出力トランジスタＱ３のベー
ス側に設けられているＣ１は、発信防止用容量である。

【００３５】

【発明の効果】入力差動対のコレクタ電位を固定化して
ミラー効果を抑えることにより周波数特性が改善され
る。電流ミラー回路による電流の折り返しを利用して負
荷へ信号電流を流し込むことにより負荷段において大き
な最大振幅電圧を得ることができるので、出力ダイナミ
ックレンジのアップ及びＳＮ特性の改善が得られる。電
圧振幅の発生個所を負荷段のみとすることにより、周波
数特性、歪特性、ＳＮ特性が改善される。ダイオードラ
ダーによる電圧降下をトランジスタのベース・エミッタ
間電圧降下で実現することによりダイオード電流の３次
歪が無くなり歪特性が改善される。電流ミラー回路にお
ける電流比を大きくする、或るいは入力差動対の両コレ
クタ電流を使用することにより負荷抵抗の値を小さくし
て周波数特性を向上することができる。低動作電圧での
周波数特性、歪特性、出力ダイナミックレンジ、ＳＮ特
性等の優れた演算増幅器を実現することができる。

【図面の簡単な説明】

【図１】本発明による増幅器の第１実施例を示す回路図
である。

【図２】同実施例における別の構成例を説明する図であ
る。

【図３】本発明による増幅器の第２実施例を示す回路図
である。

【図４】本発明による増幅器の第３実施例を示す回路図
である。

【図５】同第３実施例における他の構成例を示す図であ
る。

【図６】本発明による演算増幅器の実施例を示す回路図
である。

【図７】従来の増幅器の回路構成を示す図である。

【符号の説明】

（１），（３）…バイアス設定回路、 （２）…定
電流源用電流設定回路、（４）…ダイオードラダー、
（５），（７），（８）…電流ミラー回路、

Claims (6)

【特許請求の範囲】
1. 【請求項１】 （１）入力信号が入力される一対のトラ
   ンジスタを備えた入力差動対と、（２）上記一対のトラ
   ンジスタの各エミッタとアースとの間に接続された一対
   の定電流源と、（３）上記一対のトランジスタのうちの
   一方のトランジスタのコレクタと電源との間に接続され
   た第１の定電流源と、（４）前記一方のトランジスタの
   コレクタから取り出された電流が定電圧降下回路を介し
   て入力される電流ミラー回路と、（５）該電流ミラー回
   路の出力側トランジスタのコレクタと電源との間に接続
   された第２の定電流源と、（６）一方の端子が該出力側
   トランジスタのコレクタに接続されると共に、他方の端
   子がバイアス電源に接続された負荷と、を備えたことを
   特徴とする増幅器。
2. 【請求項２】 定電圧降下回路は、前記一方のトランジ
   スタのコレクタにベースが接続された第１のトランジス
   タと、前記一方のトランジスタのコレクタにコレクタが
   接続された第２のトランジスタとを備え、かつ、第１の
   トランジスタのエミッタを第２のトランジスタのベース
   に接続すると共に第２のトランジスタのエミッタを電流
   ミラー回路に接続したことを特徴とする請求項１記載の
   増幅器。
3. 【請求項３】 電流ミラー回路は、１より大きい電流増
   倍比を有するものであることを特徴とする請求項１又は
   ２記載の増幅器。
4. 【請求項４】 （１）入力信号が入力される一対のトラ
   ンジスタを備えた入力差動対と、（２）上記一対のトラ
   ンジスタの各エミッタとアースとの間に接続された一対
   の定電流源と、（３）上記一対のトランジスタの各コレ
   クタと電源との間に接続された第２の一対の定電流源
   と、（４）ベースが互いに接続された入力側トランジス
   タと出力側トランジスタを備えた第１の電流ミラー回路
   と、（５）該入力側トランジスタのコレクタと前記一対
   のトランジスタのうちの一方のトランジスタのコレクタ
   との間に接続された第１の定電圧降下回路と、（６）上
   記出力側トランジスタのコレクタと前記一対のトランジ
   スタのうちの他方のトランジスタのコレクタとの間に接
   続された第２の定電圧降下回路と、（７）ベースが互い
   に接続された入力側トランジスタと出力側トランジスタ
   を備えた第２の電流ミラー回路と、（８）前記第１の電
   流ミラー回路の出力側トランジスタのコレクタと前記第
   ２の電流ミラー回路の入力側トランジスタのコレクタと
   を接続する導電路と、（９）前記第２の電流ミラー回路
   の入力側トランジスタ及び出力側トランジスタの各コレ
   クタと電源との間に接続された第３の一対の定電流源
   と、（１０）一方の端子が前記第２の電流ミラー回路の
   出力側トランジスタのコレクタに接続されると共に、他
   方の端子がバイアス電源に接続された負荷と、を備えた
   ことを特徴とする増幅器。
5. 【請求項５】 （１）入力信号が入力される一対のトラ
   ンジスタを備えた入力差動対と、（２）上記一対のトラ
   ンジスタの各エミッタとアースとの間に接続された一対
   の定電流源と、（３）上記一対のトランジスタのうちの
   一方のトランジスタのコレクタと電源との間に接続され
   た第１の抵抗と、（４）該一方のトランジスタのコレク
   タにコレクタが接続されると共に、エミッタが抵抗を介
   してアースに接続された第１のトランジスタと、（５）
   該第１のトランジスタのコレクタにベースが接続される
   と共に、エミッタが第１の定電流源を介してアースに接
   続された第２のトランジスタと、（６）定電圧降下回路
   を介して該第２のトランジスタのエミッタに接続された
   第２の定電流源と、（７）該第２の定電流源と該定電圧
   降下回路との接続点、及び前記第１のトランジスタのベ
   ースの間に接続された第２の抵抗と、（８）前記第１の
   トランジスタのベースとアースとの間に接続された第３
   の定電流源と、（９）該第１のトランジスタに対してベ
   ースが互いに接続されると共に、コレクタと電源との間
   に出力信号を取り出すための負荷が接続された第３のト
   ランジスタと、を備えたことを特徴とする増幅器。
6. 【請求項６】 （１）エミッタが互いに接続された一対
   のトランジスタからなる入力差動対と、（２）上記一対
   のトランジスタのエミッタとアースとの間に接続された
   定電流源と、（３）上記一対のトランジスタの各コレク
   タと電源との間に接続された一対の定電流源と、（４）
   ベースが互いに接続されている入力側トランジスタ及び
   出力側トランジスタを備えた第１の電流ミラー回路と、
   （５）前記一対のトランジスタのうちの一方のトランジ
   スタのコレクタと該第１の電流ミラー回路の入力側トラ
   ンジスタのコレクタとの間に接続された第１の定電圧降
   下回路と、（６）前記一対のトランジスタのうちの他方
   のトランジスタのコレクタと該第１の電流ミラー回路の
   出力側トランジスタのコレクタとの間に接続された第２
   の定電圧降下回路と、（７）ベースが互いに接続されて
   いる入力側トランジスタ及び出力側トランジスタを備え
   た第２の電流ミラー回路と、（８）前記第１の電流ミラ
   ー回路の出力側トランジスタのコレクタと前記第２の電
   流ミラー回路の入力側トランジスタのコレクタとを接続
   する導電路と、（９）前記第２の電流ミラー回路の入力
   側トランジスタ及び出力側トランジスタの各コレクタと
   電源との間に接続された第２の一対の定電流源と、（１
   ０）前記第２の電流ミラー回路の出力側トランジスタの
   コレクタと電源との間に接続されたコンデンサと、（１
   １）前記第２の電流ミラー回路の出力側トランジスタの
   コレクタの信号を取り出すエミッタホロワトランジスタ
   と、を備えたことを特徴とする演算増幅器。