JP2001253116A - 自己走査型発光素子アレイを用いた光書込みヘッド - Google Patents
自己走査型発光素子アレイを用いた光書込みヘッドInfo
- Publication number
- JP2001253116A JP2001253116A JP2000152913A JP2000152913A JP2001253116A JP 2001253116 A JP2001253116 A JP 2001253116A JP 2000152913 A JP2000152913 A JP 2000152913A JP 2000152913 A JP2000152913 A JP 2000152913A JP 2001253116 A JP2001253116 A JP 2001253116A
- Authority
- JP
- Japan
- Prior art keywords
- current
- line
- transfer element
- chip
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/44—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using single radiation source per colour, e.g. lighting beams or shutter arrangements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/455—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using laser arrays, the laser array being smaller than the medium to be recorded
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/032—Details of scanning heads ; Means for illuminating the original for picture information reproduction
- H04N1/036—Details of scanning heads ; Means for illuminating the original for picture information reproduction for optical reproduction
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
- B41J2002/453—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays self-scanning
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【課題】 自己走査型発光素子アレイを用いて、取り出
し信号線の数を減らした書込みヘッドを提供する。 【解決手段】 各ＳＬＥＤチップのφ１用ボンディング
パッドは、外付けされた電流制限用の抵抗器Ｒ１を介し
てバスライン１６に接続され、φ２用ボンディングパッ
ドは、外付けされた電流制限用の抵抗器Ｒ２を介してバ
スライン１４に接続されている。また、ΦS 用ボンディ
ングパッドは、外付けされた電流制限用の抵抗器ＲS を
介してバスライン１８に接続され、ＶGA用ボンディング
パッドは、バスライン１２に接続されている。さらに、
各ＳＬＥＤチップのφI 用ボンディングパッドは、外付
けされた電流制限用の抵抗器ＲI を介してコネクタ１０
の対応する端子ΦI １〜ΦI ５６に接続されている。
し信号線の数を減らした書込みヘッドを提供する。 【解決手段】 各ＳＬＥＤチップのφ１用ボンディング
パッドは、外付けされた電流制限用の抵抗器Ｒ１を介し
てバスライン１６に接続され、φ２用ボンディングパッ
ドは、外付けされた電流制限用の抵抗器Ｒ２を介してバ
スライン１４に接続されている。また、ΦS 用ボンディ
ングパッドは、外付けされた電流制限用の抵抗器ＲS を
介してバスライン１８に接続され、ＶGA用ボンディング
パッドは、バスライン１２に接続されている。さらに、
各ＳＬＥＤチップのφI 用ボンディングパッドは、外付
けされた電流制限用の抵抗器ＲI を介してコネクタ１０
の対応する端子ΦI １〜ΦI ５６に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子アレイを
用いた光書込みヘッド、特に、自己走査型発光素子アレ
イを用いた光書込みヘッドに関する。
用いた光書込みヘッド、特に、自己走査型発光素子アレ
イを用いた光書込みヘッドに関する。
【０００２】
【従来の技術】光プリンタヘッドすなわち光書込みヘッ
ドは、発光素子が一列に配列されて構成される発光素子
アレイを備えている。発光素子として、例えば発光ダイ
オード（ＬＥＤ）を用いて光プリンタヘッドを構成する
場合、６００ｄｐｉのＡ３ヘッドでは、約７２００個の
ＬＥＤを一列に配列する。このＬＥＤ一つ一つから、電
極を引き出し、駆動ＩＣの電極と電気的に接続する。接
続には、通常、ワイヤボンディングが使われる。通常、
ｎ個のＬＥＤを駆動するＩＣは、ｎ個のシリアルデータ
（時間的に一列に並んだデータ列）を、ｎ個のパラレル
データ（ｎ本のデータ線にデータが分配される）にシリ
アル−パラレル変換し、そのパラレルデータに基づいて
ｎ個のＬＥＤの点滅をコントロールする。
ドは、発光素子が一列に配列されて構成される発光素子
アレイを備えている。発光素子として、例えば発光ダイ
オード（ＬＥＤ）を用いて光プリンタヘッドを構成する
場合、６００ｄｐｉのＡ３ヘッドでは、約７２００個の
ＬＥＤを一列に配列する。このＬＥＤ一つ一つから、電
極を引き出し、駆動ＩＣの電極と電気的に接続する。接
続には、通常、ワイヤボンディングが使われる。通常、
ｎ個のＬＥＤを駆動するＩＣは、ｎ個のシリアルデータ
（時間的に一列に並んだデータ列）を、ｎ個のパラレル
データ（ｎ本のデータ線にデータが分配される）にシリ
アル−パラレル変換し、そのパラレルデータに基づいて
ｎ個のＬＥＤの点滅をコントロールする。
【０００３】したがって、光書込みヘッドから取り出さ
れる信号線の数は、電源やタイミング関係のパルスを除
くと、駆動ＩＣの数となる。ただし、これでは信号線の
数が多すぎるという場合には、ｍ個の駆動ＩＣにデータ
を分配（シリアル−パラレル変換）する駆動ＩＣを置く
ことによって、取り出す信号線の数を１／ｍに減らすこ
とができる。
れる信号線の数は、電源やタイミング関係のパルスを除
くと、駆動ＩＣの数となる。ただし、これでは信号線の
数が多すぎるという場合には、ｍ個の駆動ＩＣにデータ
を分配（シリアル−パラレル変換）する駆動ＩＣを置く
ことによって、取り出す信号線の数を１／ｍに減らすこ
とができる。
【０００４】
【発明が解決しようとする課題】ＬＥＤアレイを用いた
従来の光書込みヘッドは、ＬＥＤの個数だけ配線がある
ため、駆動ＩＣを近くにおいて、シリアル−パラレル変
換によって、取り出す信号線の数を減らさないと、外部
とのインターフェースがとれない構造となっていた。こ
のため、駆動ＩＣがＬＥＤアレイと同じ基板上に配置さ
れることとなり、ヘッドの幅（副走査方向の幅）が広く
なるという問題点があった。また、専用の駆動ＩＣをヘ
ッド内に内蔵しなければならず、コストがかかるという
問題点がある。
従来の光書込みヘッドは、ＬＥＤの個数だけ配線がある
ため、駆動ＩＣを近くにおいて、シリアル−パラレル変
換によって、取り出す信号線の数を減らさないと、外部
とのインターフェースがとれない構造となっていた。こ
のため、駆動ＩＣがＬＥＤアレイと同じ基板上に配置さ
れることとなり、ヘッドの幅（副走査方向の幅）が広く
なるという問題点があった。また、専用の駆動ＩＣをヘ
ッド内に内蔵しなければならず、コストがかかるという
問題点がある。
【０００５】一方、本発明者らは発光素子アレイの構成
要素としてｐｎｐｎ構造を持つ発光サイリスタに注目
し、発光点の自己走査が実現できることを既に特許出願
（特開平１−２３８９６２号公報、特開平２−１４５８
４号公報、特開平２−９２６５０号公報、特開平２−９
２６５１号公報）し、光プリンタ用光源として実装上簡
便となること、発光素子ピッチを細かくできること、コ
ンパクトな発光素子アレイを作製できること等を示し
た。
要素としてｐｎｐｎ構造を持つ発光サイリスタに注目
し、発光点の自己走査が実現できることを既に特許出願
（特開平１−２３８９６２号公報、特開平２−１４５８
４号公報、特開平２−９２６５０号公報、特開平２−９
２６５１号公報）し、光プリンタ用光源として実装上簡
便となること、発光素子ピッチを細かくできること、コ
ンパクトな発光素子アレイを作製できること等を示し
た。
【０００６】さらに本発明者らは、ｐｎｐｎ構造を持つ
発光サイリスタよりなる転送素子アレイをシフトレジス
タとして、発光素子アレイと分離した構造の自己走査型
発光素子アレイを提案している（特開平２−２６３６６
８号公報）。
発光サイリスタよりなる転送素子アレイをシフトレジス
タとして、発光素子アレイと分離した構造の自己走査型
発光素子アレイを提案している（特開平２−２６３６６
８号公報）。
【０００７】本発明の目的は、自己走査型発光素子アレ
イを用いることによって、上述した従来技術の問題点を
解決した書込みヘッドを提供することにある。
イを用いることによって、上述した従来技術の問題点を
解決した書込みヘッドを提供することにある。
【０００８】
【課題を解決するための手段】シフトレジスタを有する
自己走査型発光素子アレイは、「発光機能」＋「シリア
ル−パラレル変換機能」の両方を持っているため、駆動
ＩＣなしで光書込みヘッドを構成できる。また、抵抗器
を近くに設けておけば信号線は１ｍ程度までならば引き
回せる。このため、電気部品としては自己走査型発光素
子アレイチップと抵抗器だけの光書込みヘッドを構成で
きる。
自己走査型発光素子アレイは、「発光機能」＋「シリア
ル−パラレル変換機能」の両方を持っているため、駆動
ＩＣなしで光書込みヘッドを構成できる。また、抵抗器
を近くに設けておけば信号線は１ｍ程度までならば引き
回せる。このため、電気部品としては自己走査型発光素
子アレイチップと抵抗器だけの光書込みヘッドを構成で
きる。
【０００９】本発明の光書込みヘッドに用いられる１点
点灯型の自己走査型発光素子アレイチップは、次のよう
な基本構造を有している。
点灯型の自己走査型発光素子アレイチップは、次のよう
な基本構造を有している。
【００１０】すなわち、１点点灯型の自己走査型発光素
子アレイチップは、しきい電圧もしくはしきい電流が外
部から電気的に制御可能な３端子転送素子多数個を、一
次元的に配列し、隣接する転送素子のしきい電圧もしく
はしきい電流を制御する制御電極を、電圧もしくは電流
の一方向性をもつ電気的手段にて互いに接続し、電源電
圧ラインを、前記転送素子の各制御電極に、各負荷抵抗
器を介して接続し、前記一次元的に配列された各転送素
子の残りの２端子のうちの一方に、外部からｎ相（ｎは
２以上の整数）のクロックパルスラインを、それぞれｎ
素子毎に順繰りに接続し、ある相のクロックパルスによ
り、ある転送素子がオンしているとき、その転送素子近
傍の転送素子のしきい電圧もしくはしきい電流を、前記
電気的手段を介して変化させ、他の相のクロックパルス
により、前記ある転送素子に隣接する転送素子をオンさ
せ、発光のためのしきい電圧もしくはしきい電流が外部
から電気的に制御可能な３端子発光素子多数個を、一次
元的に配列し、前記転送素子の各制御電極を、前記発光
素子の対応する制御電極に接続し、前記各発光素子の残
りの２端子の一方に、発光のための電流を印加するライ
ンを接続した自己走査型発光素子アレイチップである。
子アレイチップは、しきい電圧もしくはしきい電流が外
部から電気的に制御可能な３端子転送素子多数個を、一
次元的に配列し、隣接する転送素子のしきい電圧もしく
はしきい電流を制御する制御電極を、電圧もしくは電流
の一方向性をもつ電気的手段にて互いに接続し、電源電
圧ラインを、前記転送素子の各制御電極に、各負荷抵抗
器を介して接続し、前記一次元的に配列された各転送素
子の残りの２端子のうちの一方に、外部からｎ相（ｎは
２以上の整数）のクロックパルスラインを、それぞれｎ
素子毎に順繰りに接続し、ある相のクロックパルスによ
り、ある転送素子がオンしているとき、その転送素子近
傍の転送素子のしきい電圧もしくはしきい電流を、前記
電気的手段を介して変化させ、他の相のクロックパルス
により、前記ある転送素子に隣接する転送素子をオンさ
せ、発光のためのしきい電圧もしくはしきい電流が外部
から電気的に制御可能な３端子発光素子多数個を、一次
元的に配列し、前記転送素子の各制御電極を、前記発光
素子の対応する制御電極に接続し、前記各発光素子の残
りの２端子の一方に、発光のための電流を印加するライ
ンを接続した自己走査型発光素子アレイチップである。
【００１１】本発明の光書込みヘッドの第１の態様によ
れば、上記のような構成の１点点灯型の自己走査型発光
素子アレイチップを複数個一次元的に配列し、各チップ
には、共通のスタートパルスラインを接続し、各チップ
には、共通の２相のクロックパルスラインを接続し、各
チップには、別個の電流印加ラインをそれぞれ接続して
いる。
れば、上記のような構成の１点点灯型の自己走査型発光
素子アレイチップを複数個一次元的に配列し、各チップ
には、共通のスタートパルスラインを接続し、各チップ
には、共通の２相のクロックパルスラインを接続し、各
チップには、別個の電流印加ラインをそれぞれ接続して
いる。
【００１２】また、本発明の光書込みヘッドの第２の態
様によれば、第１の態様において、スタートパルスライ
ン，ｎ相のクロックパルスライン，電流印加ラインに挿
入される抵抗器を、チップ内に内蔵させている。
様によれば、第１の態様において、スタートパルスライ
ン，ｎ相のクロックパルスライン，電流印加ラインに挿
入される抵抗器を、チップ内に内蔵させている。
【００１３】また、本発明の光書込みヘッドの第３の態
様によれば、第１の態様において、ｎ相のクロックパル
スラインに挿入される抵抗器を、チップ内に内蔵させて
いる。
様によれば、第１の態様において、ｎ相のクロックパル
スラインに挿入される抵抗器を、チップ内に内蔵させて
いる。
【００１４】また、本発明の光書込みヘッドの第４の態
様によれば、第３の態様において、ｎ相のクロックパル
スラインにバッファＩＣを挿入している。
様によれば、第３の態様において、ｎ相のクロックパル
スラインにバッファＩＣを挿入している。
【００１５】また、本発明の光書込みヘッドの第５の態
様によれば、２点点灯型の自己走査型発光素子チップを
用いる。この態様では、各チップには、共通のスタート
パルスラインを接続し、各チップには、共通のｎ相のク
ロックパルスラインを接続し、各チップには、別個の２
本の電流印加ラインをそれぞれ接続し、各チップでは、
前記２本の電流印加ラインを、発光素子に１つおきに接
続している。
様によれば、２点点灯型の自己走査型発光素子チップを
用いる。この態様では、各チップには、共通のスタート
パルスラインを接続し、各チップには、共通のｎ相のク
ロックパルスラインを接続し、各チップには、別個の２
本の電流印加ラインをそれぞれ接続し、各チップでは、
前記２本の電流印加ラインを、発光素子に１つおきに接
続している。
【００１６】また、本発明の第６の態様によれば、複数
点灯型の自己走査型発光素子アレイチップを用いる。
点灯型の自己走査型発光素子アレイチップを用いる。
【００１７】この複数点灯型の自己走査型発光素子アレ
イチップは、しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子転送素子多数個を、一次元的
に配列し、隣接する転送素子のしきい電圧もしくはしき
い電流を制御する制御電極を、電圧もしくは電流の一方
向性をもつ電気的手段にて互いに接続し、電源電圧ライ
ンを、前記転送素子の各制御電極に、各負荷抵抗器を介
して接続し、前記一次元的に配列された各転送素子の残
りの２端子のうちの一方に、外部からｎ相（ｎは２以上
の整数）のクロックパルスラインを、電流制限用抵抗器
を介してそれぞれｎ素子毎に順繰り接続し、ある相のク
ロックパルスにより、ある転送素子がオンしていると
き、その転送素子近傍の転送素子のしきい電圧もしくは
しきい電流を、前記電気的手段を介して変化させ、他の
相のクロックパルスにより、前記ある転送素子に隣接す
る転送素子をオンさせ、発光のためのしきい電圧もしく
はしきい電流が外部から電気的に制御可能な３端子発光
素子多数個を、一次元的に配列し、前記転送素子の各制
御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための
電流を印加するラインを電流制限用抵抗器を介して接続
した自己走査型発光素子アレイチップである。
イチップは、しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子転送素子多数個を、一次元的
に配列し、隣接する転送素子のしきい電圧もしくはしき
い電流を制御する制御電極を、電圧もしくは電流の一方
向性をもつ電気的手段にて互いに接続し、電源電圧ライ
ンを、前記転送素子の各制御電極に、各負荷抵抗器を介
して接続し、前記一次元的に配列された各転送素子の残
りの２端子のうちの一方に、外部からｎ相（ｎは２以上
の整数）のクロックパルスラインを、電流制限用抵抗器
を介してそれぞれｎ素子毎に順繰り接続し、ある相のク
ロックパルスにより、ある転送素子がオンしていると
き、その転送素子近傍の転送素子のしきい電圧もしくは
しきい電流を、前記電気的手段を介して変化させ、他の
相のクロックパルスにより、前記ある転送素子に隣接す
る転送素子をオンさせ、発光のためのしきい電圧もしく
はしきい電流が外部から電気的に制御可能な３端子発光
素子多数個を、一次元的に配列し、前記転送素子の各制
御電極を、前記発光素子の対応する制御電極に接続し、
前記各発光素子の残りの２端子の一方に、発光のための
電流を印加するラインを電流制限用抵抗器を介して接続
した自己走査型発光素子アレイチップである。
【００１８】この自己走査型発光素子アレイを一次元的
に配列した光書込みヘッドでは、各チップには、別個の
スタートパルスラインをそれぞれ接続し、各チップに
は、共通の２相のクロックパルスラインを接続し、各チ
ップには、共通の電流印加ラインを接続している。
に配列した光書込みヘッドでは、各チップには、別個の
スタートパルスラインをそれぞれ接続し、各チップに
は、共通の２相のクロックパルスラインを接続し、各チ
ップには、共通の電流印加ラインを接続している。
【００１９】また、本発明の第７の形態は、１点点灯型
の自己走査型発光素子アレイチップを用いた光書込みヘ
ッドにおいて、各チップには、ｍ本（ｍは２以上の整
数）のスタートパルスラインを順繰りに接続し、各チッ
プには、共通のｎ相のクロックパルスラインを接続し、
隣接するｍ個のチップ毎に、別個の電流印加ラインをそ
れぞれ接続し、前記スタートパルスライン，クロックパ
ルスライン，電流印加ラインに挿入される抵抗器を、チ
ップ内に内蔵している。
の自己走査型発光素子アレイチップを用いた光書込みヘ
ッドにおいて、各チップには、ｍ本（ｍは２以上の整
数）のスタートパルスラインを順繰りに接続し、各チッ
プには、共通のｎ相のクロックパルスラインを接続し、
隣接するｍ個のチップ毎に、別個の電流印加ラインをそ
れぞれ接続し、前記スタートパルスライン，クロックパ
ルスライン，電流印加ラインに挿入される抵抗器を、チ
ップ内に内蔵している。
【００２０】また、本発明の第８の形態では、１点点灯
型の自己走査型発光素子アレイチップを用いた光書込み
ヘッドにおいて、ｍ個（ｍは２以上の整数）のチップを
１組として、これらチップのエンド端子を次段のチップ
のスタート端子と接続し、各チップには、共通のスター
トパルスラインを接続し、各チップには、共通のｎ相の
クロックパルスラインを接続し、前記ｍ個のチップ毎
に、別個の電流印加ラインをそれぞれ接続している。
型の自己走査型発光素子アレイチップを用いた光書込み
ヘッドにおいて、ｍ個（ｍは２以上の整数）のチップを
１組として、これらチップのエンド端子を次段のチップ
のスタート端子と接続し、各チップには、共通のスター
トパルスラインを接続し、各チップには、共通のｎ相の
クロックパルスラインを接続し、前記ｍ個のチップ毎
に、別個の電流印加ラインをそれぞれ接続している。
【００２１】また、本発明の第９の態様では、多点点灯
型の自己走査型発光素子アレイチップを用いた光書込み
ヘッドにおいて、隣接するｍ個毎（ｍは２以上の整数）
のチップには、別個のスタートパルスラインを接続し、
前記隣接するｍ個のチップには、ある相のｍ本のクロッ
クパルスラインを順繰りに接続し、各チップには、共通
の他の相のクロックパルスラインを接続し、各チップに
は、共通の電流印加ラインをそれぞれ接続している。
型の自己走査型発光素子アレイチップを用いた光書込み
ヘッドにおいて、隣接するｍ個毎（ｍは２以上の整数）
のチップには、別個のスタートパルスラインを接続し、
前記隣接するｍ個のチップには、ある相のｍ本のクロッ
クパルスラインを順繰りに接続し、各チップには、共通
の他の相のクロックパルスラインを接続し、各チップに
は、共通の電流印加ラインをそれぞれ接続している。
【００２２】
【発明の実施の形態】まず、本発明の光書込みヘッドが
用いる自己走査型発光素子アレイについて簡単に説明し
ておく。自己走査型発光素子アレイは、３端子発光サイ
リスタを用いる。図１に、３端子発光サイリスタの基本
構造を示す。一例として、ｐ形ＧａＡｓ基板上にｐｎｐ
ｎ構造を形成したものである。この３端子発光サイリス
タのゲートは、オン電圧を制御する働きを持ち、カソー
ドに加えられるオン電圧は、ゲート電圧にｐｎ接合の拡
散電位およびオンに必要な電流による電圧降下を加えた
電圧となる。またオンした後、ゲート電圧はアノード電
圧とほぼ一致するようになる。したがって、アノードが
接地されていれば、ゲート電圧は零ボルトとなる。
用いる自己走査型発光素子アレイについて簡単に説明し
ておく。自己走査型発光素子アレイは、３端子発光サイ
リスタを用いる。図１に、３端子発光サイリスタの基本
構造を示す。一例として、ｐ形ＧａＡｓ基板上にｐｎｐ
ｎ構造を形成したものである。この３端子発光サイリス
タのゲートは、オン電圧を制御する働きを持ち、カソー
ドに加えられるオン電圧は、ゲート電圧にｐｎ接合の拡
散電位およびオンに必要な電流による電圧降下を加えた
電圧となる。またオンした後、ゲート電圧はアノード電
圧とほぼ一致するようになる。したがって、アノードが
接地されていれば、ゲート電圧は零ボルトとなる。
【００２３】このような３端子発光サイリスタを用い
た、前記特開平２−２６３６６８号公報に開示の自己走
査型発光素子アレイの等価回路を図２に示す。この自己
走査型発光素子アレイは、シフトレジスタを構成する転
送素子アレイＴ（−１）〜Ｔ（２）、書込み用発光素子
アレイＬ（−１）〜Ｌ（２）からなる。隣接する転送素
子のゲート電極間は、ダイオードを用いて接続してい
る。
た、前記特開平２−２６３６６８号公報に開示の自己走
査型発光素子アレイの等価回路を図２に示す。この自己
走査型発光素子アレイは、シフトレジスタを構成する転
送素子アレイＴ（−１）〜Ｔ（２）、書込み用発光素子
アレイＬ（−１）〜Ｌ（２）からなる。隣接する転送素
子のゲート電極間は、ダイオードを用いて接続してい
る。
【００２４】転送素子の各アノード電極は交互にクロッ
クラインΦ１，Φ２に接続されている。転送素子のゲー
ト電極Ｇ-1〜Ｇ2 は、書込み用発光素子のゲートにも接
続される。書込み用発光素子のカソード電極には、書込
み信号φI が加えられている。第１列目の転送素子のゲ
ート電極には、スタートパルスφS が印加される。
クラインΦ１，Φ２に接続されている。転送素子のゲー
ト電極Ｇ-1〜Ｇ2 は、書込み用発光素子のゲートにも接
続される。書込み用発光素子のカソード電極には、書込
み信号φI が加えられている。第１列目の転送素子のゲ
ート電極には、スタートパルスφS が印加される。
【００２５】いま、転送素子Ｔ（０）がオン状態にある
とすると、ゲート電極Ｇ0 の電圧は、電源電圧ＶGA（こ
こでは−５ボルトとする）より上昇し、ほぼ零ボルトと
なる。したがって、書込み信号φI の電圧が、ｐｎ接合
の拡散電位（約１ボルト）以下であれば、発光素子Ｌ
（０）を発光状態とすることができる。
とすると、ゲート電極Ｇ0 の電圧は、電源電圧ＶGA（こ
こでは−５ボルトとする）より上昇し、ほぼ零ボルトと
なる。したがって、書込み信号φI の電圧が、ｐｎ接合
の拡散電位（約１ボルト）以下であれば、発光素子Ｌ
（０）を発光状態とすることができる。
【００２６】これに対し、ゲート電極Ｇ-1は約−５ボル
トであり、ゲート電極Ｇ1 は約−１ボルトとなる。した
がって、発光素子Ｌ（−１）の書込み電圧は約−６ボル
ト、発光素子Ｌ（１）の書込み電圧は約−２ボルトとな
る。これから、発光素子Ｌ（０）のみに書き込める書込
み信号φI の電圧は、−１〜−２ボルトの範囲となる。
発光素子Ｌ（０）がオン、すなわち発光状態に入ると、
書込み信号φI ラインの電圧は約−１ボルトに固定され
てしまうので、他の発光素子が選択されてしまう、とい
うエラーは防ぐことができる。
トであり、ゲート電極Ｇ1 は約−１ボルトとなる。した
がって、発光素子Ｌ（−１）の書込み電圧は約−６ボル
ト、発光素子Ｌ（１）の書込み電圧は約−２ボルトとな
る。これから、発光素子Ｌ（０）のみに書き込める書込
み信号φI の電圧は、−１〜−２ボルトの範囲となる。
発光素子Ｌ（０）がオン、すなわち発光状態に入ると、
書込み信号φI ラインの電圧は約−１ボルトに固定され
てしまうので、他の発光素子が選択されてしまう、とい
うエラーは防ぐことができる。
【００２７】発光強度は書込み信号φI に流す電流量で
決められ、任意の強度にて画像書込みが可能となる。ま
た、発光状態を次の発光素子に転送するためには、書込
み信号φI ラインの電圧を一度零ボルトまでおとし、発
光している発光素子をいったんオフにしておく必要があ
る。
決められ、任意の強度にて画像書込みが可能となる。ま
た、発光状態を次の発光素子に転送するためには、書込
み信号φI ラインの電圧を一度零ボルトまでおとし、発
光している発光素子をいったんオフにしておく必要があ
る。
【００２８】このような自己走査型発光素子アレイを光
プリンタ等に応用する場合、ある一定数のスイッチ素子
および発光素子を集積した１つの半導体チップの形とし
て発光素子アレイチップを構成し、この発光素子アレイ
チップを例えば一列に配列し、所定のサイズの線状光源
を形成する。
プリンタ等に応用する場合、ある一定数のスイッチ素子
および発光素子を集積した１つの半導体チップの形とし
て発光素子アレイチップを構成し、この発光素子アレイ
チップを例えば一列に配列し、所定のサイズの線状光源
を形成する。
【００２９】以下、このような線状光源を用いた光書込
みヘッドの実施例を図面に基づいて詳細に説明する。
みヘッドの実施例を図面に基づいて詳細に説明する。
【００３０】
【実施例１】図３に示すように、６００ｄｐｉ／１２８
発光点／１点点灯型（同時に１個の発光素子が点灯）の
自己走査型発光素子アレイ（ＳＬＥＤと略記する）チッ
プを５６個並べて、Ａ３用光書込みヘッドを構成した。
この実施例に用いられる１点点灯型のＳＬＥＤチップを
図４に示す。
発光点／１点点灯型（同時に１個の発光素子が点灯）の
自己走査型発光素子アレイ（ＳＬＥＤと略記する）チッ
プを５６個並べて、Ａ３用光書込みヘッドを構成した。
この実施例に用いられる１点点灯型のＳＬＥＤチップを
図４に示す。
【００３１】図４（Ｂ）において、この自己走査型発光
素子アレイは、１２８個の転送素子（発光サイリスタ）
Ｔ１〜Ｔ１２８、１２８個の書込み用発光素子（発光サ
イリスタ）Ｌ１〜Ｌ１２８からなる。転送素子部分の構
成は、ダイオード接続を用いている。ＶGAは電源であ
り、負荷抵抗ＲL を経て各転送素子のゲート電極に接続
されている。また、転送素子のゲート電極は、書込み用
発光素子のゲート電極にも接続される。転送素子Ｔ１の
ゲート電極にはスタートパルスφS が加えられ、転送素
子のカソード電極には、交互に転送用クロックパルスφ
１，φ２が加えられ、書込み用発光素子のカソード電極
には、書込み信号φI が加えられている。
素子アレイは、１２８個の転送素子（発光サイリスタ）
Ｔ１〜Ｔ１２８、１２８個の書込み用発光素子（発光サ
イリスタ）Ｌ１〜Ｌ１２８からなる。転送素子部分の構
成は、ダイオード接続を用いている。ＶGAは電源であ
り、負荷抵抗ＲL を経て各転送素子のゲート電極に接続
されている。また、転送素子のゲート電極は、書込み用
発光素子のゲート電極にも接続される。転送素子Ｔ１の
ゲート電極にはスタートパルスφS が加えられ、転送素
子のカソード電極には、交互に転送用クロックパルスφ
１，φ２が加えられ、書込み用発光素子のカソード電極
には、書込み信号φI が加えられている。
【００３２】このような自己走査型発光素子アレイのチ
ップには、図４（Ａ）に示すように、ＶGA，φS ，φ
１，φ２，φI 用のボンディングパッドを有している。
ップには、図４（Ａ）に示すように、ＶGA，φS ，φ
１，φ２，φI 用のボンディングパッドを有している。
【００３３】図３に戻り、上記のようなボンディングパ
ッドを有するＳＬＥＤチップが５６個配列されたアレイ
への信号配線について説明する。コネクタ１０の端子Ｖ
GA，端子Φ２，端子Φ１，端子ΦS からは、それぞれ１
本のバスライン１２，１４，１６，１８が延びている。
各ＳＬＥＤチップのφ１用ボンディングパッドは、外付
けされた電流制限用の抵抗器Ｒ１を介してバスライン１
６に接続され、φ２用ボンディングパッドは、外付けさ
れた電流制限用の抵抗器Ｒ２を介してバスライン１４に
接続されている。また、φS 用ボンディングパッドは、
外付けされた電流制限用の抵抗器ＲS を介してバスライ
ン１８に接続され、ＶGA用ボンディングパッドは、バス
ライン１２に接続されている。さらに、各ＳＬＥＤチッ
プのφI用ボンディングパッドは、外付けされた電流制
限用の抵抗器ＲI を介してコネクタ１０の対応する端子
ΦI １〜ΦI ５６に接続されている。
ッドを有するＳＬＥＤチップが５６個配列されたアレイ
への信号配線について説明する。コネクタ１０の端子Ｖ
GA，端子Φ２，端子Φ１，端子ΦS からは、それぞれ１
本のバスライン１２，１４，１６，１８が延びている。
各ＳＬＥＤチップのφ１用ボンディングパッドは、外付
けされた電流制限用の抵抗器Ｒ１を介してバスライン１
６に接続され、φ２用ボンディングパッドは、外付けさ
れた電流制限用の抵抗器Ｒ２を介してバスライン１４に
接続されている。また、φS 用ボンディングパッドは、
外付けされた電流制限用の抵抗器ＲS を介してバスライ
ン１８に接続され、ＶGA用ボンディングパッドは、バス
ライン１２に接続されている。さらに、各ＳＬＥＤチッ
プのφI用ボンディングパッドは、外付けされた電流制
限用の抵抗器ＲI を介してコネクタ１０の対応する端子
ΦI １〜ΦI ５６に接続されている。
【００３４】このような書込みヘッドでは、各ＳＬＥＤ
チップは、同一のスタートパルスφ S が与えられるの
で、同時に転送を開始し、各ＳＬＥＤチップで１点点灯
している発光素子の発光強度は、各ＳＬＥＤチップにそ
れぞれ与えられる書込み信号φ I １〜φI ５６により定
められる。
チップは、同一のスタートパルスφ S が与えられるの
で、同時に転送を開始し、各ＳＬＥＤチップで１点点灯
している発光素子の発光強度は、各ＳＬＥＤチップにそ
れぞれ与えられる書込み信号φ I １〜φI ５６により定
められる。
【００３５】以上のような構成の光書込みヘッドは、チ
ップからの取り出し配線数は、ΦS，Φ１，Φ２，
ＶGA，ΦI １〜ΦI ５６の配線に、グランド用の配線
（図示せず）を加えて、合計６１本である。従来のＬＥ
Ｄアレイの配線に比べて、配線数が極めて少なくなる。
また、用いられる抵抗器Ｒ１，Ｒ２，ＲS ，ＲI の総数
は、５６×４＝２２４個であった。
ップからの取り出し配線数は、ΦS，Φ１，Φ２，
ＶGA，ΦI １〜ΦI ５６の配線に、グランド用の配線
（図示せず）を加えて、合計６１本である。従来のＬＥ
Ｄアレイの配線に比べて、配線数が極めて少なくなる。
また、用いられる抵抗器Ｒ１，Ｒ２，ＲS ，ＲI の総数
は、５６×４＝２２４個であった。
【００３６】なお上記の実施例では転送用クロックパル
スφ１，φ２で駆動する２相駆動のＳＬＥＤチップにつ
いて説明したが、３相以上であってもよい。
スφ１，φ２で駆動する２相駆動のＳＬＥＤチップにつ
いて説明したが、３相以上であってもよい。
【００３７】
【実施例２ａ】本実施例は、図３の光書込みヘッドの外
付けされた電流制限用抵抗器Ｒ１，Ｒ２，ＲS ，ＲI
を、チップ内に内蔵させた書込みヘッドである。
付けされた電流制限用抵抗器Ｒ１，Ｒ２，ＲS ，ＲI
を、チップ内に内蔵させた書込みヘッドである。
【００３８】図５に示すように、抵抗器を内蔵した６０
０ｄｐｉ／１２８発光点／１点点灯型の自己走査型発光
素子アレイチップを５６個並べて、Ａ３用プリントヘッ
ドを構成した。この実施例に用いられる１点点灯型の自
己走査型発光素子アレイを図６に示す。
０ｄｐｉ／１２８発光点／１点点灯型の自己走査型発光
素子アレイチップを５６個並べて、Ａ３用プリントヘッ
ドを構成した。この実施例に用いられる１点点灯型の自
己走査型発光素子アレイを図６に示す。
【００３９】図６（Ｂ）において、抵抗器を内蔵した自
己走査型発光素子アレイは、図４（Ｂ）に示したＳＬＥ
Ｄチップに外付けされている電流制限用の抵抗器Ｒ１，
Ｒ２，ＲS ，ＲI をチップに内蔵させたものである。図
６（Ｂ）には、φ１，φ２，φS ，φI 用の電流制限用
抵抗器を、それぞれＲ１，Ｒ２，ＲS ，ＲI で示してい
る。ボンディングパッドの数は、図６（Ａ）に示すよう
に、第１の実施例と同じである。
己走査型発光素子アレイは、図４（Ｂ）に示したＳＬＥ
Ｄチップに外付けされている電流制限用の抵抗器Ｒ１，
Ｒ２，ＲS ，ＲI をチップに内蔵させたものである。図
６（Ｂ）には、φ１，φ２，φS ，φI 用の電流制限用
抵抗器を、それぞれＲ１，Ｒ２，ＲS ，ＲI で示してい
る。ボンディングパッドの数は、図６（Ａ）に示すよう
に、第１の実施例と同じである。
【００４０】このように電流制限用抵抗器をチップ内に
内蔵させることによって、図５の書込みヘッドを図３の
書込みヘッドと対比すれば明らかなように、電気部品と
してはＳＬＥＤチップだけのヘッドが実現でき、更に細
幅のヘッドが実現された。
内蔵させることによって、図５の書込みヘッドを図３の
書込みヘッドと対比すれば明らかなように、電気部品と
してはＳＬＥＤチップだけのヘッドが実現でき、更に細
幅のヘッドが実現された。
【００４１】
【実施例２ｂ】本実施例は、実施例２ａのＳＬＥＤチッ
プの代わりに、φ１，φ２に抵抗器を内蔵したＳＬＥＤ
チップを用いた。この実施例に用いられる１点点灯型の
自己走査型発光素子アレイを図７に示す。このＳＬＥＤ
チップでは、φI に抵抗器を内蔵しないので、コネクタ
１０の端子ΦI １〜ΦI ５６を電流源で駆動する。な
お、オン状態のサイリスタのアノード−カソード間電圧
は、電流に関わらず、ほぼｐｎ接合の順方向電圧に等し
く保たれる。この性質を利用して、電流源として電圧源
と抵抗器を組み合わせた構成を用いても良い。このと
き、抵抗器はチップから数ｃｍ〜１ｍ程度離れて置かれ
ても、動作上問題ないことが確認されているため、ヘッ
ドから外に置くことができる。このため、抵抗器ＲI を
チップまたはヘッドに内蔵した場合に発生する発熱を無
くせるため、チップ温度の上昇を防ぐことができる。
プの代わりに、φ１，φ２に抵抗器を内蔵したＳＬＥＤ
チップを用いた。この実施例に用いられる１点点灯型の
自己走査型発光素子アレイを図７に示す。このＳＬＥＤ
チップでは、φI に抵抗器を内蔵しないので、コネクタ
１０の端子ΦI １〜ΦI ５６を電流源で駆動する。な
お、オン状態のサイリスタのアノード−カソード間電圧
は、電流に関わらず、ほぼｐｎ接合の順方向電圧に等し
く保たれる。この性質を利用して、電流源として電圧源
と抵抗器を組み合わせた構成を用いても良い。このと
き、抵抗器はチップから数ｃｍ〜１ｍ程度離れて置かれ
ても、動作上問題ないことが確認されているため、ヘッ
ドから外に置くことができる。このため、抵抗器ＲI を
チップまたはヘッドに内蔵した場合に発生する発熱を無
くせるため、チップ温度の上昇を防ぐことができる。
【００４２】
【実施例２ｃ】本実施例は、φ１，φ２に抵抗器が内蔵
されている実施例２ｂの回路（図５に同じ）のφ１，φ
２ラインにバッファＩＣ２１，２２を挿入した。
されている実施例２ｂの回路（図５に同じ）のφ１，φ
２ラインにバッファＩＣ２１，２２を挿入した。
【００４３】バッファＩＣを挿入するのは、以下の理由
による。すなわち、φ１，φ２ラインに約５ｍＡの電流
を流すとき、６０チップでは３００ｍＡにもなる。大電
流が断続されると、不要な輻射がおこり、ＥＭＩ障害の
おそれがでる。ラインにバッファＩＣを挿入することに
より、大電流の断続による不要な輻射の発生を阻止する
ことができる。
による。すなわち、φ１，φ２ラインに約５ｍＡの電流
を流すとき、６０チップでは３００ｍＡにもなる。大電
流が断続されると、不要な輻射がおこり、ＥＭＩ障害の
おそれがでる。ラインにバッファＩＣを挿入することに
より、大電流の断続による不要な輻射の発生を阻止する
ことができる。
【００４４】また、バッファＩＣを挿入することで、端
子Φ１，Φ２には、バッファＩＣのしきい値よりも高い
／低い電圧を与えればよい。ダイオード結合ＳＬＥＤで
は、動作原理上３Ｖ電源での動作は難しいが、バッファ
ＩＣを挿入することによって別に５Ｖ電源は必要である
ものの、３Ｖ系の信号で駆動できるようになる。電源電
圧を下げることにより、消費電力を下げることが可能と
なる。
子Φ１，Φ２には、バッファＩＣのしきい値よりも高い
／低い電圧を与えればよい。ダイオード結合ＳＬＥＤで
は、動作原理上３Ｖ電源での動作は難しいが、バッファ
ＩＣを挿入することによって別に５Ｖ電源は必要である
ものの、３Ｖ系の信号で駆動できるようになる。電源電
圧を下げることにより、消費電力を下げることが可能と
なる。
【００４５】
【実施例３】本実施例は、抵抗器を内蔵した６００ｄｐ
ｉ／１２８発光点／２点点灯型（同時に２個の発光素子
が点灯）の自己走査型発光素子アレイチップを５６個並
べて構成したＡ３用光書込みヘッドである。
ｉ／１２８発光点／２点点灯型（同時に２個の発光素子
が点灯）の自己走査型発光素子アレイチップを５６個並
べて構成したＡ３用光書込みヘッドである。
【００４６】図９は、光書込みヘッドの構成を示し、図
１０は、この実施例に用いられる抵抗器内蔵型の２点点
灯型の自己走査型発光素子アレイを示す。
１０は、この実施例に用いられる抵抗器内蔵型の２点点
灯型の自己走査型発光素子アレイを示す。
【００４７】図１０（Ａ），（Ｂ）に示される自己走査
型発光素子アレイは、図６の自己走査型発光素子アレイ
において、書込み信号φJ をさらに有し、書込み信号φ
I ，φJ を、発光素子に交互に接続している。これによ
り、１チップ内で２個の発光素子を同時に点灯すること
が可能となり、また、書込み信号のデューティが増え、
実効的な光量が増加する。
型発光素子アレイは、図６の自己走査型発光素子アレイ
において、書込み信号φJ をさらに有し、書込み信号φ
I ，φJ を、発光素子に交互に接続している。これによ
り、１チップ内で２個の発光素子を同時に点灯すること
が可能となり、また、書込み信号のデューティが増え、
実効的な光量が増加する。
【００４８】この実施例では、実施例１に比べ、各チッ
プ毎に２本の書込み信号線が与えられるので、５６本の
配線が増え、取り出し配線数は１１７本となる。
プ毎に２本の書込み信号線が与えられるので、５６本の
配線が増え、取り出し配線数は１１７本となる。
【００４９】なお、転送クロックラインは３相以上であ
ってもよく、書込み信号線も３本以上であってもよい。
ってもよく、書込み信号線も３本以上であってもよい。
【００５０】
【実施例４】本実施例は、６００ｄｐｉ／１２８発光点
／複数点灯型（同時に複数個の発光素子が点灯）の自己
走査型発光素子アレイチップを５６個並べて構成したＡ
３用書込みヘッドである。
／複数点灯型（同時に複数個の発光素子が点灯）の自己
走査型発光素子アレイチップを５６個並べて構成したＡ
３用書込みヘッドである。
【００５１】図１１は、書込みヘッドの構成を示し、図
１２は、この実施例に用いられる複数点灯型のＳＬＥＤ
チップを示す。複数点灯型の自己走査型発光素子アレイ
は、原理的に、φ１，φ２，φI に電流制限用の抵抗器
が集積されている。すなわち図示のように、φ１には抵
抗器３０が、φ２には抵抗器３２が、φI には抵抗器３
４が集積されている。そして、図１２からわかるよう
に、発光素子Ｌのゲートは、クロックパルスφ１が入力
される転送素子Ｔのゲートに接続されている。
１２は、この実施例に用いられる複数点灯型のＳＬＥＤ
チップを示す。複数点灯型の自己走査型発光素子アレイ
は、原理的に、φ１，φ２，φI に電流制限用の抵抗器
が集積されている。すなわち図示のように、φ１には抵
抗器３０が、φ２には抵抗器３２が、φI には抵抗器３
４が集積されている。そして、図１２からわかるよう
に、発光素子Ｌのゲートは、クロックパルスφ１が入力
される転送素子Ｔのゲートに接続されている。
【００５２】このようなＳＬＥＤチップが配列された図
１１に示す書込みヘッドでは、５６個のスタートパルス
φS １〜φS ５６が用意され、それぞれが各ＳＬＥＤに
接続される。チップ毎に、オンさせたい複数の転送素子
を示すデータをスタートパルスによりシフトレジスタに
予め書込んでおき、書込みパルスφI により、複数の発
光素子を点灯させる。複数点灯型では、前述したように
元々φ１，φ２，φIに抵抗器が集積されているので、
電気部品としてはＳＬＥＤチップのみでヘッドが実現で
きる。
１１に示す書込みヘッドでは、５６個のスタートパルス
φS １〜φS ５６が用意され、それぞれが各ＳＬＥＤに
接続される。チップ毎に、オンさせたい複数の転送素子
を示すデータをスタートパルスによりシフトレジスタに
予め書込んでおき、書込みパルスφI により、複数の発
光素子を点灯させる。複数点灯型では、前述したように
元々φ１，φ２，φIに抵抗器が集積されているので、
電気部品としてはＳＬＥＤチップのみでヘッドが実現で
きる。
【００５３】なお、転送クロックラインは３相以上であ
ってもよく、ΦS ラインも３本以上設けてもよい。
ってもよく、ΦS ラインも３本以上設けてもよい。
【００５４】
【実施例５】この実施例では、図５に示した実施例２の
チップに対し、図１３に示すようにΦS ラインをΦS １
とΦS ２の２本設け、ΦS １をＳＬＥＤ１，３，５…に
接続し、ΦS ２をＳＬＥＤ２，４，６…に接続する。
チップに対し、図１３に示すようにΦS ラインをΦS １
とΦS ２の２本設け、ΦS １をＳＬＥＤ１，３，５…に
接続し、ΦS ２をＳＬＥＤ２，４，６…に接続する。
【００５５】さらに、５６本の書込み信号φI の数を半
分にして、隣接する２チップ毎に同じ書込み信号を与え
るようにする。このため、図５に比べてΦI の本数が半
分ですむ。
分にして、隣接する２チップ毎に同じ書込み信号を与え
るようにする。このため、図５に比べてΦI の本数が半
分ですむ。
【００５６】この構造の書込みヘッドによれば、配線の
取り出し本数は、ΦS １，ΦS ２，Φ１，Φ２，ＶGA，
ΦI １〜ΦI ２８の配線に、グランド用の配線（図示せ
ず）を加えて合計３４本となった。
取り出し本数は、ΦS １，ΦS ２，Φ１，Φ２，ＶGA，
ΦI １〜ΦI ２８の配線に、グランド用の配線（図示せ
ず）を加えて合計３４本となった。
【００５７】さらにΦS のライン数をＫ本に増やすこと
によって、ΦI の数を５６／Ｋに減らすことができる
が、同時に発光できる発光素子の数も５６／Ｋとなるた
め、デューティが下がり等価的に光量が減少するので、
むやみにＫを大きくできない。
によって、ΦI の数を５６／Ｋに減らすことができる
が、同時に発光できる発光素子の数も５６／Ｋとなるた
め、デューティが下がり等価的に光量が減少するので、
むやみにＫを大きくできない。
【００５８】図１４は、図１２の書込みヘッドの駆動波
形例を示す。奇数番のＳＬＥＤにスタートパルスφS １
が、偶数番のＳＬＥＤにスタートパルスφS ２が与えら
れ、隣接するＳＬＥＤに同じ書込み信号φI １，φI
２，φI ３…が与えられていることがわかるであろう。
形例を示す。奇数番のＳＬＥＤにスタートパルスφS １
が、偶数番のＳＬＥＤにスタートパルスφS ２が与えら
れ、隣接するＳＬＥＤに同じ書込み信号φI １，φI
２，φI ３…が与えられていることがわかるであろう。
【００５９】なお、転送クロックラインは３相以上であ
ってもよく、ΦS ラインも３本以上設けてもよい。
ってもよく、ΦS ラインも３本以上設けてもよい。
【００６０】
【実施例６】本実施例では、図１５に示すように、実施
例２のＳＬＥＤチップ（図５）の最終ビットの結合ダイ
オードをエンド端子（ボンディングパッド）として取り
出したチップを用い、（２Ｎ−１）番目のチップのエン
ド端子（ボンディングパッド）φend を２Ｎ番目のチッ
プのスタート端子（ボンディングパッド）φS と接続す
る。そして、スタートパルスφS は、１つおきのＳＬＥ
Ｄに接続する。
例２のＳＬＥＤチップ（図５）の最終ビットの結合ダイ
オードをエンド端子（ボンディングパッド）として取り
出したチップを用い、（２Ｎ−１）番目のチップのエン
ド端子（ボンディングパッド）φend を２Ｎ番目のチッ
プのスタート端子（ボンディングパッド）φS と接続す
る。そして、スタートパルスφS は、１つおきのＳＬＥ
Ｄに接続する。
【００６１】このようにすることによって、実施例５
（図１３）と同様に２チップを１チップのように扱うこ
とができる。したがって、取り出し本数は、ΦS ，Φ
１，Φ２，ＶGA，ΦI １〜ΦI ２８の配線に、グランド
用の配線Ｖsub を加えて、合計３３本となった。
（図１３）と同様に２チップを１チップのように扱うこ
とができる。したがって、取り出し本数は、ΦS ，Φ
１，Φ２，ＶGA，ΦI １〜ΦI ２８の配線に、グランド
用の配線Ｖsub を加えて、合計３３本となった。
【００６２】なお、使わない偶数番目のエンド端子（ボ
ンディングパッド）を解放しておくと、場合によってラ
ッチアップして正常動作しなくなるため、基板電位に固
定するのが望ましい。
ンディングパッド）を解放しておくと、場合によってラ
ッチアップして正常動作しなくなるため、基板電位に固
定するのが望ましい。
【００６３】図１６（Ａ），（Ｂ）には、このようなＳ
ＬＥＤチップのボンディングパッドおよび回路を示して
いる。最終ビットの結合ダイオードＤ128 のカソードを
エンド端子φend として取り出した様子を示している。
ＬＥＤチップのボンディングパッドおよび回路を示して
いる。最終ビットの結合ダイオードＤ128 のカソードを
エンド端子φend として取り出した様子を示している。
【００６４】図１７は、図１５の書込みヘッドの駆動波
形例を示す。図１４の駆動波形と比較すると明らかなよ
うに、発光素子の発光動作は同じであることがわかる。
形例を示す。図１４の駆動波形と比較すると明らかなよ
うに、発光素子の発光動作は同じであることがわかる。
【００６５】転送クロックラインは３相以上であっても
よく、またエンド端子とスタート端子を接続するチップ
は３チップ以上を１組としてもよい。
よく、またエンド端子とスタート端子を接続するチップ
は３チップ以上を１組としてもよい。
【００６６】
【実施例７】実施例４（図１１）のΦ１ラインをＬ本と
することで、データ入力ライン（スタートパルスライ
ン）の数を１／Ｌにすることができる。本実施例の場
合、先にデータ（同時に点灯させたい発光素子を示すデ
ータ）をシフトレジスタに短い時間で書込んでおいて、
その後一斉に点灯することになるため、データ入力ライ
ン数を減らしても実質的には発光デューティは減らな
い。
することで、データ入力ライン（スタートパルスライ
ン）の数を１／Ｌにすることができる。本実施例の場
合、先にデータ（同時に点灯させたい発光素子を示すデ
ータ）をシフトレジスタに短い時間で書込んでおいて、
その後一斉に点灯することになるため、データ入力ライ
ン数を減らしても実質的には発光デューティは減らな
い。
【００６７】図１８には、Ｌ＝２とした場合のプリンタ
ヘッドを示す。Φ１ラインは、Φ１（１），Φ１（２）
の２本となり、スタートパルスラインは、ΦS １〜ΦS
２８の２８本となる。このときΦ１（１），Φ１
（２），Φ２，ＶGA，ΦI ，ΦS １〜ΦS ２８の３３本
の配線数となった。Ｌ＝７とすることで、Φ１（１）〜
Φ１（７），Φ２，ＶGA，ΦI ，ΦS １〜ΦS ８の１８
本の配線数となる。
ヘッドを示す。Φ１ラインは、Φ１（１），Φ１（２）
の２本となり、スタートパルスラインは、ΦS １〜ΦS
２８の２８本となる。このときΦ１（１），Φ１
（２），Φ２，ＶGA，ΦI ，ΦS １〜ΦS ２８の３３本
の配線数となった。Ｌ＝７とすることで、Φ１（１）〜
Φ１（７），Φ２，ＶGA，ΦI ，ΦS １〜ΦS ８の１８
本の配線数となる。
【００６８】図１９は、図１８のプリンタヘッドの駆動
波形の例を示す図である。
波形の例を示す図である。
【００６９】まずクロックパルスφ１（１）の立ち下が
りで、スタートパルスφS １，φS２のデータセットの
前側のデータを奇数番目のチップの転送素子アレイ（シ
フトレジスタ）の奇数ビットに読み込む。次にクロック
パルスφ１（２）の立ち下がりで後ろ側データを偶数番
目のチップの奇数ビットに読み込む。次にクロックパル
スφ２の立ち下がりで、奇数ビットのデータを隣の偶数
ビットに移し、奇数ビットをリセットする。これを繰り
返して、シフトレジスタにデータを書込み、全データを
書込み終えたらφI をＬにして、シフトレジスタに書き
込まれたデータに従った発光分布を作る。
りで、スタートパルスφS １，φS２のデータセットの
前側のデータを奇数番目のチップの転送素子アレイ（シ
フトレジスタ）の奇数ビットに読み込む。次にクロック
パルスφ１（２）の立ち下がりで後ろ側データを偶数番
目のチップの奇数ビットに読み込む。次にクロックパル
スφ２の立ち下がりで、奇数ビットのデータを隣の偶数
ビットに移し、奇数ビットをリセットする。これを繰り
返して、シフトレジスタにデータを書込み、全データを
書込み終えたらφI をＬにして、シフトレジスタに書き
込まれたデータに従った発光分布を作る。
【００７０】転送クロックラインは３相以上であっても
よく、Φ１ラインも３本以上であってもよい。
よく、Φ１ラインも３本以上であってもよい。
【図１】３端子発光サイリスタの基本構造を示す図であ
る。
る。
【図２】自己走査型発光素子アレイの等価回路図であ
る。
る。
【図３】本発明の実施例１である光書込みヘッドを示す
図である。
図である。
【図４】実施例１に用いられる１点点灯型のＳＬＥＤチ
ップを示す図である。
ップを示す図である。
【図５】本発明の実施例２ａである光書込みヘッドを示
す図である。
す図である。
【図６】実施例２ａに用いられる抵抗器内蔵型のＳＬＥ
Ｄチップを示す図である。
Ｄチップを示す図である。
【図７】実施例２ｂに用いられる抵抗器内蔵型のＳＬＥ
Ｄチップを示す図である。
Ｄチップを示す図である。
【図８】本発明の実施例２ｃである光書込みヘッドを示
す図である。
す図である。
【図９】本発明の実施例３である光書込みヘッドを示す
図である。
図である。
【図１０】実施例３に用いられる２点点灯型のＳＬＥＤ
チップを示す図である。
チップを示す図である。
【図１１】本発明の実施例４である光書込みヘッドを示
す図である。
す図である。
【図１２】実施例４に用いられる複数点灯型のＳＬＥＤ
チップを示す図である。
チップを示す図である。
【図１３】本発明の実施例５である光書込みヘッドを示
す図である。
す図である。
【図１４】実施例５の駆動波形例を示す図である。
【図１５】本発明の実施例６である光書込みヘッドを示
す図である。
す図である。
【図１６】実施例６に用いられる１点点灯型のＳＬＥＤ
チップを示す図である。
チップを示す図である。
【図１７】実施例６の駆動波形例を示す図である。
【図１８】本発明の実施例７である光書込みヘッドを示
す図である。
す図である。
【図１９】実施例７の駆動波形例を示す図である。
１０ コネクタ １２，１４，１６，１８ バスライン ２１，２２ バッファＩＣ
Claims (9)
- 【請求項１】しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子転送素子多数個を、一次元的
に配列し、 隣接する転送素子のしきい電圧もしくはしきい電流を制
御する制御電極を、電圧もしくは電流の一方向性をもつ
電気的手段にて互いに接続し、 電源電圧ラインを、前記転送素子の各制御電極に、各負
荷抵抗器を介して接続し、 前記一次元的に配列された各転送素子の残りの２端子の
うちの一方に、外部からｎ相（ｎは２以上の整数）のク
ロックパルスラインを、それぞれｎ素子毎に順繰りに接
続し、 ある相のクロックパルスにより、ある転送素子がオンし
ているとき、その転送素子近傍の転送素子のしきい電圧
もしくはしきい電流を、前記電気的手段を介して変化さ
せ、 他の相のクロックパルスにより、前記ある転送素子に隣
接する転送素子をオンさせ、 発光のためのしきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子発光素子多数個を、一次元的
に配列し、 前記転送素子の各制御電極を、前記発光素子の対応する
制御電極に接続し、 前記各発光素子の残りの２端子の一方に、発光のための
電流を印加するラインを接続した自己走査型発光素子ア
レイチップを複数個一次元的に配列した光書込みヘッド
であって、 各チップには、共通のスタートパルスラインが接続さ
れ、 各チップには、共通のｎ相のクロックパルスラインが接
続され、 各チップには、別個の電流印加ラインがそれぞれ接続さ
れている、ことを特徴とする光書込みヘッド。 - 【請求項２】前記スタートパルスライン，ｎ相のクロッ
クパルスライン，電流印加ラインに挿入される抵抗器
が、チップ内に内蔵されていることを特徴とする請求項
１記載の光書込みヘッド。 - 【請求項３】前記ｎ相のクロックパルスラインに挿入さ
れる抵抗器が、チップ内に内蔵されていることを特徴と
する請求項１記載の光書込みヘッド。 - 【請求項４】前記ｎ相のクロックパルスラインに、バッ
ファＩＣが挿入されていることを特徴とする請求項３記
載の光書込みヘッド。 - 【請求項５】しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子転送素子多数個を、一次元的
に配列し、 隣接する転送素子のしきい電圧もしくはしきい電流を制
御する制御電極を、電圧もしくは電流の一方向性をもつ
電気的手段にて互いに接続し、 電源電圧ラインを、前記転送素子の各制御電極に、各負
荷抵抗器を介して接続し、 前記一次元的に配列された各転送素子の残りの２端子の
うちの一方に、外部からｎ相（ｎは２以上の整数）のク
ロックパルスラインを、それぞれｎ素子毎に順繰りに接
続し、 ある相のクロックパルスにより、ある転送素子がオンし
ているとき、その転送素子近傍の転送素子のしきい電圧
もしくはしきい電流を、前記電気的手段を介して変化さ
せ、 他の相のクロックパルスにより、前記ある転送素子に隣
接する転送素子をオンさせ、 発光のためのしきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子発光素子多数個を、一次元的
に配列し、 前記転送素子の各制御電極を、前記発光素子の対応する
制御電極に接続し、 前記各発光素子の残りの２端子の一方に、発光のための
電流を印加するラインを接続した自己走査型発光素子ア
レイチップを複数個一次元的に配列した光書込みヘッド
であって、 各チップには、共通のスタートパルスラインが接続さ
れ、 各チップには、共通のｎ相のクロックパルスラインが接
続され、 各チップには、別個の２本の電流印加ラインがそれぞれ
接続され、各チップでは、前記２本の電流印加ライン
は、前記発光素子に１つおきに接続されていることを特
徴とする光書込みヘッド。 - 【請求項６】しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子転送素子多数個を、一次元的
に配列し、 隣接する転送素子のしきい電圧もしくはしきい電流を制
御する制御電極を、電圧もしくは電流の一方向性をもつ
電気的手段にて互いに接続し、 電源電圧ラインを、前記転送素子の各制御電極に、各負
荷抵抗器を介して接続し、 前記一次元的に配列された各転送素子の残りの２端子の
うちの一方に、外部からｎ相（ｎは２以上の整数）のク
ロックパルスラインを、電流制限用抵抗器を介してそれ
ぞれｎ素子毎に順繰りに接続し、 ある相のクロックパルスにより、ある転送素子がオンし
ているとき、その転送素子近傍の転送素子のしきい電圧
もしくはしきい電流を、前記電気的手段を介して変化さ
せ、 他の相のクロックパルスにより、前記ある転送素子に隣
接する転送素子をオンさせ、 発光のためのしきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子発光素子多数個を、一次元的
に配列し、 前記転送素子の各制御電極を、前記発光素子の対応する
制御電極に接続し、 前記各発光素子の残りの２端子の一方に、発光のための
電流を印加するラインを電流制限用抵抗器を介して接続
した自己走査型発光素子アレイチップを複数個一次元的
に配列した光書込みヘッドであって、 各チップには、別個のスタートパルスラインがそれぞれ
接続され、 各チップには、共通のｎ相のクロックパルスラインが接
続され、 各チップには、共通の電流印加ラインが接続されてい
る、ことを特徴とする光書込みヘッド。 - 【請求項７】しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子転送素子多数個を、一次元的
に配列し、 隣接する転送素子のしきい電圧もしくはしきい電流を制
御する制御電極を、電圧もしくは電流の一方向性をもつ
電気的手段にて互いに接続し、 電源電圧ラインを、前記転送素子の各制御電極に、各負
荷抵抗器を介して接続し、 前記一次元的に配列された各転送素子の残りの２端子の
うちの一方に、外部からｎ相（ｎは２以上の整数）のク
ロックパルスラインを、それぞれｎ素子毎に順繰りに接
続し、 ある相のクロックパルスにより、ある転送素子がオンし
ているとき、その転送素子近傍の転送素子のしきい電圧
もしくはしきい電流を、前記電気的手段を介して変化さ
せ、 他の相のクロックパルスにより、前記ある転送素子に隣
接する転送素子をオンさせ、 発光のためのしきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子発光素子多数個を、一次元的
に配列し、 前記転送素子の各制御電極を、前記発光素子の対応する
制御電極に接続し、 前記各発光素子の残りの２端子の一方に、発光のための
電流を印加するラインを接続した自己走査型発光素子ア
レイチップを複数個一次元的に配列した光書込みヘッド
であって、 各チップには、ｍ本（ｍは２以上の整数）のスタートパ
ルスラインが順繰りに接続され、 各チップには、共通のｎ相のクロックパルスラインが接
続され、 隣接するｍ個のチップ毎に、別個の電流印加ラインがそ
れぞれ接続され、 前記スタートパルスライン，クロックパルスライン，電
流印加ラインに挿入される抵抗器が、チップ内に内蔵さ
れていることを特徴とする光書込みヘッド。 - 【請求項８】しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子転送素子多数個を、一次元的
に配列し、 隣接する転送素子のしきい電圧もしくはしきい電流を制
御する制御電極を、電圧もしくは電流の一方向性をもつ
電気的手段にて互いに接続し、 電源電圧ラインを、前記転送素子の各制御電極に、各負
荷抵抗器を介して接続し、 前記一次元的に配列された各転送素子の残りの２端子の
うちの一方に、外部からｎ相（ｎは２以上の整数）のク
ロックパルスラインを、それぞれｎ素子毎に順繰りに接
続し、 ある相のクロックパルスにより、ある転送素子がオンし
ているとき、その転送素子近傍の転送素子のしきい電圧
もしくはしきい電流を、前記電気的手段を介して変化さ
せ、 他の相のクロックパルスにより、前記ある転送素子に隣
接する転送素子をオンさせ、 発光のためのしきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子発光素子多数個を、一次元的
に配列し、 前記転送素子の各制御電極を、前記発光素子の対応する
制御電極に接続し、 前記各発光素子の残りの２端子の一方に、発光のための
電流を印加するラインを接続した自己走査型発光素子ア
レイチップを複数個一次元的に配列した光書込みヘッド
であって、 ｍ個（ｍは２以上の整数）のチップを１組として、これ
らチップのエンド端子を次段のチップのスタート端子と
接続し、 各チップには、共通のスタートパルスラインが接続さ
れ、 各チップには、共通のｎ相のクロックパルスラインが接
続され、 前記ｍ個のチップ毎に、別個の電流印加ラインがそれぞ
れ接続されている、ことを特徴とする光書込みヘッド。 - 【請求項９】しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子転送素子多数個を、一次元的
に配列し、 隣接する転送素子のしきい電圧もしくはしきい電流を制
御する制御電極を、電圧もしくは電流の一方向性をもつ
電気的手段にて互いに接続し、 電源電圧ラインを、前記転送素子の各制御電極に、各負
荷抵抗器を介して接続し、 前記一次元的に配列された各転送素子の残りの２端子の
うちの一方に、外部からｎ相（ｎは２以上の整数）のク
ロックパルスラインを、電流制限用抵抗器を介してそれ
ぞれｎ素子毎に接続し、 ある相のクロックパルスにより、ある転送素子がオンし
ているとき、その転送素子近傍の転送素子のしきい電圧
もしくはしきい電流を、前記電気的手段を介して変化さ
せ、 他の相のクロックパルスにより、前記ある転送素子に隣
接する転送素子をオンさせ、 発光のためのしきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子発光素子多数個を、一次元的
に配列し、 前記転送素子の各制御電極を、前記発光素子の対応する
制御電極に接続し、 前記各発光素子の残りの２端子の一方に、発光のための
電流を印加するラインを電流制限用抵抗器を介して接続
した自己走査型発光素子アレイチップを複数個一次元的
に配列した光書込みヘッドであって、 隣接するｍ個毎（ｍは２以上の整数）のチップには、別
個のスタートパルスラインが接続され、 前記隣接するｍ個のチップには、ある相のｍ本のクロッ
クパルスラインが順繰りに接続され、 各チップには、共通の他の相のクロックパルスラインが
接続され、 各チップには、共通の電流印加ラインがそれぞれ接続さ
れている、ことを特徴とする光書込みヘッド。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152913A JP4362946B2 (ja) | 2000-01-07 | 2000-05-24 | 自己走査型発光素子アレイを用いた光書込みヘッド |
| US09/936,118 US6747940B2 (en) | 1999-05-24 | 2000-12-26 | Optical writing head comprising self-scanning light-emitting element array |
| PCT/JP2000/009207 WO2001049502A1 (fr) | 2000-01-07 | 2000-12-26 | Tete d'ecriture optique comprenant une matrice d'elements emetteurs de lumiere et de balayage automatique |
| EP00985870A EP1199180A4 (en) | 2000-01-07 | 2000-12-26 | OPTICAL WRITING HEAD WITH AN ARRANGEMENT OF SELF-SCANNING, LIGHT-EMITTING ELEMENTS |
| CA002366990A CA2366990A1 (en) | 2000-01-07 | 2000-12-26 | Optical writing head using a self-scanning light-emitting element array |
| CNB008026300A CN1299367C (zh) | 2000-01-07 | 2000-12-26 | 使用自扫描型发光器件阵列的光写入头 |
| KR1020017011337A KR100804436B1 (ko) | 2000-01-07 | 2000-12-26 | 자기 주사형 발광 소자 어레이를 사용한 광기록 헤드 |
| TW090100124A TW474037B (en) | 2000-01-07 | 2001-01-03 | Optical wiring head using self-scanning light emitting element array |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-1445 | 2000-01-07 | ||
| JP2000001445 | 2000-01-07 | ||
| JP2000152913A JP4362946B2 (ja) | 2000-01-07 | 2000-05-24 | 自己走査型発光素子アレイを用いた光書込みヘッド |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001253116A true JP2001253116A (ja) | 2001-09-18 |
| JP2001253116A5 JP2001253116A5 (ja) | 2006-08-10 |
| JP4362946B2 JP4362946B2 (ja) | 2009-11-11 |
Family
ID=26583229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000152913A Expired - Lifetime JP4362946B2 (ja) | 1999-05-24 | 2000-05-24 | 自己走査型発光素子アレイを用いた光書込みヘッド |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6747940B2 (ja) |
| EP (1) | EP1199180A4 (ja) |
| JP (1) | JP4362946B2 (ja) |
| KR (1) | KR100804436B1 (ja) |
| CN (1) | CN1299367C (ja) |
| CA (1) | CA2366990A1 (ja) |
| TW (1) | TW474037B (ja) |
| WO (1) | WO2001049502A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007268895A (ja) * | 2006-03-31 | 2007-10-18 | Fuji Xerox Co Ltd | 光書込みヘッド |
| US20110274465A1 (en) * | 2010-05-10 | 2011-11-10 | Fuji Xerox Co., Ltd. | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method |
| JP2011235642A (ja) * | 2011-06-06 | 2011-11-24 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
| JP2012218280A (ja) * | 2011-04-07 | 2012-11-12 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
| US8581952B2 (en) | 2010-03-23 | 2013-11-12 | Fuji Xerox Co., Ltd. | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus |
| JP2015196343A (ja) * | 2014-04-02 | 2015-11-09 | キヤノン株式会社 | 露光ヘッド、露光装置及び画像形成装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4165436B2 (ja) * | 2004-04-14 | 2008-10-15 | 富士ゼロックス株式会社 | 自己走査型発光素子アレイの駆動方法、光書き込みヘッド |
| JP4682231B2 (ja) * | 2008-08-01 | 2011-05-11 | 株式会社沖データ | 光プリントヘッドおよび画像形成装置 |
| US8134585B2 (en) * | 2008-12-18 | 2012-03-13 | Fuji Xerox Co., Ltd. | Light-emitting element head, image forming apparatus and light-emission control method |
| US8563336B2 (en) | 2008-12-23 | 2013-10-22 | International Business Machines Corporation | Method for forming thin film resistor and terminal bond pad simultaneously |
| JP5445269B2 (ja) * | 2010-03-29 | 2014-03-19 | 富士ゼロックス株式会社 | 発光装置、発光装置の駆動方法、プリントヘッドおよび画像形成装置 |
| KR102139681B1 (ko) | 2014-01-29 | 2020-07-30 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177405A (en) | 1989-07-25 | 1993-01-05 | Nippon Sheet Glass Co., Ltd. | Self-scanning, light-emitting device |
| JP2683781B2 (ja) * | 1990-05-14 | 1997-12-03 | 日本板硝子株式会社 | 発光装置 |
| JP3562884B2 (ja) * | 1995-10-02 | 2004-09-08 | 日本板硝子株式会社 | 自己走査型発光装置、光プリンタ用光源および光プリンタ |
| JPH0999581A (ja) | 1995-10-04 | 1997-04-15 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置 |
| JPH0999582A (ja) * | 1995-10-05 | 1997-04-15 | Nippon Sheet Glass Co Ltd | 自己走査型発光装置の駆動方法 |
| JP3710231B2 (ja) * | 1996-10-15 | 2005-10-26 | 日本板硝子株式会社 | 自己走査型発光装置の駆動方法 |
| US6108018A (en) | 1997-05-13 | 2000-08-22 | Canon Kabushiki Kaisha | Recording chip, recording head, and image recording apparatus |
| US6323890B1 (en) * | 1997-05-13 | 2001-11-27 | Canon Kabushiki Kaisha | Print head and image formation apparatus |
| JPH1128835A (ja) | 1997-05-13 | 1999-02-02 | Canon Inc | 記録チップ、記録ヘッド、および、画像記録装置 |
| JPH1110947A (ja) * | 1997-06-27 | 1999-01-19 | Konica Corp | 画像記録装置 |
| JPH11198429A (ja) | 1998-01-09 | 1999-07-27 | Canon Inc | 露光装置および画像形成装置 |
| JP4066501B2 (ja) | 1998-04-10 | 2008-03-26 | 富士ゼロックス株式会社 | ２次元発光素子アレイおよびその駆動方法 |
-
2000
- 2000-05-24 JP JP2000152913A patent/JP4362946B2/ja not_active Expired - Lifetime
- 2000-12-26 CA CA002366990A patent/CA2366990A1/en not_active Abandoned
- 2000-12-26 CN CNB008026300A patent/CN1299367C/zh not_active Expired - Fee Related
- 2000-12-26 KR KR1020017011337A patent/KR100804436B1/ko active IP Right Grant
- 2000-12-26 EP EP00985870A patent/EP1199180A4/en not_active Withdrawn
- 2000-12-26 US US09/936,118 patent/US6747940B2/en not_active Expired - Lifetime
- 2000-12-26 WO PCT/JP2000/009207 patent/WO2001049502A1/ja not_active Application Discontinuation
-
2001
- 2001-01-03 TW TW090100124A patent/TW474037B/zh not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007268895A (ja) * | 2006-03-31 | 2007-10-18 | Fuji Xerox Co Ltd | 光書込みヘッド |
| US8581952B2 (en) | 2010-03-23 | 2013-11-12 | Fuji Xerox Co., Ltd. | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus |
| US8908000B2 (en) | 2010-03-23 | 2014-12-09 | Fuji Xerox Co., Ltd. | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus |
| US20110274465A1 (en) * | 2010-05-10 | 2011-11-10 | Fuji Xerox Co., Ltd. | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method |
| US8692859B2 (en) | 2010-05-10 | 2014-04-08 | Fuji Xerox Co., Ltd. | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method |
| KR101482672B1 (ko) | 2010-05-10 | 2015-01-14 | 후지제롯쿠스 가부시끼가이샤 | 발광 장치, 발광 소자 어레이, 프린트 헤드, 화상 형성 장치 및 발광 제어 방법 |
| JP2012218280A (ja) * | 2011-04-07 | 2012-11-12 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
| JP2011235642A (ja) * | 2011-06-06 | 2011-11-24 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
| JP2015196343A (ja) * | 2014-04-02 | 2015-11-09 | キヤノン株式会社 | 露光ヘッド、露光装置及び画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW474037B (en) | 2002-01-21 |
| CA2366990A1 (en) | 2001-07-12 |
| CN1299367C (zh) | 2007-02-07 |
| KR100804436B1 (ko) | 2008-02-20 |
| WO2001049502A1 (fr) | 2001-07-12 |
| JP4362946B2 (ja) | 2009-11-11 |
| CN1336873A (zh) | 2002-02-20 |
| US20030058329A1 (en) | 2003-03-27 |
| KR20010104371A (ko) | 2001-11-24 |
| EP1199180A4 (en) | 2003-07-23 |
| EP1199180A1 (en) | 2002-04-24 |
| US6747940B2 (en) | 2004-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4411723B2 (ja) | 自己走査型発光素子アレイ | |
| KR101094085B1 (ko) | 자기 주사형 발광소자 어레이의 구동방법 | |
| JP4362946B2 (ja) | 自己走査型発光素子アレイを用いた光書込みヘッド | |
| JP2846136B2 (ja) | 発光素子アレイの駆動方法 | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| JP4284983B2 (ja) | 自己走査型発光素子アレイチップおよび光書込みヘッド | |
| US6452342B1 (en) | Self-scanning light-emitting device | |
| JP2001301231A (ja) | 自己走査型発光素子アレイおよび駆動方法 | |
| JP4265049B2 (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JP3710231B2 (ja) | 自己走査型発光装置の駆動方法 | |
| JP3604474B2 (ja) | 自己走査型発光装置 | |
| KR100325950B1 (ko) | 발광소자어레이의구동장치및방법 | |
| JP4438174B2 (ja) | 自己走査型発光素子アレイの駆動方法 | |
| JPH0999582A (ja) | 自己走査型発光装置の駆動方法 | |
| JP2001119071A5 (ja) | ||
| JP2005026617A (ja) | 自己走査型発光素子アレイチップおよび光書込みヘッド | |
| JPH0997926A (ja) | 自己走査型発光装置 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| JP3067783U (ja) | 自己走査型発光装置 | |
| JP4538896B2 (ja) | 自己走査型発光素子アレイ | |
| JP2001060722A (ja) | 自己走査型発光装置 | |
| JPH09254439A (ja) | 記録ヘッド | |
| JPH0995012A (ja) | 自己走査型発光装置 | |
| JPH0985987A (ja) | 自己走査型発光装置 | |
| JPH09141931A (ja) | 記録ヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4362946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |